CN114695316A - 用于半导体器件和外部部件的三维封装 - Google Patents

用于半导体器件和外部部件的三维封装 Download PDF

Info

Publication number
CN114695316A
CN114695316A CN202111611346.1A CN202111611346A CN114695316A CN 114695316 A CN114695316 A CN 114695316A CN 202111611346 A CN202111611346 A CN 202111611346A CN 114695316 A CN114695316 A CN 114695316A
Authority
CN
China
Prior art keywords
semiconductor device
pillar
die
device die
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111611346.1A
Other languages
English (en)
Inventor
C·D·曼纳克
S·K·科杜里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN114695316A publication Critical patent/CN114695316A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49527—Additional leads the additional leads being a multilayer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0261—Non-optical elements, e.g. laser driver components, heaters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请题为“用于半导体器件和外部部件的三维封装”。在所描述的示例中，一种装置包括：具有管芯安装部分(103)和引线部分(105)的封装衬底(图1，101)；在封装衬底的管芯安装部分上方的至少一个半导体器件管芯(109)，该半导体器件管芯在背离封装衬底的有源表面上具有键合焊盘(119)；在至少一个键合焊盘与一个引线部分之间的电连接件(115)；在至少一个键合焊盘上方的柱互连件(111)，该柱互连件延伸远离半导体器件管芯的有源表面；以及覆盖封装衬底的一部分、半导体器件管芯、柱互连件的一部分和电连接件的介电材料(117)，以形成封装半导体器件(100)，其中柱互连件延伸穿过介电材料并且具有背离半导体器件管芯的末端，该末端从介电材料中暴露出。

Description

用于半导体器件和外部部件的三维封装
技术领域
本公开总体上涉及用于半导体器件的封装，并且更具体地涉及具有外部电子部件的半导体器件的封装件。
背景技术
包括无源器件、传感器或甚至多个半导体器件的半导体器件的封装件越来越多地用于减少系统板上所需的电路板面积。无源部件(例如，电容器、电阻器、电感器、传感器或光电池)可以电耦合到半导体器件(例如，数字处理器或模数转换器)。有源部件(例如另一个封装半导体器件)可以电耦合到半导体器件。在具有外部元件的半导体器件的一些封装解决方案中，使用堆叠方法。封装上封装(PoP)或其他堆叠封装解决方案可能需要穿通硅通孔或穿通衬底通孔(TSV)。TSV可能需要激光钻孔或其他机械或深蚀刻操作，以形成延伸穿过半导体封装件、衬底或电路板的通路孔，然后在其中填充或衬垫上导体。在一些解决方案中，封装球栅阵列(BGA)器件被堆叠，对于至少一些堆叠的封装器件来说，需要在两个相对的平坦表面上具有导电焊盘和导电球的相对昂贵的BGA封装件。这些堆叠排列可能具有高寄生电容和高电阻及泄漏，并且可能导致噪声或信号损失，或者具有导体之间不需要的耦合。堆叠管芯已用于封装件内，其需要昂贵的引线框架和具有多个线环高度和长度的复杂的线键合操作，从而降低了线键合的可靠性。
发明内容
在所描述的示例中，一种装置包括：具有管芯安装部分和引线部分的封装衬底；在封装衬底的管芯安装部分上方的至少一个半导体器件管芯，该半导体器件管芯具有在背离封装衬底的有源表面上的键合焊盘；在键合焊盘中的至少一个和引线部分中的一个之间的电连接件；在键合焊盘中的至少一个上方的柱互连件，该柱互连件延伸远离半导体器件管芯的有源表面；以及覆盖封装衬底的一部分、半导体器件管芯、柱互连件的一部分和电连接件的介电材料，以形成封装半导体器件，其中柱互连件延伸穿过介电材料并且具有背离半导体器件管芯的末端，该末端从介电材料中暴露出。
附图说明
图1是具有安装在外表面上的外部部件的封装半导体器件的横截面视图。
图2A-图2J是一系列投影视图，其示出了形成在布置中使用的封装半导体器件的方法的选定步骤。
图3是具有无源部件的封装半导体器件的投影视图，该无源部件安装到外表面上并耦合到封装半导体器件内的半导体器件管芯。
图4A-图4D是横截面视图，其示出了具有柱互连件的封装半导体器件的可替代布置，该柱互连件将外部部件耦合到封装半导体器件内的半导体器件管芯。
图5A-图5C是横截面视图，其示出了具有在半导体器件管芯上方的内部再分布层的封装半导体器件的布置。
图6A-图6B是横截面视图，其示出了具有柱互连件的封装半导体器件的可替代布置并且该布置包括在封装半导体器件上的外部再分布层，该柱互连件将安装在封装半导体器件的表面上的外部部件耦合到半导体器件管芯。
图7A-图7B示出了方法布置的流程图。
具体实施方式
除非另有说明，不同附图中对应的数字和符号一般指对应的部分。附图不一定按比例绘制。
本文使用术语“半导体器件”。如本文所用，半导体器件是使用半导体材料制造的器件。半导体器件可以是分立部件，例如，电阻器、电感器、电容器、线圈、二极管或其他无源元件。半导体器件可以是一个或多个晶体管。半导体器件可以包括数个甚至数千个晶体管并且可以被称为“集成电路”。半导体器件可以是电路。示例包括模拟和数字电路，例如，滤波器、模数转换器、数模转换器、传感器、功率晶体管、电源、电荷泵、开关、光电池、换能器、二极管、体声波器件、天线、接收器、发射器、收发器、处理器、数字信号处理器、放大器、移位器、计数器、时钟电路、锁相环、微控制器、总线驱动器和片上系统、存储器件、寄存器、易失性和非易失性存储电路以及其他集成电路。本文使用术语“半导体器件管芯”。如本文所用，半导体器件管芯是单个半导体器件。本文使用术语“封装半导体器件”。如本文所用，封装半导体器件是处于保护性封装(例如，塑料、树脂或模制封装)中的半导体器件管芯。
术语“有源表面”在本文中参考半导体器件管芯的表面来使用。半导体器件管芯的有源表面是具有使用半导体制造工艺在其上形成的部件的表面，所述半导体制造工艺例如是离子注入、氧化、退火、化学和气相沉积、蚀刻、光刻、镀覆和用于形成半导体器件的其它工艺。本文描述了“键合焊盘”。半导体器件的键合焊盘是形成在有源表面上的导电焊盘，其提供到半导体器件中的部件的电连接。
本文使用术语“封装衬底”。封装衬底是支撑器件封装件内的半导体器件管芯的衬底。封装衬底的示例包括引线框架、预模制引线框架(PMLF)、模制互连衬底(MIS)、电路板、层压板、膜和带衬底以及半导体衬底。
在本说明书中，当术语“耦合”描述元件之间的关系时，“耦合”不限于“连接”或“直接连接”，而是也可以包括与中介元件形成的连接，并且附加元件和各种连接可以存在于任何“耦合的”元件之间。
在本说明书中，使用术语“柱互连件”。如本文所用，柱互连件是这样的导电元件，其从第一末端延伸穿过介电材料并且具有从介电材料中暴露出的第二末端以提供用于将介电材料外的电气部件连接到介电材料内的设备的端子。示例布置中的柱互连件包括从封装件中的半导体器件管芯延伸到封装件的表面的导电柱状物。
在一些布置中，用于半导体器件和用于外部部件的封装件包括在封装件中的半导体器件的有源表面上的柱互连件，半导体器件被形成封装主体的介电材料覆盖，柱互连件从半导体器件延伸穿过封装主体的介电材料。外部部件安装到封装件并且耦合到柱互连件，以将外部部件电耦合到半导体器件。在一些布置中，多于一个外部部件可以被安装在封装件上并且通过柱互连件耦合到半导体器件。
图1示出了布置(arrangement)100的横截面视图。封装半导体器件110具有两个外部部件，即安装在封装半导体器件110的表面(如图1中定向的封装半导体器件110的上表面)上的激光设备113和电容器121。封装衬底101(在该示例中为导电引线框架)被示出为具有管芯安装部分103并具有与管芯安装部分103间隔开的引线105。管芯附着部107将半导体器件管芯109粘附到封装衬底101的器件侧表面(如图1中定向的封装衬底的上表面)上的管芯安装部分103。封装衬底具有与器件侧表面相对的板侧表面(如图1中定向的封装衬底101的底部是板侧表面)。设置在半导体器件管芯109的有源表面上的键合焊盘119电耦合到在半导体器件管芯109内形成的电路系统(未示出)并且形成用于半导体器件管芯109的电连接端子。键合线115将键合焊盘中选定的一些连接到封装衬底101的引线105。引线105与管芯安装部分103间隔开并且彼此间隔开，并且引线105的一部分从封装件中暴露出以形成用于封装半导体器件110的端子。介电材料117覆盖半导体器件管芯109和封装衬底101的一些部分，而引线105的其他部分保持从介电材料117中暴露出以用于在安装到系统板或模块的表面中使用；引线105形成用于封装半导体器件110的电端子。
在图1中，柱互连件111从半导体器件管芯109的有源表面上的键合焊盘119延伸穿过介电材料117，并且柱互连件具有在封装半导体器件110的上表面(如图1中定向)处暴露出的末端。柱互连件111形成穿过封装件的介电材料117的竖直连接件(同样如图1中定向)。柱互连件111的暴露的末端提供用于将电耦合到半导体器件管芯109的外部部件安装在封装件110上的端子。在此示例中，竖直腔半导体激光器部件(VCSEL)113安装到两个柱互连件并且使用焊球118耦合到封装半导体器件110，而在双端子封装件中的电容器121被焊接到两个柱互连件111的末端。柱互连件111可以具有各种尺寸并且是导电的。例如，柱互连件111可以具有铜，以在部件和封装半导体器件110内部的半导体器件管芯109之间提供低阻抗和低寄生路径。除了铜，柱互连件的替代材料还包括金、钯、铂、银、镍、锡和这些材料的合金。
图2A-图2I在一系列选定步骤中示出了用于形成布置的示例方法。图2A以投影示出了半导体器件管芯109，其具有在半导体器件管芯的有源表面上的键合焊盘119。图2B示出了具有被溅射或以其他方式沉积在有源表面上方的籽晶层201的半导体器件管芯109(键合焊盘119在该视图中被遮蔽)。籽晶层201可以是下面进一步描述的电镀工艺中使用的材料，例如，籽晶层可以是铜或铜合金。应注意，虽然为了清楚起见在图2A-图2I中显示了单个半导体器件管芯109，但在该方法步骤中，半导体器件管芯109是上面形成有多个半导体器件的半导体晶圆(未示出)的一部分，并且籽晶层201被溅射到该晶圆上。
图2C示出了在籽晶层(不可见，因为它被光刻胶层203覆盖)上方沉积光刻胶层203之后的半导体器件管芯109，半导体器件管芯109的有源表面和键合焊盘也被光刻胶层203遮蔽。可以使用的光刻胶材料包括正性光刻胶和负性光刻胶以及用于半导体或电路板制造的其他光刻胶。
图2D示出了通过在光刻工艺中图案化和显影光刻胶层203而形成的开口207和209。开口207和209延伸穿过光刻胶层203并且暴露出开口中的籽晶层201。
图2E示出了通过导电材料的电镀或无电镀覆在光刻胶层中的开口中形成的柱互连件111。在一个示例中，在镀覆工艺中使用铜籽晶层形成铜柱互连件。其他材料(例如，金、铂、银、镍、锡、钯以及这些材料的合金)可用于形成柱互连件。金、镍、锡、钯以及这些材料的合金或这些材料的多个层也可用于在由其他材料形成的柱互连件的表面上形成涂层。这些涂层用于减少离子扩散，提高可焊性，并防止由其他材料(例如铜或银)形成的柱互连件上的锈蚀。在所示示例中，当从俯视图看时，柱互连件111是矩形柱状物。在替代方案中，柱互连件可以是横截面为圆形或椭圆形的柱状物，可以使用正方形或其他形状。由于柱互连件形成电气路径并且直径远大于例如键合线，因此通过使用柱互连件获得的电阻低于否则可能会被使用的替代连接件(例如，TSV、焊球、键合线或键合带连接件)，并且柱互连件的寄生效应很低。半导体封装中使用的键合线的直径范围可以从大约19微米到25微米。柱互连件的直径可以大得多，例如范围从大约50微米到大约350微米。导体的电阻与直径的平方成反比，所以柱互连件的电阻大约是键合线的1/100，这些布置在封装件内的半导体器件和外部部件之间提供低电阻路径。
图2F示出了去除光刻胶层(见图2E中的光刻胶203)之后的柱互连件111和籽晶层201。可以在等离子反应器中使用化学涂层消除剂或干法蚀刻(例如“灰化”)去除光刻胶层。籽晶层201被暴露出。
图2G示出了具有在去除籽晶层(见图2F中的201)之后暴露出的键合焊盘119的半导体器件管芯109上的柱互连件111。可以通过对籽晶层材料有选择性的湿蚀刻剂(例如对铜有选择性的蚀刻剂)去除籽晶层(见图2F)。在这种蚀刻中可以预期柱互连件111中的材料的一些损失，并且可以适当地设定柱互连件的尺寸以解决该预期损失。
图2H示出了在半导体器件管芯109被安装在管芯安装部分103和与管芯安装部分103间隔开的引线105上方的封装衬底上之后具有柱互连件111的半导体器件管芯109。通过在半导体制造中使用的划片或“分割/单粒化(singulation)”工艺，从具有形成于其上的多个半导体器件管芯的半导体晶圆上去除半导体器件管芯109。半导体器件管芯以通过划线彼此间隔开的行和列形成在器件阵列中。机械锯切、激光或蚀刻工艺用于沿划线切割半导体晶圆，使各个半导体器件管芯彼此分离，或从晶圆上“分割”半导体器件管芯。然后，可以使用取放工具利用管芯附着粘接剂或环氧树脂将半导体器件安装到封装衬底上。封装衬底可以是引线框架、PMLF、MIS、承载导体的胶带、层压件或薄膜，或者具有导电迹线的电路板。虽然为了清楚起见在图2H中示出了单个半导体器件管芯109，但是在生产过程中，以行和列排列的引线框架条或引线框架阵列被多个半导体器件管芯填充，然后每个管芯被电连接到线键合工具中的相应引线。诸如115的线键合将引线105连接到半导体器件管芯109上的键合焊盘119。线键合115可以是“球和针脚”线键合，其中形成在线键合工具中的毛细管末端处的键合通过热声能、压缩能或声能被安置在半导体器件管芯的焊盘上。线延伸穿过线键合工具中的毛细管。随着线键合工具的毛细管从球开始移动，键合线被允许从球朝向引线延伸并成环，并且线键合工具形成将键合线焊接到导电引线105的压力“针脚(stitch)”。在进行线针脚连接后，工具通过断开键合线将针脚留在原位。然后在线键合工具中使用的热量或火焰在工具中的毛细管处的键合线末端处形成一个新球，并且这些线键合操作重复并继续。在替代布置中，可以使用线带(wire ribbon)代替键合线将半导体器件管芯109连接到引线105。在一些布置中，半导体器件管芯的背侧(与有源表面相对并安装到封装衬底的管芯安装区域103的一侧)电耦合到管芯安装区域103中的封装衬底，并且管芯安装区域103具有将在例如系统板上接地的板侧表面(不可见)。在其它替代布置中，可进行从半导体器件管芯109的有源表面上的键合焊盘到管芯安装区域103的附加键合线连接，该附加键合线连接随后可以用作例如用于电源或接地的附加电连接件。在一些布置中，封装衬底的管芯安装部分103具有可从最终封装件中的封装材料暴露出的板侧表面。该板侧表面可以形成用于从半导体器件管芯109移除热量的热路径。
图2I示出了在由介电材料117形成封装主体之后的半导体器件管芯109和包括引线105的封装衬底。介电材料117保护半导体器件管芯并且完成封装半导体器件110。介电材料可以在包封成型工艺中使用模制化合物来形成。有用的模制化合物材料包括热固性环氧树脂，包括金属和非金属填料、树脂和塑料。柱互连件111延伸穿过封装主体并且具有从介电材料117中暴露出的末端，以在封装半导体器件110的上表面上(元件如图2J中定向)形成用于安装附加器件的封装端子。在该示例中，柱互连件111具有在封装主体的上表面上方延伸的暴露末端。这种结构可以通过在成型工具中使用胶带或薄膜来形成，使得在包封过程中包封工艺不会覆盖柱互连件111的整个长度。在另一替代布置中，柱互连件111的暴露末端与介电材料117的上表面共面。如图2I所示，半导体器件管芯109、键合线以及包括管芯安装部分和引线105的一部分的封装衬底的一些部分被介电材料117覆盖，这保护器件免受潮湿和损坏。引线105的一部分被暴露出以形成用于将封装半导体器件110安装到系统板上的表面安装技术(“SMT”)的电端子。封装半导体器件110可以作为产品被运送给客户，该客户增加安装在柱互连件111上的外部部件。在另一种方案中，一种布置包括外部部件并且形成完整的产品以运送给客户，参见下面的图3。
图2J是封装半导体器件110的局部透明的投影视图，其示出了键合线115、半导体器件管芯109和键合焊盘119，它们被例如可以是模制化合物的介电材料117包围。
图3示出了包括封装半导体器件110和示例外部部件301的示例布置310。外部部件301被安装到封装半导体器件110的表面上的柱互连件111。柱互连件111具有延伸穿过介电材料117并从介电材料117中暴露出的末端。焊料或另一种导电材料将外部部件301电耦合到柱互连件111。可以使用粘合剂将外部部件301粘合到封装半导体器件110。示例外部部件301具有两个端子并且可以是无源器件，例如，电阻器、电容器、电感器或线圈。外部部件301可以是传感器，例如，光电池、声学器件，或者可以使用接收或发射器件，例如，光学发射器或天线。在附加的布置中，外部部件301可以具有附加端子，并且可以增加封装半导体器件110中的柱互连件的数量以匹配所使用的端子的数量。
该布置的一个方面是柱互连件的长度与将在柱互连件的一端处的半导体器件管芯和耦合到柱互连件的另一端的外部部件之间形成的寄生电容和阻抗直接相关。在示例布置中，柱互连件的长度可以在50微米至350微米的范围内。图4A-图4D是横截面视图，其示出了具有用于柱互连件的各种长度的布置。在图4A中，布置310包括安装到半导体器件封装件110的外部部件301，例如，双端子无源器件。半导体器件管芯109被安装在封装衬底101的管芯安装部分103上，例如导电引线框架。管芯安装部分103和与管芯安装部分间隔开的引线105被示出为封装衬底101的一些部分。键合线115将键合焊盘119耦合到引线105。介电材料117(例如，模制化合物)覆盖半导体管芯109和封装衬底101的一些部分。半导体管芯109的有源表面上方的模制化合物的厚度T1决定了柱互连件111的长度L1。如下所示，半导体管芯109的厚度T2是可用于控制厚度T1的另一个距离。厚度T3由封装衬底101的厚度决定。总封装厚度T为厚度T1、T2和T3之和；并且在一个示例中总厚度约为600微米，其具有近似相等的厚度T1、T2和T3，每个厚度约为200微米。如下文进一步描述的，可以使用其他厚度。当与其他连接类型(例如，键合线、键合带或TSV)相比时，使用该布置的柱互连件在半导体器件管芯与安装在半导体器件封装件上的外部部件之间提供了低阻抗、低寄生连接。
图4B示出了替代布置。在图4B中，封装厚度T与图4A中的布置相同。在一个示例中，它是大约600微米。从半导体管芯109的表面到介电材料117(例如模制化合物)的表面的厚度T1A现在约为100微米，其约为图4A中200微米的厚度T1的一半。该厚度T1A还决定了柱互连件211、213的长度L1A，其为图4A中的长度L1的一半。半导体器件管芯109的厚度T2A现在被增加(当与图4A中的厚度T2相比时)，该示例中的半导体器件管芯109的厚度现在是300微米，大于图4A中所示的厚度T2(其约为200微米)。封装衬底101具有厚度T3，其在图4A和图4B两者中相同，约为200微米。总厚度T在图4A和图4B两者中相同，约为600微米。由使用柱互连件而产生的寄生电容和阻抗或电阻通过使用图4B中的较短的柱互连件而得到改善，图4B中的长度L1A小于图4A中的长度L1，这将导致较低的寄生效应。可以使用其他厚度，图4B所示的布置示出了通过增加半导体管芯的厚度T2A，柱互连件的长度L1A可以在类似的封装厚度中被降低。
图4C示出了另一种布置的横截面视图。在图4C中，半导体器件管芯109的厚度T2B大于图4A中的厚度T2，而半导体器件管芯109的表面与封装件的外表面之间的介电材料117的厚度T1B也小于图4A中的厚度T1。可以通过机械研磨或抛光步骤来实现这种减小的厚度T1B，以在形成材料(例如模制化合物)之后减薄介电材料117，从而在安装外部部件301之前减薄半导体器件封装件110的厚度。通过研磨操作减小柱互连件111的长度L1B。在一个示例中，封装半导体器件110的总厚度TB(T1B、T2B和T3的总和)约为500微米；其中T1B约为70微米，半导体器件管芯的厚度T2B约为230微米，并且封装衬底101的厚度T3约为200微米，如上面的图4A-图4B中的示例。
图4D示出了提供柱互连件111的替代方案。在图4D中，间隔件429在半导体器件管芯109和封装衬底101之间，并且被设置在封装衬底101的管芯安装部分103上方。封装半导体器件110具有厚度TC，其是四个厚度T1C、T2C、T4和T3的总和。如在图4A-图4C所示的其他示例中，封装衬底的厚度T3约为200微米。间隔件329(其可以是金属、电介质或伪半导体管芯)将半导体器件管芯109朝向封装半导体器件110的上表面(如图4D中定向)升高。示例中的厚度T4约为265微米。半导体器件管芯的厚度可以相同，约为265微米，或者更大或更小，例如在图4C中，厚度T2B约为230微米。同样决定柱互连件111的长度L1C的厚度T1C约为70微米，然而在这个示例中，总封装厚度TC由于间隔件329的增加的厚度T4而大于其他示例，并且在一个示例中，其约为800微米，即四个厚度T1C、T2B、T4和T3的总和。间隔件的使用缩短了柱互连件111的长度，从而降低了外部部件301与半导体器件管芯109之间的连接件中的寄生电容和阻抗(当与其他布置相比时)。
虽然图4A-图4D所示的示例性布置具有针对封装件、半导体管芯和封装衬底的各种厚度，但这些示例用于说明这些布置，而在其他布置中可以使用其他厚度，并且可以获得柱互连件的不同长度。
图5A-图5C以截面图示出了封装半导体器件510的示例布置，其包括器件封装件内部的内部再分布层(RDL)511。在图5A中，半导体器件109被安装到封装衬底101的管芯安装部分103。如上文关于图1的描述，封装衬底可以是导电引线框架、预成型引线框架、成型互连衬底、电路板、层压板、胶带或薄膜。引线105是封装衬底101的一部分并且与管芯安装部分103间隔开以提供用于封装器件的外部端子。键合线119将封装衬底110的引线105耦合到半导体器件管芯109的有源表面上的键合焊盘119。键合焊盘被电耦合到半导体器件管芯内的器件。内部RDL 511包括设置在半导体器件管芯的有源表面上方的介电层，例如聚酰亚胺。已填充或部分填充的通孔延伸穿过内部RDL 511以耦合到形成于内部RDL 511上方的柱互连件111。柱互连件111电耦合到已填充通孔以将柱互连件111电耦合到半导体器件管芯109上的键合焊盘119。在包封工艺中形成介电材料117以覆盖半导体器件管芯10和部分封装衬底110和柱互连件111以及内部RDL 511。柱互连件111的末端背离半导体器件管芯109并从介电材料117中暴露出以形成用于半导体器件封装件510的端子。这些端子用于将待安装在封装件上的部件(例如，无源器件)耦合到封装半导体器件510。图5B-图5C示出了用于形成图5A中的封装件510的方法。在图5B中，柱互连件111通过电镀来完成并且被过度电镀以形成蘑菇形末端。介电材料117在成型工艺中形成以包封半导体器件管芯109、内部RDL511和柱互连件111。图5C示出了在研磨操作去除柱互连件111上方的模制化合物的一部分并暴露出柱互连件111的末端之后的封装半导体器件510，在研磨操作之后使这些末端与封装件的表面共面。
除了上述布置的其他优点外，图5A-图5C中所示的布置还提供了额外的封装设计自由。例如，在图1的布置中，使得半导体器件管芯109上的键合焊盘的布局和设计与外部部件的端子位置(例如双端子器件的末端)相对应。半导体器件管芯109的尺寸、键合焊盘119的位置和外部部件的尺寸受到在将使用柱互连件安装到封装半导体器件上的外部部件的末端与将耦合到柱互连件的键合焊盘之间提供对齐的需求的限制。相反，在包括半导体器件管芯109上方的内部RDL 511的图5A-图5C的示例布置中，封装设计可以适应外部部件的不同布局和尺寸，例如外部部件可以以不同的取向设置在封装半导体器件上。因为键合焊盘的位置不一定确定柱互连件的位置，所以在这些布置中，用于半导体管芯109的标准或现有半导体器件管芯的使用也变得更容易。内部RDL 511执行映射功能，该映射功能允许在使用现有键合焊盘位置图案的同时确定柱互连件位置，而不改变键合焊盘位置。然后内部RDL511可以将键合焊盘映射到外部部件需要的柱互连件位置。
图6A-图6B示出了附加的布置，其包括安装外部部件之前在封装半导体器件上方形成的外部RDL。封装半导体器件和一个或多个外部部件之间的外部RDL的使用进一步增加了半导体器件管芯和所添加部件的尺寸方面的布置的灵活性。也增加了柱互连件的放置和到所添加部件的连接的灵活性。例如，超过半导体器件管芯的尺寸的更大的无源器件可以安装到封装半导体器件。
图6A是带有两个柱互连件211、213的封装半导体器件510的布置610的横截面视图，并且该布置610具有在封装半导体器件的外表面上方的外部RDL615。封装半导体器件510具有在半导体器件管芯109上方的内部RDL 511。柱互连件211、213被形成在内部RDL511上方。外部RDL 615可以包括多层导体，其中导体在层中并且在层之间具有竖直导电通孔。外部RDL 615可以将外部RDL 615的封装半导体器件侧上的连接映射到外部RDL 615的部件侧上的焊料连接。外部部件301的位置不受柱互连件211、213的位置限制。在图6A的示例中，柱互连件211、213的末端通过焊球617电耦合到外部RDL 615。可以使用介电材料和在电路板制造中使用的图案化、电镀和蚀刻导体在封装半导体器件510上构建外部RDL 615。在替代布置中，外部RDL 615可以形成为MIS或其他预构建或预模制部件，或其他衬底(例如，薄膜、胶带或电路板)，并使用粘合剂布置在封装半导体器件上。例如使用焊料将外部部件301安装到并耦合到外部分布层615。
图6B在另一个横截面视图中示出了一种布置，其中并联耦合的多个柱互连件被用于将半导体器件管芯109上的键合焊盘119耦合到外部RDL 615，然后该外部RDL耦合到外部部件301。在该布置中，键合焊盘和尺寸与键合焊盘对齐的柱互连件提供了并联的电气路径以降低电阻，并且在封装半导体器件中不需要内部RDL(见图6A中的511)。外部RDL 615的使用允许自由地使用尺寸可能比半导体器件管芯109更大的外部部件，同时使用多个柱互连件保持通过与外部部件的连接所增加的电阻和电容较低。外部RDL 615和柱互连件的使用还可以使得能够使用标准或现有半导体器件管芯，而不需要修改现有半导体器件管芯上的键合焊盘或键合焊盘位置以适应与外部部件的连接。
图7A-图7B是示出形成布置的选定步骤的方法流程图。在步骤701中，在晶圆上制造半导体器件管芯并且在半导体器件管芯(见图2A中的半导体器件管芯109)的有源表面上方形成键合焊盘。在步骤701中，到下一步的转变可以是到步骤703，或可选地到步骤704。在步骤704中，内部RDL被放置或形成在半导体器件管芯上方(见图5A中的内部RDL 511)。在一些布置中，步骤704被省略，因此可选的步骤704在图7中以虚线示出。
在步骤703中，将籽晶层溅射或以其他方式沉积在晶圆上的半导体器件管芯的有源表面的上方(见图2B中的籽晶层)。籽晶层是覆盖包括半导体器件管芯的晶圆或覆盖内部RDL(如果存在)的导电层。籽晶层为电镀或无电镀覆工艺提供起始材料。
在步骤705中，使用光刻工艺来形成柱互连件。这开始于在晶圆上的半导体器件管芯的有源表面上方沉积光刻胶(见图2C中的光刻胶203)。然后通过曝光、抗蚀剂显影和固化来图案化光刻胶以在籽晶层上方的光刻胶层中限定柱互连件开口(见图2D中的开口207和209)。
在步骤707中，执行电镀或无电镀覆以在籽晶层上方的光刻胶中的开口中形成柱互连件(见图2E中的光刻胶203中的柱互连件111)。在步骤709中，将光刻胶剥离，并且剥离未使用的籽晶层，以形成远离半导体器件管芯延伸的柱互连件(见图2G中的柱互连件111)。
图7B示出了剩下的步骤。方法从图7A中的步骤709转换到图7B中的步骤711。
在步骤711中，通过分割工艺从半导体晶圆去除各个半导体器件管芯。激光或锯切操作在用于在晶圆上的划线区域中切割晶圆的工具中执行。各个器件管芯被安装到封装衬底的管芯安装部分上(见图2H中安装在管芯安装区域103上的半导体器件管芯109)。
在步骤713中，执行线键合或带键合以将键合键盘耦合到与半导体管芯安装部分间隔开的封装衬底上的引线(见图2H中的键合线115)。
在步骤715中，执行用于包封的成型工艺，并且模制化合物覆盖半导体器件管芯、键合线和部分封装衬底，而其余部分从模制化合物中暴露出以形成封装件的端子(见图2I中的介电材料117)。柱互连件具有从模制化合物中暴露出的表面，如上所述，柱互连件的末端可以从模制化合物延伸(见图2I中的柱互连件111)。可替代地，柱互连件的暴露表面可以与由模制化合物形成的封装件共面(见图5C中的柱互连件111)。
在从步骤715的转换处，可以执行可选步骤。如果使用外部RDL(见图6A)，则该方法转换到步骤716，并且将外部RDL放置或形成在封装半导体器件的表面上方和柱互连件上方(见图6A-图6B中的外部RDL 615)。如果在特定布置中不使用外部RDL，则该方法继续到步骤717。
在从步骤715或从步骤714进入的步骤717中，通过安装到柱互连件(见图3中的外部部件301)或外部RDL(如果存在)将外部部件安装到封装半导体器件(见图6A-图6B中的外部部件301)。安装外部部件的该步骤可以作为组装制造过程的一部分来完成，或者可以在客户现场完成，客户接收具有形成用于安装部件的端子的柱互连件的封装半导体器件(见图2I中的110)。
该方法在步骤717处提供完整的组合件，该组合件包括封装半导体器件和安装在封装半导体器件管芯上并与其电耦合的外部部件，柱互连件将添加的部件耦合到半导体器件管芯。然后在步骤719中，通过表面安装技术(例如，焊接、回流焊或其他电路板组装步骤)将组合件安装到系统板或模块。
这些布置的柱互连件的使用提供了增加的集成度，其具有降低的板面积、低损耗以及外部部件与封装半导体器件之间的低寄生连接。
对所描述的布置进行的修改是可能的，并且在权利要求的范围内的其他替代布置也是可能的。

Claims (20)

1.一种装置，其包括：
封装衬底，其具有管芯安装部分和与所述管芯安装部分间隔开的引线部分；
至少一个半导体器件管芯，其在所述封装衬底的所述管芯安装部分上方，所述半导体器件管芯具有在背离所述封装衬底的有源表面上的键合焊盘；
电连接件，其在至少一个所述键合焊盘与所述封装衬底的一个所述引线部分之间；
柱互连件，其在至少一个所述键合焊盘上方，所述柱互连件延伸远离所述半导体器件管芯的所述有源表面；以及
介电材料，其覆盖所述封装衬底的一部分、所述半导体器件管芯、所述柱互连件的一部分和所述电连接件，以形成封装半导体器件，其中所述柱互连件延伸穿过所述介电材料并具有背离所述半导体器件管芯的末端，所述末端从所述介电材料中暴露出。
2.根据权利要求1所述的装置，还包括安装在所述封装半导体器件上的部件，其中所述部件电耦合到所述柱互连件。
3.根据权利要求2所述的装置，其中所述部件是无源电气部件。
4.根据权利要求2所述的装置，其中所述部件是传感器。
5.根据权利要求1所述的装置，其中所述介电材料是模制化合物。
6.根据权利要求1所述的装置，其中所述柱互连件是导电金属柱状物。
7.根据权利要求6所述的装置，其中所述柱互连件包括选自铜、金、钯、铂、镍、银、锡及其合金的导电金属。
8.根据权利要求1所述的装置，其中所述柱互连件是第一柱互连件并且所述暴露的末端是第一末端，并且所述装置还包括至少第二柱互连件，所述第二柱互连件在所述半导体器件管芯的键合焊盘上方并延伸穿过所述介电材料并且具有从所述介电材料中暴露出的第二末端，并且所述第一末端与所述第二末端形成所述封装半导体器件的两个端子。
9.根据权利要求2所述的装置，其中所述部件是集成电路。
10.一种方法，其包括：
形成具有在有源表面上的键合焊盘的半导体器件管芯；
在所述半导体器件管芯上形成籽晶层；
在所述籽晶层和所述半导体器件管芯上方沉积光刻胶层；
使用光刻技术来图案化所述光刻胶层以形成开口，从而暴露出所述开口中的所述籽晶层；
在所述光刻胶层中的所述开口中形成柱互连件，所述柱互连件包括导电材料；
去除所述光刻胶以暴露出所述柱互连件，并去除所述籽晶层，所述柱互连件延伸远离所述半导体器件管芯的所述有源表面；
将所述半导体器件管芯安装到封装衬底的管芯安装部分，所述封装衬底具有与所述管芯安装部分间隔开的导电引线；
在所述半导体器件管芯的所述有源表面上的至少一个键合焊盘与所述导电引线中的对应导电引线之间形成电连接件；以及
用介电材料覆盖所述半导体器件管芯、所述封装衬底的一部分、所述电连接件和所述柱互连件的一部分以形成封装半导体器件，所述柱互连件延伸穿过所述介电材料；
其中所述柱互连件的末端从所述介电材料中暴露出并形成所述封装半导体器件的端子。
11.根据权利要求10所述的方法，其中形成柱互连件还包括：
在所述籽晶层上镀覆导电金属。
12.根据权利要求11所述的方法，其中镀覆所述导电金属还包括镀覆选自铜和铜合金中的一种。
13.根据权利要求11所述的方法，其中镀覆所述导电金属包括镀覆选自铜、金、铂、银、镍、锡及其合金中的一种。
14.根据权利要求10所述的方法，还包括在所述半导体器件管芯和所述柱互连件之间形成内部再分布层，所述内部再分布层具有通过介电材料隔开的导体。
15.根据权利要求10所述的方法，还包括将部件安装在所述封装半导体器件上，所述部件电耦合到所述柱互连件的所述末端。
16.根据权利要求10所述的方法，还包括形成外部再分布层，所述外部再分布层具有在其内部处于所述柱互连件的所述末端上方的导体。
17.根据权利要求16所述的方法，还包括将部件安装在所述外部再分布层上，并且将所述部件电耦合到所述外部再分布层和所述柱互连件。
18.一种装置，其包括：
封装半导体器件，其包括：
半导体器件管芯，其被安装在封装衬底上，具有背离所述封装衬底的有源表面；
键合焊盘，其形成在所述半导体器件管芯的所述有源表面上；
介电材料，其覆盖所述半导体器件管芯和所述封装衬底的一部分；以及
柱互连件，其在所述半导体器件管芯的所述有源表面上方，所述柱互连件包括从所述半导体器件管芯的所述有源表面上的键合焊盘延伸穿过所述介电材料的导电材料，并且具有从所述封装半导体器件的所述介电材料中暴露出的末端；以及
部件，其安装在所述封装半导体器件上并且电耦合到所述柱互连件中的至少一个。
19.根据权利要求18所述的装置，其中所述柱互连件包括选自铜、银、金、镍、钯、铂、锡及其合金中的一种。
20.根据权利要求18所述的装置，还包括在安装在所述封装半导体器件上的所述部件和所述柱互连件的所述末端之间的外部再分布层，所述外部再分布层具有将所述部件电耦合到至少一个所述柱互连件的导体。
CN202111611346.1A 2020-12-28 2021-12-27 用于半导体器件和外部部件的三维封装 Pending CN114695316A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/135,700 2020-12-28
US17/135,700 US11631632B2 (en) 2020-12-28 2020-12-28 Three dimensional package for semiconductor devices and external components

Publications (1)

Publication Number Publication Date
CN114695316A true CN114695316A (zh) 2022-07-01

Family

ID=82117841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111611346.1A Pending CN114695316A (zh) 2020-12-28 2021-12-27 用于半导体器件和外部部件的三维封装

Country Status (2)

Country Link
US (2) US11631632B2 (zh)
CN (1) CN114695316A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12027467B2 (en) * 2021-01-29 2024-07-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4308266B2 (ja) * 2007-01-12 2009-08-05 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US9324687B1 (en) * 2013-03-14 2016-04-26 Maxim Integrated Products, Inc. Wafer-level passive device integration
US11437304B2 (en) * 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US11075137B2 (en) * 2018-05-02 2021-07-27 Semiconductor Components Industries, Llc High power module package structures

Also Published As

Publication number Publication date
US20230352373A1 (en) 2023-11-02
US11631632B2 (en) 2023-04-18
US12062597B2 (en) 2024-08-13
US20220208655A1 (en) 2022-06-30

Similar Documents

Publication Publication Date Title
US7923295B2 (en) Semiconductor device and method of forming the device using sacrificial carrier
EP1356519B1 (en) Integrated core microelectronic package
US8058100B2 (en) Method for fabricating chip scale package structure with metal pads exposed from an encapsulant
JP5723153B2 (ja) スルーボディ導電性ビアを備えたパッケージ化された集積回路デバイス、及び、それを製造する方法
US7338837B2 (en) Semiconductor packages for enhanced number of terminals, speed and power performance
CN1983533B (zh) 用于封装半导体器件的方法
US8415789B2 (en) Three-dimensionally integrated semicondutor device and method for manufacturing the same
US20110254157A1 (en) Semiconductor Package and Method of Forming Z-Direction Conductive Posts Embedded in Structurally Protective Encapsulant
CN102169842A (zh) 用于凹陷的半导体基底的技术和配置
US9129975B2 (en) Method of forming a thin substrate chip scale package device and structure
US20100314744A1 (en) Substrate having single patterned metal layer exposing patterned dielectric layer, chip package structure including the substrate, and manufacturing methods thereof
US12062597B2 (en) Three dimensional package for semiconductor devices and external components
US7955953B2 (en) Method of forming stacked die package
US20220077075A1 (en) Panel level metal wall grids array for integrated circuit packaging and associated manufacturing method
US8283780B2 (en) Surface mount semiconductor device
US20230317581A1 (en) Flip chip package for semiconductor devices
US11824001B2 (en) Integrated circuit package structure and integrated circuit package unit
CN113725096B (zh) 半导体封装方法及半导体封装结构
US20100140773A1 (en) Stacked chip, micro-layered lead frame semiconductor package
US20230317673A1 (en) Fan out flip chip semiconductor package
US20230352314A1 (en) Multilayer package substrate with improved current density distribution
EP4270456A2 (en) Semiconductor packages with wiring on re-distributed bumps
TW202329247A (zh) 半導體裝置和使用遮罩用於選擇性電磁干擾屏蔽的方法
CN115458418A (zh) 用于rdl的基于pspi的图案化方法
CN115148714A (zh) 半导体封装方法及半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination