JP4308266B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4308266B2
JP4308266B2 JP2007004430A JP2007004430A JP4308266B2 JP 4308266 B2 JP4308266 B2 JP 4308266B2 JP 2007004430 A JP2007004430 A JP 2007004430A JP 2007004430 A JP2007004430 A JP 2007004430A JP 4308266 B2 JP4308266 B2 JP 4308266B2
Authority
JP
Japan
Prior art keywords
post
semiconductor device
insulating layer
electrode
post electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007004430A
Other languages
English (en)
Other versions
JP2008172060A (ja
Inventor
忠士 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2007004430A priority Critical patent/JP4308266B2/ja
Priority to US11/987,613 priority patent/US7728430B2/en
Publication of JP2008172060A publication Critical patent/JP2008172060A/ja
Application granted granted Critical
Publication of JP4308266B2 publication Critical patent/JP4308266B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Description

本発明は、ＣＳＰ（チップ・スケール・パッケージ）に代表される、小型の半導体装置及びその製造方法に関するものである。
従来、ＣＳＰ構造を有する半導体装置の提案がある（例えば、特許文献１及び２参照）。特許文献１及び２は、ダイシングによって個片化された半導体装置（チップ）の向きを知ることができるマークを、チップの側面に備えた半導体装置を提案している。
特開２００３−１５８２１７号公報（段落００３０，００３１及び図２（ａ）、（ｂ）） 特開２００５−１４２１８６号公報（段落００２７ー００３０及び図１（ａ）〜（ｃ））
しかしながら、上記従来の半導体装置では、個片化された半導体装置（チップ）の４つの角部の全部又は一部が樹脂層で形成されており、チップを小型化及び薄型化した場合に、樹脂層の角部に欠損が発生しやすいという問題があった。
そこで、本発明は、上記従来技術の課題を解決するためになされたものであり、その目的とするところは、個片化された半導体装置の角部の欠損が生じ難い半導体装置及びその製造方法を提供することにある。
本発明の半導体装置は、半導体素子を有する基板と、前記基板上に備えられた配線層とを有する装置であって、前記配線層は、前記基板上に備えられた封止用絶縁層と、前記半導体素子に接続され、前記封止用絶縁層をその厚さ方向に貫通する複数の第１ポスト電極と、前記封止用絶縁層をその厚さ方向に貫通する４個の第２ポスト電極とを有し、前記配線層の平面形状は、４個の辺と、隣合う２辺が交わる４個の角とを有する四角形であり、前記四角形の外周部は、前記角を含む第２ポスト電極の形成領域である４個の角領域と、隣合う前記角領域の間の４個の辺領域とからなり、前記４個の角領域は、該４個の角領域と同数である前記４個の第２ポスト電極によって、前記配線層の厚さ方向の全体に形成され、前記４個の第２ポスト電極は、個々に独立した形状を有し、前記４個の辺領域は、前記封止用絶縁層によって構成されることを特徴としている。
本発明の半導体装置の製造方法は、半導体素子を有する基板上に、封止用絶縁層と、前記半導体素子に接続され、前記封止用絶縁層を貫通する複数の第１ポスト電極と、前記封止用絶縁層を貫通する複数の第２ポスト電極とを有する配線層を形成するステップと、前記配線層の平面形状が、４個の辺と、隣合う２辺が交わる４個の角とを有する四角形であり、前記四角形の外周部は、前記角を含む第２ポスト電極の形成領域である４個の角領域と、隣合う前記角領域の間の４個の辺領域とからなり、前記４個の角領域は、該４個の角領域と同数である前記４個の第２ポスト電極によって、前記配線層の厚さ方向の全体に形成され、前記４個の第２ポスト電極は、個々に独立した形状を有し、前記４個の辺領域は、前記封止用絶縁層によって構成されるように、前記基板及び前記配線層を切断するステップとを有することを特徴としている。
本発明によれば、個片化された半導体装置の角部の欠損を生じ難くすることができるという効果がある。
第１の実施形態
図１（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す概略的な断面図である。また、図２は、図１（ｃ）に示される、個片化前の状態を示す概略的な平面図であり、図３は、図１（ｄ）に示される、切断位置ＣＵＴを示す概略的な平面図である。なお、図１（ｃ）は、図２をＳ１ｃーＳ１ｃ線で切る断面に相当し、図１（ｄ）は、図３をＳ１ｄーＳ１ｄ線で切る断面に相当する。
以下に、第１の実施形態に係る半導体装置の製造方法を説明する。なお、第１の実施形態に係る半導体装置は、ＣＳＰである。
先ず、図１（ａ）に示される基板１０を用意する。基板１０は、半導体素子（又は半導体集積回路）を備えたウエハ１１と、このウエハ１１上に備えられた絶縁層１２とを有する。絶縁層１２は、例えば、ポリイミドなどの樹脂である。
次に、図１（ｂ）に示されるように、基板１０上に、第１再配線部２１及び第２再配線部２３を形成する。第１再配線部２１は、ウエハ１１に形成された半導体素子に電気的に接続される。第２再配線部２２は、ウエハ１１に形成された半導体素子に電気的に非接続である。第２再配線部２３は、個片化後に半導体装置の角部となる位置に形成される。第１再配線部２１及び第２再配線部２３は、同じプロセスで形成される。ただし、第１再配線部２１及び第２再配線部２３を、異なるプロセスで順に形成することもできる。第１再配線部２１及び第２再配線部２３は、金属層、例えば、銅によって構成される。
次に、図１（ｂ）に示されるように、第１再配線部２１上に第１ポスト部２２を、第２再配線部２３上に第２ポスト部（ダミーポスト部）２４を形成する。第１ポスト部２２及び第２ポスト部２４は、同じプロセスで形成される。ただし、第１ポスト部２２及び第２ポスト部２４を、異なるプロセスで形成することもできる。第１ポスト部２２及び第２ポスト部２４は、金属層、例えば、第１再配線部２１及び第２再配線部２３と同じ銅によって構成される。第１再配線部２１、第１ポスト部２２、第２再配線部２３、及び第２ポスト部２４は、例えば、めっき法によって形成される。なお、第１ポスト部２２は、第１再配線部２１を介して、ウエハ１１に形成された半導体素子に電気的に接続される。第２ポスト部２４は、ウエハ１１に形成された半導体素子に電気的に非接続である。
次に、第１再配線部２１及び第１ポスト部２２と、第２再配線部２３及び第２ポスト部２４とを覆う封止用絶縁層２５を形成し、封止用絶縁層２５の上部を除去し、図１（ｃ）に示されるように、第１ポスト部２２及び第２ポスト部２４の上面を露出させる。封止用絶縁層２５の除去は、切削加工によって行うことができる。また、封止用絶縁層２５の切削加工に伴い、第１ポスト部２２と第２ポスト部２４の上面も切削加工される。その結果、封止用絶縁層２５，第１ポスト部２２，及び第２ポスト部２４の上面は平坦になる。封止用絶縁層２５は、例えば、ポリイミドなどの樹脂である。第１再配線部２１及び第１ポスト部２２は、封止用絶縁層２５を貫通する第１電極を構成する。また、第２再配線部２３及び第２ポスト部２４は、封止用絶縁層２５を貫通する第２電極を構成する。
次に、図１（ｃ）に示されるように、第１ポスト部２２の上面に外部接続電極であるバンプ３０を取り付ける。この状態を図３（ｃ）の上から見ると、図２に示されるようになる。なお、図２には、６個（３行２列）を１グループとするバンプ３０を、４個の第２ポスト部２４で囲う配列が示されているが、第１ポスト部２２（すなわち、バンプ３０）の数及び配列、並びに、第２ポスト部２４の配列は、図示の例に限定されない。
次に、図１（ｄ）及び図３に示されるように、個片化された半導体装置の配線層２０の角部が、第２電極（第２再配線部２３及び第２ポスト部２４）によって構成されるように、切断位置ＣＵＴで基板１０及び配線層２０を切断することによって、半導体装置を個片化する。切断は、例えば、ダイシングブレードを用いたダイシングによって行われる。
図４（ａ）及び（ｂ）はそれぞれ、第１の実施形態に係る半導体装置（第１の実施形態に係る製造方法によって製造された半導体装置）を示す概略的な平面図及び側面図である。
図４（ａ）及び（ｂ）に示されるように、第１の実施形態に係る半導体装置は、半導体素子を有する基板１０と、基板１０上に備えられた配線層２０と、バンプ３０とを有する。配線層２０は、基板１０上に備えられた封止用絶縁層２５と、半導体素子に接続され、封止用絶縁層２５をその厚さ方向に貫通する複数の第１電極（第１再配線部２１及び第１ポスト部２２）と、封止用絶縁層２５をその厚さ方向に貫通する複数の第２電極（第２再配線部２３及び第２ポスト部２４）、すなわち、ダミー電極とを有する。なお、第２電極（第２再配線部２３及び第２ポスト部２４）は、ウエハ１１に形成された半導体素子に電気的に非接続である。配線層２０の平面形状は、長方形（又は四角形）であり、これら４つの角部はそれぞれ、配線層（２０）の厚さ方向の全体において、第２電極（第２再配線部２３及び第２ポスト部２４）によって構成される。なお、半導体装置の平面形状は、四角形に限定されず、本発明は、角部を有する他の形状の半導体装置にも適用可能である。また、図４（ａ）に示されるように、第１の実施形態に係る半導体装置において、４つの角部を構成する第１ポスト部２４の平面形状は、互いに同じ形状（４分の１円状、すなわち、扇形）である。
以上に説明したように、第１の実施形態に係る半導体装置（又は第１の実施形態に係る製造方法によって製造された半導体装置）においては、第２電極（第２再配線部２３及び第２ポスト部２４）を結ぶ線上の切断位置ＣＵＴにおいて切断を行っているので、個片分割後の半導体装置の４つの角部に、第２電極（第２再配線部２３及び第２ポスト部２４）の切断面が露出している。したがって、図４（ａ）に示されるように、第１の実施形態に係る半導体装置においては、半導体装置の４つの角部が樹脂ではなく、第２電極、例えば、金属で構成されている。加えて、図４（ａ）及び（ｂ）に示されるように、第１の実施形態に係る半導体装置においては、半導体装置の４つの角部はそれぞれ、配線層２０の厚さ方向の全体において、第２電極（第２再配線部２３及び第２ポスト部２４）、例えば、金属によって構成されている。このように、第１の実施形態に係る半導体装置においては、半導体装置の４つの角部はそれぞれ、「欠け」などの欠損が生じ易い樹脂ではなく、配線層２０の厚さ方向の全体において、「欠け」などの欠損が生じ難い金属によって構成されている。このように、第１の実施形態に係る半導体装置によれば、従来のＣＳＰ型半導体装置において、欠けなどの欠損が生じ易い素子の角部、とりわけ、欠損が生じた場合に、半導体装置の機能障害に発展する可能性の高い、素子主表面側の角部を第２電極によって保護し、外部からの衝撃を緩和する効果（バンパー効果）を持たせている。したがって、半導体装置の角部の第２電極に外部から衝撃が加わっても、封止用絶縁層２５には半導体装置の角部の第２電極で緩和された衝撃しか伝わらず、半導体装置の封止絶縁層２５の欠損に起因する半導体装置の機能上の欠陥は発生し難い。このため、第１の実施形態に係る半導体装置又はその製造方法によれば、半導体装置の機能上の欠陥が少なくなるので、装置の信頼性を高めることができる。
第２の実施形態
図５（ａ）〜（ｄ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す概略的な断面図である。また、図６は、図５（ｃ）に示される、個片化前の状態を示す概略的な平面図であり、図７は、図５（ｄ）に示される、切断位置ＣＵＴを示す概略的な平面図である。なお、図５（ｃ）は、図６をＳ５ｃーＳ５ｃ線で切る断面に相当し、図５（ｄ）は、図７をＳ５ｄーＳ５ｄ線で切る断面に相当する。
図５（ａ）〜（ｄ）において、第１の実施形態を示す図１（ａ）〜（ｄ）の構成と同一又は対応する構成には、同じ符号を付す。また、図６において、第１の実施形態を示す図２に示される構成と同一又は対応する構成には、同じ符号を付す。
図に示されるように、第２の実施形態に係る半導体装置及びその製造方法は、第２ポスト部２４ａの形状が第１の実施形態に係る半導体装置及びその製造方法と相違する。第２の実施形態における第２ポスト部２４ａは、封止用絶縁層２５からの露出部の形状が円形ではなく、図６に示されるように、円形の一部（４分の１）を矩形にした形状である。このため、図７に示される切断位置ＣＵＴにおける切断の後には、図８（ａ）に示されるように、個片化された半導体装置の４つの角部を構成する第２ポスト部２４ａのうちの１つの第２ポスト部の平面形状が矩形になり、他の３つの第２ポスト部の角部の平面形状は扇形である。第２の実施形態に係る半導体装置の製造方法は、上記以外の点は、第１の実施形態に係る半導体装置の製造方法と同じである。
図８（ａ）及び（ｂ）に示されるように、第２の実施形態に係る半導体装置は、半導体素子を有する基板１０と、基板１０上に備えられた配線層２０と、バンプ３０とを有する。配線層２０は、基板１０上に備えられた封止用絶縁層２５と、半導体素子に接続され、封止用絶縁層２５をその厚さ方向に貫通する複数の第１電極（第１再配線部２１及び第１ポスト部２２）と、封止用絶縁層２５をその厚さ方向に貫通する複数の第２電極（第２再配線部２３及び第２ポスト部２４ａ）、すなわち、ダミー電極とを有する。なお、第２電極（第２再配線部２３及び第２ポスト部２４ａ）は、ウエハ１１に形成された半導体素子に電気的に非接続である。配線層２０の平面形状は、長方形（又は四角形）であり、これら４つの角部はそれぞれ、配線層（２０）の厚さ方向の全体において、第２電極（第２再配線部２３及び第２ポスト部２４ａ）によって構成される。図８（ａ）に示されるように、半導体装置の４つの角部を構成する第２ポスト部２４ａのうちの１つの第２ポスト部の平面形状が矩形になっている。第２の実施形態に係る半導体装置は、上記以外の点は、第１の実施形態に係る半導体装置と同じである。
以上に説明したように、第２の実施形態に係る半導体装置（又は第２の実施形態に係る製造方法によって製造された半導体装置）においては、第２電極（第２再配線部２３及び第２ポスト部２４ａ）を結ぶ線上の切断位置ＣＵＴにおいて切断を行っているので、個片分割後の半導体装置の４つの角部に、第２電極（第２再配線部２３及び第２ポスト部２４ａ）の切断面が露出している。したがって、図８（ａ）に示されるように、第２の実施形態に係る半導体装置においては、半導体装置の４つの角部が樹脂ではなく、第２電極、例えば、金属で構成されている。加えて、図８（ａ）及び（ｂ）に示されるように、第２の実施形態に係る半導体装置においては、半導体装置の４つの角部はそれぞれ、配線層２０の厚さ方向の全体において、第２電極（第２再配線部２３及び第２ポスト部２４ａ）、例えば、金属によって構成されている。このように、第２の実施形態に係る半導体装置においては、半導体装置の４つの角部はそれぞれ、「欠け」などの欠損が生じ易い樹脂ではなく、配線層２０の厚さ方向の全体において、「欠け」などの欠損が生じ難い金属によって構成されている。このように、第２の実施形態に係る半導体装置によれば、従来のＣＳＰ型半導体装置において、欠けなどの欠損が生じ易い素子の角部、とりわけ、欠損が生じた場合に、半導体装置の機能障害に発展する可能性の高い、素子主表面側の角部を第２電極によって保護し、バンパー効果を持たせている。したがって、半導体装置の角部の第２電極に外部から衝撃が加わっても、封止用絶縁層２５には半導体装置の角部の第２電極で緩和された衝撃しか伝わらず、半導体装置の封止絶縁層２５の欠損に起因する半導体装置の機能上の欠陥は発生し難い。このため、第２の実施形態に係る半導体装置又はその製造方法によれば、半導体装置の機能上の欠陥が少なくなるので、装置の信頼性を高めることができる。
また、従来のＣＳＰ型半導体装置においては、装置の裏面側に捺印などを施すことによって半導体チップの向き（すなわち、方向性の把握（ピン番号のの特定））を把握できるようにしていたが、第２の実施形態に係る半導体装置においては、１つの第２ポスト部の形状を他の第２ポスト部の形状と異なる形状にすることによって、捺印を施さなくても方向性の特定することができる。このように、第２の実施形態に係る半導体装置及びその製造方法によれば、半導体装置の小型化が一層進み、捺印表示範囲が著しく制限されているＣＳＰにおいて、極めて有利である。
変形例
図９は、第２の実施形態に係る半導体装置の変形例を示す概略的な平面図である。図９において、図８（ａ）に示される構成と同一又は対応する構成には、同じ符号を付す。図９に示される半導体装置は、第２電極を構成する第２ポスト部（ダミーポスト部）２４ｂの平面形状が、３つの角部において矩形であり、１つの角部において、扇形である点である。このような構成によっても、第２の実施形態の場合と同様の効果を得ることができる。上記以外の点において、図９の半導体装置は、上記第２の実施形態の半導体装置と同じである。
また、図１０は、第２の実施形態に係る半導体装置の他の変形例を示す概略的な平面図である。図１０において、図８（ａ）に示される構成と同一又は対応する構成には、同じ符号を付す。図１０に示される半導体装置においては、第２ポスト部（ダミーポスト部）２４ｃが、封止樹脂層２５から脱落しないように、封止樹脂層２５に係合する部分を有している。図１０に示されるように、第２ポスト部（ダミーポスト部）２４ｃの封止樹脂層２５に係合する部分は、例えば、内側が幅広であり、角部に近づくほど幅狭になる逆テーパー形状（平面形状で見た場合）である。逆テーパー形状部分は、封止樹脂層２５に引っ掛かるので、第２ポスト部２４ｃは封止樹脂層２５から外れ難い。図１０には、逆テーパー形状部分を１つ備えた第２ポスト部を１カ所、逆テーパー形状部分を２つ備えた第２ポスト部を３カ所示している。図１０に示されるような構成を採用すれば、第２の実施形態の場合と同様の効果を得ることができ、さらには、第２ポスト部２４ｃの剥がれを生じ難くすることができる。また、図１０には、逆テーパー形状部分を１つ備えた第２ポスト部を１カ所、逆テーパー形状部分を２つ備えた第２ポスト部を３カ所示しているが、第２ポスト部２４ｃは、すべて同じ形状であってもよい。このような構成を採用した場合であっても、第２ポスト部２４ｃの剥がれを生じ難くすることができる。上記以外の点において、図１０の半導体装置は、上記第２の実施形態の半導体装置と同じである。
（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置の製造方法を示す概略的な断面図である。 図１（ｃ）に示される、個片化前の状態を示す概略的な平面図である。 図１（ｄ）に示される、切断位置を示す概略的な平面図である。 （ａ）及び（ｂ）はそれぞれ、第１の実施形態に係る半導体装置（第１の実施形態に係る製造方法によって製造された半導体装置）を示す概略的な平面図及び側面図である。 （ａ）〜（ｄ）は、本発明の第２の実施形態に係る半導体装置の製造方法を示す概略的な断面図である。 図５（ｃ）に示される、個片化前の状態を示す概略的な平面図である。 図５（ｄ）に示される、切断位置を示す概略的な平面図である。 （ａ）及び（ｂ）はそれぞれ、第２の実施形態に係る半導体装置（第２の実施形態に係る製造方法によって製造された半導体装置）を示す概略的な平面図及び側面図である。 第２の実施形態に係る半導体装置の変形例を示す概略的な平面図である。 第２の実施形態に係る半導体装置の他の変形例を示す概略的な平面図である。
符号の説明
１０ 基板、 １１ ウエハ、 １２ 絶縁層、 ２０，２０ａ 配線層、 ２１ 第１再配線部（第１電極の下層）、 ２２ 第１ポスト部（第１電極の上層）、 ２３ 第２再配線部（第２電極の下層）、 ２４，２４ａ，２４ｂ，２４ｃ 第２ポスト部（第２電極の上層）、 ２５ 封止用絶縁層、 ３０ バンプ、 ＣＵＴ 切断位置。

Claims (18)

  1. 半導体素子を有する基板と、
    前記基板上に備えられた配線層と
    を有する半導体装置であって、
    前記配線層は、
    前記基板上に備えられた封止用絶縁層と、
    前記半導体素子に接続され、前記封止用絶縁層をその厚さ方向に貫通する複数の第１ポスト電極と、
    前記封止用絶縁層をその厚さ方向に貫通する４個の第２ポスト電極と
    を有し、
    前記配線層の平面形状は、４個の辺と、隣合う２辺が交わる４個の角とを有する四角形であり、
    前記四角形の外周部は、前記角を含む第２ポスト電極の形成領域である４個の角領域と、隣合う前記角領域の間の４個の辺領域とからなり、
    前記４個の角領域は、該４個の角領域と同数である前記４個の第２ポスト電極によって、前記配線層の厚さ方向の全体に形成され、
    前記４個の第２ポスト電極は、個々に独立した形状を有し、
    前記４個の辺領域は、前記封止用絶縁層によって構成される
    ことを特徴とする半導体装置。
  2. 前記４個の第２ポスト電極は、互いに同じ形状であることを特徴とする請求項１に記載の半導体装置。
  3. 前記４個の第２ポスト電極の内の一つの第２ポスト電極の形状は、他の第２ポスト電極の形状と異なることを特徴とする請求項１に記載の半導体装置。
  4. 前記基板は、
    前記半導体素子を備えたウエハと、
    前記ウエハ上に備えられた絶縁層と
    を有することを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 前記封止用絶縁層は、樹脂層であることを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記複数の第１ポスト電極のそれぞれは、
    前記基板上に形成された第１再配線部と、
    前記第１再配線部上に備えられた第１ポスト部と
    を有することを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記４個の第２ポスト電極のそれぞれは、
    前記基板上に形成された第２再配線部と、
    前記第２再配線部上に備えられた第２ポスト部と
    を有することを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 前記第１ポスト電極及び前記第２ポスト電極は、同じ材料の金属によって構成されることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
  9. 前記第１ポスト電極及び前記第２ポスト電極は、銅によって構成されることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
  10. 前記４個の第２ポスト電極のそれぞれは、前記半導体素子及び前記複数の第１ポスト電極に電気的に非接続であることを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
  11. 半導体素子を有する基板上に、封止用絶縁層と、前記半導体素子に接続され、前記封止用絶縁層を貫通する複数の第１ポスト電極と、前記封止用絶縁層を貫通する複数の第２ポスト電極とを有する配線層を形成するステップと、
    前記配線層の平面形状が、４個の辺と、隣合う２辺が交わる４個の角とを有する四角形であり、前記四角形の外周部は、前記角を含む第２ポスト電極の形成領域である４個の角領域と、隣合う前記角領域の間の４個の辺領域とからなり、前記４個の角領域は、該４個の角領域と同数である前記４個の第２ポスト電極によって、前記配線層の厚さ方向の全体に形成され、前記４個の第２ポスト電極は、個々に独立した形状を有し、前記４個の辺領域は、前記封止用絶縁層によって構成されるように、前記基板及び前記配線層を切断するステップと
    を有することを特徴とする半導体装置の製造方法。
  12. 前記４個の第２ポスト電極は、互いに同じ形状であることを特徴とする請求項１１に記載の半導体装置の製造方法。
  13. 前記４個の第２ポスト電極の内の一つの第２ポスト電極の形状は、他の第２ポスト電極の形状と異なることを特徴とする請求項１１に記載の半導体装置の製造方法。
  14. 前記基板は、
    前記半導体素子を備えたウエハと、
    前記ウエハ上に備えられた絶縁層と
    を有することを特徴とする請求項１１乃至１３のいずれか１項に記載の半導体装置の製造方法。
  15. 前記配線層を形成するステップは、
    前記基板上に、第１再配線部及び第２再配線部を形成し、前記第１再配線部及び前記第２再配線部上にそれぞれ、第１ポスト部及び第２ポスト部を形成することによって、前記第１再配線部及び前記第１ポスト部から成る前記第１ポスト電極と、前記第２再配線部及び前記第２ポスト部から成る前記第２ポスト電極を形成するステップと、
    前記第１ポスト電極及び前記第２ポスト電極を覆う前記封止用絶縁層を形成するステップと、
    前記封止用絶縁層の一部を除去することよって前記第１ポスト電極及び前記第２ポスト電極を露出させるステップと
    を有することを特徴とする請求項１１乃至１４のいずれか１項に記載の半導体装置の製造方法。
  16. 前記第１ポスト電極及び前記第２ポスト電極は、同じ材料の金属によって構成されることを特徴とする請求項１１乃至１５のいずれか１項に記載の半導体装置の製造方法。
  17. 前記第１ポスト電極及び前記第２ポスト電極は、銅によって構成されることを特徴とする請求項１１乃至１６のいずれか１項に記載の半導体装置の製造方法。
  18. 前記４個の第２ポスト電極のそれぞれは、前記半導体素子及び前記複数の第１ポスト電極に電気的に非接続であることを特徴とする請求項１１乃至１７のいずれか１項に記載の製造方法。
JP2007004430A 2007-01-12 2007-01-12 半導体装置及びその製造方法 Expired - Fee Related JP4308266B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007004430A JP4308266B2 (ja) 2007-01-12 2007-01-12 半導体装置及びその製造方法
US11/987,613 US7728430B2 (en) 2007-01-12 2007-12-03 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007004430A JP4308266B2 (ja) 2007-01-12 2007-01-12 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008172060A JP2008172060A (ja) 2008-07-24
JP4308266B2 true JP4308266B2 (ja) 2009-08-05

Family

ID=39617128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007004430A Expired - Fee Related JP4308266B2 (ja) 2007-01-12 2007-01-12 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7728430B2 (ja)
JP (1) JP4308266B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006222374A (ja) * 2005-02-14 2006-08-24 Fuji Film Microdevices Co Ltd 半導体チップ
JP2009266994A (ja) * 2008-04-24 2009-11-12 Casio Comput Co Ltd 半導体装置およびその実装構造
US8278769B2 (en) * 2009-07-02 2012-10-02 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Compound semiconductor device and connectors
WO2012017507A1 (ja) * 2010-08-06 2012-02-09 パナソニック株式会社 回路基板及びその製造方法
CN102800656B (zh) * 2011-05-20 2015-11-25 精材科技股份有限公司 晶片封装体、晶片封装体的形成方法以及封装晶圆
US11631632B2 (en) * 2020-12-28 2023-04-18 Texas Instruments Incorporated Three dimensional package for semiconductor devices and external components

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3781664B2 (ja) 2001-11-26 2006-05-31 カシオ計算機株式会社 半導体装置およびその製造方法
JP4082220B2 (ja) * 2003-01-16 2008-04-30 セイコーエプソン株式会社 配線基板、半導体モジュールおよび半導体モジュールの製造方法
JP4257844B2 (ja) 2003-11-04 2009-04-22 パナソニック株式会社 半導体装置およびその製造方法
JP4155994B2 (ja) 2006-02-01 2008-09-24 カシオ計算機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2008172060A (ja) 2008-07-24
US7728430B2 (en) 2010-06-01
US20080169561A1 (en) 2008-07-17

Similar Documents

Publication Publication Date Title
JP6053256B2 (ja) 半導体チップ及びその製造方法、並びに半導体装置
US7875894B2 (en) Semiconductor device and fabrication method thereof
TWI418013B (zh) 晶圓級半導體封裝及其製造方法
CN105374783B (zh) 半导体边界保护密封剂
US8063495B2 (en) Semiconductor device
JP4753170B2 (ja) 半導体装置及びその製造方法
JP4537702B2 (ja) 半導体装置およびその製造方法
US10157874B2 (en) Contact area design for solder bonding
US20090114436A1 (en) Substrate structure
US8673690B2 (en) Method for manufacturing a semiconductor device and a semiconductor device
JP4308266B2 (ja) 半導体装置及びその製造方法
TWI556379B (zh) 半導體封裝件及其製法
JP2008211125A (ja) 半導体装置およびその製造方法
US20090108471A1 (en) Wiring board of semiconductor device, semiconductor device, electronic apparatus, mother board, method of manufacturing wiring board of semiconductor device, method of manufacturing mother board and method of manufacturing electronic apparatus
JP2003124392A (ja) 半導体装置及びその製造方法
JP2010103348A (ja) 半導体装置及びその製造方法
JP2007103853A (ja) 半導体装置
JP5151907B2 (ja) 半導体装置及びその製造方法
JP5033682B2 (ja) 半導体素子およびその製造方法並びに半導体装置およびその製造方法
KR101059625B1 (ko) 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법
KR101515613B1 (ko) 인터포저를 포함하는 반도체 패키지 및 그 제조방법
JP2005191485A (ja) 半導体装置
JP2007165402A (ja) 半導体装置
KR20010073946A (ko) 딤플 방식의 측면 패드가 구비된 반도체 소자 및 그제조방법
JP4907678B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080811

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081210

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090210

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090430

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140515

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees