CN102800656B - 晶片封装体、晶片封装体的形成方法以及封装晶圆 - Google Patents

晶片封装体、晶片封装体的形成方法以及封装晶圆 Download PDF

Info

Publication number
CN102800656B
CN102800656B CN201210157448.5A CN201210157448A CN102800656B CN 102800656 B CN102800656 B CN 102800656B CN 201210157448 A CN201210157448 A CN 201210157448A CN 102800656 B CN102800656 B CN 102800656B
Authority
CN
China
Prior art keywords
wafer
conductive layer
identification icon
wafer encapsulation
encapsulation body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210157448.5A
Other languages
English (en)
Other versions
CN102800656A (zh
Inventor
刘沧宇
林佳升
郑家明
林柏伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XinTec Inc
Original Assignee
XinTec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XinTec Inc filed Critical XinTec Inc
Publication of CN102800656A publication Critical patent/CN102800656A/zh
Application granted granted Critical
Publication of CN102800656B publication Critical patent/CN102800656B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/682—Mask-wafer alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02375—Top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明提供一种晶片封装体、晶片封装体的形成方法以及封装晶圆，该晶片封装体包括：一基底，该基底切割自一晶圆；一元件区，形成于该基底之中；一导电层，设置于该基底之上，且电性连接该元件区；一绝缘层，设置于该基底与该导电层之间；以及一材料层，形成于该绝缘层之上，其中该材料层具有一识别图案，该识别图案显示该基底在未切割自该晶圆之前于该晶圆中的一位置信息。本发明通过识别图案的设置可定位出每一特定晶片封装体原处于未切割晶圆的位置，有助于找出制程问题，并提高晶片封装体的良率。

Description

晶片封装体、晶片封装体的形成方法以及封装晶圆
技术领域
本发明有关于晶片封装体，且特别是有由晶圆级封装制程所制得之晶片封装体。
背景技术
传统的晶片封装制程对切割自晶圆的半导体晶粒逐一进行封装，相当耗时费工。晶圆级封装制程是在将晶粒逐一切割之前，于晶圆上完成封装所需的各道制程。在后续切割制程之后，可同时获得多个制程条件大抵相同的晶片封装体。采用晶圆级封装制程，可节省制程成本与时间。
然而，由于晶圆具有较大的表面积，因此封装制程或晶圆制作制程有时需相应调整。例如，晶圆中心部分与晶圆外围部分的制程条件可能需调整。
因此，业界亟需获得单一特定晶片封装体于切割前在晶圆中之相对位置信息以据此调整制程条件。
发明内容
本发明提供一种晶片封装体，包括：一基底，其中该基底系切割自一晶圆；一元件区，形成于该基底之中；一导电层，设置于该基底之上，且电性连接该元件区；一绝缘层，设置于该基底与该导电层之间；以及一材料层，形成于该绝缘层之上，其中该材料层具有一识别图案，该识别图案显示该基底在未切割自该晶圆之前，于该晶圆中的一位置信息。
本发明所述的晶片封装体，该识别图案包括一可编码且可解码信息。
本发明所述的晶片封装体，该可编码且可解码信息包括一数字、一文字、一符号或前述的组合。
本发明所述的晶片封装体，该识别图案包括多个识别部分。
本发明所述的晶片封装体，所述识别部分彼此相邻设置。
本发明所述的晶片封装体，至少部分的所述识别部分分离设置。
本发明所述的晶片封装体，该位置信息包括一X轴位置信息及一Y轴位置信息。
本发明所述的晶片封装体，该材料层的材质与该导电层的材质相同。
本发明所述的晶片封装体，还包括：一防焊层，设置于该绝缘层及该导电层之上，其中该防焊层具有露出该导电层的一开口；以及一导电结构，形成于该开口之中，且电性接触该导电层。
本发明所述的晶片封装体，该防焊层直接接触该材料层。
本发明提供一种晶片封装体的形成方法，包括：提供一晶圆，其中该晶圆定义有多个预定切割道，所述预定切割道将该晶圆划分成多个区域，该晶圆中形成有多个元件区，所述元件区分别位于其中一所述区域之中；于该晶圆之上形成一绝缘层；于该绝缘层之上形成多个图案化导电层，其中每一所述图案化导电层分别位于其中一所述区域之中，且分别电性连接对应的所述区域中之对应的该元件区；于该绝缘层上形成一材料层，该材料层具有多个识别图案，所述识别图案分别位于其中一所述区域之中，且分别显示对应的所述区域之位置信息；以及沿着所述预定切割道进行一切割制程以形成彼此分离之多个晶片封装体。
本发明所述的晶片封装体的形成方法，该材料层与所述图案化导电层的材质相同。
本发明所述的晶片封装体的形成方法，该材料层的所述识别图案与所述图案化导电层同时形成。
本发明所述的晶片封装体的形成方法，还包括：于所述图案化导电层及该绝缘层之上形成一防焊层，其中该防焊层具有露出所述图案化导电层的多个开口；以及于露出的所述图案化导电层之上分别形成一导电结构。
本发明所述的晶片封装体的形成方法，所述识别图案包括一可编码且可解码信息。
本发明所述的晶片封装体的形成方法，该可编码且可解码信息包括一数字、一文字、一符号或前述的组合。
本发明所述的晶片封装体的形成方法，该识别图案包括多个识别部分。
本发明所述的晶片封装体的形成方法，所述识别部分彼此相邻设置。
本发明所述的晶片封装体的形成方法，所述识别部分彼此分离设置。
本发明提供一种封装晶圆，包括：一半导体晶圆，定义有多条预定切割道，所述预定切割道将该半导体晶圆划分成多个区域；多个半导体元件，分别位于所述区域之中；一绝缘层，位于该半导体晶圆之上；多个导电层，位于该绝缘层之上，且每一所述导电层分别电性连接对应的其中一所述半导体元件；以及多个识别图案，位于该绝缘层之上，其中所述识别图案显示每一所述区域与其他所述区域之间的相对位置信息。
本发明通过识别图案的设置可定位出每一特定晶片封装体原处于未切割晶圆的位置，有助于找出制程问题，并提高晶片封装体的良率。
附图说明
图1A至图1B显示本发明一实施例的晶片封装体的制程剖面图。
图2显示一封装晶圆的俯视图。
图3显示本发明一实施例的封装晶圆的俯视图。
图4A至图4F显示本发明实施例的晶片封装体的俯视图。
附图中符号的简单说明如下：
10：晶片封装体；100：基底；100a、100b：表面；102：元件区；104：绝缘层；106：导电垫结构；108：间隔层；110：承载基底；112：孔洞；114：绝缘层；116：导电层；118：防焊层；120：导电结构；A、B：位置；M：识别图案；R：区域；SC：切割道。
具体实施方式
以下将详细说明本发明实施例的制作与使用方式。然应注意的是，本发明提供许多可供应用的发明概念，其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式，非用以限制本发明的范围。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明，不代表所讨论的不同实施例及/或结构之间必然具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明一实施例的晶片封装体可用以封装各种晶片。例如，在本发明的晶片封装体的实施例中，其可应用于各种包含有源元件或无源元件(activeorpassiveelements)、数字电路或模拟电路(digitaloranalogcircuits)等集成电路的电子元件(electroniccomponents)，例如是有关于光电元件(optoelectronicdevices)、微机电系统(MicroElectroMechanicalSystem;MEMS)、微流体系统(microfluidicsystems)、或利用热、光线及压力等物理量变化来测量的物理感测器(PhysicalSensor)。特别是可选择使用晶圆级封装(waferscalepackage;WSP)制程对影像感测元件、发光二极管(light-emittingdiodes;LEDs)、太阳能电池(solarcells)、射频元件(RFcircuits)、加速计(accelerators)、陀螺仪(gyroscopes)、微制动器(microactuators)、表面声波元件(surfaceacousticwavedevices)、压力感测器(processsensors)喷墨头(inkprinterheads)或功率晶片模组(powerICmodules)等半导体晶片进行封装。
其中上述晶圆级封装制程主要指在晶圆阶段完成封装步骤后，再予以切割成独立的封装体，然而，在一特定实施例中，例如将已分离的半导体晶片重新分布在一承载晶圆上，再进行封装制程，亦可称之为晶圆级封装制程。另外，上述晶圆级封装制程亦适用于借堆叠(stack)方式安排具有集成电路的多片晶圆，以形成多层集成电路(multi-layerintegratedcircuitdevices)的晶片封装体。
图1A至图1B显示本发明一实施例的晶片封装体的制程剖面图。在此实施例中，以影像感测晶片的封装为例说明本发明实施例。应注意的是，本发明实施例亦可用以封装其他的晶片。
如图1A所示，提供基底100。基底100可为半导体晶圆，例如是硅晶圆。基底100上可定义有多个预定切割道SC，其将基底100划分成多个区域。在后续封装与切割制程之后，每一区域将成为一晶片封装体。每一区域中，形成有至少一元件区102。在一实施例中，元件区102可包括光电元件，例如是影像感测元件或发光元件。在基底100的表面100a上形成有多个导电垫结构106，其位于表面100a上的绝缘层104(或称介电层)之中。每一导电垫结构106可包括多个堆叠的导电垫。这些堆叠的导电垫可彼此电性连接(例如，通过形成于堆叠导电垫之间的垂直导电结构)。或者，这些堆叠的导电垫可彼此不电性连接。在一实施例中，这些导电垫中的至少其中之一电性连接元件区102。
接着，于基底100上设置承载基底110。承载基底110与基底100之间可设置有多个间隔层108。间隔层108及承载基底110可于基底100上围出多个空腔，每一空腔下可包括有至少一元件区102。间隔层108可覆盖于导电垫结构106之上。在元件区102中包括光电元件(例如，影像感测元件或发光元件)的实施例中，可选用透明基板(例如，玻璃基板、石英基板或透明高分子基板)作为承载基底110以利光线进入元件区102或自元件区102发出。
接着，可选择性薄化基底100以利后续制程的进行。例如，可以承载基底110为支撑，自基底100的表面100b薄化基底100。适合的薄化制程例如是机械研磨或化学机械研磨。
接着，移除部分的基底100以形成自基底100的表面100b朝导电垫结构106延伸的孔洞112。例如，可采用光刻及蚀刻制程形成孔洞112。
接着，可于基底100的表面100b上形成绝缘层114。绝缘层114的材质例如包括氧化物、氮化物、氮氧化物、高分子材料或前述的组合。绝缘层114可以气相沉积法、热氧化法或涂布法形成。在一实施例中，绝缘层114大抵顺应性位于基底100的表面100b及孔洞112的侧壁与底部上。
接着，移除孔洞112底部上的部分的绝缘层114，并接着例如以光刻及蚀刻制程移除部分的绝缘层104而使导电垫结构106露出。
接着，于基底100表面100b上的绝缘层104上形成图案化导电层116。导电层116的材质例如包括铜、铝、镍、金、铂或前述的组合。导电层116的形成方式例如包括物理气相沉积、化学气相沉积、涂布法、电镀、无电镀或前述的组合。导电层116可自基底100的表面100b沿着孔洞112的侧壁朝导电垫结构106延伸，并电性接触导电垫结构106。
在一实施例中，可于切割道SC所划分的每一区域中的绝缘层104上分别形成识别图案。识别图案包括相应于所在区域的位置信息。在一实施例中，识别图案可于形成图案化导电层的过程中同时形成。例如，在一实施例中，可于绝缘层104上形成导电材料层，接着将导电材料层图案化以形成电性接触导电垫结构106的导电层116及识别图案。在此情形下，识别图案由形成导电层116的材料层构成。识别图案不电性连接导电层116。在后续说明中将介绍识别图案的用途。
接着，于基底100之表面100b上形成防焊层118。在一实施例中，防焊层118可具有露出导电层116的开口，并可于露出的导电层116上形成导电结构120，例如焊球。
接着，可沿着预定切割道SC切割图1A所示的结构而形成多个彼此分离的晶片封装体10，如图1B所示。
接着，将说明上述识别图案的用途。请先参照图2，其显示一封装晶圆的俯视图，可对应至图1A。如图2所示，基底(晶圆)100在封装之后，可由多个预定切割道SC划分成多个区域R。每一区域在后续沿切割道SC进行切割制程之后，将成为单一的晶片封装体，例如是图1B所示的晶片封装体10。
所得的分离的多个晶片封装体在后续拾取及/或运送之后，往往已难以辨识某特定晶片封装体原处于基底(晶圆)100中的哪一个特定位置。如此，当后续需追踪某特定晶片封装体处于原晶圆中的特定位置时，将难以获得所需信息。例如，当发现一些品质较差的晶片封装体时，由于无法得知其来自封装晶圆的哪一区域，如此将难以找出制程问题，造成良率提升的困难。
有鉴于上述问题，本发明实施例提出于绝缘层上形成具有识别图案的材料层。识别图案可显示特定晶片封装体中的基底在未切割自晶圆之前，于该晶圆中的位置信息。在一实施例中，识别图案可包括可编码且可解码信息，例如包括数字、文字、符号或前述的组合。在一实施例中，识别图案所显示的位置信息可包括X轴信息及Y轴信息。
图3显示本发明一实施例的封装晶圆的俯视图。在此实施例中，是采用数字作为识别图案M。例如，位置A处于第3行(column)第2列(row)，因此可选择数字0302作为位置A处的晶片封装体的识别图案M，其中“03”代表X轴信息或行信息，“02”代表Y轴信息或列信息。例如，位置B处于第5行(column)第4列(row)，因此可选择数字0504作为位置B处的晶片封装体的识别图案M，其中“05”代表X轴信息或行信息，“04”代表Y轴信息或列信息。在一实施例中，识别图案M与导电层图案化自同一导电材料层。因此，在此实施例中，识别图案M的形成大抵不需增加额外的制程。
在图3的实施例中，绝缘层上形成有多个识别图案M，其中识别图案M显示每一区域与其他区域之间的相对位置信息。
请参照图1A及图3，切割道SC所划分的每一区域中的绝缘层114之上可形成有图案化导电层116，其可电性连接该区域中的对应的元件区102。此外，切割道SC所划分的每一区域中的绝缘层114之上还可形成有具有识别图案M的材料层，其例如为与图案化导电层116材质相同的导电层。在一实施例中，具有识别图案M的材料层直接接触防焊层118。
图4A至图4F显示本发明多个实施例的晶片封装体的俯视图，其中相同或相似的标号用以标示相同或相似的元件。在一实施例中，可通过光学显微镜直接观察防焊层118下方的识别图案M。在另一实施例中，可通过影像感测器观察防焊层118下的识别图案M，并可通过影像分析解读出识别图案M所代表的位置信息。因此，特定晶片封装体原切割自晶圆的哪一个特定位置的信息可轻易地通过观察识别图案M而得知。
如图4A所示，在一实施例中，识别图案M可包括多个识别部分，这些识别部分可彼此相邻设置。识别图案M所包括的可编码且可解码信息例如为阿拉伯数字。如图4A所示，在此实施例中，识别图案M可包括第一识别部分“03”及第二识别部分“02”。第一识别部分与第二识别部分相邻设置。在另一实施例中，识别图案M所包括的可编码且可解码信息例如为罗马数字。
如图4B所示，在一实施例中，识别图案M可包括多个识别部分，这些识别部分可彼此分离设置。识别图案M所包括的可编码且可解码信息例如为数字。如图4B所示，在此实施例中，识别图案M可包括第一识别部分“03”及第二识别部分“02”。第一识别部分与第二识别部分分离设置。此外，第一识别部分“03”还可包括次部分“0”及次部分“3”。第二识别部分“02”亦可包括次部分“0”及次部分“2”。
如图4C所示，在一实施例中，识别图案M所包括的可编码且可解码信息例如为文字，例如可为中文、英文、日文、法文、德文、俄文、西班牙文等。相似地，识别图案M可包括多个识别部分，这些识别部分可彼此分离设置或相邻设置。
如图4D所示，在一实施例中，识别图案M所包括的可编码且可解码信息例如为文字、数字、符号或前述的组合。相似地，识别图案M可包括多个识别部分，这些识别部分可彼此分离设置或相邻设置。
图4E至图4F显示其他可能实施例的俯视图。然应注意的是，本发明实施例不限于此。但凡可提供该晶片封装体于原晶圆的位置信息的识别图案皆在本发明实施例所揭露的范围内。例如，在图4E实施例中，“丁”可代表“04”，而“戊”可代表“05”。在图4F实施例中，“C”可代表“03”，而“二”可代表“02”。
在一实施例中，识别图案所包括的可编码且可解码信息可为二进位、八进位、十进位或十六进位等。识别图案可形成于绝缘层上的任何不与导电层电性接触且不影响晶片封装体运作的位置上。
本发明实施例通过识别图案的设置可定位出每一特定晶片封装体原处于未切割晶圆的位置，有助于找出制程问题，并提高晶片封装体的良率。在一实施例中，识别图案于导电层的图案化制程中同时形成，大抵不增加制程成本，且有助于提高产品可靠度。
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (20)

1.一种晶片封装体，其特征在于，包括：
一基底，该基底切割自一晶圆；
一元件区，形成于该基底之中；
一导电层，设置于该基底之上，且电性连接该元件区；
一绝缘层，设置于该基底与该导电层之间；
一材料层，形成于该绝缘层之上，其中该材料层具有一识别图案，该识别图案显示该基底在未切割自该晶圆之前于该晶圆中的一位置信息；以及
一防焊层，设置于该绝缘层及该导电层之上，且该防焊层覆盖该识别图案。
2.根据权利要求1所述的晶片封装体，其特征在于，该识别图案包括一可编码且可解码信息。
3.根据权利要求2所述的晶片封装体，其特征在于，该可编码且可解码信息包括一数字、一文字、一符号或前述的组合。
4.根据权利要求1所述的晶片封装体，其特征在于，该识别图案包括多个识别部分。
5.根据权利要求4所述的晶片封装体，其特征在于，所述识别部分彼此相邻设置。
6.根据权利要求4所述的晶片封装体，其特征在于，至少部分的所述识别部分分离设置。
7.根据权利要求1所述的晶片封装体，其特征在于，该位置信息包括一X轴位置信息及一Y轴位置信息。
8.根据权利要求1所述的晶片封装体，其特征在于，该材料层的材质与该导电层的材质相同。
9.根据权利要求1所述的晶片封装体，其特征在于，其中该防焊层具有露出该导电层的一开口，且该晶片封装体还包括：
一导电结构，形成于该开口之中，且电性接触该导电层。
10.根据权利要求9所述的晶片封装体，其特征在于，该防焊层直接接触该材料层。
11.一种晶片封装体的形成方法，其特征在于，包括：
提供一晶圆，其中该晶圆定义有多个预定切割道，所述预定切割道将该晶圆划分成多个区域，该晶圆中形成有多个元件区，所述元件区分别位于其中一所述区域之中；
于该晶圆之上形成一绝缘层；
于该绝缘层之上形成多个图案化导电层，其中每一所述图案化导电层分别位于其中一所述区域之中，且分别电性连接对应的所述区域中的对应的元件区；
于该绝缘层上形成一材料层，该材料层具有多个识别图案，所述识别图案分别位于其中一所述区域之中，且分别显示对应的所述区域的位置信息；
于所述图案化导电层及该绝缘层之上形成一防焊层，且该防焊层覆盖该识别图案；以及
沿着所述预定切割道进行一切割制程以形成彼此分离的多个晶片封装体，其中该识别图案显示该晶片封装体在未切割自该晶圆之前于该晶圆中的该位置信息。
12.根据权利要求11所述的晶片封装体的形成方法，其特征在于，该材料层与所述图案化导电层的材质相同。
13.根据权利要求11所述的晶片封装体的形成方法，其特征在于，该材料层的所述识别图案与所述图案化导电层同时形成。
14.根据权利要求11所述的晶片封装体的形成方法，其特征在于，其中该防焊层具有露出所述图案化导电层的多个开口，且所述的晶片封装体的形成方法还包括：
于露出的所述图案化导电层之上分别形成一导电结构。
15.根据权利要求11所述的晶片封装体的形成方法，其特征在于，所述识别图案包括一可编码且可解码信息。
16.根据权利要求15所述的晶片封装体的形成方法，其特征在于，该可编码且可解码信息包括一数字、一文字、一符号或前述的组合。
17.根据权利要求11所述的晶片封装体的形成方法，其特征在于，该识别图案包括多个识别部分。
18.根据权利要求17所述的晶片封装体的形成方法，其特征在于，所述识别部分彼此相邻设置。
19.根据权利要求17所述的晶片封装体的形成方法，其特征在于，所述识别部分彼此分离设置。
20.一种封装晶圆，其特征在于，包括：
一半导体晶圆，定义有多条预定切割道，所述预定切割道将该半导体晶圆划分成多个区域；
多个半导体元件，分别位于所述区域之中；
一绝缘层，位于该半导体晶圆之上；
多个导电层，位于该绝缘层之上，且每一所述导电层分别电性连接对应的其中一所述半导体元件；
多个识别图案，位于该绝缘层之上，其中所述识别图案显示每一所述区域与其他所述区域之间的相对位置信息，所述识别图案显示每一所述区域在未切割自该半导体晶圆之前于该半导体晶圆中的该位置信息；以及
多个防焊层，设置于该绝缘层及该多个导电层之上，且该多个防焊层覆盖该多个识别图案。
CN201210157448.5A 2011-05-20 2012-05-18 晶片封装体、晶片封装体的形成方法以及封装晶圆 Active CN102800656B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161488404P 2011-05-20 2011-05-20
US61/488,404 2011-05-20

Publications (2)

Publication Number Publication Date
CN102800656A CN102800656A (zh) 2012-11-28
CN102800656B true CN102800656B (zh) 2015-11-25

Family

ID=47174338

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210157448.5A Active CN102800656B (zh) 2011-05-20 2012-05-18 晶片封装体、晶片封装体的形成方法以及封装晶圆

Country Status (3)

Country Link
US (1) US8779557B2 (zh)
CN (1) CN102800656B (zh)
TW (1) TWI464857B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI485818B (zh) * 2011-06-16 2015-05-21 Xintec Inc 晶片封裝體及其形成方法
US9318461B2 (en) * 2013-04-19 2016-04-19 Xintec Inc. Wafer level array of chips and method thereof
US9508653B2 (en) * 2013-09-18 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Die-tracing in integrated circuit manufacturing and packaging
US20160116409A1 (en) * 2014-10-28 2016-04-28 Omnivision Technologies, Inc. Color-Sensitive Image Sensor With Embedded Microfluidics And Associated Methods
TWI579983B (zh) * 2016-02-04 2017-04-21 力成科技股份有限公司 導線架內隱藏模封地圖編碼之半導體封裝構造
CN106783678A (zh) * 2016-12-08 2017-05-31 日月光封装测试(上海)有限公司 导线框架单元的识别方法、导线框架条及封装体
US11562928B2 (en) * 2019-01-25 2023-01-24 Omnivision Technologies, Inc. Laser marked code pattern for representing tracing number of chip
US10998285B2 (en) * 2019-01-25 2021-05-04 Omnivision Technologies, Inc. Code pattern for representing tracing number of chip

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1664991A (zh) * 2004-03-05 2005-09-07 三洋电机株式会社 半导体装置及其制造方法
CN101271825A (zh) * 2007-03-22 2008-09-24 中芯国际集成电路制造(上海)有限公司 芯片标识的制作方法及光罩
CN101471328A (zh) * 2007-12-25 2009-07-01 力成科技股份有限公司 基板面板
CN101567350A (zh) * 2008-04-22 2009-10-28 Oki半导体株式会社 半导体器件

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2876638B2 (ja) * 1989-08-24 1999-03-31 富士通株式会社 半導体装置の製造方法
JP2001144197A (ja) * 1999-11-11 2001-05-25 Fujitsu Ltd 半導体装置、半導体装置の製造方法及び試験方法
US6337122B1 (en) * 2000-01-11 2002-01-08 Micron Technology, Inc. Stereolithographically marked semiconductors devices and methods
US6407458B1 (en) * 2000-05-04 2002-06-18 Amkor Technology, Inc. Moisture-resistant integrated circuit chip package and method
JP2002217377A (ja) * 2001-01-18 2002-08-02 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3711341B2 (ja) * 2001-04-27 2005-11-02 沖電気工業株式会社 半導体装置
JP3872319B2 (ja) * 2001-08-21 2007-01-24 沖電気工業株式会社 半導体装置及びその製造方法
JPWO2003028072A1 (ja) * 2001-09-20 2005-01-13 株式会社ルネサステクノロジ 半導体装置の製造方法
US7579681B2 (en) * 2002-06-11 2009-08-25 Micron Technology, Inc. Super high density module with integrated wafer level packages
JP2004006527A (ja) * 2002-05-31 2004-01-08 Canon Inc 位置検出装置及び位置検出方法、露光装置、デバイス製造方法並びに基板
TWI242848B (en) * 2003-03-26 2005-11-01 Advanced Semiconductor Eng Chip scale package and method for marking the same
TW200605310A (en) * 2004-07-30 2006-02-01 Himax Tech Inc Wafer and method for tracing the location of a die
JP2006093588A (ja) * 2004-09-27 2006-04-06 Nec Electronics Corp 表面に突起部を有する半導体装置および半導体パッケージの識別方法。
KR20080031192A (ko) * 2005-06-29 2008-04-08 로무 가부시키가이샤 반도체 장치 및 반도체 장치 집합체
JP4907984B2 (ja) * 2005-12-27 2012-04-04 浜松ホトニクス株式会社 レーザ加工方法及び半導体チップ
JP2008028243A (ja) * 2006-07-24 2008-02-07 Toshiba Corp 半導体装置
US7563694B2 (en) * 2006-12-01 2009-07-21 Atmel Corporation Scribe based bond pads for integrated circuits
JP4308266B2 (ja) * 2007-01-12 2009-08-05 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
EP2168157A2 (en) * 2007-07-12 2010-03-31 Nxp B.V. Integrated circuits on a wafer and method for separating integrated circuits on a wafer
JP5064157B2 (ja) * 2007-09-18 2012-10-31 新光電気工業株式会社 半導体装置の製造方法
JP5466820B2 (ja) * 2007-10-18 2014-04-09 ピーエスフォー ルクスコ エスエイアールエル 半導体基板、及び半導体装置の製造方法
US7749809B2 (en) * 2007-12-17 2010-07-06 National Semiconductor Corporation Methods and systems for packaging integrated circuits
JP5259211B2 (ja) * 2008-02-14 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
JP2010161095A (ja) * 2009-01-06 2010-07-22 Rohm Co Ltd 半導体装置の印字方法およびその印字方法が用いられて作製された半導体装置
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
TWI505433B (zh) * 2009-10-01 2015-10-21 Xintec Inc 晶片封裝體及其製造方法
US8502324B2 (en) * 2009-10-19 2013-08-06 Freescale Semiconductor, Inc. Semiconductor wafer having scribe lane alignment marks for reducing crack propagation
JP2011091286A (ja) * 2009-10-26 2011-05-06 Fujitsu Semiconductor Ltd 半導体装置の製造方法
KR101102684B1 (ko) * 2009-11-27 2012-01-05 주식회사 하이닉스반도체 웨이퍼 및 그 형성 방법
US8541877B2 (en) * 2009-12-16 2013-09-24 Chia-Lun Tsai Electronic device package and method for fabricating the same
US8432032B2 (en) * 2010-01-13 2013-04-30 Chia-Sheng Lin Chip package and fabrication method thereof
US8294275B2 (en) * 2010-02-12 2012-10-23 Chao-Yen Lin Chip package and method for forming the same
US8497575B2 (en) * 2010-02-22 2013-07-30 Stats Chippac Ltd. Semiconductor packaging system with an aligned interconnect and method of manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1664991A (zh) * 2004-03-05 2005-09-07 三洋电机株式会社 半导体装置及其制造方法
CN101271825A (zh) * 2007-03-22 2008-09-24 中芯国际集成电路制造(上海)有限公司 芯片标识的制作方法及光罩
CN101471328A (zh) * 2007-12-25 2009-07-01 力成科技股份有限公司 基板面板
CN101567350A (zh) * 2008-04-22 2009-10-28 Oki半导体株式会社 半导体器件

Also Published As

Publication number Publication date
US20120292744A1 (en) 2012-11-22
US8779557B2 (en) 2014-07-15
CN102800656A (zh) 2012-11-28
TWI464857B (zh) 2014-12-11
TW201250974A (en) 2012-12-16

Similar Documents

Publication Publication Date Title
CN102800656B (zh) 晶片封装体、晶片封装体的形成方法以及封装晶圆
CN102244047B (zh) 晶片封装体及其形成方法
CN102683311B (zh) 晶片封装体及其形成方法
CN204045565U (zh) 晶片封装体
CN102593094B (zh) 晶片封装体及其形成方法
CN102832180B (zh) 晶片封装体及其形成方法
CN102543922B (zh) 晶片封装体及其形成方法
CN103426832B (zh) 芯片封装体及其形成方法
CN103489846A (zh) 晶片封装体及其形成方法
CN104835793A (zh) 晶片封装体及其制造方法
CN103681537A (zh) 晶片封装体及其形成方法
CN104952812A (zh) 晶片封装体及其制造方法
CN104979426A (zh) 晶片封装体的制造方法
CN103985683A (zh) 晶片封装体
CN105097744A (zh) 晶片封装体及其制造方法
CN103426838A (zh) 晶片封装体及其形成方法
CN105047619A (zh) 晶片堆叠封装体及其制造方法
CN102543971A (zh) 晶片封装体及其形成方法
CN102544101B (zh) 晶片封装体及其制作方法
CN103545295A (zh) 晶片封装体及其形成方法
CN102623424B (zh) 晶片封装体及其形成方法
CN204441275U (zh) 晶片封装体
CN105489659A (zh) 晶片封装体及其制造方法
CN103420322A (zh) 晶片封装体及其形成方法
CN104347560A (zh) 晶片封装体及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant