JP2010161095A - 半導体装置の印字方法およびその印字方法が用いられて作製された半導体装置 - Google Patents

半導体装置の印字方法およびその印字方法が用いられて作製された半導体装置 Download PDF

Info

Publication number
JP2010161095A
JP2010161095A JP2009000587A JP2009000587A JP2010161095A JP 2010161095 A JP2010161095 A JP 2010161095A JP 2009000587 A JP2009000587 A JP 2009000587A JP 2009000587 A JP2009000587 A JP 2009000587A JP 2010161095 A JP2010161095 A JP 2010161095A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
resin package
printing method
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009000587A
Other languages
English (en)
Inventor
Hideaki Yamaji
英明 山路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2009000587A priority Critical patent/JP2010161095A/ja
Priority to CN2009102154003A priority patent/CN101794715B/zh
Priority to US12/651,656 priority patent/US8394676B2/en
Publication of JP2010161095A publication Critical patent/JP2010161095A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/352—Working by laser beam, e.g. welding, cutting or boring for surface treatment
    • B23K26/355—Texturing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/40—Removing material taking account of the properties of the material involved
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/16—Composite materials, e.g. fibre reinforced
    • B23K2103/166—Multilayered materials
    • B23K2103/172—Multilayered materials wherein at least one of the layers is non-metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】型名などを容易にかつ確実に印字する半導体装置の印字方法を提供する。
【解決手段】本発明によって提供される半導体装置の印字方法は、半導体チップ１と、この半導体チップ１を覆う樹脂パッケージ５とを含む半導体装置Ａに対して、その表面に印字するための印字方法であって、樹脂パッケージ５の表面に溝部６を形成する工程と、溝部６の内部に樹脂パッケージ５に対して識別可能な熱硬化性樹脂７を充填する工程と、を有する。
【選択図】図４

Description

本発明は、たとえばチップ型の半導体装置の表面に記号などを印字するための半導体装置の印字方法、およびその印字方法が用いられて作製された半導体装置に関する。
従来、たとえばツェナーダイオードなどが内蔵されたチップ型の半導体装置が提案されている。この半導体装置は、たとえば略直方体形状に形成され、その上面には、型名などを表す記号などが印字されている。
半導体装置の表面に印字する方法としては、たとえば特許文献１に、印字文字などとなるマーク部材を半導体装置の表面に埋め込む方法が開示されている。図６は、従来の、半導体装置Ｘの印字方法を示す概略図である。
従来の半導体装置Ｘの印字方法では、図６（ａ）に示すように、下金型９０の上面に半導体チップ９１が搭載された基板９２が支持され、下金型９０と対向して上金型９３が配置される。上金型９３の下面には、型名などを表すマーク部材９４が保持された転写シート９５が密着される。そして、下金型９０と上金型９３との間の空間９６に封止樹脂９７を流し込むことにより、半導体チップ９１および基板９２が一括封止される。
その後、図６（ｂ）に示すように、転写シート９５が除去され、このとき、マーク部材９４は、封止樹脂９７の表面に残存し封止樹脂９７に埋め込まれた格好となる。これにより、この半導体装置Ｘでは、マーク部材９４が印字されたことになり、マーク部材９４によって型名などが把握される。
しかしながら、従来の半導体装置Ｘの印字方法では、封止樹脂９７の注入時には、型名などを表すマーク部材９４が転写シート９５に保持された状態を維持しなければならない。その一方で、転写シート９５を除去するときには、マーク部材９４を転写シート９５から確実に離脱させなければならず、場合によっては文字欠けなどの不具合を生じる可能性があった。特に、比較的小型の半導体装置Ｘに上記印字方法を適用しようとすれば、マーク部材９４は必然的に小さくなるので、その取り扱いが困難となり、上記不具合の生じる可能性がより顕著となる。さらに、封止前には予め転写シート９５上に複数のマーク部材９４を正確に配置させる必要があり、マーク部材９４が小さくなると、マーク部材９４同士の位置合わせも困難となる。
特開２００２−１３４６６０号公報
本発明は、上記した事情のもとで考え出されたものであって、型名などを容易にかつ確実に印字することができる半導体装置の印字方法を提供することをその課題とする。また、その印字方法が用いられて作製された半導体装置を提供することをその課題とする。
本発明の第１の側面によって提供される半導体装置の印字方法は、半導体チップと、この半導体チップを覆う樹脂パッケージとを含む半導体装置に対して、その表面に印字するための半導体装置の印字方法であって、上記樹脂パッケージの表面に溝部を形成する工程と、上記溝部の内部に上記樹脂パッケージに対して識別可能な樹脂を充填する工程と、を有することを特徴としている。
本発明の好ましい実施の形態においては、上記樹脂を充填する工程の後、上記樹脂パッケージの表面にある余分な樹脂を除去する工程を、さらに有する。
本発明の好ましい実施の形態においては、上記溝部を形成する工程では、上記樹脂パッケージの表面をレーザ光によって掘削することにより溝部を形成する。
本発明の好ましい実施の形態においては、上記樹脂パッケージは、黒色またはそれに近似する暗灰色であり、上記樹脂は、白色またはそれに近似する明灰色を有する熱硬化性樹脂である。
このような構成によれば、樹脂パッケージの表面がたとえばレーザ光などによって掘削されて溝部が形成され、溝部にたとえば熱硬化性樹脂が充填される。溝部の内部に充填された熱硬化性樹脂は、外部に露出されるので、露出された熱硬化性樹脂によって型名などの記号を表すことができる。したがって、従来の印字方法に比べ、型名などの記号を容易にかつ確実に印字することができる。また、熱硬化性樹脂が白色またはそれに近似する明灰色を有しておれば、記号部分が高い視認性を有する半導体装置とすることができる。
本発明の第２の側面によって提供される半導体装置は、半導体チップと、この半導体チップを覆う樹脂パッケージとを含む半導体装置であって、上記樹脂パッケージの表面に形成され、かつ内表面に凹凸を有する溝部を備え、上記溝部の内部には、上記樹脂パッケージに対して識別可能な樹脂が充填されていることを特徴としている。
本発明の好ましい実施の形態においては、上記樹脂パッケージは、黒色またはそれに近似する暗灰色であり、上記樹脂は、白色またはそれに近似する明灰色である。
本発明のその他の特徴および利点は、添付図面を参照して以下に行う詳細な説明によって、より明らかとなろう。
本発明の印字方法が適用される半導体装置を示す斜視図である。 図１のＩＩ−ＩＩ線に沿う要部断面図である。 本発明の印字方法を説明するための図である。 本発明の印字方法を説明するための図である。 本発明の印字方法を説明するための図である。 従来の半導体装置の印字方法を説明するための図である。
以下、本発明の好ましい実施の形態につき、図面を参照して具体的に説明する。
図１および図２は、本発明の印字方法が適用されて製造された半導体装置の一例を示す図である。図１は、半導体装置の要部斜視図であり、図２は、図１におけるＩＩ−ＩＩ線に沿う要部断面図である。この半導体装置Ａは、内部に半導体素子を備え、全体としてたとえばツェナーダイオードやＰＩＮダイオードなどを構成するものである。
半導体装置Ａは、半導体チップ１、互いに離間する金属製のリード２，３、ワイヤ４、および樹脂パッケージ５を備えている。半導体装置Ａは、たとえば幅Ｗが０．６ｍｍ程度、奥行きＤが０．３ｍｍ程度、高さＨが０．３ｍｍ程度とされている。半導体装置Ａは、リード２，３によって図示しない実装基板に対して表面実装可能とされている。
半導体チップ１は、２つの電極を備えている。これらの電極は、半導体チップ１の下面および上面に形成されている。半導体チップ１は、その厚みＨ１がたとえば０．０８ｍｍ程度とされている。半導体チップ１は、リード２の表面に搭載されている。これにより、半導体１の下面の電極は、リード２と導通している。一方、半導体チップ１の上面の電極は、ワイヤ４を介してリード３に接続されている。これにより、半導体チップ１の上面の電極は、リード３と導通している。リード２，３の厚みＨ２は、たとえば０．１ｍｍ程度とされている。
樹脂パッケージ５は、半導体チップ１およびワイヤ４を保護するためのものである。樹脂パッケージ５は、遮光性を有するたとえば黒色あるいはそれに近似する暗灰色のシリコン樹脂を用いて形成されている。樹脂パッケージ５の上面には、この半導体装置Ａの型名または型番などを表す記号などが印字されている。より詳細には、樹脂パッケージ５の上面には、上記記号を表す溝部６が形成され、この溝部６にたとえば白色あるいはそれに近似する明灰色の熱硬化性樹脂７が充填されている。
溝部６は、後述するように、たとえばレーザ光が照射されることにより形成され、その内表面が凹凸状となっている。また、レーザ光が照射されることで樹脂パッケージ５の上面における溝部６の縁部も、厳密にはぎざぎざの非直線状になっている。溝部６は、その幅Ｗ１が３０μｍ程度、その深さＨ３が１０〜２５μｍ程度とされている。
次に、半導体装置Ａの印字方法について、図３および図４を参照して説明する。
半導体装置Ａの印字方法においては、図３に示すように、半導体装置Ａとなる部分が複数個連なっている上面視矩形状の連接基材１１が準備される。連接基材１１は、たとえば以下に示す工程によって製作される。すなわち、図示しない配置台の所定位置にリード２，３となる複数の棒状のリード材１２を配置させ、リード材１２の適所に複数の半導体チップ１を実装する。半導体チップ１の上面とリード材１２とをワイヤ４でワイヤ・ボンディングする。そして、半導体チップ１、リード材１２を覆うように封止樹脂１３で封止し樹脂パッケージ５となる部分を作成する。なお、図３には、たとえば８個分の半導体装置Ａとなる連接基材１１が記載されているが、連接基材１１を構成する半導体装置Ａの数は、これに限るものではない。
このようにして連接部材１１を準備した後、図４（ａ），（ｂ）に示すように、連接基材１１の表面において型名などの記号となる部分を掘削することにより形成する。なお、図４は、連接部材１１の要部を示している。より具体的には、封止樹脂１３の表面に、所望の記号部分に相当する複数の溝部６を形成する。溝部６は、図示しないレーザ発振装置に接続されたトーチ１４から出力されるレーザ光を、封止樹脂１３の表面に照射させることにより形成される。この場合、レーザ発振装置では、たとえばＹＶＯ４レーザが用いられ、レーザ光は、たとえば１０６４μｍの波長で発振される。
上記のように、レーザ発振装置によるレーザ光によって、封止樹脂１３に溝部６が形成されると、図４（ｂ）に示すように、溝部６の内表面は凹凸状となる。また、封止樹脂１３の上面における溝部６の縁部も、厳密にはぎざぎざの非直線状になる。なお、封止樹脂１３を掘削する方法としては、レーザ発振装置のレーザ光による方法に限るものではない。また、図４（ｂ）には、複数の溝部６が整列するように形成されているが、これは掘削の一例を示すものであり、溝部６の掘削形状は印字される記号による。
次に、溝部６が形成された連接基材１１の表面に、図４（ｃ）に示すように、熱硬化性樹脂７を塗布する。この場合、溝部６の内部に熱硬化性樹脂７が充填されるようにする。ここで、熱硬化性樹脂７は、たとえば白色あるいはそれに近似する明灰色であることが望ましいが、樹脂パッケージ５の表面色（本実施形態では黒色あるいはそれに近似する暗灰色）と色合いが十分に異なり、印字文字が明瞭であるものならば、熱硬化性樹脂７の色は白色などに限るものではない。
次いで、図４（ｄ）に示すように、連接基材１１の表面に沿ってスキージ１５などを移動させることにより、連接基材１１の表面にある余分な熱硬化性樹脂７を除去する。これにより、図４（ｅ）に示すように、溝部６以外の封止樹脂１３の上面、および溝部６に埋まっている熱硬化性樹脂７を外部に露出させることができる。なお、余分な熱硬化性樹脂７を除去するには、スキージ１５以外のものが用いられてもよい。
次に、熱硬化性樹脂７の表面に熱を加え、熱硬化性樹脂７を硬化させる。なお、熱硬化性樹脂７は、自然乾燥によって硬化させてもよい。
その後、図５に示すように、図示しないダイシングソーなどによって切断線Ｌに沿って連接基材１１を所定の大きさに切断する。これにより、図１および図２に示すような形状の半導体装置Ａを得ることができる。
このように、本実施形態の印字方法によれば、半導体装置Ａとなる部分の封止樹脂１３の表面がたとえばレーザ光などによって掘削されて溝部６が形成され、溝部６に熱硬化性樹脂７が充填される。これにより、溝部６の内部に充填された熱硬化性樹脂７を外部に露出させることができるので、露出された熱硬化性樹脂７によって型名などの記号を表すことができる。したがって、たとえばマーク部材を封止樹脂に埋め込むことにより記号部分を形成していた従来の印字方法に比べ、型名などの記号を容易にかつ確実に印字することができる。また、熱硬化性樹脂７は、白色またはそれに近似する明灰色で構成されているので、記号部分において高い視認性を有する半導体装置Ａとすることができる。
本発明に係る半導体装置は、上述した実施形態に限定されるものではない。本発明に係る半導体装置の各部の具体的な構成は、種々に設計変更自在である。たとえば、半導体装置Ａにおける樹脂パッケージ５内の構成は、図１または図２に示す構成に限るものではない。
Ａ 半導体装置
１ 半導体チップ
２、３ リード
４ ワイヤ
５ 樹脂パッケージ
６ 溝部
７ 熱硬化性樹脂
１１ 連接基材
１２ リード材
１３ 封止樹脂
１４ トーチ
１５ スキージ

Claims (6)

  1. 半導体チップと、この半導体チップを覆う樹脂パッケージとを含む半導体装置に対して、その表面に印字するための半導体装置の印字方法であって、
    上記樹脂パッケージの表面に溝部を形成する工程と、
    上記溝部の内部に上記樹脂パッケージに対して識別可能な樹脂を充填する工程と、
    を有することを特徴とする、半導体装置の印字方法。
  2. 上記樹脂を充填する工程の後、上記樹脂パッケージの表面にある余分な樹脂を除去する工程を、
    さらに有する、請求項１に記載の半導体装置の印字方法。
  3. 上記溝部を形成する工程では、上記樹脂パッケージの表面をレーザ光によって掘削することにより溝部を形成する、請求項１または２に記載の半導体装置の印字方法。
  4. 上記樹脂パッケージは、黒色またはそれに近似する暗灰色であり、
    上記樹脂は、白色またはそれに近似する明灰色を有する熱硬化性樹脂である、請求項１ないし３のいずれかに記載の半導体装置の印字方法。
  5. 半導体チップと、この半導体チップを覆う樹脂パッケージとを含む半導体装置であって、
    上記樹脂パッケージの表面に形成され、かつ内表面に凹凸を有する溝部を備え、
    上記溝部の内部には、上記樹脂パッケージに対して識別可能な樹脂が充填されていることを特徴とする半導体装置。
  6. 上記樹脂パッケージは、黒色またはそれに近似する暗灰色であり、
    上記樹脂は、白色またはそれに近似する明灰色である、請求項５に記載の半導体装置。
JP2009000587A 2009-01-06 2009-01-06 半導体装置の印字方法およびその印字方法が用いられて作製された半導体装置 Pending JP2010161095A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009000587A JP2010161095A (ja) 2009-01-06 2009-01-06 半導体装置の印字方法およびその印字方法が用いられて作製された半導体装置
CN2009102154003A CN101794715B (zh) 2009-01-06 2009-12-31 半导体装置的作标记方法和具有标记的半导体装置
US12/651,656 US8394676B2 (en) 2009-01-06 2010-01-04 Marking method for semiconductor device and semiconductor device provided with markings

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009000587A JP2010161095A (ja) 2009-01-06 2009-01-06 半導体装置の印字方法およびその印字方法が用いられて作製された半導体装置

Publications (1)

Publication Number Publication Date
JP2010161095A true JP2010161095A (ja) 2010-07-22

Family

ID=42311164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009000587A Pending JP2010161095A (ja) 2009-01-06 2009-01-06 半導体装置の印字方法およびその印字方法が用いられて作製された半導体装置

Country Status (3)

Country Link
US (1) US8394676B2 (ja)
JP (1) JP2010161095A (ja)
CN (1) CN101794715B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235883A (ja) * 2012-05-07 2013-11-21 Alps Electric Co Ltd 電子部品モジュールおよびその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800656B (zh) * 2011-05-20 2015-11-25 精材科技股份有限公司 晶片封装体、晶片封装体的形成方法以及封装晶圆
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
KR20160032958A (ko) 2014-09-17 2016-03-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
KR20220027333A (ko) 2020-08-26 2022-03-08 삼성전자주식회사 반도체 패키지 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61228991A (ja) * 1985-04-02 1986-10-13 Fujitsu Ltd 電子部品の捺印方法
JPH047194A (ja) * 1990-04-25 1992-01-10 Hitachi Ltd 電子部品の刻印処理方法
JP2000164739A (ja) * 1998-11-27 2000-06-16 Kumamoto Nippon Denki Kk 半導体装置およびそのマーキング形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4753863A (en) * 1985-02-01 1988-06-28 Motorola Inc. Laser markable molding compound
JPH09283904A (ja) * 1996-04-18 1997-10-31 Matsushita Electric Ind Co Ltd 樹脂スクリーンマスクの認識マーク作成方法
JP2002043251A (ja) * 2000-07-25 2002-02-08 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
JP2002134660A (ja) 2000-10-26 2002-05-10 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
TWI290723B (en) * 2003-02-21 2007-12-01 Hosiden Corp Key-top plate
US8164201B2 (en) * 2005-06-29 2012-04-24 Rohm Co., Ltd. Semiconductor device with front and back side resin layers having different thermal expansion coefficient and elasticity modulus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61228991A (ja) * 1985-04-02 1986-10-13 Fujitsu Ltd 電子部品の捺印方法
JPH047194A (ja) * 1990-04-25 1992-01-10 Hitachi Ltd 電子部品の刻印処理方法
JP2000164739A (ja) * 1998-11-27 2000-06-16 Kumamoto Nippon Denki Kk 半導体装置およびそのマーキング形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235883A (ja) * 2012-05-07 2013-11-21 Alps Electric Co Ltd 電子部品モジュールおよびその製造方法

Also Published As

Publication number Publication date
US8394676B2 (en) 2013-03-12
US20100171214A1 (en) 2010-07-08
CN101794715B (zh) 2012-07-25
CN101794715A (zh) 2010-08-04

Similar Documents

Publication Publication Date Title
JP2010161095A (ja) 半導体装置の印字方法およびその印字方法が用いられて作製された半導体装置
JP6394634B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JP6204577B2 (ja) オプトエレクトロニクス部品およびその製造方法
JP2010093088A (ja) 配線基板及びその製造方法
JP2010182958A (ja) 半導体装置および半導体装置の製造方法
KR102503892B1 (ko) 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
JP2009170476A (ja) 半導体装置および半導体装置の製造方法
CN205194694U (zh) 表面贴装电子器件
JP2005175113A (ja) フリップチップ実装用プリント配線基板
US20200335451A1 (en) Package comprising identifier on and/or in carrier
JP2009141147A (ja) 半導体装置の製造方法
JP2012028511A (ja) 回路基板およびその製造方法、回路装置およびその製造方法、絶縁層付き導電箔
JP2006060141A (ja) 印刷基板及びこれを用いた表面実装型半導体パッケージの実装方法
CN104143554B (zh) 膜上芯片、包括该膜上芯片的柔性显示装置及其制造方法
JP5263009B2 (ja) 基板の製造方法
JP5885342B2 (ja) 電子部品モジュールおよびその製造方法
JP2006156674A (ja) 半導体装置及びその製造方法
JP2013207225A (ja) 表面実装パッケージの製造方法
JP5971171B2 (ja) 絶縁基板及びその製造方法、半導体装置
JP2010278309A (ja) 回路基板の製造方法および回路装置の製造方法
JP3841060B2 (ja) 半導体装置およびその製造方法
TW201830593A (zh) 半導體裝置及其製造方法
JP2008251795A (ja) 半導体装置
TWI296146B (en) Flip-chip integrated circuit packaging process and structure thereof
CN105742300A (zh) 晶片封装体及其制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130409