JP2009141147A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009141147A
JP2009141147A JP2007316217A JP2007316217A JP2009141147A JP 2009141147 A JP2009141147 A JP 2009141147A JP 2007316217 A JP2007316217 A JP 2007316217A JP 2007316217 A JP2007316217 A JP 2007316217A JP 2009141147 A JP2009141147 A JP 2009141147A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
stamp
protective film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007316217A
Other languages
English (en)
Inventor
Kazuhiro Fukuchi
一博 福地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2007316217A priority Critical patent/JP2009141147A/ja
Priority to US12/277,533 priority patent/US7776703B2/en
Priority to CN2008101794915A priority patent/CN101452825B/zh
Publication of JP2009141147A publication Critical patent/JP2009141147A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41MPRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
    • B41M5/00Duplicating or marking methods; Sheet materials for use therein
    • B41M5/26Thermography ; Marking by high energetic means, e.g. laser otherwise than by burning, and characterised by the material used
    • B41M5/262Thermography ; Marking by high energetic means, e.g. laser otherwise than by burning, and characterised by the material used recording or marking of inorganic surfaces or materials, e.g. glass, metal, or ceramics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448Located on chip prior to dicing and remaining on chip after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】従来の半導体装置の製造方法では、捺印の劣化を抑制しつつ、捺印による半導体装置へのダメージを低減することができない。
【解決手段】この半導体装置100の製造方法においては、保護膜31を形成した後に、保護膜31を透過して捺印膜21にエネルギー線を照射して捺印膜21の材料を変質させて捺印している。かかる半導体装置100の製造方法によれば、被捺印領域すなわち捺印膜21の上面が保護膜31に覆われることによって捺印する際に発生する粉塵、発熱、ガスおよびストレスなどによる半導体チップ11へのダメージが低減できる。これによって、優れた捺印を形成する半導体装置100の製造方法が実現できる。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関する。
例えば、CSP(Chip Scale Package)などの、半導体チップ全体がプラスチックパッケージで覆われず半導体チップの回路面側に実装基板との外部接合端子を備える半導体装置では、半導体チップの回路面とは反対側の面、すなわち半導体チップの裏面が捺印面となる。
このような半導体装置のチップ裏面には、品名、インデックスマーク、製造年月日、ロット番号、および特性別ランクなどの情報が、インク、レーザーなどによって捺印される。近年は、生産性向上、環境への配慮からレーザー捺印方法が主流となっており、半導体基板へのダメージがなく、視認性の良いレーザー捺印方法の必要性が高まっている。
特許文献1では、捺印面となる半導体ウェハ裏面にスピンコートによって樹脂皮膜をプリコートして、レーザー光によってこの樹脂を焼失させて捺印を行うことで、文字の視認性を向上させることが開示されている。また、特許文献1では、レーザー光による削り込みは、樹脂皮膜から金属部分まで一部が到達することが記載されている。
また、特許文献2では、半導体素子の電極形成面に相対する第二主面にレーザーを用いないエッチングによりマークを形成して、第二主面およびマーク上面に透明樹脂層を形成することが開示されている。
特開2001−44304号公報 特開2004−311552号公報
しかしながら、特許文献1に記載の技術では、保護膜に捺印するため保護膜としての機能が低下し、また捺印が露出するため捺印が劣化してしまう。また、捺印する際に保護膜が発塵、発熱等するため、周囲にある保護膜または素子などにダメージを与えるといった問題がある。また、特許文献2に記載の技術では、エッチングによりマークを形成しているため、エッチングマスクを形成する工程が必要である。
本発明による半導体装置の製造方法は、
基板上に第1の膜と第2の膜とを順に形成する工程と、
前記第2の膜を透過して前記第1の膜にエネルギー線を照射し、前記照射により前記第1の膜の材料を変質させて捺印する工程と、
を含むことを特徴とする。
この半導体装置の製造方法においては、第2の膜を形成した後に、第2の膜を透過して前記第1の膜にエネルギー線を照射することにより、第2の膜には捺印せず、前記第1の膜の材料を変質させて捺印している。かかる半導体装置の製造方法によれば、エネルギー線を透過する第2の膜で第1の膜を被覆した状態で、第1の膜の材料の一部を変質させて捺印するため、捺印する際に発生する粉塵、発熱などによる周囲への影響が低減できる。また、エネルギー線による捺印に適した第1の膜を用いているため、識別容易な捺印を形成できる。
本発明によれば、捺印の劣化が抑制され、かつ捺印することによる半導体装置へのダメージが低減された半導体装置の製造方法が実現される。
以下、図面を参照しつつ、本発明による半導体装置の製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
(第1実施形態)
図1は、本発明による半導体装置の製造方法の第1実施形態を示す(a)断面図、および(b)斜視図である。
半導体装置100は、半導体チップ11と、半導体チップ11上に形成された捺印膜21(第1の膜)と、捺印膜21を覆うように形成された保護膜31(第2の膜)と、捺印膜21に形成された捺印膜21の材料の一部が変質してなる捺印41と、を備えている。
捺印41とは、捺印する行為や作業によって形成されたマーク、署名等を意味する。たとえば、品名、インデックスマーク、製造年月日、ロット番号、特性別ランクなどである。捺印41は、保護膜31を介して視認またはカメラや光学センサ等の機械器具などを用いて識別できるものであればよい。図1(b)の捺印41は、保護膜31を透過して視認できる状態が図示されている。
半導体チップ11は、第1主面と、第1主面と反対側の第2主面を有する。第1主面には、図示しない半導体素子や回路パターンが形成され、さらにその上に半田などで形成された外部接続端子51が形成されている。半導体チップ11は、外部接続端子51により実装基板と接続される。
半導体チップ11は、例えば、シリコンである。
捺印膜21(第1の膜)は、半導体チップ11の第2主面上に形成されている。
捺印膜21の上部には捺印41が形成されている。
捺印膜21の材料は、レーザー光などのエネルギー線を吸収して一部が変質し捺印41となるものであればよい。たとえば、YAGレーザーやFaYbレーザーなどの波長約1μmの光を吸収して変質することにより、捺印41が形成される材料であれば容易に入手できる。たとえば、波長約1μmの光を吸収しやすいアルミニウム、ニッケル、モリブデンおよびクロムなどの金属や、カーボンブラックなどの黒色材料を含む材料が適している。これらは安価に入手可能な材料である。さらに具体的には、アルミニウム、ニッケル、モリブデンおよびクロムの少なくとも1つを含む金属膜または合金膜や、エポキシなどの樹脂にそれらの金属や黒色材料の少なくとも1つを混入した材料などが挙げられる。ニッケルなどの金属は、黒色化すればより光の吸収効率が上がる。
保護膜31(第2の膜)は、捺印膜21上に形成されている。また、その厚さも任意に設定することができる。
保護膜31は、捺印膜21に形成された捺印41および半導体チップ11の劣化を抑制し、外的環境から保護する保護膜として機能する。
保護膜31の材料は、特に限定されないが、エネルギー線を透過する材料、最適にはエネルギー線に対して透明である材料を用いて形成されることが好ましい。例えば、アクリル、エポキシ、およびポリイミドなどの樹脂を用いることができる。特に、ポリイミドは、耐薬品性の優れているため、より信頼性の高い半導体装置が得られる。これらの樹脂は、一般に無色透明もしくは淡灰色、淡褐色、および淡黄色である。また、波長約1μmのレーザー光を透過する性質がある。
図2〜図5を参照しつつ、本発明による半導体装置の製造方法の一実施形態として、半導体装置100の製造方法の一例を説明する。
まず、図2に示すように、半導体ウェハ61の第1主面に拡散工程によって図示しない回路パターンを形成した後、外部接続端子51を形成する。
次に、半導体ウェハ61の第1主面とは反対側の第2主面(半導体ウェハ61の裏面)を研削して、半導体ウェハ61を必要な厚さに加工する。
続けて、半導体ウェハ61の裏面上に、捺印膜21を形成する。このとき、捺印膜21は、液状の樹脂をスピンコートしたり、フィルム状の樹脂をラミネートしたり、金属を堆積したりするなどして形成される。
更に、捺印膜21上に保護膜31を形成する。このとき、保護膜31は、液状の樹脂をスピンコートしたり、フィルム状の樹脂をラミネートするなどして形成される。
このようにして、半導体ウェハ61の裏面上に捺印膜21と保護膜31とが順に形成される。その後、半導体ウェハ61は、ダイシング工程によって半導体チップ11に分離される。
このようにして得られた半導体チップ11を用い、電気特性測定、外観検査などを行った後、レーザー捺印して、図1に示すような半導体装置100が得られる。半導体装置100は、製品仕様に応じて、キャリアテープまたはトレーなどに収納される。
本実施形態におけるレーザー捺印について、以下に詳述する。
図3(a)に示すように、レーザー装置を用い、半導体チップ11の上方から捺印膜21へ向けて、直径数十μm波長約1μmのレーザー光71を発射する。
レーザー光71は、保護膜31を透過し、捺印膜21に達する。捺印膜21は、レーザー光71を吸収する材料で構成されるため、レーザー光71は捺印膜21表面で熱に変換される。この熱によって捺印膜21の一部が変色、焼失、または溶融固化して不規則な形に変形する。すなわち、レーザー光71を照射した部分の捺印膜21の材料の一部が変質することによって、捺印41が形成される。
捺印41は数十μmのドット状であるため、図3(b)に示すように、捺印41a、捺印41b、および捺印41cを順次捺印し、これらの捺印41が繋がることにより視認できるようになる。
捺印膜21の材料を金属膜とした場合、変色や焼失がほとんど生じず、溶融固化して不規則な形に変形する。不規則な形により光が乱反射するため、色の変化がなくとも視認できる。
一方、保護膜31は、レーザー光71を透過してしまうため、レーザー光71によって変色したり焼失したりすることはない。
本実施形態の効果を説明する。
この半導体装置100の製造方法においては、保護膜31を形成した後に、保護膜31を透過して捺印膜21にエネルギー線を照射し、この照射によって捺印膜21の材料を変質させて捺印している。かかる半導体装置100の製造方法によれば、被捺印領域すなわち捺印膜21の上面が保護膜31に覆われることによって捺印する際に発生する粉塵、発熱、ガスおよびストレスなどによる半導体チップ11へのダメージが低減できる。これによって、優れた捺印41を形成する半導体装置100の製造方法が実現できる。
また、捺印膜21にはレーザー光71などのエネルギー線による捺印に適した材料を用いることができるため、視認性のよい捺印41が形成できる。また、レーザー光71は保護膜31を透過するため、保護膜31を損傷することなく捺印膜21に捺印できる。したがって、保護膜31は、特許文献1のように保護膜としての機能を損なう恐れはなく、捺印41も半導体チップ11も劣化しない。
ところで、図3に示したように捺印41a、捺印41b、および捺印41c、と連続で捺印した場合、例えば捺印41aと捺印41bとが重なる部分のレーザー光71の吸収による発熱が過剰となり、捺印膜21と保護膜31とが接触する部分に蓄熱し、この蓄熱によって保護膜31の変色や変形などが生じる可能性がある。しかしながら、この場合も、保護膜31の捺印41に接する部分、すなわち保護膜31の内部のみがこのような変色や変形による影響を受けるだけで、外部に露出する表面側は全く変質しないため、保護膜31全体としての機能は維持できる。
なお、本実施形態では、捺印41a、捺印41b、および捺印41cが重なるように形成する例を説明したが、図4(a)、および(b)に示すように、捺印42a、捺印42b、および捺印42cそれぞれの間隔を離して捺印してもよい。これにより、保護膜31の膜厚が非常に薄い場合でも、レーザー光71により発生した熱による保護膜31へのダメージを低減できる。
また、図5(a)、および(b)に示すように、捺印43a、捺印43b、および捺印43cそれぞれの間隔を離して捺印した後に、これらの間にそれぞれ捺印43d、捺印43e、および捺印43fを捺印してもよい。これにより、保護膜31の膜厚が非常に薄い場合でも、レーザー光71により発生した熱による保護膜31へのダメージを低減しつつ捺印の視認性をよくすることできる。
ところで、特許文献1には、保護膜に対してレーザー捺印をすることが述べられている。したがって、保護膜として用いられる材料は、レーザー光を吸収しかつ耐衝撃性、耐薬品性、耐熱性などの保護膜としての機能を兼ね備える材料に限定されてしまう。しかも、保護膜の捺印が形成された部分は変質してしまうため、耐衝撃性、耐薬品性、耐熱性などが損なわれ、半導体チップが劣化してしまう恐れがある。これに対して、本実施形態における保護膜31は、レーザー光を透過する性質であればよく、耐衝撃性、耐薬品性、耐熱性に優れた材料を幅広く選択することが可能である。
また、本実施形態では、保護膜31には捺印しないため、保護膜として必要な程度に保護膜31の厚みを薄くすることができ、半導体ウェハの反りが低減され、製造工程中での歩留が減少し、作業性が向上できる。
また保護膜31として用いられる材料として、耐薬品性に優れたポリイミドなどを選択できることにより、プロセス許容度が大きくなり、そのため全体としてのコストダウンおよびプロセス改善の範囲を広げることができる。
また、本実施形態では、比較的安価に導入できる約1μmの波長のレーザー装置を例に説明したが、保護膜および捺印膜の材料を的確に選択することで、他の波長のエネルギー線を発射する装置を使用することも可能である。
さらに、本実施形態における捺印工程は、半導体チップ11に個片化してからレーザー捺印を行う例を挙げたが、個片化する前の半導体ウェハ61の状態で捺印することも可能である。ただし、この場合は、電気特性選別の結果によるランク情報、最終工程の情報、および最終組立日時などの個片化後の情報を捺印したい場合は、捺印工程を追加すればよい。
(第2実施形態)
図6は、本発明による半導体装置の製造方法の第2実施形態を示す断面図である。本実施形態は半導体チップ11と捺印膜22(第1の膜)との間にさらにメタル層23(第3の膜)を有する例である。
半導体装置200においては、第1実施形態の半導体装置100に対し、
半導体チップ11と捺印膜22(第1の膜)との間にさらにメタル層23(第3の膜)を有する構造であり、
捺印膜22の上面近傍に捺印膜22の材料が変質してなる捺印41が形成されている。
メタル層23(第3の膜)は、半導体チップ11の第2主面上に形成され、捺印膜22(第1の膜)により覆われている。
メタル層23は、電気的な回路を構成する導電層として機能する。またさらに放熱効果を奏することもできる。
メタル層23は、導電性材料を用いて形成される。メタル層23の材料としては、特に電気抵抗の低い銀や銅などが好ましい。これにより、良好な電気的特性を得ることができる。
捺印膜22(第1の膜)は、メタル層23を覆うように形成されている。
捺印膜22は、照射した波長1μmのレーザー光を吸収する層として機能する。これにより、メタル層23には、銀などの波長約1μmのレーザー光の反射または吸収効率が低い金属をも選択でき、良好な電気的特性や放熱効果を得ることができる。
捺印膜22の材料としては、上述した材料を用いることができる。これにより、捺印することができる。
保護膜32は、第1実施形態と同様にして用いられる。本実施形態において、保護膜32は、メタル層23のキズや腐食を抑制する機能も有する。
半導体装置200は、たとえば図7に示すような双方向スイッチに適用できる。半導体装置200において、2つのMOSFETを1つの半導体チップに統合したCSPの形態をとった場合、半導体チップの回路形成面(第1主面)側にそれぞれのMOSFETのゲート端子81a、および81cと、ソース端子81b、および81dを形成し、実装基板に接続することで、双方向スイッチとしての機能を提供することが可能となる。この場合、2つのMOSFETのドレイン端子81e、および81fは、パッケージ内部で電気抵抗少なく接合する必要があり、ドレイン端子81e、および81fとなる半導体チップ11の第1主面と反対側の半導体チップ11裏面(第2主面)に、導電層となるメタル層23が形成される。
かかる構成の半導体装置200は、第1実施形態の半導体装置100で半導体チップ11上に捺印膜21、保護膜31を順に形成したのに対し、半導体チップ11上にメタル層23(第3の膜)、捺印膜22、保護膜32を順に形成する以外は、半導体装置100と同様にして製造することができる。
メタル層23は、第1実施形態と同様に半導体ウェハ61の第1主面上に拡散工程によって図示しない回路パターンを形成した後、外部接続端子51を形成し、半導体ウェハ61の第1主面とは反対側の第2主面(半導体ウェハ61の裏面)を研削して、半導体ウェハ61を必要な厚さに加工した後に、半導体ウェハ61の裏面上に真空蒸着や真空スパッタなどの方法で金属膜を堆積させて形成される。
続いて、第1実施形態と同様に、メタル層23上に、捺印膜22を形成する。捺印膜22は、アルミニウム、ニッケル、モリブデン、およびクロムなどの金属を、真空蒸着や真空スパッタなどの方法で堆積したり、カーボンブラックなどの黒色材料を含む樹脂をコーティングまたはラミネートしたりして形成できる。
捺印膜22を金属膜にて形成すれば、より良好な電気的特性や放熱効果を得ることができる。
本実施形態において、半導体チップ11の裏面にメタル層23を必要とするような半導体装置においても、メタル層23上に捺印膜22が形成されているため、メタル層23の導電体としての機能が維持されつつ、捺印された構造の半導体装置200の製造方法が実現されている。本実施形態のその他の効果は、上記実施形態と同様である。
本発明による半導体装置の製造方法は、上記実施形態に限定されるものではなく、様々な変形が可能である。
例えば、上記各実施形態においては、半導体装置としてCSPなどの半導体チップがプラスチックパッケージで覆われず、半導体チップ回路面側に外部接続端子を有し、反対側の面に捺印する場合について説明したが、捺印面はこれに限られない。捺印を必要とする半導体装置の用途、特性、および形状などに応じて適用することができる。
第1実施形態に係る半導体装置の製造方法による半導体装置を示す(a)断面図、および(b)斜視図である。 第1実施形態に係る半導体装置の製造方法を示す斜視図である。 第1実施形態に係る半導体装置の製造方法を示す(a)断面図、および(b)上面図である。 第1実施形態に係る半導体装置の製造方法を示す(a)断面図、および(b)上面図である。 第1実施形態に係る半導体装置の製造方法を示す(a)断面図、および(b)上面図である。 第2実施形態に係る半導体装置の製造方法による半導体装置を示す断面図である。 第2実施形態に係る半導体装置の製造方法による半導体装置に用いられる電気回路を説明する図である。
符号の説明
11 半導体チップ
21 捺印膜
22 捺印膜
23 メタル層
31 保護膜
32 保護膜
41 捺印
41a〜41f 捺印
51 外部接続端子
61 半導体ウェハ
71 レーザー光
81a、81c ゲート端子
81b、81d ソース端子
81e、81f ドレイン端子
100 半導体装置
200 半導体装置

Claims (11)

  1. 基板上に第1の膜と第2の膜とを順に形成する工程と、
    前記第2の膜を透過して前記第1の膜にエネルギー線を照射し、前記照射により前記第1の膜の材料を変質させて捺印する捺印工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 請求項1に記載の半導体装置の製造方法において
    前記第2の膜は、前記エネルギー線に対して透明である半導体装置の製造方法。
  3. 請求項1または2に記載の半導体装置の製造方法において、
    前記エネルギー線は、レーザー光である半導体装置の製造方法。
  4. 請求項1乃至3いずれかに記載の半導体装置の製造方法において、
    前記捺印工程は、第2の膜の一部を変質させる半導体装置の製造方法。
  5. 請求項1乃至4いずれかに記載の半導体装置の製造方法において、
    前記第1の膜は、前記エネルギー線を吸収する材料を含む半導体装置の製造方法。
  6. 請求項5に記載の半導体装置の製造方法において、
    前記第1の膜は、金属を含む半導体装置の製造方法。
  7. 請求項6に記載の半導体装置の製造方法において、
    前記金属は、アルミニウム、ニッケル、モリブデン、およびクロムのうち少なくとも1つを含む半導体装置の製造方法。
  8. 請求項5に記載の半導体装置の製造方法において、
    前記第1の膜は、黒色材料を含む半導体装置の製造方法。
  9. 請求項8に記載の半導体装置の製造方法において、
    前記黒色材料は、黒色化した金属およびカーボンブラックのうち少なくとも1つを含む半導体装置の製造方法。
  10. 請求項1乃至9いずれかに記載の半導体装置の製造方法において、
    基板上に、第1の膜と第2の膜とを順に形成する前記工程の前に、
    前記基板上に第3の膜を形成する工程を、さらに含む半導体装置の製造方法。
  11. 請求項10に記載の半導体装置の製造方法において、
    前記第3の膜は、導電性を有する半導体装置の製造方法。
JP2007316217A 2007-12-06 2007-12-06 半導体装置の製造方法 Pending JP2009141147A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007316217A JP2009141147A (ja) 2007-12-06 2007-12-06 半導体装置の製造方法
US12/277,533 US7776703B2 (en) 2007-12-06 2008-11-25 Process for manufacturing semiconductor device
CN2008101794915A CN101452825B (zh) 2007-12-06 2008-12-08 用于制造半导体器件的工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007316217A JP2009141147A (ja) 2007-12-06 2007-12-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2009141147A true JP2009141147A (ja) 2009-06-25

Family

ID=40722102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007316217A Pending JP2009141147A (ja) 2007-12-06 2007-12-06 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7776703B2 (ja)
JP (1) JP2009141147A (ja)
CN (1) CN101452825B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169441A (ja) * 2011-02-14 2012-09-06 Lintec Corp ウエハ加工用粘着シート、該シートを用いたマーキング方法およびマーキングチップの製造方法
JP2016533025A (ja) * 2013-09-19 2016-10-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated ウエハの裏側及び表側からのウエハダイシング

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140217577A1 (en) * 2013-02-04 2014-08-07 Infineon Technologies Ag Semiconductor Device and Method for Manufacturing a Semiconductor Device
JP6479532B2 (ja) 2015-03-30 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102015105752B4 (de) 2015-04-15 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiteranordnung mit Reservoir für Markermaterial
WO2016181706A1 (ja) * 2015-05-14 2016-11-17 株式会社村田製作所 電子回路モジュール
EP3834227A4 (en) * 2018-10-30 2022-03-30 Yangtze Memory Technologies Co., Ltd. IC PACKAGE

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3406817B2 (ja) 1997-11-28 2003-05-19 株式会社東芝 金属層へのマーク付け方法および半導体装置
JPH11347755A (ja) 1998-06-04 1999-12-21 Nec Corp 樹脂パッケージのレーザマーキング方法
JP2001044304A (ja) 1999-08-03 2001-02-16 Sony Corp パッケージの捺印方法
EP1234215A2 (en) * 1999-11-19 2002-08-28 Lasers Are US Limited Exposure masks
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
JP3841060B2 (ja) 2003-04-03 2006-11-01 松下電器産業株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012169441A (ja) * 2011-02-14 2012-09-06 Lintec Corp ウエハ加工用粘着シート、該シートを用いたマーキング方法およびマーキングチップの製造方法
JP2016533025A (ja) * 2013-09-19 2016-10-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated ウエハの裏側及び表側からのウエハダイシング

Also Published As

Publication number Publication date
CN101452825B (zh) 2011-05-11
CN101452825A (zh) 2009-06-10
US7776703B2 (en) 2010-08-17
US20090148997A1 (en) 2009-06-11

Similar Documents

Publication Publication Date Title
JP2009141147A (ja) 半導体装置の製造方法
JP5426364B2 (ja) 光学マーキングを用いた素子、製造方法、及び使用
JP2991983B2 (ja) 半導体デバイス及びその製造方法
JP5423475B2 (ja) 光半導体装置の製造方法
JP2005142186A (ja) 半導体装置およびその製造方法
US8310069B2 (en) Semiconductor package having marking layer
JP4823729B2 (ja) 光通信モジュール
US8394676B2 (en) Marking method for semiconductor device and semiconductor device provided with markings
JP2007266421A (ja) 半導体装置およびその製造方法
JP2006156674A (ja) 半導体装置及びその製造方法
US20220020697A1 (en) Module and method of manufacturing the same
JP2005019973A (ja) 光半導体素子用ステムの製造方法
JPH06177268A (ja) 半導体装置の製造方法
JP5299304B2 (ja) パワーモジュール用基板の製造方法およびパワーモジュール用基板の製造中間体
US20230268315A1 (en) Method for making semiconductor packages
JP2004311552A (ja) 半導体装置およびその製造方法
JP4969377B2 (ja) 半導体装置
CN205542766U (zh) 电子元件
JP3953342B2 (ja) 印刷版及びその製造方法
US20220045013A1 (en) Module and method of manufacturing the same
US20230395522A1 (en) Semiconductor device and manufacturing method thereof
JP2011054606A (ja) 半導体パッケージ
JP2018056539A (ja) 半導体装置及びその製造方法
JP2002299701A (ja) 熱電モジュール
JP2006332507A (ja) 電子部品収納用パッケージ、電子部品搭載用基板および電子装置