CN101452825B - 用于制造半导体器件的工艺 - Google Patents
用于制造半导体器件的工艺 Download PDFInfo
- Publication number
- CN101452825B CN101452825B CN2008101794915A CN200810179491A CN101452825B CN 101452825 B CN101452825 B CN 101452825B CN 2008101794915 A CN2008101794915 A CN 2008101794915A CN 200810179491 A CN200810179491 A CN 200810179491A CN 101452825 B CN101452825 B CN 101452825B
- Authority
- CN
- China
- Prior art keywords
- film
- technology
- producing
- semiconductor devices
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41M—PRINTING, DUPLICATING, MARKING, OR COPYING PROCESSES; COLOUR PRINTING
- B41M5/00—Duplicating or marking methods; Sheet materials for use therein
- B41M5/26—Thermography ; Marking by high energetic means, e.g. laser otherwise than by burning, and characterised by the material used
- B41M5/262—Thermography ; Marking by high energetic means, e.g. laser otherwise than by burning, and characterised by the material used recording or marking of inorganic surfaces or materials, e.g. glass, metal, or ceramics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Laser Beam Processing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本发明涉及一种用于制造半导体器件的工艺。在用于制造半导体器件的常规工艺中不能实现在抑制标记劣化的同时减小由于标记工艺而导致的对半导体器件的损伤。用于制造半导体器件100的工艺包括在形成保护膜31之后用能量束通过透明保护膜31照射标记膜21,并且这种照射引起标记膜21材料的化学改性从而生成标记。根据上述用于制造半导体器件100的工艺,用于标记的区域或标记膜21的上表面由保护膜31包覆,以减小由于在标记操作期间产生的灰尘、散出的热、气体、应力等对半导体芯片11而产生的损伤。这允许实现提供制造较佳质量标记的用于制造半导体器件100的工艺。
Description
本申请基于日本专利申请No.2007-316,217,其内容通过引用被结合于此。
技术领域
本发明涉及用于制造半导体器件的工艺。
背景技术
例如,在诸如芯片级封装(CSP)等的半导体器件中,CSP的标记表面是与半导体芯片的电路表面相反的半导体芯片表面,或者换句话说是半导体芯片的背表面,其中,CSP包括要连接到基础衬底(basicsubstrate)的外部连接端子,所述外部连接端子形成在其中整个半导体芯片未覆盖有塑料封装的半导体芯片的电路表面侧。
在这种半导体器件的芯片的背表面,通过利用油墨、激光束等来制造表示诸如产品名称、商标、制造日期、批号、特性分级等信息的标记。近些年来,由于提高的生产率和近来趋于关注环境,因此激光标记工艺成为标记工艺的主流,并且对于实现了对半导体衬底的较小损伤和较佳可见性的这种激光标记工艺的需求增加了。
日本专利特开2001-44304号公布描述了通过在半导体晶片用作标记表面的背表面上方经由旋涂工艺预涂覆树脂膜以及通过激光束部分地烘焙该树脂膜以实现标记来增强所标记的字母的可见性。日本专利特开2001-44304号公布也描述了在用激光束进行切割期间激光束部分地通过树脂膜到达金属部分。
日本专利特开2004-311552号公布公开了在半导体器件中与用于形成电极的表面相反的第二主表面中经由蚀刻工艺形成标记而不需采用激光束并且之后在第二主表面和标记上表面上方形成透明树脂层。
但是,本发明人已经发现,在日本专利特开2001-44304号公布中所描述的技术由于将标记制作在保护膜上而导致保护膜功能退化,并且由于暴露出标记而导致标记劣化。而且,该技术也引起在标记工艺期间保护膜起尘(dusting)和放热,由此引起破坏外围保护膜或器件的问题。另一方面,由于日本专利特开2004-311552号公布中所描述的技术包括经由蚀刻工艺形成标记,因此需要用于形成蚀刻掩模的附加操作。
发明内容
根据本发明的一方面,提供了一种用于制造半导体器件的工艺,包括:在衬底上方顺序形成第一膜和第二膜;和在第一膜上方通过第二膜施加能量束使得第一膜通过所加的能量束改性从而生成标记。
在用于制造半导体器件的工艺中,形成第二膜且之后通过透明的第二膜用能量束照射第一膜,使得第一膜的材料被改性从而生成标记而不在第二膜中标记。由于根据这种用于制造半导体器件的工艺、在第一膜覆盖有对能量束透明的第二膜的状态下、第一膜的材料部分地被改性从而生成标记,因此降低了由于在标记工艺期间产生灰尘、热量等而导致的对环境的影响。而且,由于在本发明中采用适合于用能量束标记的第一膜,因此能实现容易识别的标记。
根据本发明,能实现一种用于制造半导体器件的工艺,该工艺减小标记劣化并降低标记工艺对半导体器件的损伤。
附图说明
从下面结合附图对某些优选实施例的描述,本发明的上述和其他目的、优点以及特征将更加明显,附图中:
图1A是截面图,图1B是透视图,两者都示出了根据本发明的用于制造半导体器件的工艺的实施例;
图2是透视图,其示出了根据实施例的用于制造半导体器件的工艺;
图3A是截面图,图3B是平面图,两者都示出了用于制造半导体器件的工艺的实施例;
图4A是截面图,图4B是平面图,两者都示出了用于制造半导体器件的工艺的实施例;
图5A是截面图,图5B是平面图,两者都示出了用于制造半导体器件的工艺的实施例;
图6是截面图,其示出了经由根据本发明另一实施例的用于制造半导体器件的工艺来制造的半导体器件;
图7是在半导体器件中所采用的电路的电路示意图,该半导体器件经由根据本实施例的用于制造半导体器件的工艺来制造。
具体实施方式
现在将参考说明性实施例来描述本发明。本领域技术人员将意识到,使用本发明的教导可实现许多可选实施例且本发明不限于为解释性目的而示出的实施例。
以下将参照附图来描述用于制造半导体器件的工艺的本发明的优选实施例。在所有附图中,相同的标记表示图中共同出现的元件,且将不再重复对其的详细描述。
第一实施例
图1A是截面图,图1B是透视图,两者都示出了根据本发明的用于制造半导体器件的工艺的第一实施例。半导体器件100包括半导体芯片11、形成在半导体芯片11上的标记膜(marking film)21(第一膜)、形成以覆盖标记膜21的保护膜31(第二膜)以及通过对形成在标记膜21上的标记膜21的材料进行部分改性而生成的标记41。
标记41意指在用于进行标记的操作或工作期间形成的符号、署名等。例如,标记包括产品名称、商标、制造日期、批号、特性分级等。标记41可通过保护膜31由肉眼所看见或者可经由诸如照相机、光学传感器等装置识别。图1B示出了通过透明保护膜31可看见标记的状态。
半导体芯片11具有第一主表面和在第一主表面的相反侧的第二主表面。在第一主表面中形成有未示出的半导体器件和电路图案,并且在其上形成有由焊料等构成的外部连接端子51。半导体芯片11通过外部连接端子51连接到基础衬底(basic substrate)。
半导体芯片11例如由硅制成。
标记膜21(第一膜)形成在半导体芯片11的第二主表面上。标记41形成在标记膜21的上部中。能够吸收诸如激光束等能量束且能够被部分改性以生成标记41的材料,可用于标记膜21的材料。例如,可容易得到能够吸收诸如钇铝石榴石(YAG)激光束、光纤增幅镱(fiber-amplified ytterbium)(FAYb)激光束等具有约1μm波长的光且能够被改性以生成标记41的材料。例如,包含能够容易吸收波长约1μm的光的诸如铝、镍、钼、铬等金属材料、诸如炭黑等黑色材料的材料是适合的。这些是商业上可以以低成本获得的材料。更具体地,可获得的材料一般包括包含铝、镍、钼和铬中的至少一种的金属膜或合金膜,或者由包含上述金属材料和黑色材料中的至少一种的树脂诸如环氧树脂等构成的材料。如果诸如镍的金属材料是黑色的,则提高了吸收光的效率。
保护膜31(第二膜)形成在标记膜21上。而且,其厚度也可以是任选的。保护膜31用作对形成在标记膜21和半导体芯片11中的标记41的劣化进行抑制并针对外部环境提供保护的保护膜。用于保护膜31的可获得的材料不特别限于任何特定材料,并且保护膜31优选通过采用能透射能量束的材料来形成,或者更优选通过采用对能量束透明的材料来形成。例如,可采用诸如丙烯酸树脂、环氧树脂、聚酰亚胺树脂等树脂。特别是,聚酰亚胺树脂显示出较佳的耐化学性,且由此使用聚酰亚胺树脂提供显示出较高可靠性的半导体器件。这些树脂通常是无色透明的或者是淡灰色、淡褐色或淡黄色的。而且,这些树脂具有透射约1μm波长的激光束的性质。
以下将参照图2、图3A和3B、图4A和4B以及图5A和5B来示出用于制造半导体器件100的工艺的示例性实施方式作为根据本发明的用于制造半导体器件的工艺的实施例。
首先,如图2中所示,在此未示出的电路图案经由扩散工艺形成在半导体晶片61的第一主表面中,且之后形成外部连接端子51。
接下来,研磨半导体晶片61的第一主表面的相反侧的第二主表面(半导体晶片61的背表面),使得半导体晶片61被定形为具有所需厚度。
随后,标记膜21形成在半导体晶片61的背表面上。在这种情况下,标记膜21通过旋涂液态树脂、层叠膜状树脂或者沉积金属材料而形成。
而且,保护膜31形成在标记膜21上。在这种情况下,保护膜31通过旋涂液态树脂或层叠膜状树脂而形成。
以这种方式,标记膜21和保护膜31顺序形成在半导体晶片61的背表面上。之后,半导体晶片61经由划线工艺被分成半导体芯片11。
由此获得的半导体芯片11用于进行电特性的测量和外观检查,且之后进行激光标记工艺以获得如图1中所示的半导体器件100。根据产品的规格,将半导体器件100容纳在载带或浅盘(tray)中。
下面将详细描述本实施例中的激光标记工艺。如图3A中所示,通过采用激光器件,具有几十微米直径和1μm波长的激光束71从半导体芯片11的上侧朝向标记膜21发射。激光束71透过保护膜31到达标记膜21。由于标记膜21由吸收激光束71的材料构成,因此激光束71在标记膜21的表面中被转换为热量。这种热量部分地导致标记膜21中的变色、燃烧或者熔融固化,从而导致不规则定形。更具体地,标记膜21的材料中受到激光束71照射的部分被改性,从而形成标记41。由于标记41是几十微米的点状,因此标记41通过如图3B中所示顺序地生成标记41a、标记41b和标记41c以及使这些标记41结合成一体而变成可见的。当标记膜21的材料是金属膜时,基本上不会产生变色或燃烧,且完成熔融固化以变形为不规则几何形状。由于不规则几何形状而导致发生光的漫反射,因此确保了足够的可见性而不改变颜色。另一方面,由于保护膜31对激光束71是透明的,因此激光束71不会导致变色或燃烧。
以下将描述本实施例的有利效果。上述用于制造半导体器件100的工艺包括在形成保护膜31之后用能量束通过透明保护膜31照射标记膜21,并且这种照射导致标记膜21的材料的化学或物理改性,从而生成标记。根据上述用于制造半导体器件100的工艺,用于标记的区域或标记膜21的上表面由保护膜31所包覆(sheath),从而减小了由于在标记操作期间产生的灰尘、散出的热、气体、应力等而造成的对半导体芯片11的损伤。这允许实现提供较佳质量的标记41的制造的用于制造半导体器件100的工艺。
而且,由于适合于利用诸如激光束71等能量束的标记工艺的材料可用于标记膜21,因此能形成具有较佳可见性的标记41。而且,由于激光束71透过透明保护膜31,因此在标记膜21中能生成标记而不会对保护膜31造成任何损伤。因此,与日本专利特开2001-44304号公布中所描述的技术不同,在保护膜31的情况下不用担心作为保护膜的功能退化,从而不会引起标记41或半导体芯片11的任何劣化。
同时,当如图3A和3B中所示标记41a、标记41b和标记41c连续地形成时,例如,会导致在标记41a和标记41b的重叠部分中通过吸收激光束71而产生过多的热量,且因而在标记膜21与保护膜31接触的部分中会导致热量聚集,可能会引起由于这种热量聚集而导致的保护膜31的变色或变形。然而,即使在这种情况下,也仅保护膜31的与标记41接触的部分或换句话说仅保护膜31的内部部分受到这种变色或变形的影响,且在暴露到外部的表面侧绝对不会发生劣化,因而能维持作为整个保护膜31的功能。
虽然已经在本实施例中描述了形成将要重叠的标记41a、标记41b和标记41c的示例性实施方式,但是可以可选地实施标记工艺以便提供相互间隔开的标记41a、标记41b和标记41c,如图4A和4B中所示。即使保护膜31明显较薄,该结构也允许减小由于激光束71所产生的热量对保护膜31的损伤。
可选地,如图5A和5B中所示,标记41a、标记41b和标记41c可被形成为相互间隔开,之后标记43d、标记43e和标记43f可被形成为分别设置在它们之间。即使保护膜31明显较薄,该结构也允许在减小激光束71所产生的热量对保护膜31的损伤的同时提供较佳的标记可见性。
同时,日本专利特开2001-44304号公布描述了对保护膜实施激光标记。因此,对于这种常规技术保护膜可获得的材料限于下述材料,所述材料能够吸收激光束,且兼有诸如较佳耐冲击性、较佳耐化学性、较佳耐热性等的用于保护膜的功能。而且,由于在形成有标记的那部分保护膜中会发生劣化,因此使耐冲击性、耐化学性、耐热性等退化,从而可能会导致半导体芯片的退化。与之不同地,具有能透过激光束的性质的材料足以用于本实施例中的保护膜31,且因此能广泛选择具有较佳耐冲击性、较佳耐化学性和较佳耐热性的材料。
除此之外,由于在本实施例中的保护膜31中没有制作标记,因此保护膜31可具有用作保护膜的最小厚度,这会致使半导体晶片的翘曲减小,实现制造工艺中的成品率的提高,从而提供改进的加工性。而且,由于具有较佳耐化学性的树脂诸如聚酰亚胺等能选作保护膜31的材料,因此能利用较大的工艺容限,且由此能实现整体制造成本的降低和工艺中的改进。
虽然已经在本实施例的示例性实施方式中对使用能以相反较低的成本而采用的用于发射波长约1μm的激光束的激光器件进行了描述,但是,如果准确选择保护膜和标记膜的材料,则可选地也可采用能发射具有其他波长的能量束的其他类型的装置。
而且,虽然在本实施例的标记工艺中已经描述了在用于获得半导体芯片11的划片工艺之后进行激光标记的示例性实施方式,但是可选地也可在划片工艺之前在半导体晶片61的状态下进行标记工艺。然而,如果意图在该可选结构中标记划片之后的信息诸如作为电特性选择结果的分级信息、最终工艺的信息、最终组装日期等,则可进行附加的标记工艺。
第二实施例
图6是截面图,示出了根据本发明的用于制造半导体器件的工艺的第二实施例。本实施例针对一示例性实施方式,其在半导体芯片11和标记膜22(第一膜)之间进一步具有金属层23(第三膜)。
半导体器件200具有一结构,其中,在第一实施例的半导体器件100的构造中在半导体芯片11和标记膜22(第一膜)之间另外具有金属层23(第三膜),且通过对标记膜22的材料进行改性而生成的标记41形成在标记膜22的上表面附近。
金属层23(第三膜)形成在半导体芯片11的第二主表面上,且覆盖有标记膜22(第一膜)。金属层23用作构成电路的导电层。金属层23也可提供放热效果。金属层23通过采用导电材料而形成。具有特别低的电阻的材料诸如银、铜等优选用作金属层23的材料。这允许获得增强的电特性。
形成标记膜22(第一膜)以便覆盖金属层23。标记膜22用作吸收所照射的具有1μm波长的激光束的层。由于可选择对具有1μm波长的激光束显示出较低反射率或者较低吸收效率的金属材料诸如银等,因此这使得能够较灵活地选择用于金属层23的材料,从而实现增强的电特性或增强的放热效果。上述材料可用作标记膜22的材料。该构造提供了标记工艺。
与第一实施例中相似地,利用保护膜32。在本实施例中,保护膜32也可具有抑制金属层23破裂或侵蚀的功能。
半导体器件200例如可应用于如图7中所示的双向开关。当在半导体器件200中采用其中两个MOSFET集成到单个半导体芯片中的CSP构造时,各个MOSFET的栅极端子81a和81c以及源极端子81b和81d形成在半导体芯片的电路形成表面(第一主表面)侧并且这些端子连接到基础衬底,从而能提供作为双向开关的功能。在这种情况下,需要以较低电阻将两个MOSFET的漏极端子81e和81f结合到封装内部,并且在半导体芯片11的与该半导体芯片11的第一主表面相反的背表面(第二主表面)中形成用作导电层的金属层23,其用作漏极端子81e和81f。
虽然第一实施例的半导体器件100涉及在半导体芯片11上顺序形成标记膜21和保护膜31,但是,除了金属层23(第三膜)、标记膜22和保护膜32顺序形成在半导体芯片11上之外,具有上述构造的半导体器件200也能通过用于制造半导体器件100的相似工艺来制造。
本实施例中的半导体器件200可通过以下步骤形成:与第一实施例中相似地经由扩散工艺而在半导体晶片61的第一主表面上形成在此未示出的电路图案;之后形成外部连接端子51;研磨与半导体晶片61的第一主表面相反的第二主表面(半导体晶片61的背表面)以将半导体晶片61定形为具有所需厚度;以及之后经由诸如真空沉积工艺、真空溅射工艺等工艺来沉积金属膜以在半导体晶片61的背表面上形成金属层23。
随后,在金属层23上形成标记膜22,与第一实施例中相似。本实施例中的标记膜22可通过经由诸如真空沉积工艺、真空溅射工艺等工艺而沉积诸如铝、镍、钼、铬等金属或者涂覆或层叠包含诸如炭黑等黑色材料的树脂材料来形成。如果标记膜22由金属膜形成,则能实现进一步增强的电特性或放热效果。
由于在本实施例中甚至在半导体芯片11的背表面中需要金属层23的半导体器件中也在金属层23上形成了标记膜22,因此实现了制造具有标记构造并维持金属层23的作为导电体的功能的半导体器件200的工艺。本实施例的其他有利效果与上述实施例的相似。
根据本发明的用于制造半导体器件的工艺不限于上述实施例,且也可进行各种修改。
例如,虽然已经在上述各实施例中描述了以下情况,其中:具有诸如未覆盖有塑料封装的CSP的半导体芯片的半导体器件的构造在半导体芯片的电路表面侧具有外部连接端子,以及将标记制作在与半导体芯片的电路表面侧相反的表面中,但是标记表面不限于此。可根据需要标记的半导体器件的应用、特性、几何形状等来应用本发明。
显然,本发明不限于上述实施例,并且可在不脱离本发明的范围和精神的情况下进行修改和变化。
Claims (11)
1.一种用于制造半导体器件的工艺,包括:
在衬底上方按顺序地形成第一膜和第二膜;以及
通过所述第二膜在所述第一膜上方施加能量束,使得所述第一膜通过所施加的能量束改性以生成标记,
其中作为完成的半导体器件的一部分,所述第二膜被构造为保留在所述第一膜上,并且所述第一膜的上表面被所述第二膜包覆。
2.如权利要求1所述的用于制造半导体器件的工艺,其中,
所述第二膜对所述能量束是透明的。
3.如权利要求1所述的用于制造半导体器件的工艺,其中,
所述能量束是激光束。
4.如权利要求1所述的用于制造半导体器件的工艺,其中,
所述第二膜在所述施加能量束的过程中被部分地改性。
5.如权利要求1所述的用于制造半导体器件的工艺,其中,
所述第一膜包含具有吸收所述能量束的能力的材料。
6.如权利要求5所述的用于制造半导体器件的工艺,其中,
所述第一膜包含金属材料。
7.如权利要求6所述的用于制造半导体器件的工艺,其中,
所述金属材料包含铝、镍、钼和铬中的至少一种。
8.如权利要求5所述的用于制造半导体器件的工艺,其中,
所述第一膜包含黑色材料。
9.如权利要求8所述的用于制造半导体器件的工艺,其中,
所述黑色材料包含黑色金属材料和炭黑中的至少一种。
10.如权利要求1所述的用于制造半导体器件的工艺,还包括:
在按顺序地形成第一膜和第二膜之前在所述衬底上方形成第三膜。
11.如权利要求10所述的用于制造半导体器件的工艺,其中,
所述第三膜显示出导电性。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007316217A JP2009141147A (ja) | 2007-12-06 | 2007-12-06 | 半導体装置の製造方法 |
JP2007316217 | 2007-12-06 | ||
JP2007-316217 | 2007-12-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101452825A CN101452825A (zh) | 2009-06-10 |
CN101452825B true CN101452825B (zh) | 2011-05-11 |
Family
ID=40722102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101794915A Expired - Fee Related CN101452825B (zh) | 2007-12-06 | 2008-12-08 | 用于制造半导体器件的工艺 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7776703B2 (zh) |
JP (1) | JP2009141147A (zh) |
CN (1) | CN101452825B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5751615B2 (ja) * | 2011-02-14 | 2015-07-22 | リンテック株式会社 | ウエハ加工用粘着シート、該シートを用いたマーキング方法およびマーキングチップの製造方法 |
US20140217577A1 (en) * | 2013-02-04 | 2014-08-07 | Infineon Technologies Ag | Semiconductor Device and Method for Manufacturing a Semiconductor Device |
US9224650B2 (en) * | 2013-09-19 | 2015-12-29 | Applied Materials, Inc. | Wafer dicing from wafer backside and front side |
JP6479532B2 (ja) * | 2015-03-30 | 2019-03-06 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
DE102015105752B4 (de) | 2015-04-15 | 2021-08-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Halbleiteranordnung mit Reservoir für Markermaterial |
WO2016181706A1 (ja) * | 2015-05-14 | 2016-11-17 | 株式会社村田製作所 | 電子回路モジュール |
WO2020087253A1 (en) * | 2018-10-30 | 2020-05-07 | Yangtze Memory Technologies Co., Ltd. | Ic package |
WO2020218272A1 (ja) * | 2019-04-26 | 2020-10-29 | 株式会社村田製作所 | モジュールおよびその製造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3406817B2 (ja) | 1997-11-28 | 2003-05-19 | 株式会社東芝 | 金属層へのマーク付け方法および半導体装置 |
JPH11347755A (ja) | 1998-06-04 | 1999-12-21 | Nec Corp | 樹脂パッケージのレーザマーキング方法 |
JP2001044304A (ja) | 1999-08-03 | 2001-02-16 | Sony Corp | パッケージの捺印方法 |
AU1405101A (en) * | 1999-11-19 | 2001-05-30 | Lasers Are Us Limited | Masks |
US6524881B1 (en) * | 2000-08-25 | 2003-02-25 | Micron Technology, Inc. | Method and apparatus for marking a bare semiconductor die |
JP3841060B2 (ja) | 2003-04-03 | 2006-11-01 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
-
2007
- 2007-12-06 JP JP2007316217A patent/JP2009141147A/ja active Pending
-
2008
- 2008-11-25 US US12/277,533 patent/US7776703B2/en not_active Expired - Fee Related
- 2008-12-08 CN CN2008101794915A patent/CN101452825B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101452825A (zh) | 2009-06-10 |
US20090148997A1 (en) | 2009-06-11 |
US7776703B2 (en) | 2010-08-17 |
JP2009141147A (ja) | 2009-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101452825B (zh) | 用于制造半导体器件的工艺 | |
US7713788B2 (en) | Method of manufacturing semiconductor package using redistribution substrate | |
KR20040002583A (ko) | Ic카드의 작성 방법 및 ic카드 | |
JP2006323481A (ja) | 半導体装置の製造方法 | |
TW200821632A (en) | Light reflector and light source having same | |
TW538660B (en) | Method for making an electric circuit device | |
TW201642434A (zh) | 半導體裝置封裝及其製造方法 | |
JP2018029093A (ja) | ガラス基板及びこれを用いた積層体 | |
JPWO2003028072A1 (ja) | 半導体装置の製造方法 | |
TWI353013B (en) | Semiconductor device and the manufacturing method | |
TW201401439A (zh) | 半導體封裝基板,使用其之封裝系統及其製造方法 | |
JP4725178B2 (ja) | 半導体装置およびその製造方法 | |
CN102655715A (zh) | 柔性印刷电路板及其制造方法 | |
TW201101446A (en) | Leadframe and method for manufacturing the same | |
TW200950018A (en) | Circuit structure and manufactring method thereof | |
JP2007266421A (ja) | 半導体装置およびその製造方法 | |
JPH06177268A (ja) | 半導体装置の製造方法 | |
JP2003059969A (ja) | 物質の追加を必要としない溶接による接続サポートに構成部分を付着する方法 | |
JP7062389B2 (ja) | 異方性導電フィルム | |
JP3953342B2 (ja) | 印刷版及びその製造方法 | |
CN101216576A (zh) | 光路-电路混载基板的制造方法 | |
JP2006195842A (ja) | 情報記録担体と金属配線との接合構造、および情報記録担体と金属配線との接合方法 | |
TWI844245B (zh) | 製造半導體封裝的方法 | |
JP2019102736A (ja) | 半導体パッケージ及び半導体チップのチップidマーキング方法 | |
JP6701908B2 (ja) | 積層体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110511 Termination date: 20131208 |