WO2020218272A1 - モジュールおよびその製造方法 - Google Patents

モジュールおよびその製造方法 Download PDF

Info

Publication number
WO2020218272A1
WO2020218272A1 PCT/JP2020/017144 JP2020017144W WO2020218272A1 WO 2020218272 A1 WO2020218272 A1 WO 2020218272A1 JP 2020017144 W JP2020017144 W JP 2020017144W WO 2020218272 A1 WO2020218272 A1 WO 2020218272A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive layer
protective layer
module
layer
main surface
Prior art date
Application number
PCT/JP2020/017144
Other languages
English (en)
French (fr)
Inventor
野村　忠志
了 小松
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2020218272A1 publication Critical patent/WO2020218272A1/ja
Priority to US17/488,888 priority Critical patent/US20220020697A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to a module and a method for manufacturing the module.
  • Patent Document 1 describes an invention called "a method for manufacturing a semiconductor device".
  • a semiconductor element mounted on the upper surface of a wiring board is sealed with a mold resin, and a marking portion is formed on the mold resin by engraving by laser irradiation. Further, a shield layer is formed on the entire surface of the mold resin on which the marking portion is formed. According to Patent Document 1, it is possible to engrave with a sufficient depth, and it is said that sufficient visibility of the marking portion can be obtained.
  • the mold resin used for sealing parts in a module is a mixture of a resin component and a granular inorganic oxide filler (also referred to as "filler").
  • Silica is most often used as the filler.
  • the mixing ratio of the filler is 70 to 95% by weight of the mold resin. Therefore, the filler occupies most of the mold resin. Since silica has a high transmittance with respect to the wavelength of the laser light used for marking, the irradiated laser light does not stay at the bottom surface of the recess formed as the marking portion, but a plurality of fillers contained inside the mold resin. Propagate one after another and penetrate deep into the mold resin. At this time, the deeply penetrated laser beam may reach the electronic component arranged under the mold resin, and in that case, the electronic component may be destroyed.
  • an object of the present invention is to provide a module in which a marking portion is formed and a method for manufacturing the same while avoiding the destruction of parts.
  • the module based on the present invention is arranged so as to cover the substrate having the first main surface, the parts mounted on the first main surface, the first main surface and the parts.
  • a first sealing resin and at least a shield film covering the upper surface of the first sealing resin are provided, and the shield film comprises a protective layer exposed on the outermost surface and a conductive layer covered by the protective layer.
  • the color of the surface of the conductive layer on the side close to the protective layer is different from the color of the protective layer, and the laser absorption rate of the material of the protective layer is the surface of the conductive layer on the side close to the protective layer. It is provided with a marking portion which is higher than the laser absorption rate of the material to be formed and is a portion where the conductive layer is exposed without being covered with the protective layer.
  • FIG. 1 shows an enlarged portion of Z1 in FIG.
  • the module 101 is a first seal arranged so as to cover the substrate 1 having the first main surface 1a, the parts 3, 3a mounted on the first main surface 1a, the first main surface 1a, and the parts 3, 3a. It includes a stop resin 6a and a shield film 8 that covers at least the upper surface of the first sealing resin 6a.
  • the module 101 further includes a GND electrode 10 formed in the substrate 1.
  • the GND electrode 10 is electrically connected to the shield film 8.
  • the substrate 1 has a second main surface 1b on the opposite side of the first main surface 1a.
  • the module 101 further includes an external terminal 15 provided on the second main surface 1b.
  • the shield film 8 includes a protective layer 83 exposed to the outermost surface and a conductive layer 82 covered with the protective layer 83.
  • the protective layer 83 is formed of, for example, Ni, Cr, Ti, or an alloy containing any of these.
  • the conductive layer 82 may be formed of, for example, Cu.
  • As the material of the conductive layer 82 a metal having a color different from that of other metals and having high conductivity is preferable. From that point of view, Cu is preferable.
  • the protective layer 83 may be formed of SUS.
  • the thickness of the protective layer 83 may be about 1/10 of the thickness of the conductive layer 82.
  • the thickness of the protective layer 83 may be several hundred nm to several ⁇ m.
  • the color of the surface of the conductive layer 82 on the side close to the protective layer 83 When expressed as "the color of the surface of the conductive layer 82 on the side close to the protective layer 83", if there is a transparent nitride film 22 on the outermost surface of the conductive layer 82, the color of the conductive layer 82 visible through the nitride film 22 is used. Point to. Here, the recess for forming the marking portion 20 does not reach the first sealing resin 6a. That is, no recess is formed in the first sealing resin 6a.
  • the marking portion 20 can be visually recognized by the difference in color between the portion where the surface of the conductive layer 82 can be seen and the portion where the protective layer 83 can be seen, it is not necessary to dig deeply. That is, in order to form the marking portion 20, only the protective layer 83 may be removed and the conductive layer 82 may be dug down to the extent that it can be seen. Further, the marking portion 20 can be formed by processing only the shield film 8, and it is not necessary to perform a removal process on the first sealing resin 6a under the shield film 8. If the first sealing resin 6a is not removed, the laser light does not propagate through the filler in the sealing resin and the laser light does not pass through, so that the laser light does not reach the parts in the module. Therefore, in the present embodiment, the marking can be formed while avoiding the destruction of the parts.
  • the electronic component included in the module is generally provided with a Si base material, and a circuit is formed on one surface of the Si base material, and the electronic component is mounted so that the surface on which the circuit is formed faces the wiring board. Has been done. At this time, the lower surface of the electronic component becomes the circuit surface, and the other than the lower surface becomes a thick Si substrate.
  • the wavelength of the laser beam used for marking has high transmittance in Si. Therefore, when the laser beam reaches the electronic component in the module, the laser beam that reaches the Si substrate of the electronic component easily passes through the Si substrate and destroys the circuit arranged on the lower surface of the electronic component. It ends up.
  • the laser beam does not reach the components in the module in the first place, it is possible to avoid such destruction of the circuit.
  • the protective layer 83 is preferably a rust preventive layer. This also applies to each of the following embodiments.
  • the surface of the conductive layer 82 is covered with the nitride film 22.
  • the nitride film 22 By being covered with the nitride film 22 in this way, oxidation of the conductive layer 82 can be prevented.
  • the conductive layer 82 is originally formed of Cu, it is meaningful because the nitride film 22 is formed so as to cover the Cu portion, so that oxidation of Cu, which is the main material, can be prevented. is there.
  • the shield film 8 is provided with the adhesion layer 81 on the first sealing resin 6a side of the conductive layer 82.
  • the adhesive layer 81 and the conductive layer 82 may be the same material or different materials.
  • the method of forming the adhesion layer 81 and the method of forming the conductive layer 82 may be the same or different. Usually, the forming method is different. Usually, the adhesion layer 81 is thinner than the conductive layer 82.
  • the method for manufacturing a module in the present embodiment includes a step S1 for preparing a module material and a step S2 for forming a marking portion by irradiating the upper surface of the module material with a laser in a nitrogen atmosphere.
  • the module material includes a substrate having a first main surface, a component mounted on the first main surface, a first sealing resin arranged so as to cover the first main surface and the component, and at least the above.
  • a shield film that covers the upper surface of the first sealing resin is provided.
  • the shield film includes a protective layer exposed to the outermost surface and a conductive layer covered by the protective layer.
  • the color of the surface of the conductive layer on the side close to the protective layer is different from the color of the protective layer, and the laser absorption rate of the material of the protective layer is the material forming the surface of the conductive layer on the side close to the protective layer. It is higher than the laser absorption rate of.
  • a module is obtained by forming a marking portion on the module material in step S2.
  • step S2 The state of process S2 is shown in FIG.
  • step S2 the laser beam 19 is irradiated in a nitrogen atmosphere as shown by arrow 18.
  • the through hole 21 is formed in the protective layer 83, and the conductive layer 82 is exposed. Since the conductive layer 82 has a lower laser absorption rate than the protective layer 83, the conductive layer 82 is less likely to be removed than the protective layer 83 when irradiated with the laser beam 19. Irradiation of the laser beam 19 may be terminated when the through hole 21 is formed in the protective layer 83.
  • Step S2 is performed in a nitrogen atmosphere, and in step S2, the surface of the conductive layer 82 becomes hot due to the heat generated by the removal process of the protective layer 83, so that the portion where the conductive layer 82 is exposed is exposed.
  • the nitride film 22 is formed immediately.
  • the wavelength of the laser light 19 irradiated to form the marking portion is preferably 532 nm or more, which reduces the laser absorption rate by Cu. Further, 1064 nm or more is preferable.
  • the shield film 8 includes the conductive layer 82i instead of the conductive layer 82 of the first embodiment.
  • the color is different between the portion where the surface of the conductive layer 82i can be seen and the portion where the protective layer 83 can be seen.
  • the conductive layer 82i is made of a material that is not easily oxidized.
  • the conductive layer 82i may be formed of, for example, Au.
  • the nitride film 22 as in the first embodiment is not formed. Since the conductive layer 82i is made of a material that is not easily oxidized, the nitride film 22 that covers the exposed portion is unnecessary.
  • the effect described in the first embodiment can be obtained.
  • FIG. 6 shows an enlarged portion of the Z2 portion in FIG.
  • the configuration of the module 102 is the same as that described for the module 101 in the first embodiment, but differs in the following points.
  • the conductive layer 82 includes an upper conductive layer 822 forming a surface close to the protective layer 83 and a lower conductive layer 821 arranged so as to overlap the upper conductive layer 822 on the side opposite to the protective layer 83 of the upper conductive layer 822. including.
  • the material of the upper conductive layer 822 is different from the material of the lower conductive layer 821.
  • the material of the upper conductive layer 822 for example, Cu, Cu alloy, Au or the like is preferable.
  • the Cu alloy referred to here is, for example, brass, bronze, or the like.
  • the lower conductive layer 821 is not exposed even after the marking portion is formed, it may be a material having a high conductivity of a color similar to that of the protective layer 83.
  • the material of the lower conductive layer 821 for example, Al, Ag and the like are preferable.
  • the effect described in the first embodiment can be obtained.
  • the upper conductive layer 822 and the lower conductive layer 821 are made of different materials and the conductive layer 82 is formed of a two-layer structure
  • the upper conductive layer 822 is formed of a material that is not easily oxidized
  • the lower conductive layer 821 is formed. It can be formed of a material that can be oxidized.
  • the upper conductive layer 822 may be formed of Au and the lower conductive layer 821 may be formed of Cu. By doing so, it is possible to realize a conductive layer 82 having a required thickness as a whole while keeping the thickness of the portion formed of expensive Au small. Since the lower conductive layer 821 is covered with the upper conductive layer 822, it is possible to prevent the lower conductive layer 821 from being oxidized.
  • FIG. 6 shows an example in which the nitride film 22 is not formed on the upper conductive layer 822
  • the nitride film 22 may be formed on the upper conductive layer 822 as shown in FIG. 7.
  • the conductive layer 82 may be realized by combining two different types of materials. The formation of the nitride film 22 on the upper conductive layer 822 prevents the upper conductive layer 822 from being oxidized, and the lower conductive layer 821 is covered with the upper conductive layer 822, so that the lower conductive layer 821 is oxidized. It is also prevented from doing.
  • FIG. 103 A cross-sectional view of the module 103 in this embodiment is shown in FIG.
  • Module 103 is double-sided.
  • the module 103 includes a substrate 1, which has a first main surface 1a and a second main surface 1b.
  • a component 3 and a component 3a are mounted on the first main surface 1a of the substrate 1.
  • a component 3b and a component 3c are mounted on the second main surface 1b of the substrate 1.
  • the first sealing resin 6a is arranged on the first main surface 1a side of the substrate 1.
  • the second sealing resin 6b is arranged on the second main surface 1b side of the substrate 1.
  • the parts 3 and 3a are covered with the first sealing resin 6a.
  • the parts 3b and 3c are covered with the second sealing resin 6b.
  • the shield film 8 covers the upper surface and the side surface of the first sealing resin 6a, the side surface of the substrate 1, and the side surface of the second sealing resin 6b.
  • Module 103 includes an external terminal 17.
  • the external terminal 17 includes a columnar conductor 25 and a solder bump 26.
  • the columnar conductor 25 is arranged so as to penetrate the second sealing resin 6b.
  • Solder bumps 26 are provided on the lower surface of the module 103.
  • the solder bump 26 and the substrate 1 are electrically connected by a columnar conductor 25.
  • the enlarged portion of the Z3 portion in FIG. 8 is the same as that shown in FIG. (Action / effect) Also in the present embodiment, the effects described in the first embodiment can be obtained.
  • the conductive layer 82 having a two-layer structure as described in the fourth embodiment may be applied to a double-sided mounting module such as the module 103.
  • the marking portion has been described by showing an example in which the marking portion is formed on the upper surface of the module, but the marking portion may be formed not only on the upper surface of the module but also on another surface.
  • the shield film 8 covers other than the upper surface of the module.
  • the marking portion can be formed as long as it is the surface covered by the shield film 8. It is also possible to form a marking portion on a surface other than the upper surface, for example, a side surface.
  • Substrate 1a 1st main surface, 1b 2nd main surface, 3,3a, 3b, 3c parts, 6a 1st sealing resin, 6b 2nd sealing resin, 8 shield film, 10 GND electrodes, 15, 17 external Terminal, 18 arrow, 19 laser beam, 20 marking part, 21 through hole, 22 nitride film, 25 columnar conductor, 26 solder bump, 81 adhesion layer, 82, 82i conductive layer, 83 protective layer, 101, 102, 103 module, 821 lower conductive layer, 822 upper conductive layer.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

モジュールは、第１主面を有する基板と、前記第１主面に実装された部品（３）と、前記第１主面および前記部品を覆うように配置された第１封止樹脂（６ａ）と、少なくとも第１封止樹脂（６ａ）の上面を覆うシールド膜（８）とを備え、シールド膜（８）は、最外面に露出する保護層（８３）と、保護層（８３）によって覆われている導電層（８２）とを含み、導電層（８２）の保護層（８３）に近い側の表面の色は、保護層（８３）の色と異なり、保護層（８３）の材料のレーザ吸収率は、導電層（８２）の保護層（８３）に近い側の表面をなす材料のレーザ吸収率より高く、保護層（８３）で覆われず導電層（８２）が露出した部分であるマーキング部（２０）を備える。

Description

モジュールおよびその製造方法
　本発明は、モジュールおよびその製造方法に関するものである。
　特許第５７７９２２７号（特許文献１）には、「半導体装置の製造方法」と称する発明が記載されている。特許文献１の発明では、配線基板の上面に搭載された半導体素子をモールド樹脂で封止し、このモールド樹脂にレーザ照射による刻印でマーキング部を形成している。さらにマーキング部が形成されたモールド樹脂の表面全体にシールド層が形成されている。特許文献１では、十分な深さの刻印が可能であり、マーキング部の十分な視認性が得られるとされている。
特許第５７７９２２７号
　一般的に、モジュールにおいて部品の封止のために用いられるモールド樹脂は、樹脂成分と粒状無機酸化物充填剤（「フィラー」ともいう。）とを混合したものとなっている。フィラーとしては、シリカが最もよく用いられる。一般的に、フィラーの混合率はモールド樹脂の７０～９５重量％である。したがって、モールド樹脂のほとんどをフィラーが占める。シリカはマーキングに用いられるレーザ光の波長に対して透過率が高いので、照射されたレーザ光は、マーキング部として形成された凹部の底面では留まらず、モールド樹脂の内部に含まれた複数のフィラーを次々と伝播してモールド樹脂の奥深くまで浸透する。このとき、深く入り込んだレーザ光が、モールド樹脂の下に配置された電子部品にまで到達することがあり、その場合、電子部品は破壊されるおそれがある。
　そこで、本発明は、部品が破壊されることを回避しつつマーキング部が形成されたモジュールおよびその製造方法を提供することを目的とする。
　上記目的を達成するため、本発明に基づくモジュールは、第１主面を有する基板と、上記第１主面に実装された部品と、上記第１主面および上記部品を覆うように配置された第１封止樹脂と、少なくとも上記第１封止樹脂の上面を覆うシールド膜とを備え、上記シールド膜は、最外面に露出する保護層と、上記保護層によって覆われている導電層とを含み、上記導電層の上記保護層に近い側の表面の色は、上記保護層の色と異なり、上記保護層の材料のレーザ吸収率は、上記導電層の上記保護層に近い側の表面をなす材料のレーザ吸収率より高く、上記保護層で覆われず上記導電層が露出した部分であるマーキング部を備える。
　本発明によれば、導電層の保護層に近い側の表面と保護層とで、色が異なり、なおかつ、モジュールは導電層が露出した部分であるマーキング部を備えるので、マーキング部によって形成された文字、模様、マークなどをユーザが視認することができる。マーキング部は、深く掘り下げて形成する必要はないので、部品が破壊されることを回避しつつマーキング部を形成することができる。
本発明に基づく実施の形態１におけるモジュールの断面図である。 図１におけるＺ１部の部分拡大断面図である。 本発明に基づく実施の形態２におけるモジュールの製造方法に含まれる工程としてレーザ光を照射する様子の説明図である。 本発明に基づく実施の形態３におけるモジュールのマーキング部の近傍の部分拡大断面図である。 本発明に基づく実施の形態４におけるモジュールの断面図である。 図５におけるＺ２部の拡大断面図である。 本発明に基づく実施の形態４におけるモジュールの変形例の部分拡大断面図である。 本発明に基づく実施の形態５におけるモジュールの断面図である。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
　（実施の形態１）
　図１～図２を参照して、本発明に基づく実施の形態１におけるモジュールについて説明する。本実施の形態におけるモジュール１０１の断面図を図１に示す。図１におけるＺ１部を拡大したところを図２に示す。
　モジュール１０１は、第１主面１ａを有する基板１と、第１主面１ａに実装された部品３，３ａと、第１主面１ａおよび部品３，３ａを覆うように配置された第１封止樹脂６ａと、少なくとも第１封止樹脂６ａの上面を覆うシールド膜８とを備える。モジュール１０１は、さらに、基板１内に形成されたＧＮＤ電極１０を備える。ＧＮＤ電極１０はシールド膜８と電気的に接続されている。基板１は、第１主面１ａの反対側に第２主面１ｂを有する。モジュール１０１は、さらに、第２主面１ｂに設けられた外部端子１５を備える。シールド膜８は、最外面に露出する保護層８３と、保護層８３によって覆われている導電層８２とを含む。保護層８３は、たとえばＮｉ，Ｃｒ，Ｔｉのいずれかあるいはこれらのうちいずれかを含む合金で形成されている。導電層８２は、たとえばＣｕで形成されていてよい。導電層８２の材料としては、他の金属と色が異なり、かつ、導電率が高い金属が好ましい。そういう観点からはＣｕが好ましい。保護層８３は、ＳＵＳで形成されていてもよい。保護層８３の厚みは、導電層８２の厚みの約１／１０であってよい。保護層８３の厚みは、数百ｎｍから数μｍであってよい。
　導電層８２の保護層８３に近い側の表面の色は、保護層８３の色と異なる。なお、本開示において、材料の「色」とは、可視光域において呈する色をいう。保護層８３の材料のレーザ吸収率は、導電層８２の保護層８３に近い側の表面をなす材料のレーザ吸収率より高い。保護層８３で覆われず導電層８２が露出した部分であるマーキング部２０を備える。
　また、マーキング部２０において導電層８２が露出した部分では、窒化膜２２が形成されている。窒化膜２２は無色透明であるので、ユーザがマーキング部２０を見たときには、窒化膜２２を通して導電層８２の主材料の色が見える。窒化膜２２は導電性を有していないかもしれないが、窒化膜２２は導電層８２の一部であるものとする。「導電層８２の保護層８３に近い側の表面の色」と表現するとき、導電層８２の最表面に透明な窒化膜２２がある場合にはその窒化膜２２を通して見える導電層８２の色を指す。ここで、マーキング部２０を形成するための凹部は、第１封止樹脂６ａには到達していない。すなわち、第１封止樹脂６ａには凹部が形成されていない。
　シールド膜８は、保護層８３および導電層８２の他に密着層８１を備える。シールド膜８は、第１封止樹脂６ａに近い側から順に、密着層８１、導電層８２、保護層８３の少なくとも３層が積層された構造となっている。密着層８１は、保護層８３と同じ材料で形成されていてもよい。
　本実施の形態では、シールド膜８が保護層８３と導電層８２との少なくとも２層を含む構造であり、導電層８２の保護層８３に近い側の表面と保護層とで、色が異なり、なおかつ、モジュール１０１は導電層８２が露出した部分であるマーキング部２０を備えるので、マーキング部２０を以て必要な情報を記録することができる。たとえば、導電層８２の表面が見える部分と保護層８３が見える部分とで色が異なり、マーキング部２０によって形成された文字、模様、マークなどをユーザが視認することができる。マーキング部２０は、導電層８２の表面が見える部分と保護層８３が見える部分との色の違いによって視認可能となるので、深く掘り下げて形成する必要はない。すなわち、マーキング部２０を形成するには、保護層８３のみを除去して導電層８２が見える程度に掘り下げればよい。また、マーキング部２０は、シールド膜８に対してのみ加工を施すことで形成することができ、シールド膜８の下側にある第１封止樹脂６ａに対して除去加工をする必要がない。第１封止樹脂６ａに対して除去加工がなされなければ、当該封止樹脂内のフィラーを伝播して、レーザ光が透過することはないので、モジュール内の部品にレーザ光が到達しない。したがって、本実施の形態では、部品が破壊されることを回避しつつマーキングを形成することができる。
　なお、モジュールに含まれる電子部品は一般的に、Ｓｉ基材を備え、当該Ｓｉ基材の一方の面に回路が形成され、この回路が形成された面が配線基板の方を向くように実装されている。このとき、電子部品の下面が回路面となり、下面以外は厚いＳｉ基材となる。しかし、マーキングに用いられるレーザ光の波長は、Ｓｉでの透過率が高い。したがって、モジュール内の電子部品にレーザ光が到達した場合には、電子部品のＳｉ基材に到達したレーザ光は容易にＳｉ基材を透過して電子部品の下面に配置された回路を破壊してしまう。しかし、本実施の形態によれば、そもそもモジュール内の部品にレーザ光が到達しないので、このような回路の破壊を回避することができる。
　保護層８３は、防錆層であることが好ましい。このことは、以下の各実施の形態においても同様である。
　本実施の形態で示したように、マーキング部２０においては、導電層８２の表面が窒化膜２２で覆われていることが好ましい。このように窒化膜２２で覆われていることにより、導電層８２の酸化を防止することができる。たとえば導電層８２が元々Ｃｕで形成されている場合には、Ｃｕの部分を覆うように窒化膜２２が形成されることによって、主材料であるＣｕの酸化を防止することができるので、有意義である。
　本実施の形態で示したように、シールド膜８は、導電層８２の第１封止樹脂６ａ側に密着層８１を備えることが好ましい。この構成を採用することにより、導電層８２を、十分強固に第１封止樹脂６ａに密着した状態で成長させることが容易となる。密着層８１と導電層８２とは同じ材料であっても異なる材料であってもよい。密着層８１の形成方法と導電層８２の形成方法とは、同じであっても異なっていてもよい。通常、形成方法が異なる。通常、密着層８１は導電層８２より薄い。
　（実施の形態２）
　図３を参照して、本発明に基づく実施の形態２におけるモジュールの製造方法について説明する。
　本実施の形態におけるモジュールの製造方法は、モジュール素材を用意する工程Ｓ１と、前記モジュール素材の上面に対して、窒素雰囲気中でレーザ照射することによってマーキング部を形成する工程Ｓ２とを含む。前記モジュール素材は、第１主面を有する基板と、前記第１主面に実装された部品と、前記第１主面および前記部品を覆うように配置された第１封止樹脂と、少なくとも前記第１封止樹脂の上面を覆うシールド膜とを備える。前記シールド膜は、最外面に露出する保護層と、前記保護層によって覆われている導電層とを含む。前記導電層の前記保護層に近い側の表面の色は、前記保護層の色と異なり、前記保護層の材料のレーザ吸収率は、前記導電層の前記保護層に近い側の表面をなす材料のレーザ吸収率より高くなっている。モジュール素材に対して工程Ｓ２でマーキング部を形成することによって、モジュールが得られる。
　工程Ｓ２の様子を図３に示す。工程Ｓ２では、矢印１８に示すように窒素雰囲気中で、レーザ光１９を照射する。これにより、保護層８３に貫通孔２１が形成され、導電層８２が露出する。導電層８２は保護層８３に比べてレーザ吸収率が低いので、レーザ光１９が照射されたとき、導電層８２は、保護層８３に比べて除去されにくい。保護層８３に貫通孔２１が形成された時点でレーザ光１９の照射は終了してよい。工程Ｓ２は窒素雰囲気中で行なわれており、なおかつ、工程Ｓ２においては、保護層８３の除去加工によって発生する熱により導電層８２の表面は高温になるので、導電層８２が露出した部分には即座に窒化膜２２が形成される。
　導電層８２がＣｕで形成されている場合、マーキング部形成のために照射するレーザ光１９の波長は、Ｃｕによるレーザ吸収率が低くなる５３２ｎｍ以上が好ましい。さらに、１０６４ｎｍ以上が好ましい。
　本実施の形態における製造方法によれば、実施の形態１で説明したモジュールを得ることができる。この製造方法によれば、導電層８２が露出した部分を窒化膜２２が覆った構造のマーキング部２０を備えるモジュールを、容易に作製することができる。
　（実施の形態３）
　図４を参照して、本発明に基づく実施の形態３におけるモジュールについて説明する。本実施の形態におけるモジュールのマーキング部２０の近傍の拡大断面図を図４に示す。本実施の形態では、シールド膜８は、実施の形態１の導電層８２に代えて導電層８２ｉを備える。導電層８２ｉの表面が見える部分と保護層８３が見える部分とで色が異なる。導電層８２ｉは酸化されにくい材料で形成されている。導電層８２ｉはたとえばＡｕで形成されていてよい。本実施の形態では、実施の形態１にあったような窒化膜２２は形成されていない。導電層８２ｉは酸化されにくい材料で形成されているので、露出部分を覆う窒化膜２２は不要である。
　本実施の形態においても、実施の形態１で説明した効果を得ることができる。本実施の形態では、マーキング部に窒化膜を形成する必要がないので、作製が容易である。
　（実施の形態４）
　図５～図６を参照して、本発明に基づく実施の形態４におけるモジュールについて説明する。本実施の形態におけるモジュール１０２の断面図を図５に示す。図５におけるＺ２部を拡大したところを図６に示す。
　モジュール１０２の構成は、実施の形態１でモジュール１０１について説明したものと同様であるが、以下の点で異なる。導電層８２は、保護層８３に近い側の表面をなす上部導電層８２２と、上部導電層８２２の保護層８３とは反対側において上部導電層８２２に重なるように配置された下部導電層８２１とを含む。上部導電層８２２の材料は下部導電層８２１の材料とは異なる。
　保護層８３との色の差を確保するという観点からは、上部導電層８２２の材料としては、たとえばＣｕ、Ｃｕ合金、Ａｕなどが好ましい。ここでいうＣｕ合金とは、たとえば真鍮、青銅などである。下部導電層８２１は、マーキング部を形成した後でも露出するわけではないので、保護層８３と同系色の高導電率の材料であってもよい。下部導電層８２１の材料としては、たとえばＡｌ、Ａｇなどが好ましい。
　本実施の形態においても、実施の形態１で説明した効果を得ることができる。上部導電層８２２と下部導電層８２１とで異なる材料となっており、導電層８２が２層構造で形成されているので、上部導電層８２２を酸化されにくい材料で形成し、下部導電層８２１を酸化されうる材料で形成することが可能である。たとえば上部導電層８２２をＡｕで形成し、下部導電層８２１をＣｕで形成することとしてもよい。このようにすれば、高価なＡｕで形成する部分の厚みを小さく抑えつつ、導電層８２の全体として必要な厚みのものを実現することができる。下部導電層８２１は上部導電層８２２によって覆われているので、下部導電層８２１が酸化することを防止することができる。
　図６では、上部導電層８２２に窒化膜２２が形成されていない例を示したが、図７に示すように、上部導電層８２２に窒化膜２２が形成されていてもよい。何らかの事情により、異なる２種類の材料を組み合わせて導電層８２を実現することとしてもよい。上部導電層８２２に窒化膜２２が形成されることにより、上部導電層８２２が酸化されることが防止され、下部導電層８２１は上部導電層８２２によって覆われているので、下部導電層８２１が酸化することも防止される。
　（実施の形態５）
　（構成）
　図８を参照して、本発明に基づく実施の形態５におけるモジュールについて説明する。本実施の形態におけるモジュール１０３の断面図を図８に示す。モジュール１０３では、両面実装となっている。モジュール１０３は、基板１を含み、基板１は、第１主面１ａと第２主面１ｂとを有する。基板１の第１主面１ａには、部品３および部品３ａが実装されている。基板１の第２主面１ｂには、部品３ｂおよび部品３ｃが実装されている。基板１の第１主面１ａ側には第１封止樹脂６ａが配置されている。基板１の第２主面１ｂ側には第２封止樹脂６ｂが配置されている。部品３，３ａは第１封止樹脂６ａによって覆われている。部品３ｂ，３ｃは第２封止樹脂６ｂによって覆われている。モジュール１０３においては、シールド膜８は、第１封止樹脂６ａの上面および側面、基板１の側面、ならびに、第２封止樹脂６ｂの側面を覆っている。
　モジュール１０３は外部端子１７を備える。外部端子１７は、柱状導体２５とはんだバンプ２６とを含む。柱状導体２５は、第２封止樹脂６ｂを貫通するように配置されている。モジュール１０３の下面にははんだバンプ２６が設けられている。はんだバンプ２６と基板１とは、柱状導体２５によって電気的に接続されている。
　図８におけるＺ３部を拡大したところは図２に示したものと同様である。
　（作用・効果）
　本実施の形態においても、実施の形態１で説明した効果を得ることができる。実施の形態４で説明したような２層構造の導電層８２を、モジュール１０３のような両面実装のモジュールに適用してもよい。
　なお、これまでの実施の形態では、マーキング部がモジュールの上面に形成されている例を示して説明してきたが、マーキング部はモジュールの上面に限らず他の面に形成されていてもよい。シールド膜８はモジュールの上面以外も覆っている。マーキング部は、シールド膜８が覆っている面であれば形成可能である。上面以外の面、たとえば側面においてマーキング部を形成することも可能である。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　基板、１ａ　第１主面、１ｂ　第２主面、３，３ａ，３ｂ，３ｃ　部品、６ａ　第１封止樹脂、６ｂ　第２封止樹脂、８　シールド膜、１０　ＧＮＤ電極、１５，１７　外部端子、１８　矢印、１９　レーザ光、２０　マーキング部、２１　貫通孔、２２　窒化膜、２５　柱状導体、２６　はんだバンプ、８１　密着層、８２，８２ｉ　導電層、８３　保護層、１０１，１０２，１０３　モジュール、８２１　下部導電層、８２２　上部導電層。

Claims (7)

  1. 　第１主面を有する基板と、
    　前記第１主面に実装された部品と、
    　前記第１主面および前記部品を覆うように配置された第１封止樹脂と、
    　少なくとも前記第１封止樹脂の上面を覆うシールド膜とを備え、
    　前記シールド膜は、最外面に露出する保護層と、前記保護層によって覆われている導電層とを含み、
    　前記導電層の前記保護層に近い側の表面の色は、前記保護層の色と異なり、
    　前記保護層の材料のレーザ吸収率は、前記導電層の前記保護層に近い側の表面をなす材料のレーザ吸収率より高く、
    　前記保護層で覆われず前記導電層が露出した部分であるマーキング部を備える、モジュール。
  2. 　前記導電層は、前記保護層に近い側の表面をなす上部導電層と、前記上部導電層の前記保護層とは反対側において前記上部導電層に重なるように配置された下部導電層とを含み、前記上部導電層の材料は前記下部導電層の材料とは異なる、請求項１に記載のモジュール。
  3. 　前記保護層は、防錆層である、請求項１または２に記載のモジュール。
  4. 　前記マーキング部においては、前記導電層の表面が窒化膜で覆われている、請求項１から３のいずれか１項に記載のモジュール。
  5. 　前記シールド膜は、前記導電層の前記第１封止樹脂側に密着層を備える、請求項１から４のいずれか１項に記載のモジュール。
  6. 　前記基板は、前記第１主面の反対側の面として第２主面を有し、前記第２主面には他の部品が実装されており、前記モジュールは、前記第２主面および前記他の部品を覆うように配置された第２封止樹脂を備える、請求項１から５のいずれか１項に記載のモジュール。
  7. 　モジュールの製造方法であって、
    　モジュール素材を用意する工程と、
    　前記モジュール素材の上面に対して、窒素雰囲気中でレーザ照射することによってマーキング部を形成する工程とを含み、
    　前記モジュール素材は、
    　第１主面を有する基板と、
    　前記第１主面に実装された部品と、
    　前記第１主面および前記部品を覆うように配置された第１封止樹脂と、
    　少なくとも前記第１封止樹脂の上面を覆うシールド膜とを備え、
    　前記シールド膜は、最外面に露出する保護層と、前記保護層によって覆われている導電層とを含み、前記導電層の前記保護層に近い側の表面の色は、前記保護層の色と異なり、前記保護層の材料のレーザ吸収率は、前記導電層の前記保護層に近い側の表面をなす材料のレーザ吸収率より高くなっている、モジュールの製造方法。
PCT/JP2020/017144 2019-04-26 2020-04-21 モジュールおよびその製造方法 WO2020218272A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/488,888 US20220020697A1 (en) 2019-04-26 2021-09-29 Module and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019086250 2019-04-26
JP2019-086250 2019-04-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/488,888 Continuation US20220020697A1 (en) 2019-04-26 2021-09-29 Module and method of manufacturing the same

Publications (1)

Publication Number Publication Date
WO2020218272A1 true WO2020218272A1 (ja) 2020-10-29

Family

ID=72942752

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/017144 WO2020218272A1 (ja) 2019-04-26 2020-04-21 モジュールおよびその製造方法

Country Status (2)

Country Link
US (1) US20220020697A1 (ja)
WO (1) WO2020218272A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008284584A (ja) * 2007-05-17 2008-11-27 Art Laser Giken:Kk レーザマーキング方法及びレーザマーキング装置
JP2010225752A (ja) * 2009-03-23 2010-10-07 Tdk Corp 樹脂封止型電子部品及びその製造方法
JP2011233648A (ja) * 2010-04-26 2011-11-17 Murata Mfg Co Ltd マーク付き回路基板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141147A (ja) * 2007-12-06 2009-06-25 Nec Electronics Corp 半導体装置の製造方法
WO2021060163A1 (ja) * 2019-09-27 2021-04-01 株式会社村田製作所 モジュールおよびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008284584A (ja) * 2007-05-17 2008-11-27 Art Laser Giken:Kk レーザマーキング方法及びレーザマーキング装置
JP2010225752A (ja) * 2009-03-23 2010-10-07 Tdk Corp 樹脂封止型電子部品及びその製造方法
JP2011233648A (ja) * 2010-04-26 2011-11-17 Murata Mfg Co Ltd マーク付き回路基板

Also Published As

Publication number Publication date
US20220020697A1 (en) 2022-01-20

Similar Documents

Publication Publication Date Title
TWI532142B (zh) Manufacturing method of semiconductor device
JP5385411B2 (ja) 半導体構造および半導体構造の製造方法
CN104659000B (zh) 具有球焊盘的基板、半导体封装体以及制造方法
JP2006294701A (ja) 半導体装置及びその製造方法
US8748234B2 (en) Method for making circuit board
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2009141147A (ja) 半導体装置の製造方法
JP4859253B2 (ja) 空洞部を有する回路基板、その製造方法およびそれを用いた回路装置の製造方法
WO2020218272A1 (ja) モジュールおよびその製造方法
JP4401241B2 (ja) 電気的相互接続のためのスタンドオフ／マスク構造
JP2013532898A (ja) はんだの浸入に対するはんだ障壁を有する半導体チップのキャリアデバイスと、キャリアデバイスを備えた電子部品およびオプトエレクトロニクス部品
TWI526131B (zh) 印刷電路板及其製造方法
JP2016129181A (ja) Ｌｅｄ搭載用基板
US20220216164A1 (en) Module and method for manufacturing same
CN102655715A (zh) 柔性印刷电路板及其制造方法
JP2008198916A (ja) 半導体装置及びその製造方法
WO2021006141A1 (ja) モジュールおよびその製造方法
WO2020218274A1 (ja) モジュールおよびその製造方法
JP5104020B2 (ja) モールドパッケージ
JP6397806B2 (ja) 半導体装置の製造方法および半導体装置
WO2021054017A1 (ja) モジュール
JP2006156674A (ja) 半導体装置及びその製造方法
US20240203901A1 (en) Semiconductor device and method of producing the same
JP2677213B2 (ja) 半導体集積回路装置
WO2020218273A1 (ja) モジュールおよびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20793973

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20793973

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP