WO2020218273A1 - モジュールおよびその製造方法 - Google Patents

モジュールおよびその製造方法 Download PDF

Info

Publication number
WO2020218273A1
WO2020218273A1 PCT/JP2020/017145 JP2020017145W WO2020218273A1 WO 2020218273 A1 WO2020218273 A1 WO 2020218273A1 JP 2020017145 W JP2020017145 W JP 2020017145W WO 2020218273 A1 WO2020218273 A1 WO 2020218273A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
module
marking film
main surface
sealing resin
Prior art date
Application number
PCT/JP2020/017145
Other languages
English (en)
French (fr)
Inventor
了 小松
野村　忠志
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2020218273A1 publication Critical patent/WO2020218273A1/ja
Priority to US17/497,132 priority Critical patent/US20220028799A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to a module and a method for manufacturing the module.
  • Patent Document 1 Japanese Patent Application Laid-Open No. 2012-243895 (Patent Document 1) describes a power amplification module.
  • This power amplification module includes a wiring board having a multi-layer wiring layer inside, and a semiconductor chip and passive components are mounted on the wiring board. Encapsulants are formed to cover semiconductor chips, wires and passive components. A plurality of recesses are formed on the surface of the sealant as a product identification mark and a peeling prevention mark. The surface of the encapsulant on which the product identification mark and the peeling prevention mark are formed is covered with a shield film.
  • Patent Document 1 after the encapsulant is formed, the surface of the encapsulant is irradiated with a laser to form a product identification mark and a peeling prevention mark on the surface of the encapsulant.
  • the recess as the product identification mark In order for the product identification mark to be visible, the recess as the product identification mark must be deeper than a certain level.
  • the resin layer as a sealing body needs to be formed with a thickness sufficiently larger than the depth of the recess by laser processing. Otherwise, the laser machining applied to the encapsulant may affect the wiring board or the components mounted on the wiring board.
  • the thickness of the encapsulant is not sufficient, it is necessary to avoid the parts mounted on the wiring board when printing by laser processing to form the product identification mark. That is, it means that the marking can be performed only at the position where the parts are avoided.
  • marking under such a rule there are restrictions on the information that can be marked and the size that can be marked.
  • an object of the present invention is to provide a module and a manufacturing method thereof, which can prevent the influence of processing for marking from affecting the mounted parts and the layout of the marking is not restricted by the arrangement of the mounted parts. ..
  • the module based on the present invention covers the substrate having the first main surface, the first component mounted on the first main surface, the first main surface and the first component.
  • the first encapsulating resin arranged in the above, at least a marking film covering the upper surface of the first encapsulating resin, and a shield film covering the upper surface of the marking film are provided, and the upper surface of the marking film is locally recessed. However, the first recess is formed.
  • the marking film is provided and the first recess is formed as a recess on the upper surface of the marking film, it is possible to prevent the influence of the processing for marking from affecting the mounted component. It is possible to realize a module in which the marking layout is not restricted by the arrangement of mounting components.
  • the module 101 is a first seal arranged so as to cover the substrate 1 having the first main surface 1a, the first component 3a mounted on the first main surface 1a, the first main surface 1a, and the first component 3a. It includes a stop resin 6a, a marking film 7 that covers at least the upper surface of the first sealing resin 6a, and a shield film 8 that covers the upper surface of the marking film 7. A locally recessed first recess 12 is formed on the upper surface of the marking film 7. Preferably, a second recess 13 corresponding to the first recess 12 appears on the upper surface of the shield film 8.
  • Board 1 is a wiring board. Inside the substrate 1, a GND electrode 10 is provided by a conductor pattern. The GND electrode 10 is exposed on the side surface of the substrate 1. In addition to the first component 3a, the component 3b is mounted on the first main surface 1a of the substrate 1.
  • the first component 3a may be, for example, an IC (Integrated Circuit).
  • the component 3b may be, for example, an inductor, a capacitor, or the like.
  • the first sealing resin 6a is formed so as to cover all the parts mounted on the first main surface 1a.
  • the substrate 1 has a second main surface 1b as a surface opposite to the first main surface 1a.
  • An external terminal 15 is arranged on the second main surface 1b.
  • the external terminal 15 is, for example, a solder ball.
  • FIG. 2 shows an enlarged portion of Z1 in FIG.
  • the shield film 8 includes a conductive layer 25 and a protective layer that covers the upper side of the conductive layer 25.
  • the protective layer is preferably a rust preventive layer 26.
  • the conductive layer 25 is preferably made of a material having high conductivity.
  • the conductive layer 25 may be formed of, for example, Cu.
  • the rust preventive layer 26 may be formed of, for example, Ni, Cr, Ti, or an alloy of two or more metals selected from these.
  • the alloy referred to here may be, for example, SUS.
  • the marking film 7 includes a first layer 31 and a second layer 32 that covers the upper side of the first layer 31.
  • the first recess 12 exposes the first layer 31 by locally removing the second layer 32.
  • the first layer 31 is made of a material that is difficult to be removed by laser processing
  • the second layer 32 is made of a material that is easy to be removed by laser processing.
  • the shield film 8 includes the first adhesion layer 81.
  • the thickness of the first adhesion layer 81 may be, for example, about 50 nm.
  • the thickness of the conductive layer 25 may be, for example, 6 ⁇ m.
  • the thickness of the rust preventive layer 26 may be, for example, 2 ⁇ m.
  • the marking film 7 includes a second adhesion layer 82.
  • the thickness of the second adhesion layer 82 may be, for example, about 50 nm.
  • the thickness of the first layer 31 may be, for example, 6 ⁇ m.
  • the thickness of the second layer 32 may be, for example, 2 ⁇ m.
  • the marking film 7 and the shield film 8 may have the same thickness or different thicknesses.
  • a locally recessed first recess 12 is formed on the upper surface of the marking film 7, and a second recess 13 corresponding to the first recess 12 appears on the upper surface of the shield film 8.
  • the type of the module 101 and the like can be identified by visually recognizing the second concave portion 13 that serves as a marking. This is a configuration that can be manufactured without removing the first sealing resin 6a. Therefore, it does not affect the parts sealed by the first sealing resin 6a. In the present embodiment, it is possible to prevent the influence of processing for marking from affecting the mounted components, and it is possible to realize a module in which the layout of marking is not restricted by the arrangement of the mounted components.
  • the marking film 7 includes a first layer 31 and a second layer 32 that covers the upper side of the first layer 31, and the first recess 12 locally covers the second layer 32. It is preferable that the first layer 31 is exposed by removing the first layer 31. This is because by adopting this configuration, the step of forming the first recess 12 can be easily performed, and the lower side of the marking layer 7 can be prevented from being affected by laser processing. ..
  • the first layer 31 is made of the same material as the conductive layer 25, and the second layer 32 is made of the same material as the protective layer.
  • the marking film 7 and the shield film 8 can be formed by the same or similar manufacturing equipment, which is efficient.
  • a three-layer structure of the same combination may be repeatedly formed twice, and the one on the lower side may be used as the marking film 7, and the one on the upper side may be used as the shield film 8.
  • the marking film 7 covers only the upper surface of the first sealing resin 6a.
  • the shield film 8 preferably covers the upper surface of the marking film 7, the side surface of the marking film 7, the side surface of the first sealing resin 6a, and the side surface of the substrate 1.
  • the shield film 8 is provided with the first adhesion layer 81 on the surface closest to the marking film 7.
  • the shield film 8 can be more firmly adhered to the marking film 7.
  • the marking film 7 is provided with the second adhesion layer 82 on the surface closest to the first sealing resin 6a.
  • the marking film 7 can be more firmly adhered to the first sealing resin 6a.
  • the module 102 is a first seal arranged so as to cover the substrate 1 having the first main surface 1a, the first component 3a mounted on the first main surface 1a, the first main surface 1a, and the first component 3a.
  • a stop resin 6a, a marking film 7r covering at least the upper surface of the first sealing resin 6a, and a shield film 8 covering the upper surface of the marking film 7r are provided.
  • a locally recessed first recess 12 is formed on the upper surface of the marking film 7r.
  • a second recess 13 corresponding to the first recess 12 appears on the upper surface of the shield film 8.
  • the marking film 7r is made of a material that can be removed by laser light and does not transmit laser light.
  • the marking film 7r may or may not have conductivity.
  • the marking film 7r may be made of, for example, a resin.
  • the first sealing resin 6a can be produced without removing processing, the same effect as that of the first embodiment can be obtained.
  • the marking film 7 does not cover only the upper surface of the first sealing resin 6a.
  • the marking film 7 covers the upper surface of the first sealing resin 6a, the side surface of the first sealing resin 6a, and the side surface of the substrate 1.
  • FIG. 5 shows a cross-sectional view of the module 104 in this embodiment.
  • the module 104 is a first seal arranged so as to cover the substrate 1 having the first main surface 1a, the first component 3a mounted on the first main surface 1a, the first main surface 1a, and the first component 3a. It includes a stop resin 6a, a marking film 7 that covers at least the upper surface of the first sealing resin 6a, and a shield film 8 that covers the upper surface of the marking film 7. A locally recessed first recess 12 is formed on the upper surface of the marking film 7. A second recess 13 corresponding to the first recess 12 appears on the upper surface of the shield film 8.
  • the enlarged portion of the Z2 portion in FIG. 5 is the same as that shown in FIG.
  • the substrate 1 has a second main surface 1b on the side opposite to the first main surface 1a.
  • the second component 3e is mounted on the second main surface 1b.
  • the second sealing resin 6b is arranged so as to cover the second main surface 1b and the second component 3e.
  • the shield film 8 covers the side surface of the second sealing resin 6b.
  • Parts 3b and 3c are mounted on the first main surface 1a in addition to the first part 3a.
  • the parts 3b and 3c are also sealed with the first sealing resin 6a like the first part 3a.
  • components 3d and 3f are mounted on the second main surface 1b.
  • a columnar conductor 29 is erected on the second main surface 1b.
  • the columnar conductor 29 penetrates the second main surface 1b.
  • the columnar conductor 29 is used as an external electrode of the module 104 when the module 104 is mounted on a mother substrate or the like.
  • FIG. 6 shows a flowchart of a module manufacturing method according to the present embodiment.
  • the method for manufacturing a module in the present embodiment includes a step S1 for preparing an assembly board, a step S2 for mounting a first component on the first main surface of the assembly board, and the first main surface and the first component.
  • a step S5 of forming a recess, a step S6 of dividing the assembly substrate to obtain a plurality of module materials, and a step of forming a shield film so as to cover the upper surface and the side surface of each of the plurality of module materials. Includes S7.
  • step S1 the assembly substrate 400 is prepared.
  • the collective substrate 400 includes a substrate 1.
  • the substrate 1 has a first main surface 1a and a second main surface 1b.
  • step S2 as shown in FIG. 8, the first component 3a is mounted on the first main surface 1a of the assembly substrate 400.
  • the component 3b is also mounted on the first main surface 1a.
  • step S3 as shown in FIG. 9, the first sealing resin 6a is arranged so as to cover the first main surface 1a and the first component 3a. In this way, the collective substrate 401 is obtained. In the assembly substrate 401, the upper surface of the first sealing resin 6a is exposed.
  • step S4 as shown in FIG. 10, a marking film 7 is formed so as to cover the upper surface of the first sealing resin 6a. In this way, the collective substrate 402 is obtained.
  • the details of the marking film 7 are as described in the first embodiment.
  • the first recess 12 is formed by irradiating with a laser as shown in FIG.
  • the first recess 12 is a recess formed on the upper surface of the first sealing resin 6a. In this way, the collective substrate 403 is obtained.
  • step S6 the assembly substrate 403 is divided to obtain a plurality of module materials 404.
  • the dividing line is indicated by an alternate long and short dash line.
  • the division into a plurality of module materials 404 can be performed by a method such as dicing.
  • a shield film 8 is formed on each of the module materials 404. In this way, a plurality of modules 405 are obtained.
  • the shield film 8 covers the upper surface of the marking film 7, the side surface of the marking film 7, the side surface of the first sealing resin 6a, and the side surface of the substrate 1.
  • the second main surface 1b of each module material 404 may be masked, and any film forming method such as sputtering, vapor deposition, or plating may be used.
  • the marking film 7 includes a first layer and a second layer covering the upper side of the first layer, and in step S2 for forming the first recess 12, the second layer is locally removed. It is preferable to expose the first layer. The reason for this is as described in the first embodiment.
  • the marking film 7 is not necessarily a combination of a plurality of layers.
  • the marking film 7 may be a single layer.
  • the marking film 7 may be any as long as it can form recesses by laser processing and does not transmit laser light.
  • the step S2 for forming the first recess 12 is performed on the module material assembly substrate 401.
  • the step S2 for forming the first recess 12 is not performed on the module material assembly substrate 401, but in the step S3 for dividing the module material assembly substrate 401 to obtain a plurality of individual size module materials 402. It may be done later for the individual size module material 402.
  • Substrate 1a 1st main surface, 1b 2nd main surface, 3a 1st component, 3b, 3c, 3d, 3f component, 3e 2nd component, 7,7r marking film, 8 shield film, 10 GND electrode, 12th 1 recess, 13 2nd recess, 15 external terminal, 25 conductive layer, 26 rust preventive layer, 29 columnar conductor, 31 1st layer, 32 2nd layer, 81 1st adhesion layer, 82 2nd adhesion layer, 101, 102 , 103, 104 modules, 400, 401, 402, 403 collective boards, 404 module materials, 405 modules.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

モジュール（１０１）は、第１主面（１ａ）を有する基板（１）と、第１主面（１ａ）に実装された第１部品（３ａ）と、第１主面（１ａ）および第１部品（３ａ）を覆うように配置された第１封止樹脂（６ａ）と、少なくとも第１封止樹脂（６ａ）の上面を覆うマーキング膜（７）と、マーキング膜（７）の上側を覆うシールド膜（８）とを備える。マーキング膜（７）の上面には局所的に凹んだ第１凹部（１２）が形成されている。

Description

モジュールおよびその製造方法
　本発明は、モジュールおよびその製造方法に関するものである。
　特開２０１２－２４３８９５号公報（特許文献１）には、電力増幅モジュールが記載されている。この電力増幅モジュールは、内部に多層配線層を有する配線基板を備え、この配線基板上に半導体チップおよび受動部品が搭載されている。半導体チップ、ワイヤおよび受動部品を覆うように封止体が形成されている。封止体の表面には製品識別用マークおよび剥離防止用マークとして複数の凹部が形成されている。製品識別用マークおよび剥離防止用マークが形成された封止体の表面は、シールド膜で覆われている。
　特許文献１では、封止体を形成した後、封止体の表面にレーザを照射することによって、封止体の表面に製品識別用マークおよび剥離防止用マークを形成している。
特開２０１２－２４３８９５号公報
　製品識別用マークを視認可能なものとするためには、製品識別用マークとしての凹部はある程度以上深くなければならない。そのためには、封止体としての樹脂層は、レーザ加工による凹部の深さより十分大きな厚みで形成する必要がある。さもなければ、封止体に施すレーザ加工によって配線基板または配線基板に実装された部品に対して影響が生じるおそれがあるからである。
　封止体の厚みが十分ではない場合には、製品識別用マークを形成するためのレーザ加工による印字は、配線基板に実装された部品を避けて行なう必要がある。すなわち、部品を避けた位置にしかマーキングできないということになる。このようなルールの下でマーキングするとなると、マーキングできる情報、マーキングできるサイズに制約が生じる。
　そこで、本発明は、マーキングのための加工の影響が実装部品に及ぶことを防止することができ、マーキングのレイアウトが実装部品の配置によって制約されないモジュールおよびその製造方法を提供することを目的とする。
　上記目的を達成するため、本発明に基づくモジュールは、第１主面を有する基板と、上記第１主面に実装された第１部品と、上記第１主面および上記第１部品を覆うように配置された第１封止樹脂と、少なくとも上記第１封止樹脂の上面を覆うマーキング膜と、上記マーキング膜の上側を覆うシールド膜とを備え、上記マーキング膜の上面には局所的に凹んだ第１凹部が形成されている。
　本発明によれば、マーキング膜が設けられており、マーキング膜の上面の凹みとして第１凹部が形成されているので、マーキングのための加工の影響が実装部品に及ぶことを防止することができ、マーキングのレイアウトが実装部品の配置によって制約されないモジュールを実現することができる。
本発明に基づく実施の形態１におけるモジュールの断面図である。 図１におけるＺ１部の部分拡大図である。 本発明に基づく実施の形態２におけるモジュールの部分断面図である。 本発明に基づく実施の形態３におけるモジュールの断面図である。 本発明に基づく実施の形態４におけるモジュールの断面図である。 本発明に基づく実施の形態５におけるモジュールの製造方法のフローチャートである。 本発明に基づく実施の形態５におけるモジュールの製造方法の第１の工程の説明図である。 本発明に基づく実施の形態５におけるモジュールの製造方法の第２の工程の説明図である。 本発明に基づく実施の形態５におけるモジュールの製造方法の第３の工程の説明図である。 本発明に基づく実施の形態５におけるモジュールの製造方法の第４の工程の説明図である。 本発明に基づく実施の形態５におけるモジュールの製造方法の第５の工程の説明図である。 本発明に基づく実施の形態５におけるモジュールの製造方法の第６の工程の説明図である。 本発明に基づく実施の形態５におけるモジュールの製造方法の第７の工程の説明図である。
　図面において示す寸法比は、必ずしも忠実に現実のとおりを表しているとは限らず、説明の便宜のために寸法比を誇張して示している場合がある。以下の説明において、上または下の概念に言及する際には、絶対的な上または下を意味するとは限らず、図示された姿勢の中での相対的な上または下を意味する場合がある。
　（実施の形態１）
　図１～図２を参照して、本発明に基づく実施の形態１におけるモジュールについて説明する。本実施の形態におけるモジュール１０１の断面図を図１に示す。
　モジュール１０１は、第１主面１ａを有する基板１と、第１主面１ａに実装された第１部品３ａと、第１主面１ａおよび第１部品３ａを覆うように配置された第１封止樹脂６ａと、少なくとも第１封止樹脂６ａの上面を覆うマーキング膜７と、マーキング膜７の上側を覆うシールド膜８とを備える。マーキング膜７の上面には局所的に凹んだ第１凹部１２が形成されている。好ましいことに、シールド膜８の上面には第１凹部１２に対応した第２凹部１３が表れている。
　基板１は配線基板である。基板１の内部には、導体パターンによってＧＮＤ電極１０が設けられている。ＧＮＤ電極１０は基板１の側面に露出している。基板１の第１主面１ａには、第１部品３ａの他に部品３ｂが実装されている。第１部品３ａはたとえばＩＣ（Integrated　Circuit）であってよい。部品３ｂは、たとえばインダクタ、コンデンサなどであってよい。第１封止樹脂６ａは、第１主面１ａに実装された全ての部品を覆うように形成されている。
　基板１は、第１主面１ａとは反対側の面として第２主面１ｂを有する。第２主面１ｂには外部端子１５が配置されている。外部端子１５は、たとえばはんだボールである。
　図１におけるＺ１部を拡大したところを図２に示す。シールド膜８は、導電層２５と、導電層２５の上側を覆う保護層とを含む。ここで示す例では、好ましいことに、保護層は防錆層２６である。導電層２５は、導電率が高い材料で形成されていることが好ましい。導電層２５は、たとえばＣｕで形成されていてよい。防錆層２６は、たとえばＮｉ、Ｃｒ、Ｔｉまたはこれらの中から選択される２以上の金属の合金で形成されていてよい。ここでいう合金はたとえばＳＵＳであってもよい。
　マーキング膜７は、第１層３１と、第１層３１の上側を覆う第２層３２とを含む。第１凹部１２は、第２層３２を局所的に除去することによって第１層３１を露出させたものである。第１層３１はレーザ加工によって除去されにくい材料で形成され、第２層３２はレーザ加工によって除去されやすい材料で形成されている。
　シールド膜８は、第１密着層８１を含む。第１密着層８１の厚みはたとえば約５０ｎｍであってよい。導電層２５の厚みはたとえば６μｍであってよい。防錆層２６の厚みはたとえば２μｍであってよい。
　マーキング膜７は第２密着層８２を含む。第２密着層８２の厚みはたとえば約５０ｎｍであってよい。第１層３１の厚みはたとえば６μｍであってよい。第２層３２の厚みはたとえば２μｍであってよい。マーキング膜７とシールド膜８とは同じ厚みであってもよく、異なる厚みであってもよい。
　本実施の形態では、マーキング膜７の上面に局所的に凹んだ第１凹部１２が形成されており、シールド膜８の上面には第１凹部１２に対応した第２凹部１３が表れている。マーキングとなる第２凹部１３を視認することによってモジュール１０１の種類などを識別することができる。これは、第１封止樹脂６ａを除去加工せずに作製できる構成である。したがって、第１封止樹脂６ａによって封止されている部品に対して影響を及ぼさない。本実施の形態では、マーキングのための加工の影響が実装部品に及ぶことを防止することができ、マーキングのレイアウトが実装部品の配置によって制約されないモジュールを実現することができる。
　本実施の形態で示したように、マーキング膜７は、第１層３１と、第１層３１の上側を覆う第２層３２とを含み、第１凹部１２は、第２層３２を局所的に除去することによって第１層３１を露出させたものであることが好ましい。この構成を採用することにより、第１凹部１２を形成する工程を容易に行なうことができ、なおかつ、マーキング層７より下側にはレーザ加工の影響を及ぼさないようにすることができるからである。
　なお、第１層３１は導電層２５と同じ材料で形成されており、第２層３２は保護層と同じ材料で形成されていることが好ましい。この構成を採用することにより、マーキング膜７とシールド膜８とを同一または同様の製造設備で形成することができるようになるので、効率的である。たとえば同じ組合せの３層構造を２回繰り返して形成して、下側にあるものをマーキング膜７とし、上側にあるものをシールド膜８としてもよい。
　本実施の形態で示したように、マーキング膜７は、第１封止樹脂６ａの上面のみを覆うことが好ましい。この構成を採用することにより、後述するように集合基板の状態でマーキング膜７まで形成してから個別の製品のサイズに分割するという製造方法を採用することができるので、効率良く生産できる。
　本実施の形態で示したように、シールド膜８は、マーキング膜７の上面、マーキング膜７の側面、第１封止樹脂６ａの側面、および基板１の側面を覆うことが好ましい。この構成を採用することにより、より確実な遮蔽を行なうことができる。
　本実施の形態で示したように、シールド膜８は、マーキング膜７に最も近い側の表面に第１密着層８１を備えることが好ましい。この構成を採用することにより、シールド膜８をマーキング膜７に対してより強固に密着させることができる。
　本実施の形態で示したように、マーキング膜７は、第１封止樹脂６ａに最も近い側の表面に第２密着層８２を備えることが好ましい。この構成を採用することにより、マーキング膜７を第１封止樹脂６ａに対してより強固に密着させることができる。
　（実施の形態２）
　図３を参照して、本発明に基づく実施の形態２におけるモジュールについて説明する。本実施の形態におけるモジュール１０２の部分断面図を図３に示す。
　モジュール１０２は、第１主面１ａを有する基板１と、第１主面１ａに実装された第１部品３ａと、第１主面１ａおよび第１部品３ａを覆うように配置された第１封止樹脂６ａと、少なくとも第１封止樹脂６ａの上面を覆うマーキング膜７ｒと、マーキング膜７ｒの上側を覆うシールド膜８とを備える。マーキング膜７ｒの上面には局所的に凹んだ第１凹部１２が形成されている。シールド膜８の上面には第１凹部１２に対応した第２凹部１３が表れている。
　マーキング膜７ｒは、レーザ光によって除去加工でき、なおかつ、レーザ光を透過させない材料で形成されている。マーキング膜７ｒは、導電性を有していてもよく、導電性を有していなくてもよい。マーキング膜７ｒは、たとえば樹脂で形成されていてもよい。
　本実施の形態においても、第１封止樹脂６ａを除去加工せずに作製できる構成であるので、実施の形態１と同様の効果を得ることができる。
　（実施の形態３）
　図４を参照して、本発明に基づく実施の形態３におけるモジュールについて説明する。本実施の形態におけるモジュール１０３の断面図を図４に示す。
　モジュール１０３においては、マーキング膜７は、第１封止樹脂６ａの上面のみを覆うのではない。マーキング膜７は、第１封止樹脂６ａの上面、第１封止樹脂６ａの側面、および基板１の側面を覆っている。
　本実施の形態においても、実施の形態１で説明したのと同様の効果を得ることができる。
　（実施の形態４）
　図５を参照して、本発明に基づく実施の形態４におけるモジュールについて説明する。本実施の形態におけるモジュール１０４の断面図を図５に示す。
　モジュール１０４は、第１主面１ａを有する基板１と、第１主面１ａに実装された第１部品３ａと、第１主面１ａおよび第１部品３ａを覆うように配置された第１封止樹脂６ａと、少なくとも第１封止樹脂６ａの上面を覆うマーキング膜７と、マーキング膜７の上側を覆うシールド膜８とを備える。マーキング膜７の上面には局所的に凹んだ第１凹部１２が形成されている。シールド膜８の上面には第１凹部１２に対応した第２凹部１３が表れている。図５におけるＺ２部を拡大したところは、図２に示したものと同様である。
　基板１は第１主面１ａとは反対側に第２主面１ｂを有する。第２主面１ｂには第２部品３ｅが実装されている。第２主面１ｂおよび第２部品３ｅを覆うように第２封止樹脂６ｂが配置されている。シールド膜８は、第２封止樹脂６ｂの側面を覆っている。
　第１主面１ａには、第１部品３ａの他に部品３ｂ，３ｃが実装されている。部品３ｂ，３ｃも第１部品３ａと同様に第１封止樹脂６ａによって封止されている。第２主面１ｂには、第２部品３ｅの他に部品３ｄ，３ｆが実装されている。第２主面１ｂには、柱状導体２９が立設されている。柱状導体２９は第２主面１ｂを貫通している。柱状導体２９は、モジュール１０４をマザー基板などに実装する際に、モジュール１０４の外部電極として用いられるものである。
　本実施の形態においても、実施の形態１と同様の効果を得ることができる。
　（実施の形態５）
　図６～図１０を参照して、本発明に基づく実施の形態５におけるモジュールの製造方法について説明する。本実施の形態におけるモジュールの製造方法のフローチャートを図６に示す。
　本実施の形態におけるモジュールの製造方法は、集合基板を用意する工程Ｓ１と、前記集合基板の第１主面に第１部品を実装する工程Ｓ２と、前記第１主面および前記第１部品を覆うように、第１封止樹脂を配置する工程Ｓ３と、前記第１封止樹脂の上面を覆うように、マーキング膜を形成する工程Ｓ４と、前記マーキング膜の上面にレーザ照射することによって第１凹部を形成する工程Ｓ５と、前記集合基板を分割して複数のモジュール素材を得る工程Ｓ６と、前記複数のモジュール素材の各々に対して、上面および側面を覆うようにシールド膜を形成する工程Ｓ７とを含む。
　各工程について、図面を参照しつつ以下に説明する。
　まず、工程Ｓ１として、図７に示すように、集合基板４００を用意する。集合基板４００は基板１を備える。基板１は第１主面１ａと第２主面１ｂとを有する。工程Ｓ２として、図８に示すように、集合基板４００の第１主面１ａに第１部品３ａを実装する。部品３ｂも第１主面１ａに実装する。工程Ｓ３として、図９に示すように、第１主面１ａおよび第１部品３ａを覆うように、第１封止樹脂６ａを配置する。こうして集合基板４０１が得られる。集合基板４０１においては、第１封止樹脂６ａの上面が露出している。
　次に、工程Ｓ４として、図１０に示すように、第１封止樹脂６ａの上面を覆うようにマーキング膜７を形成する。こうして集合基板４０２が得られる。マーキング膜７の詳細は、実施の形態１で説明したとおりである。
　工程Ｓ５として、レーザ照射することによって図１１に示すように第１凹部１２を形成する。第１凹部１２は、第１封止樹脂６ａの上面に形成された凹みである。こうして集合基板４０３が得られる。
　工程Ｓ６として、図１２に示すように、集合基板４０３を分割して複数のモジュール素材４０４を得る。図１２では、分割線を一点鎖線で示す。複数のモジュール素材４０４への分割は、ダイシングなどの方法によって行なうことができる。
　工程Ｓ７として、図１３に示すように、モジュール素材４０４に対してそれぞれシールド膜８を形成する。こうして、複数のモジュール４０５を得る。シールド膜８は、マーキング膜７の上面、マーキング膜７の側面、第１封止樹脂６ａの側面、および基板１の側面を覆う。シールド膜８を形成する際には、各モジュール素材４０４の第２主面１ｂをマスキングした状態とし、スパッタ、蒸着、めっきなどのいずれかの成膜方法を用いて行なうこととすればよい。
　本実施の形態では、マーキングのための加工の影響が実装部品に及ぶことを防止することができ、マーキングのレイアウトが実装部品の配置によって制約されないモジュールを得ることができる。
　なお、マーキング膜７は、第１層と、前記第１層の上側を覆う第２層とを含み、第１凹部１２を形成する工程Ｓ２では、前記第２層を局所的に除去することによって前記第１層を露出させることが好ましい。この理由は、実施の形態１で説明したとおりである。
　マーキング膜７は、複数層の組合せとは限らない。マーキング膜７は単一層であってもよい。マーキング膜７は、レーザ加工によって凹部を形成することができ、なおかつ、レーザ光を透過させないものであればよい。
　第１凹部１２を形成する工程Ｓ２は、モジュール素材集合基板４０１に対して行なわれる。この構成を採用することにより、加工対象は集合基板状態であるので、複数のモジュールに対応する第１凹部１２を一斉にまたは順に形成することができ、工程Ｓ２を効率良く行なうことができる。
　他の選択肢として、第１凹部１２を形成する工程Ｓ２を、モジュール素材集合基板４０１に対して行なうのではなく、モジュール素材集合基板４０１を分割して複数の個別サイズモジュール素材４０２を得る工程Ｓ３の後で、個別サイズモジュール素材４０２に対して行なってもよい。
　なお、上記実施の形態のうち複数を適宜組み合わせて採用してもよい。
　なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
　１　基板、１ａ　第１主面、１ｂ　第２主面、３ａ　第１部品、３ｂ，３ｃ，３ｄ，３ｆ　部品、３ｅ　第２部品、７，７ｒ　マーキング膜、８　シールド膜、１０　ＧＮＤ電極、１２　第１凹部、１３　第２凹部、１５　外部端子、２５　導電層、２６　防錆層、２９　柱状導体、３１　第１層、３２　第２層、８１　第１密着層、８２　第２密着層、１０１，１０２，１０３，１０４　モジュール、４００，４０１，４０２，４０３　集合基板、４０４　モジュール素材、４０５　モジュール。

Claims (14)

  1. 　第１主面を有する基板と、
    　前記第１主面に実装された第１部品と、
    　前記第１主面および前記第１部品を覆うように配置された第１封止樹脂と、
    　少なくとも前記第１封止樹脂の上面を覆うマーキング膜と、
    　前記マーキング膜の上側を覆うシールド膜とを備え、
    　前記マーキング膜の上面には局所的に凹んだ第１凹部が形成されている、モジュール。
  2. 　前記シールド膜の上面には、前記第１凹部に対応した第２凹部が表れている、請求項１に記載のモジュール。
  3. 　前記シールド膜は、導電層と、前記導電層の上側を覆う保護層とを含む、請求項１または２に記載のモジュール。
  4. 　前記保護層は防錆層である、請求項３に記載のモジュール。
  5. 　前記マーキング膜は、第１層と、前記第１層の上側を覆う第２層とを含み、前記第１凹部は、前記第２層を局所的に除去することによって前記第１層を露出させたものである、請求項１から４のいずれか１項に記載のモジュール。
  6. 　前記マーキング膜は、第１層と、前記第１層の上側を覆う第２層とを含み、前記第１凹部は、前記第２層を局所的に除去することによって前記第１層を露出させたものであり、前記第１層は前記導電層と同じ材料で形成されており、前記第２層は前記保護層と同じ材料で形成されている請求項３に記載のモジュール。
  7. 　前記マーキング膜は、前記第１封止樹脂の上面のみを覆う、請求項１から６のいずれか１項に記載のモジュール。
  8. 　前記シールド膜は、前記マーキング膜の上面、前記マーキング膜の側面、前記第１封止樹脂の側面、および前記基板の側面を覆う、請求項１から７のいずれか１項に記載のモジュール。
  9. 　前記シールド膜は、前記マーキング膜に最も近い側の表面に第１密着層を備える、請求項１から８のいずれか１項に記載のモジュール。
  10. 　前記マーキング膜は、前記第１封止樹脂に最も近い側の表面に第２密着層を備える、請求項１から９のいずれか１項に記載のモジュール。
  11. 　前記基板は前記第１主面とは反対側に第２主面を有し、前記第２主面には第２部品が実装されており、前記第２主面および前記第２部品を覆うように第２封止樹脂が配置されており、前記シールド膜は、前記第２封止樹脂の側面を覆っている、請求項１から１０のいずれか１項に記載のモジュール。
  12. 　モジュールの製造方法であって、
    　集合基板を用意する工程と、
    　前記集合基板の第１主面に第１部品を実装する工程と、
    　前記第１主面および前記第１部品を覆うように、第１封止樹脂を配置する工程と、
    　前記第１封止樹脂の上面を覆うように、マーキング膜を形成する工程と、
    　前記マーキング膜の上面にレーザ照射することによって第１凹部を形成する工程と、
    　前記集合基板を分割して複数のモジュール素材を得る工程と、
    　前記複数のモジュール素材の各々に対して、上面および側面を覆うようにシールド膜を形成する工程とを含む、モジュールの製造方法。
  13. 　前記マーキング膜は、第１層と、前記第１層の上側を覆う第２層とを含み、前記第１凹部を形成する工程では、前記第２層を局所的に除去することによって前記第１層を露出させる、請求項１２に記載のモジュールの製造方法。
  14. 　前記第１凹部を形成する工程は、前記集合基板に対して行なわれる、請求項１２または１３に記載のモジュールの製造方法。
PCT/JP2020/017145 2019-04-26 2020-04-21 モジュールおよびその製造方法 WO2020218273A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/497,132 US20220028799A1 (en) 2019-04-26 2021-10-08 Module and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019086251 2019-04-26
JP2019-086251 2019-04-26

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/497,132 Continuation US20220028799A1 (en) 2019-04-26 2021-10-08 Module and method of manufacturing the same

Publications (1)

Publication Number Publication Date
WO2020218273A1 true WO2020218273A1 (ja) 2020-10-29

Family

ID=72942763

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/017145 WO2020218273A1 (ja) 2019-04-26 2020-04-21 モジュールおよびその製造方法

Country Status (2)

Country Link
US (1) US20220028799A1 (ja)
WO (1) WO2020218273A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233648A (ja) * 2010-04-26 2011-11-17 Murata Mfg Co Ltd マーク付き回路基板
JP2012243895A (ja) * 2011-05-18 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法ならびに携帯電話機
JP2014209544A (ja) * 2013-03-22 2014-11-06 株式会社東芝 半導体装置とその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009119374A1 (ja) * 2008-03-24 2009-10-01 株式会社村田製作所 電子部品モジュールの製造方法
JP2011171436A (ja) * 2010-02-17 2011-09-01 Tdk Corp 電子部品内蔵モジュール及び電子部品内蔵モジュールの製造方法
JP5983426B2 (ja) * 2013-01-22 2016-08-31 株式会社村田製作所 モジュール基板
CN107507823B (zh) * 2016-06-14 2022-12-20 三星电子株式会社 半导体封装和用于制造半导体封装的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233648A (ja) * 2010-04-26 2011-11-17 Murata Mfg Co Ltd マーク付き回路基板
JP2012243895A (ja) * 2011-05-18 2012-12-10 Renesas Electronics Corp 半導体装置およびその製造方法ならびに携帯電話機
JP2014209544A (ja) * 2013-03-22 2014-11-06 株式会社東芝 半導体装置とその製造方法

Also Published As

Publication number Publication date
US20220028799A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
TWI532142B (zh) Manufacturing method of semiconductor device
JP6427817B2 (ja) 印刷回路基板及びその製造方法
KR100836663B1 (ko) 캐비티가 형성된 패키지 온 패키지 및 그 제조 방법
JP5826532B2 (ja) 半導体装置及びその製造方法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US20110018123A1 (en) Semiconductor package and method of manufacturing the same
US20140293547A1 (en) Circuit substrate, semiconductor package and process for fabricating the same
US9247654B2 (en) Carrier substrate and manufacturing method thereof
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US10201099B1 (en) Manufacturing method of circuit substrate including electronic device
KR101164957B1 (ko) 인쇄회로기판 및 그 제조방법
US20150319842A1 (en) Circuit board and method for manufacturing the same
CN103890933A (zh) 用于嵌入式裸片封装的高精度自对准裸片
CN104659000A (zh) 具有球焊盘的基板、半导体封装体以及制造方法
US10134665B2 (en) Semiconductor device
US6097101A (en) Package for semiconductor device having frame-like molded portion and producing method of the same
US8294250B2 (en) Wiring substrate for a semiconductor chip, and semiconducotor package having the wiring substrate
US9491871B2 (en) Carrier substrate
US20240203901A1 (en) Semiconductor device and method of producing the same
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
WO2020218273A1 (ja) モジュールおよびその製造方法
TWI479968B (zh) 線路板製作方法、線路板及晶片封裝結構
WO2020218274A1 (ja) モジュールおよびその製造方法
US7638882B2 (en) Flip-chip package and method of forming thereof
JP4502697B2 (ja) 多層基板の製造方法、多層基板および回路装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20796198

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20796198

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP