CN107507823B - 半导体封装和用于制造半导体封装的方法 - Google Patents

半导体封装和用于制造半导体封装的方法 Download PDF

Info

Publication number
CN107507823B
CN107507823B CN201710443435.7A CN201710443435A CN107507823B CN 107507823 B CN107507823 B CN 107507823B CN 201710443435 A CN201710443435 A CN 201710443435A CN 107507823 B CN107507823 B CN 107507823B
Authority
CN
China
Prior art keywords
shielding layer
layer
metal particles
substrate
particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710443435.7A
Other languages
English (en)
Other versions
CN107507823A (zh
Inventor
闵丙国
赵成日
崔宰熏
金時经
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170073395A external-priority patent/KR102419046B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107507823A publication Critical patent/CN107507823A/zh
Application granted granted Critical
Publication of CN107507823B publication Critical patent/CN107507823B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明概念的实施例提供一种用于制造半导体封装的方法。方法包含提供包括衬底、半导体芯片和模塑层的封装，所述衬底包括在所述衬底的一个表面处暴露的接地图案；以及将包含金属粒子和导电碳材料的溶液涂覆到所述模塑层上以形成屏蔽层。所述屏蔽层包括：所述金属粒子；以及连接到所述金属粒子中的至少一个金属粒子的所述导电碳材料。所述屏蔽层延伸到所述衬底的所述一个表面上且电连接到所述接地图案。

Description

半导体封装和用于制造半导体封装的方法
相关申请案的交叉参考
本申请案要求2016年6月14日在美国专利商标局提交的美国临时申请案第62/349,917号，和2016年9月8日在韩国知识产权局提交的韩国专利申请案第10-2016-0115857号的优先权，所述申请案的公开内容在此以全文引用的方式并入本文中。
背景技术
本揭露的实例实施例涉及半导体封装和用于制造半导体封装的方法，且更特定来说，涉及包含屏蔽层的半导体封装和用于制造所述半导体封装的方法。
包含集成电路芯片的半导体封装可以用于在电子产品中使用集成电路芯片的合适形式呈现。在一般半导体封装中，半导体芯片可以安装在印刷电路板(printed circuitboard,PCB)上且可以通过接线(bonding wires)或凸块电连接到PCB。随着电子行业的发展，已经开发了高性能、高速和小型电子组件。因此，在半导体封装与其它电子组件之间可能会发生电磁干扰现象。
发明内容
实例实施例提供一种半导体封装和一种用于制造半导体封装的方法。
根据实例实施例的方面，一种用于制造半导体封装的方法可以包含：提供包含接地图案的封装；以及形成安置在封装的顶部表面和侧壁上且电连接到接地图案的屏蔽层。屏蔽层可以包含彼此连接的金属粒子，和连接到金属粒子中的至少一个金属粒子的导电碳材料。金属粒子可以包含第一粒子和具有大于第一粒子的高宽比的第二粒子。
根据另一实例实施例的方面，一种用于制造半导体封装的方法可以包含：提供包含衬底、半导体芯片和模塑层的封装；以及将包含金属粒子和导电碳材料的溶液涂覆到模塑层上以形成屏蔽层。衬底可以包含在衬底的一个表面处暴露的接地图案。屏蔽层可以包含金属粒子和连接到金属粒子中的至少一个金属粒子的导电碳材料。屏蔽层可以延伸到衬底的一个表面上且电连接到接地图案。衬底的一个表面可以是衬底的底部表面和侧壁中的一个。
根据另一实例实施例的方面，一种半导体封装可以包含：包含接地结构的衬底，接地结构在衬底的一个表面处暴露；衬底上的半导体芯片；提供在衬底上的模塑层，模塑层覆盖半导体芯片；和提供在模塑层和衬底的一个表面上的屏蔽层。屏蔽层可以接触接地结构。屏蔽层可以包含彼此连接的金属粒子，和连接到金属粒子中的至少一个金属粒子的导电碳材料。
附图说明
通过参考附图来描述某些实例实施例将更加清楚上文和/或其它方面，在附图中：
图1A为说明根据实例实施例的半导体封装的平面图。
图1B为沿着图1A的线I-II截取的横截面图。
图1C为图1B的区域III的放大图。
图1D为说明根据实例实施例的屏蔽层的顶部表面的放大平面图。
图1E为图1B的区域IV的放大图。
图2A、2B和2C为说明用于制造根据实例实施例的半导体封装的方法的横截面图。
图2D为图2C的区域III'的放大图。
图3A为说明根据实例实施例的半导体封装的横截面图。
图3B和3C为说明用于形成根据实例实施例的半导体封装的标记的方法的放大横截面图。
图3D为说明用于形成根据实例实施例的半导体封装的标记的方法的放大横截面图。
图4A为说明根据实例实施例的半导体封装的横截面图。
图4B为图4A的区域III"的放大图。
图5为说明根据实例实施例的半导体封装的横截面图。
图6为说明根据实施例的半导体封装的横截面图。
图7为说明根据实施例的半导体封装的横截面图。
图8为说明根据实施例的半导体封装的横截面图。
图9为说明根据实施例的半导体封装的横截面图。
图10为说明根据实施例的半导体封装的横截面图。
具体实施方式
将在下文中描述根据一些实例实施例的半导体封装和制造半导体封装的方法。
图1A为说明根据实例实施例的半导体封装的平面图。图1B为沿着图1A的线I-II截取的横截面图。
参考图1A和1B，半导体封装1可以包含衬底100、半导体芯片200、模塑层300和屏蔽层400。衬底100可以是印刷电路板(printed circuit board,PCB)、硅衬底、重分布衬底或柔性衬底。衬底100可以包含绝缘层130、接地结构110、111和112、信号结构120、121和122以及端子131和132。接地结构110、111和112可以包括接地图案110、上部接地通孔111和下部接地通孔112。信号结构120、121和122可以包括信号图案120、上部信号通孔121和下部信号通孔122。端子131和132可以安置在绝缘层130的底部表面上。端子131和132可以包含导电材料且可以具有焊球形状。端子131和132可以包含接地端子131和信号端子132。接地端子131可以与信号端子132绝缘。
绝缘层130可以包含多个层。接地图案110可以在绝缘层130中提供。接地图案110可以包含例如金属的导电材料。当从平面图看时，接地图案110可以安置在衬底100的边缘部分中。接地图案110可以暴露在衬底100的侧壁100c处。下部接地通孔112可以在绝缘层130中安置在接地图案110与接地端子131之间。接地图案110可以通过下部接地通孔112电连接到接地端子131。在本说明书中，将理解到当元件被称作“电连接”到另一元件时，其可以直接连接到另一元件或可能存在介入元件。上部接地通孔111可以提供在接地图案110上且可以连接到接地图案110。上部接地通孔111可能不在垂直方向上与下部接地通孔112对准。此处，垂直方向可以是垂直于衬底100的顶部表面的方向。下部接地通孔112、接地图案110和上部接地通孔111的数目不限于图1A和1B中所说明的那些数目。
当从平面图看时，信号图案120可以安置在衬底100的中心部分中。信号图案120可以与衬底100的侧壁100c隔开。信号图案120可以包含例如金属的导电材料。信号图案120可以与接地图案110绝缘。信号图案120可以通过下部信号通孔122电连接到信号端子132。
半导体芯片200可以安装在衬底100的顶部表面上。半导体芯片200可以包含安置在其底部表面上的集成电路层250。中介物210和220可以提供在衬底100与半导体芯片200之间。中介物210和220可以包含导电材料(例如，金属)，且可以具有焊球形状、凸块形状或支柱形状。中介物210和220可以包含接地中介物210和信号中介物220。接地中介物210可以连接到上部接地通孔111。半导体芯片200的集成电路层250可以通过接地中介物210、上部接地通孔111、接地图案110、下部接地通孔112和接地端子131接地。信号中介物220可以连接到上部信号通孔121。当半导体芯片200操作时，产生于集成电路层250的电信号可以通过信号中介物220、上部信号通孔121、信号图案120、下部信号通孔122和信号端子132传输到外部系统。同样地，外部电信号可以通过信号图案120传输到集成电路层250。在某些实施例中，中介物210和220可以包含在衬底100的顶部表面上提供的接线，且可以电连接到衬底100。
模塑层300可以在衬底100上提供且可以覆盖半导体芯片200。模塑层300可以延伸到衬底100与半导体芯片200之间的间隙中。替代地，底胶层可以填充衬底100与半导体芯片200之间的间隙。模塑层300可以包含例如环氧模塑化合物(epoxy molding compound,EMC)的绝缘聚合物材料。在一些实施例中，亲水性官能团可以提供在模塑层300的顶部表面和侧壁上。凹陷350可以提供在模塑层300的顶部表面上。不同于图1B，凹陷350可以提供在模塑层300的侧壁上。
屏蔽层400可以提供在模塑层300的顶部表面、模塑层300的侧壁和衬底100的侧壁100c上。屏蔽层400可以环绕模塑层300。由于屏蔽层400具有导电性，因此屏蔽层400可以阻断电磁干扰(electromagnetic interference,EMI)。电磁干扰(electromagneticinterference,EMI)意指从电子元件辐照或传输的电磁波会干扰另一电子元件的信号接收/传输。根据一些实施例，由于半导体封装1包含屏蔽层400，因此半导体封装1可能不会干扰另一电子装置(例如，传输器或接收器)的操作。屏蔽层400可以吸收从半导体芯片200的集成电路层250、中介物210和220或衬底100产生的电磁波600。接地图案110可以在衬底100的侧壁100c处暴露，且因此屏蔽层400可以电连接到接地图案110。屏蔽层400中所吸收的电磁波600可以通过接地图案110和接地端子131传输到半导体封装1的外部，如图1B中的箭头所说明。信号图案120可能不在衬底100的侧壁100c处暴露，且因此屏蔽层400可能并不电连接到信号图案120。在下文中，将更详细地描述屏蔽层400。
图1C为图1B的区域III的放大图。
参考图1B和1C，屏蔽层400可以包含金属粒子410、导电碳材料420和聚合物430。屏蔽层400可以通过其中包含的金属粒子410和导电碳材料420而具有导电性。在一些实施例中，金属粒子410可以包含银(Ag)。在某些实施例中，金属粒子410可以包含金(Au)、铜(Cu)、镍(Ni)、铁(Fe)、铝(Al)或其任何组合。当金属粒子410彼此隔开时，电子可能在金属粒子410之间缓慢移动，或可能难以在金属粒子410之间移动。根据一些实施例，金属粒子410可以结团聚集在一起(agglomerate together)以便彼此物理连接。因此，电子可以在金属粒子410之间快速移动。结果，可以降低屏蔽层400的电阻。由于屏蔽层400的电阻降低，因此屏蔽层400中所吸收的电磁波可以快速地传输到半导体封装1的外部。为容易且便利地进行解释和说明，在图1B和1C中在金属粒子410之间说明了界面表面。然而，本发明概念的实施例并不限于此。在某些实施例中，不同于图1B和1C，金属粒子410可能彼此连接，且因此可能并不区别或示出金属粒子410之间的界面表面。金属粒子410在屏蔽层400中的含量可以介于40wt％到60wt％的范围内。如果金属粒子410在屏蔽层400中的含量低于40wt％，则屏蔽层400可能不能充分防止半导体封装1的电磁干扰。如果金属粒子410在屏蔽层400中的含量高于60wt％，则屏蔽层400的重量或制造成本可能增加。
导电碳材料420可以物理地连接到金属粒子410并电连接到所述金属粒子。即使金属粒子410彼此隔开，金属粒子410仍可以通过导电碳材料420彼此电连接。由于导电碳材料420的电导率低于金属粒子410的电导率，因此屏蔽层400的电阻可以因导电碳材料420而进一步降低。导电碳材料420可以共价键结到金属粒子410。导电碳材料420与金属粒子410之间的电阻可以因共价键进一步降低。结果，屏蔽层400的电阻可以进一步降低。导电碳材料420在屏蔽层400中的含量可以是0.5wt％或更多，且更特定来说，在屏蔽层400中的含量可以介于0.5wt％到3wt％的范围内。如果导电碳材料420在屏蔽层400中的含量低于0.5wt％，则屏蔽层400的电阻可能增加。如果导电碳材料420在屏蔽层400中的含量高于3wt％，则金属粒子410在屏蔽层400中的含量可能减少。
彼此共价键结的导电碳材料420与金属粒子410之间的相互作用的强度可能大于彼此接触但并无共价键的导电碳材料420与金属粒子410之间的相互作用的强度。在导电碳材料420与金属粒子410之间的相互作用的强度(例如，键结强度)增加时，导电碳材料420与外部材料之间的亲和力和金属粒子410与外部材料之间的亲和力可能降低。举例来说，外部材料可以是亲水性材料，且屏蔽层400可以具有疏水性性质。屏蔽层400可以具有80度到110度的接触角。特定来说，屏蔽层400可以具有90度到110度的接触角。因此，屏蔽层400可能不被外部材料污染。
导电碳材料420可能具有高导热性。导电碳材料420的导热性可能高于模塑层300和金属粒子410的导热性。举例来说，导电碳材料420可能具有约3000W/mK的导热性。金属粒子410可能具有约350W/mK到约500W/mK的导热性。模塑层300可能具有约0.88W/mK的导热性。由于屏蔽层400包含导电碳材料420，因此当半导体封装1操作时，半导体芯片200所产生的热量可以快速释放到半导体封装1的外部。如果导电碳材料420在屏蔽层400中的含量低于0.5wt％，则半导体芯片200的热量可能更缓慢地释放到半导体封装1的外部。在此状况下，半导体芯片200的操作可靠性可能退化。在一些实施例中，导电碳材料420可以包含碳纳米管(例如，多层碳纳米管)。在某些实施例中，导电碳材料420可以包含石墨、碳黑或碳纤维。
聚合物430可以包含亲水性聚合物。举例来说，聚合物430可以包含环氧基聚合物或聚氨基甲酸酯中的至少一种。然而，实施例并不限于此。在某些实施例中，聚合物430可以包含其它各种亲水性聚合物中的至少一种。聚合物430可以在导电碳材料420与金属粒子410之间的间隙中提供。聚合物430可以充当粘结剂(binder)。举例来说，金属粒子410和导电碳材料420可以由聚合物430粘附到模塑层300。亲水性官能团可以提供在模塑层300上，且因此聚合物430与模塑层300之间的键结强度可以得到进一步的增加。因此，屏蔽层400可以更坚固地粘附到模塑层300。
如图1B中所说明，标记450可以提供在半导体封装1上。标记450可以是屏蔽层400的一部分，其提供在模塑层300的凹陷350上。在下文中，将更详细地描述半导体封装1的标记450。
图1D为说明根据实例实施例的屏蔽层的顶部表面的放大平面图。图1E为图1B的区域IV的放大横截面图，且对应于沿着图1D的线V-VI截取的横截面图。在下文中，为容易且便利地解释，将省略或简单提到对如上文所提到的相同技术特征的描述。
参考图1B、1D和1E，凹陷350可以在模塑层300的顶部表面300a上提供。凹陷350可以具有倾斜侧壁350a。倾斜侧壁350a可以相对于模塑层300的顶部表面300a倾斜。术语“倾斜”可以取决于元件的两端之间的平均坡度而确定。在图1D和1E中，模塑层300的顶部表面300a被界定为模塑层300的(凹陷350非形成于其中的)部分的顶部表面。凹陷350可以具有V形横截面。举例来说，凹陷350的倾斜侧壁350a可以彼此相接。替代地，在某些实施例中，凹陷350可以具有U形横截面。凹陷350的深度D1可以是20μm或更多。特定来说，凹陷350的深度D1可以是25μm或更多。在本说明书中，凹陷350的深度D1可以意指从模塑层300的顶部表面300a到凹陷350的底端的垂直深度。凹陷350的深度D1可以小于模塑层300的顶部表面300a与半导体芯片200之间的距离，且因此半导体芯片200可能并未暴露。
屏蔽层400可以提供在模塑层300上且可以延伸到凹陷350中。屏蔽层400可以共形地覆盖凹陷350的倾斜侧壁350a和模塑层300的顶部表面300a，从而使得屏蔽层400的顶部表面在屏蔽层400覆盖凹陷350处凹陷。屏蔽层400可以包含第一部分401和第二部分402。第一部分401可以提供在模塑层300的在凹陷350外部的顶部表面300a上。第二部分402可以提供在凹陷350上。第二部分402可以从第一部分401延伸。第二部分402的材料可以相同于第一部分401的材料。屏蔽层400的第一部分401的构成比可以大体上相同于屏蔽层400的第二部分402的构成比。术语“大体上相等”可以包含在过程期间可能发生的容限。屏蔽层400的第一部分401和第二部分402可以分别具有第一顶部表面401a和第二顶部表面402a。屏蔽层400的第二部分402可以具有对应于凹陷350的横截面的横截面。在一些实施例中，屏蔽层400的第二部分402可以具有V形横截面。替代地，在某些实施例中，屏蔽层400的第二部分402可以具有U形横截面。
屏蔽层400的第二顶部表面402a可以相对于屏蔽层400的第一顶部表面401a倾斜。屏蔽层400的第二顶部表面402a与第一顶部表面401a之间的角度θ1可以介于约130度到约160度的范围内。
由于屏蔽层400的第二顶部表面402a相对于屏蔽层400的第一顶部表面401a倾斜，因此当光在相同方向上入射于第一顶部表面401a和第二顶部表面402a上时，从屏蔽层400的第二部分402反射的光的反射角度可能不同于从屏蔽层400的第一部分401反射的光的反射角度。结果，从屏蔽层400的第二部分402反射的光的强度可能不同于从屏蔽层400的第一部分401反射的光的强度。举例来说，从屏蔽层400的第一部分401反射的光的强度可能弱于从屏蔽层400的第二部分402反射的光的强度。此处，光的强度可以意指单位时间期间每单位面积所接收光的量，且可以是垂直于光行进方向所测量的值。在第一部分401的反射光与第二部分402的反射光之间的强度差异增加时，屏蔽层400的第一部分401与第二部分402之间的亮度(brightness)差异可能增加。当凹陷350的深度D1为20μm或更多(特定来说，25μm或更多)且第一顶部表面401a与第二顶部表面402a之间的角度θ1介于130度到160度的范围时，从第一部分401反射的光的强度可能完全不同于从第二部分402反射的光的强度。因此，屏蔽层400的第二部分402的亮度可以清晰地区别于屏蔽层400的第一部分401的亮度。换句话说，屏蔽层400的第二部分402可以通过第一部分401与第二部分402之间的亮度差异而具有可视性。举例来说，屏蔽层400的第一部分401可能具有炉灰色，而屏蔽层400的第二部分402可能具有黑色。因此，屏蔽层400的第二部分402可以充当标记450，且标记450可以具有可视性。在本说明书中，可视性可以意指颜色的可视性，且颜色可以包含色相(hue)或亮度。标记450的平面形状可能并不限于图1D中所说明的形状而是可以不同地修改。不同于图1B，凹陷350和标记450可以提供在模塑层300的侧壁上。
图2A到2C为说明用于制造根据实例实施例的半导体封装的方法的横截面图。图2D为图2C的区域III'的放大图。在下文中，为容易且便利地解释，将省略或简单提到对如上文所提到的相同技术特征的描述。
参考图2A，半导体芯片200可以安装在封装衬底101上。封装衬底101可以是晶片级衬底。可以提供多个半导体芯片200在封装衬底101上。模塑图案301可以形成在封装衬底101上以覆盖半导体芯片200。激光可以照射到模塑图案301上以形成凹陷350。激光可以是红外线激光。凹陷350的深度可以是20μm或更多。多个凹陷350可以形成在模塑图案301中。端子131和132可以形成在封装衬底101的底部表面上。此后，可以沿着图2A中所说明的交替长虚线和短虚线锯割模塑图案301和封装衬底101，借此形成多个单位封装10。封装衬底101可以通过锯割过程划分成衬底100，且模塑图案301可以通过锯割过程划分成模塑层300。单位封装10可以包含衬底100、半导体芯片200和模塑层300。在下文中，将详细地描述在单位封装10中的每一个上执行的过程。
参考图2B，模塑层300的顶部表面和侧壁可以用等离子处理。可以使用氧气等离子和/或氩气等离子来执行等离子处理过程。因此，亲水性官能团可以形成在模塑层300的顶部表面和侧壁上。举例来说，亲水性官能团可以包含羟基(-OH)。等离子处理过程可以进一步执行在衬底100的侧壁100c上。在一些实施例中，模塑层300的顶部表面和侧壁的表面粗糙度可以经由等离子处理过程增加。
参考图2C和2D，涂布溶液可以被涂覆到模塑层300的顶部表面、模塑层300的侧壁和衬底100的侧壁100c以形成初步屏蔽层400P。初步屏蔽层400P可以与衬底100的接地图案110物理接触。初步屏蔽层400P可以延伸到凹陷350上。涂布溶液可以包含金属粒子410、导电碳材料420、聚合物430和溶剂。金属粒子410、导电碳材料420和聚合物430的种类可以相同于参考图1A和1B的相关描述。金属粒子410可以具有约50nm的平均直径。聚合物430可以是亲水性聚合物。导电碳材料420可以具有亲水性性质。溶剂可以包含丙二醇甲醚乙酸酯(PGMEA)、水和乙醇中的至少一种。溶剂可以具有亲水性性质。因此，导电碳材料420可以均匀地分散在溶剂中。涂布溶液可以由喷涂法涂覆到模塑层300上。
初步屏蔽层400P可以包含相同于涂布溶液的材料。如图2D中所说明，导电碳材料420可能并不键结到金属粒子410。金属粒子410可能并不彼此物理接触。由于涂布溶液具有亲水性质，因此初步屏蔽层400P可以具有亲水性质。初步屏蔽层400P可以与由图2B的等离子处理过程形成在模塑层300上的亲水性官能团相互作用。因此，初步屏蔽层400P可以良好地粘附到模塑层300。
初步屏蔽层400P(例如，初步屏蔽层400P的聚合物)可以经硬化。初步屏蔽层400P可以在90摄氏度到190摄氏度的条件下经硬化。溶剂可以在硬化初步屏蔽层400P的过程中挥发。
参考图1B和1C，初步屏蔽层400P可以经热处理以形成屏蔽层400。初步屏蔽层400P的热处理过程可以在约150摄氏度或更多(例如，150摄氏度到300摄氏度的温度)下执行。在一些实施例中，初步屏蔽层400P的热处理过程可以由使用红外线加热器的红外线回焊过程执行。在某些实施例中，可以使用等离子或高温氮气来热处理初步屏蔽层400P。在某些实施例中，可以在真空下使用卤素光灯来热处理初步屏蔽层400P。
金属粒子410可以由热处理过程结团聚集在一起以便彼此物理连接。导电碳材料420可以键结(例如，共价键结)到金属粒子410。因此，屏蔽层400的电阻可能降低。如果初步屏蔽层400P是在低于150摄氏度的温度下经热处理，则金属粒子410可能并不彼此充分连接或导电碳材料420可能并不键结到金属粒子410。如果初步屏蔽层400P是在高于300摄氏度的温度下经热处理，则模塑层300可能受损。
由于导电碳材料420共价键结到屏蔽层400中的金属粒子410，因此相比于图2D的初步屏蔽层400P，屏蔽层400可能具有疏水性性质。水相对于屏蔽层400的接触角可能大于水相对于初步屏蔽层400P的接触角。举例来说，水相对于屏蔽层400的接触角可能大于90度，水相对于初步屏蔽层400P的接触角可能小于90度。
如参考图1D和1E所描述，屏蔽层400的第一顶部表面401a与第二顶部表面402a之间的角度θ1可以介于约130度到约160度的范围内。因此，具有可视性的标记450可以形成在半导体封装1上而无需额外涂漆过程。
图3A为用以说明根据实例实施例的半导体封装的对应于图1A的线I-II的横截面图。图3B和3C为用以说明用于形成根据实例实施例的半导体封装的标记的方法的对应于图3A的区域IV'的放大横截面图。在下文中，为容易且便利地解释，将省略或简单提到对如上文所提到的相同技术特征的描述。
参考图3A和3B，半导体封装2可以包含衬底100、半导体芯片200、模塑层300和屏蔽层400。衬底100、半导体芯片200和模塑层300可以由如参考图2A所描述的相同方法形成。然而，不同于图2A，凹陷350可能并不形成在模塑层300上。屏蔽层400可以形成在模塑层300上。屏蔽层400可以由如参考图2B到2D所描述的相同方法形成。此处，涂布溶液可以进一步包含氧化钛，且因此屏蔽层400可以包含金属粒子410、导电碳材料420、聚合物430和氧化钛(TiO2)。屏蔽层400可以包含第一部分401和第二部分402。屏蔽层400的第一部分401的第一顶部表面401a可以大体上平行于屏蔽层400的第二部分402的第二顶部表面402a。
参考图3A和3C，光可以照射到屏蔽层400的第二部分402上。屏蔽层400的第一部分401可能并不暴露于光。举例来说，光可能具有绿色区域的波长，例如495nm到570nm的波长。可以使用激光器设备来照射光。激光器设备可以具有(但不限于)4W到6W的输出功率。氧化钛可以充当光催化剂。当照射光时，氧化钛可以与聚合物430反应以形成凹陷于第二部分402中的经改质聚合物431。经改质聚合物431可以形成在屏蔽层400的第二部分402的上部部分中。因此，从屏蔽层400的第二部分402反射的光的波长可能不同于从屏蔽层400的第一部分401反射的光的波长，且因此第二部分402的色相可能不同于第一部分401的色相。此时，第二部分402的色相可能以某种方式不同于第一部分401的色相，使得第二部分402的色相能完全区别于第一部分401的色相。举例来说，屏蔽层400的第一部分401可能具有炉灰色，而屏蔽层400的第二部分402可能具有棕色。结果，屏蔽层400的第二部分402可以充当标记450，且标记450可以具有可视性。
当照射光时，屏蔽层400的第二部分402可以是凹陷的。因此，屏蔽层400的第二部分402的第二顶部表面402a可能相对于屏蔽层400的第一部分401的第一顶部表面401a倾斜。然而，屏蔽层400的第一顶部表面401a与第二顶部表面402a之间的角度θ2可能并不限于参考图1D和1E所描述的角度θ1的范围。屏蔽层400的第一顶部表面401a与第二顶部表面402a之间的角度θ2可能大于0度。因此，屏蔽层400的第二部分402的亮度可能不同于屏蔽层400的第一部分401的亮度。
图3D为用以说明用于形成根据实例实施例的半导体封装的标记的方法的对应于图3A的区域IV'的放大横截面图。在下文中，为容易且便利地解释，将省略或简单提到对如上文所提到的相同技术特征的描述。
参考图3A和3D，光可以照射到屏蔽层400的第二部分402上。举例来说，可以由如参考图3B所描述的大体上相同方法来执行光的照射。举例来说，光可能具有绿色区域的波长，例如495nm到570nm的波长。因此，经改质聚合物431可以形成在第二部分402的上部部分中，如参考图3B所描述。当过度照射光时，可以从屏蔽层400的第二部分402移除聚合物430或经改质聚合物431，以在屏蔽层400的第二顶部表面402a处暴露金属粒子410。在此状况下，屏蔽层400的第二部分402可能示出金属粒子410的颜色(例如，银色)。
屏蔽层400的第一部分401可能并不暴露于光。金属粒子410可能并不在屏蔽层400的第一顶部表面401a处暴露，或第一顶部表面401a处暴露的金属粒子410的密度可能小于第二顶部表面402a处暴露的金属粒子410的密度。因此，第二部分402的颜色可能不同于第一部分401的颜色。屏蔽层400的第一部分401可能具有炉灰色。结果，屏蔽层400的第二部分402可以充当标记450，且标记450可以具有可视性。
图4A为用以说明根据本发明概念的一些实施例的半导体封装的对应于图1A的线I-II的横截面图。图4B为图4A的区域III"的放大图。在下文中，为容易且便利地解释，将省略或简单提到如上文所提到的相同组件的描述。
参考图4A和4B，半导体封装3可以包含衬底100、半导体芯片200、模塑层300和屏蔽层400'。衬底100、半导体芯片200和模塑层300可以大体上相同于如参考图1A和1B所描述。
屏蔽层400'可以包含金属粒子410'、导电碳材料420和聚合物430。金属粒子410'、导电碳材料420和聚合物430可以包含分别相同于图1A到1C或3A的实施例中所描述的金属粒子410、导电碳材料420和聚合物430的材料。金属粒子410'可以包含第一粒子411和第二粒子412。第一粒子411可以具有(但不限于)球形或椭圆形形状。第一粒子411可以彼此连接。在一些实施例中，第一粒子411中的至少两者可以彼此接触。在某些实施例中，第一粒子411中的至少两者可以聚集(aggregated)。第一粒子411在屏蔽层400'中的含量可以介于2wt％到20wt％的范围内。如果第一粒子411在屏蔽层400'中的含量小于2wt％或大于20wt％，则屏蔽层400'的电阻可能增加。
第二粒子412的高宽比可以大于第一粒子411的高宽比。举例来说，第二粒子412的高宽比可能介于为第一粒子411的高宽比的约5倍到约20倍的范围内。此处，粒子的高宽比可以意指粒子的最大直径与粒子的最小直径的比率。第二粒子412由于其大的高宽比可能具有高的电导率。如果第二粒子412的高宽比小于第一粒子411的高宽比的5倍，则屏蔽层400'可能具有低的电导率。如果第二粒子412的高宽比大于第一粒子411的高宽比的20倍，则屏蔽层400'的尺寸可能过度增加。第二粒子412可以具有(但不限于)平板或薄片形状。第二粒子412中的一些可以彼此直接连接。第一粒子411可以提供在第二粒子412之间。第二粒子412可以连接到第一粒子411。其中一个第二粒子412可以通过第一粒子411连接到另一个第二粒子412。换句话说，即使第二粒子412彼此隔开，第二粒子412仍可以通过第一粒子411彼此电连接。第二粒子412可以包含相同于第一粒子411的金属或不同金属。第二粒子412在屏蔽层400'中的含量可以介于70wt％到90wt％的范围内。如果第二粒子412在屏蔽层400'中的含量小于70wt％，则屏蔽层400'的电阻可能增加。如果第二粒子412在屏蔽层400'中的含量大于90wt％，则屏蔽层400'与模塑层300之间的键结强度可能降低。
在一些实施例中，第二粒子412可以堆叠在模塑层300上。在第二粒子412提供在模塑层300的顶部表面上的情况下，第二粒子412的长轴可以大体上平行于模塑层300的顶部表面。在第二粒子412提供在模塑层300的侧壁上的情况下，第二粒子412的长轴可以大体上平行于模塑层300的侧壁。然而，第二粒子412的长轴的布置不限于此。
导电碳材料420可以物理地连接到并电连接到金属粒子410'中的至少一个金属粒子。导电碳材料420在屏蔽层400'中的含量可以介于0.05wt％到5wt％的范围内。如果导电碳材料420在屏蔽层400'中的含量小于0.05wt％，则导电碳材料420可能不能将第二粒子412彼此充分电连接。如果导电碳材料420在屏蔽层400'中的含量大于5wt％，则第二粒子412的含量可能减少且屏蔽层400'的电阻可能增加。
聚合物430可以大体上相同于参考图1A和1B所描述的聚合物430。举例来说，聚合物430可以提供在第一粒子411、第二粒子412与导电碳材料420之间的间隙中。第一粒子411、第二粒子412和导电碳材料420可以由聚合物430键结到模塑层300。聚合物430在屏蔽层400'中的含量可以介于7wt％到12wt％的范围内。如果聚合物430在屏蔽层400'中的含量小于7wt％，则屏蔽层400'与模塑层300之间的键结强度可能降低。如果聚合物430在屏蔽层400'中的含量大于12wt％，则屏蔽层400'的电阻可能增加。
标记450可以提供在半导体封装3上。标记450可以相同于图1B、1D和1E的标记450。替代地，标记450可以相同于图3A的标记450，且可以由如图3B到3D的实施例中所描述的相同方法形成。
半导体封装3可以由如参考图2A到2D所描述的相同方法制造。然而，涂布溶液可以包含金属粒子410'、导电碳材料420、聚合物430和溶剂。在图1B和2C的热处理过程期间，导电碳材料420可以化学键结(例如，共价键结)到第一粒子411和第二粒子412中的其中一种。在某些实施例中，导电碳材料420可能并不化学键结到金属粒子410'，但可以接触金属粒子410'。
图5为说明根据实例实施例的半导体封装的横截面图。在下文中，为容易且便利地解释，将省略或简单提到如上文所提到的相同组件的描述。
参看图5，半导体封装4可以包含衬底100、半导体芯片200、模塑层300、第一屏蔽层400A和第二屏蔽层400B。衬底100、半导体芯片200和模塑层300可以大体上相同于如参考图1A和1B所描述。第一屏蔽层400A可以大体上相同于参考图1A和1B所描述的屏蔽层400。第一屏蔽层400A可以由形成图2B到2D的屏蔽层400的方法的大体上相同方法形成。举例来说，第一屏蔽层400A可以包含第一金属粒子410A、第一导电碳材料420A和第一聚合物430A。第一金属粒子410A可以由热处理过程彼此物理连接。第一导电碳材料420A可以键结到第一金属粒子410A。第一屏蔽层400A可以电连接到衬底100的接地图案110。
第二屏蔽层400B可以形成在第一屏蔽层400A上。第二屏蔽层400B可以在完成第一屏蔽层400A的热处理过程之后，由形成图2B到2D的屏蔽层400的方法的大体上相同方法形成。举例来说，可以将涂布溶液涂覆到第一屏蔽层400A上以形成第二初步屏蔽层，且第二初步屏蔽层可以经热处理以形成第二屏蔽层400B。第二屏蔽层400B可以包含第二金属粒子410B、第二导电碳材料420B和第二聚合物430B。第二金属粒子410B可以由热处理过程彼此物理连接。第二导电碳材料420B可以键结到第二金属粒子410B。第二屏蔽层400B可以电连接到第一屏蔽层400A。举例来说，第二金属粒子410B可以连接到第一金属粒子410A或第一导电碳材料420A，或第二导电碳材料420B可以连接到第一金属粒子410A或第一导电碳材料420A。半导体封装4可以包含多个屏蔽层400A和400B，且因此可以更加充分地阻断半导体封装4的电磁干扰。第三屏蔽层可以提供在第二屏蔽层400B上。屏蔽层400A和400B的数目可以不同地修改。屏蔽层400A和400B的总厚度可以通过调整屏蔽层400A和400B的数目来调整。
图6为说明根据实例实施例的半导体封装的横截面图。在下文中，为容易且便利地解释，将省略或简单提到如上文所提到的相同组件的描述。
参看图6，半导体封装5可以包含衬半导体芯片200、模塑层300、第一屏蔽层400A’和第二屏蔽层400B’。第一屏蔽层400A’可以包含金属粒子410A’、导电碳材料420A和聚合物430A。金属粒子410A’包括第一粒子411A和第二粒子412A。第二屏蔽层400B’可以包含金属粒子410B’、导电碳材料420B和聚合物430B。金属粒子410B’包括第一粒子411B和第二粒子412B。金属粒子410A’和410B’、导电碳材料420A和420B以及聚合物430A和430B可以分别大体上相同于如参考图4A和4B所描述的金属粒子410'、导电碳材料420和聚合物430。
图7为说明根据实例实施例的半导体封装的横截面图。在下文中，为容易且便利地解释，将省略或简单提到如上文所提到的相同组件的描述。
参看图7，半导体封装6可以包含衬底100、半导体芯片200、模塑层300和屏蔽层400。衬底100可具有彼此相对的顶部表面100a与底部表面100b。半导体芯片200和模塑层300可以大体上相同于如参考图1A和1B所描述。接地结构110、111和112可以包括接地图案110、上部接地通孔111和下部接地通孔112A与112B。可以提供多个下部接地通孔112A和112B。下部接地通孔112A和112B可以包含第一下部接地通孔112A和第二下部接地通孔112B。第一下部接地通孔112A和第二下部接地通孔112B可以电连接到接地图案110。接地端子131可以提供在第二下部接地通孔112B的底部表面上。接地图案110可以与衬底100的侧壁100c隔开。替代地，在某些实施例中，接地图案110可以延伸到衬底100的侧壁100c，以便电连接到屏蔽层400。信号图案120可以与接地图案110和屏蔽层400电隔离。
屏蔽层400可以进一步延伸到衬底100的底部表面100b上且可以连接到第一下部接地通孔112A。屏蔽层400可以通过第一下部接地通孔112A、接地图案110、第二下部接地通孔112B和接地端子131接地。屏蔽层400可具有暴露端子131和132的孔115。屏蔽层400可以与端子131和132隔开。
图8为说明根据实例实施例的半导体封装的横截面图。在下文中，为容易且便利地解释，将省略或简单提到如上文所提到的相同组件的描述。
参看图8，半导体封装7可以包含衬底100、半导体芯片200、模塑层300和屏蔽层400’。半导体芯片200和模塑层300可以大体上相同于如参考图1A和1B所描述。衬底100可以大体上相同于如参考图7所描述。
屏蔽层400’可以包含导电碳材料420、聚合物430以及包括第一粒子411和第二粒子412的金属粒子410’，其如图4A与4B中所描述。屏蔽层400’可以提供在模塑层300上。屏蔽层400’可以延伸到衬底100的底部表面100b上以连接到第一下部接地通孔112A。屏蔽层400’可以通过第一下部接地通孔112A、接地图案110、第二下部接地通孔112B和接地端子131接地。屏蔽层400’可具有暴露端子131和132的孔115。屏蔽层400’可以与端子131和132隔开。
图9为说明根据实例实施例的半导体封装的横截面图。在下文中，为容易且便利地解释，将省略或简单提到如上文所提到的相同组件的描述。
参看图9，半导体封装8可以包含衬底100、半导体芯片200、模塑层300和屏蔽层400。半导体芯片200可以大体上相同于如参考图1A和1B所描述。
接地结构110、111A、111B和112可以包括接地图案110、上部接地通孔111A和111B和下部接地通孔112。上部接地通孔111A和111B可以包括第一上部接地通孔111A和第二上部接地通孔111B。第一上部接地通孔111A可以大体上相同于如参考图1A和1B所描述上部接地通孔111。例如，第一上部接地通孔111A可以连接到接地中介物210。当从平面图看时，第二上部接地通孔111B可以安置在衬底100的边缘部分中。当从平面图看时，第二上部接地通孔111B可以与模塑层300隔开。接地图案110可以包括多个接地图案，且第一与第二上部接地通孔111A和111B可以连接到彼此不同的接地图案110。与图9不同，一个接地图案110可以连接到第一上部接地通孔111A和第二上部接地通孔111B。
模塑层300可以安置于衬底100的顶部表面100a。模塑层300的宽度可以小于衬底100的宽度。也就是，模塑层300可能暴露部分(例如边缘部分)的衬底100。模塑层300可能暴露至少部分(例如第二上部接地通孔111B)的接地结构110、111A、111B和112。
屏蔽层400可以安置在模塑层300上。屏蔽层400可以延伸到模塑层300所露出的衬底100的顶部表面100a上，且可以连接到第二上部接地通孔111B。屏蔽层400可以通过第二上部接地通孔111B、接地图案110、下部接地通孔112和接地端子131接地。某些实施例中，屏蔽层400可以进一步延伸到衬底100的侧壁100c上。但是发明概念不限于此。
图10为说明根据实例实施例的半导体封装的横截面图。在下文中，为容易且便利地解释，将省略或简单提到如上文所提到的相同组件的描述。
参看图10，半导体封装9可以包含衬底100、半导体芯片200、模塑层300和屏蔽层400’。半导体芯片200可以大体上相同于如参考图1A和1B所描述。衬底100、接地结构110、111A、111B和112以及模塑层300可以大体上相同于如参考图9所描述。
屏蔽层400’可以包含导电碳材料420、聚合物430以及包括第一粒子411和第二粒子412的金属粒子410’，其如图4A与4B中所描述。屏蔽层400’可以延伸到模塑层300所露出的衬底100的顶部表面100a上，且可以连接到第二上部接地通孔111B。屏蔽层400’可以通过第二上部接地通孔111B、接地图案110、下部接地通孔112和接地端子131接地。某些实施例中，屏蔽层400’可以进一步延伸到衬底100的侧壁100c上。但是发明概念不限于此。
根据一些实例实施例，屏蔽层可以防止半导体封装的电磁干扰(electromagneticinterference,EMI)。金属粒子可以彼此物理连接。导电碳材料可以物理地连接到金属粒子并电连接到所述金属粒子。因此，屏蔽层的电阻可能降低。由于屏蔽层的电阻得到减少，因此有可能改进屏蔽层的EMI屏蔽特性。
根据一些实例实施例，具有可视性的标记可以形成在半导体封装上。
虽然已经描述了实例实施例，但所属领域的技术人员将清楚可以在不脱离本发明概念的精神和范围的情况下做出各种改变和修改。因此，应理解，上文实施例并非限制性的，而是说明性的。因此，本发明概念的范围由以下权利要求书和其等效物的最宽可容许解释确定，且将不限于前文描述。

Claims (22)

1.一种用于制造半导体封装的方法，所述方法包括：
提供包括接地图案的封装；以及
形成屏蔽层，所述屏蔽层安置在所述封装的顶部表面和侧壁上且电连接到所述接地图案，
其中所述屏蔽层包括：
金属粒子，其彼此连接，所述金属粒子包含：具有第一高宽比的第一粒子；和具有第二高宽比的第二粒子；以及
导电碳材料，其连接到所述金属粒子中的至少一个金属粒子，
其中所述第一粒子的所述第一高宽比是每个第一粒子的最大直径与每个第一粒子的最小直径的比率，
所述第二粒子的所述第二高宽比是每个第二粒子的最大直径与每个第二粒子的最小直径的比率，及
所述第二粒子的所述第二高宽比介于为所述第一粒子的所述第一高宽比的5倍到20倍的范围。
2.根据权利要求1所述用于制造半导体封装的方法，其特征在于，还包括：
在所述屏蔽层的所述形成之前，在所述封装的所述顶部表面上形成凹陷，
其中所述屏蔽层的第一部分提供在所述封装的在所述凹陷外部的所述顶部表面上，
其中所述屏蔽层的第二部分提供在所述凹陷上，以及
其中所述第一部分具有第一顶部表面，且所述第二部分具有在相对于所述第一顶部表面倾斜的方向上延伸的第二顶部表面。
3.根据权利要求2所述用于制造半导体封装的方法，其特征在于，从所述屏蔽层的所述第二部分反射的光的强度不同于从所述屏蔽层的所述第一部分反射的光的强度，
其中所述凹陷的深度至少为20μm，以及
其中所述第一顶部表面与所述第二顶部表面之间的角度介于130度到160度的范围。
4.根据权利要求3所述用于制造半导体封装的方法，其特征在于，所述屏蔽层的所述第一部分和所述屏蔽层的所述第二部分中的每一部分包括所述金属粒子和所述导电碳材料，以及
其中所述第一部分的构成比与所述第二部分的构成比相同。
5.根据权利要求1所述用于制造半导体封装的方法，其特征在于，所述屏蔽层包括第一部分和第二部分，
其中所述方法进一步包括将光照射到所述屏蔽层的所述第二部分上，而不将所述屏蔽层的所述第一部分暴露于所述光，
其中所述光具有495nm到570nm的波长，
其中所述屏蔽层更包括氧化钛，
其中所述屏蔽层的所述第一部分反射具有第一波长的光，以及
其中所述屏蔽层的所述第二部分反射具有不同于所述第一波长的第二波长的光。
6.根据权利要求1所述用于制造半导体封装的方法，其特征在于，所述屏蔽层更包括亲水性聚合物，以及
其中所述屏蔽层具有疏水性性质。
7.根据权利要求1所述用于制造半导体封装的方法，其特征在于，所述导电碳材料共价键结到所述金属粒子。
8.一种用于制造半导体封装的方法，所述方法包括：
提供包括衬底、半导体芯片和模塑层的封装，所述衬底包括在所述衬底的一个表面处暴露的接地图案；以及
将包含金属粒子和导电碳材料的溶液涂覆到所述模塑层上以形成屏蔽层，
其中所述屏蔽层包括：所述金属粒子；以及连接到所述金属粒子中的至少一个金属粒子的所述导电碳材料，以及
其中所述屏蔽层延伸到所述衬底的所述一个表面上且电连接到所述接地图案，
其中所述金属粒子包含：
第一金属粒子，具有第一高宽比；以及
第二金属粒子，具有第二高宽比且与所述第一金属粒子接触，
其中所述第一金属粒子的所述第一高宽比是每个第一金属粒子的最大直径与每个第一金属粒子的最小直径的比率，
所述第二金属粒子的所述第二高宽比是每个第二金属粒子的最大直径与每个第二金属粒子的最小直径的比率，及
所述第二金属粒子的所述第二高宽比介于为所述第一金属粒子的所述第一高宽比的5倍到20倍的范围。
9.根据权利要求8所述用于制造半导体封装的方法，其特征在于，还包括在所述溶液的所述涂覆之前，在所述模塑层的表面上形成凹陷，以及
其中从提供在所述凹陷上的所述屏蔽层反射的光的强度弱于从提供在所述凹陷外部的所述屏蔽层反射的光的强度。
10.根据权利要求8所述用于制造半导体封装的方法，其特征在于，还包括：
在150摄氏度到300摄氏度的温度下热处理所述屏蔽层。
11.根据权利要求8所述用于制造半导体封装的方法，其特征在于，还包括在所述模塑层上形成亲水性官能团，
其中所述溶液具有亲水性性质。
12.根据权利要求11所述用于制造半导体封装的方法，其特征在于，所述亲水性官能团的所述形成包括在所述模塑层上执行等离子处理过程，
其中所述屏蔽层更包括亲水性聚合物，以及
其中所述亲水性聚合物提供在所述模塑层与所述导电碳材料之间的间隙中和在所述模塑层与所述金属粒子之间的间隙中。
13.根据权利要求8所述用于制造半导体封装的方法，其特征在于，所述衬底更包括与所述屏蔽层电绝缘的信号图案，以及
其中所述信号图案并不在所述衬底的所述一个表面处暴露。
14.根据权利要求8所述用于制造半导体封装的方法，其特征在于，还包括：
热处理所述屏蔽层以将所述导电碳材料键结到所述金属粒子，
其中所述金属粒子中的至少一些在所述屏蔽层的所述热处理期间彼此直接连接。
15.一种半导体封装，包括：
衬底，其包括接地结构，所述接地结构在所述衬底的一个表面处暴露；
半导体芯片，在所述衬底上；
模塑层，提供在所述衬底上，所述模塑层覆盖所述半导体芯片；以及
屏蔽层，提供在所述模塑层和所述衬底的所述一个表面上，所述屏蔽层与所述接地结构接触，
其中所述屏蔽层包括：
金属粒子，其彼此连接；以及
导电碳材料，其连接到所述金属粒子中的至少一个金属粒子，
其中所述金属粒子包含：
第一粒子，具有第一高宽比；以及
第二粒子，具有第二高宽比且与所述第一粒子接触，
其中所述第一粒子的所述第一高宽比是每个第一粒子的最大直径与每个第一粒子的最小直径的比率，所述第二粒子的所述第二高宽比是每个第二粒子的最大直径与每个第二粒子的最小直径的比率，及所述第二粒子的所述第二高宽比介于为所述第一粒子的所述第一高宽比的5倍到20倍的范围。
16.根据权利要求15所述的半导体封装，其特征在于，所述模塑层的表面具有深度为至少20μm的凹陷，
其中所述屏蔽层的第一部分提供在所述凹陷外部，
其中所述屏蔽层的第二部分提供在所述凹陷上，以及
其中所述屏蔽层的所述第一部分的顶部表面与所述屏蔽层的所述第二部分的顶部表面之间的角度介于130度到160度的范围。
17.根据权利要求16所述的半导体封装，其特征在于，提供在所述凹陷上的所述屏蔽层的所述第二部分反射光的波长不同于从提供在所述凹陷外部的所述屏蔽层的所述第一部分反射的光的波长，以及
其中所述屏蔽层更包括氧化钛。
18.根据权利要求15所述的半导体封装，其特征在于，所述导电碳材料共价键结到所述金属粒子中的至少一个金属粒子，以及
其中所述金属粒子中的至少两者彼此聚集。
19.根据权利要求15所述的半导体封装，其特征在于，所述衬底更包括：安置其中的信号图案，
其中所述信号图案与所述屏蔽层电绝缘。
20.根据权利要求15所述的半导体封装，其特征在于，所述衬底的所述一个表面包括所述衬底的侧壁，以及
其中所述半导体芯片与所述模塑层安置在所述衬底的顶部表面上。
21.根据权利要求15所述的半导体封装，其特征在于，所述衬底的所述一个表面包括所述衬底的底部表面，以及
其中所述半导体芯片与所述模塑层安置在所述衬底的顶部表面上。
22.根据权利要求15所述的半导体封装，其特征在于，所述模塑层安置在所述衬底的所述一个表面上且暴露出所述接地结构的至少一部分。
CN201710443435.7A 2016-06-14 2017-06-13 半导体封装和用于制造半导体封装的方法 Active CN107507823B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201662349917P 2016-06-14 2016-06-14
US62/349,917 2016-06-14
KR10-2016-0115857 2016-09-08
KR20160115857 2016-09-08
KR10-2017-0073395 2017-06-12
KR1020170073395A KR102419046B1 (ko) 2016-06-14 2017-06-12 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN107507823A CN107507823A (zh) 2017-12-22
CN107507823B true CN107507823B (zh) 2022-12-20

Family

ID=60574101

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710443435.7A Active CN107507823B (zh) 2016-06-14 2017-06-13 半导体封装和用于制造半导体封装的方法

Country Status (2)

Country Link
US (2) US10177096B2 (zh)
CN (1) CN107507823B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190004964A (ko) * 2017-07-05 2019-01-15 삼성전자주식회사 반도체 패키지
US10388586B2 (en) * 2017-08-18 2019-08-20 Advanced Semiconductor Engineering, Korea, Inc. Semiconductor package device and method of manufacturing the same
EP3462486B1 (en) 2017-09-29 2021-03-24 Qorvo US, Inc. Process for making a double-sided module with electromagnetic shielding
US10134687B1 (en) * 2017-12-14 2018-11-20 Amkor Technology, Inc. Semiconductor device and method of manufacturing a semiconductor device
US10410999B2 (en) * 2017-12-19 2019-09-10 Amkor Technology, Inc. Semiconductor device with integrated heat distribution and manufacturing method thereof
TWI689059B (zh) * 2017-12-29 2020-03-21 矽品精密工業股份有限公司 封裝結構
TWI791769B (zh) * 2018-02-27 2023-02-11 日商迪愛生股份有限公司 電子零件封裝及其製造方法
CN108323144B (zh) * 2018-03-14 2020-07-28 广州方邦电子股份有限公司 电磁屏蔽膜、线路板及电磁屏蔽膜的制备方法
CN112218705B (zh) * 2018-06-05 2022-09-06 东丽株式会社 分离膜
US20200075547A1 (en) 2018-08-31 2020-03-05 Qorvo Us, Inc. Double-sided integrated circuit module having an exposed semiconductor die
US11315811B2 (en) * 2018-09-06 2022-04-26 Kla Corporation Process temperature measurement device fabrication techniques and methods of calibration and data interpolation of the same
KR102140554B1 (ko) 2018-09-12 2020-08-03 삼성전자주식회사 반도체 패키지 및 패키지 실장 기판
KR102662146B1 (ko) 2018-12-17 2024-05-03 삼성전자주식회사 반도체 패키지
US11264334B2 (en) * 2018-12-27 2022-03-01 Nanya Technology Corporation Package device and method of manufacturing the same
KR102677777B1 (ko) 2019-04-01 2024-06-25 삼성전자주식회사 반도체 패키지
WO2020218273A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュールおよびその製造方法
WO2020218274A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュールおよびその製造方法
US11201467B2 (en) 2019-08-22 2021-12-14 Qorvo Us, Inc. Reduced flyback ESD surge protection
CN110752189B (zh) * 2019-10-23 2020-08-21 杭州见闻录科技有限公司 一种emi屏蔽材料、emi屏蔽工艺以及通信模块产品
KR20210066387A (ko) * 2019-11-28 2021-06-07 삼성전자주식회사 반도체 패키지
CN111508852B (zh) * 2020-05-06 2022-01-18 广州市锐骏半导体有限公司 一种半导体管芯的封装构件及其制备方法
US11664327B2 (en) * 2020-11-17 2023-05-30 STATS ChipPAC Pte. Ltd. Selective EMI shielding using preformed mask
JP2022118877A (ja) 2021-02-03 2022-08-16 キオクシア株式会社 半導体装置及び半導体装置の製造方法
WO2022178650A1 (zh) * 2021-02-25 2022-09-01 苏政纬 可屏蔽电磁干扰的电路板制造方法
EP4318562A4 (en) * 2021-04-02 2024-07-31 Mitsubishi Electric Corp POWER SEMICONDUCTOR ARRANGEMENT
CN113783546A (zh) * 2021-07-09 2021-12-10 无锡市好达电子股份有限公司 一种晶片级封装声表器件及其制备方法
US20240047373A1 (en) * 2022-08-08 2024-02-08 Azurewave Technologies, Inc. Chip package structure and electromagnetic interference shielding package module thereof
CN117750611A (zh) * 2022-09-13 2024-03-22 鹏鼎控股(深圳)股份有限公司 具有电磁屏蔽结构的封装模组及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123645A (ja) * 2008-11-18 2010-06-03 Jinko Cho 電磁波防止用の微粒子材料
CN104064528A (zh) * 2013-03-22 2014-09-24 株式会社东芝 半导体装置及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5557142A (en) 1991-02-04 1996-09-17 Motorola, Inc. Shielded semiconductor device package
EP1313879A2 (en) * 2000-04-10 2003-05-28 Matthew Ashby Methods for the survey and genetic analysis of populations
US7079086B2 (en) * 2001-02-15 2006-07-18 Integral Technologies, Inc. Low cost electromagnetic field absorbing devices manufactured from conductive loaded resin-based materials
JP4050097B2 (ja) * 2001-10-30 2008-02-20 松下電器産業株式会社 固体電解コンデンサおよびその製造方法
US7325652B2 (en) * 2001-11-06 2008-02-05 Ocv Intellectual Capital, Llc Bumper/muffler assembly
US7375404B2 (en) * 2003-12-05 2008-05-20 University Of Maryland Biotechnology Institute Fabrication and integration of polymeric bioMEMS
US7633170B2 (en) 2005-01-05 2009-12-15 Advanced Semiconductor Engineering, Inc. Semiconductor device package and manufacturing method thereof
JP2010520626A (ja) 2007-03-01 2010-06-10 ピーケム アソシエイツ、インク． 金属性ナノ粒子組成物による遮蔽およびそれに関連する装置および方法
JP5014971B2 (ja) * 2007-12-19 2012-08-29 ソニーモバイルディスプレイ株式会社 ディスプレイ装置
CN101471329B (zh) * 2007-12-29 2012-06-20 清华大学 半导体封装件
KR101036148B1 (ko) 2008-07-30 2011-05-23 한국과학기술원 탄소나노튜브-금속-고분자 나노복합재료 제조방법
EP2414119A1 (en) * 2009-03-03 2012-02-08 Diamond Innovations, Inc. Thick thermal barrier coating for superabrasive tool
EP2440622B1 (en) 2009-06-12 2016-08-31 LORD Corporation Method for protecting a substrate from lightning strikes
JP5183754B2 (ja) * 2010-02-12 2013-04-17 キヤノン株式会社 光学素子
KR20110113999A (ko) 2010-04-12 2011-10-19 계명대학교 산학협력단 전자파 차폐용 시트 조성물, 시트 및 이의 제조방법
US20120080209A1 (en) * 2010-10-05 2012-04-05 General Cable Technologies Corporation Shielding for communication cables using conductive particles
US9049777B2 (en) 2010-11-01 2015-06-02 Plastics Research Corporation EMI shielded thermoset article
KR20120131530A (ko) * 2011-05-25 2012-12-05 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101317216B1 (ko) 2011-09-29 2013-10-16 한국과학기술원 패턴 형성방법 및 이를 적용한 투명전극, 터치스크린, 태양전지, 마이크로 히터, 투명 박막 트랜지스터, 플렉서블 디스플레이 패널, 플렉서블 태양전지, 전자책, 박막 트랜지스터, 전자파 차폐시트, 플렉서블 인쇄회로기판
JP2013207213A (ja) * 2012-03-29 2013-10-07 Tdk Corp 電子部品モジュール及びその製造方法
US8704341B2 (en) * 2012-05-15 2014-04-22 Advanced Semiconductor Engineering, Inc. Semiconductor packages with thermal dissipation structures and EMI shielding
EP2789563B1 (en) * 2013-04-09 2015-11-04 Kone Corporation Elevator having a safety chain with a series connection of safety switch arrangements
KR101468018B1 (ko) * 2013-05-21 2014-12-02 한국생산기술연구원 전기방사에 의해 제조된 탄소 복합 섬유를 포함하는 전자파 차폐 시트 및 이의 제조방법
KR102109944B1 (ko) 2014-04-10 2020-05-12 에스케이하이닉스 주식회사 전자파 차폐용 페이스트 및 상기 페이스트의 제조방법
KR101552978B1 (ko) 2015-02-24 2015-09-14 (주)아이씨에스 전자기파 차폐 시트의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010123645A (ja) * 2008-11-18 2010-06-03 Jinko Cho 電磁波防止用の微粒子材料
CN104064528A (zh) * 2013-03-22 2014-09-24 株式会社东芝 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN107507823A (zh) 2017-12-22
US10410974B2 (en) 2019-09-10
US20190109095A1 (en) 2019-04-11
US20170358540A1 (en) 2017-12-14
US10177096B2 (en) 2019-01-08

Similar Documents

Publication Publication Date Title
CN107507823B (zh) 半导体封装和用于制造半导体封装的方法
TWI737747B (zh) 半導體封裝和用於製造半導體封裝的方法
US9679864B2 (en) Printed interconnects for semiconductor packages
US20190115305A1 (en) Semiconductor package device and method of manufacturing the same
US9595454B2 (en) Semiconductor device including electromagnetic absorption and shielding
US8022511B2 (en) Semiconductor device packages with electromagnetic interference shielding
KR102620863B1 (ko) 전자기간섭 차폐층을 갖는 반도체 패키지 및 그 제조방법
US9947606B2 (en) Semiconductor device including electromagnetic absorption and shielding
KR102662146B1 (ko) 반도체 패키지
US11764137B2 (en) Semiconductor device package, electronic assembly and method for manufacturing the same
CN107946287B (zh) 半导体封装装置及其制造方法
CN114141637A (zh) 扇出型芯片封装方法和扇出型芯片封装结构
TW202218236A (zh) 天線模組及其製造方法
EP1577947A1 (en) Semiconductor device comprising an encapsulating material that attenuates electromagnetic interference
US8138594B2 (en) Semiconductor device and manufacturing method of a semiconductor device
US11316249B2 (en) Semiconductor device package
US20120118618A1 (en) Printed circuit board and method for manufacturing the same
US20100244274A1 (en) Wiring board
CN112614812A (zh) 半导体装置封装和其制造方法
TWI613729B (zh) 基板結構及其製法
US20240203897A1 (en) Semiconductor device package and method for manufacturing the same
US11328999B2 (en) Semiconductor device package
KR102669030B1 (ko) 반도체 소자의 패키징 방법
US20080116587A1 (en) Conductor polymer composite carrier with isoproperty conductive columns
US20230335505A1 (en) Manufacturing process steps of a semiconductor device package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant