JP2011233648A - マーク付き回路基板 - Google Patents

マーク付き回路基板 Download PDF

Info

Publication number
JP2011233648A
JP2011233648A JP2010101382A JP2010101382A JP2011233648A JP 2011233648 A JP2011233648 A JP 2011233648A JP 2010101382 A JP2010101382 A JP 2010101382A JP 2010101382 A JP2010101382 A JP 2010101382A JP 2011233648 A JP2011233648 A JP 2011233648A
Authority
JP
Japan
Prior art keywords
metal layer
opening
conductor pattern
mark
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010101382A
Other languages
English (en)
Inventor
Tsuyoshi Yoshiuchi
剛志 吉内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010101382A priority Critical patent/JP2011233648A/ja
Publication of JP2011233648A publication Critical patent/JP2011233648A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

【課題】マークの認識が容易になるようにでき、マークを形成しても基板本体への悪影響を防止することが容易であるマーク付き回路基板を提供する。
【解決手段】基板本体12の主面12aに積層された少なくとも2層の第1及び第2の金属層36,32を含む導体パターン30は、外部から認識できるマーク部20を有する。マーク部20は、基板本体12とは反対側の第1の金属層36の表面36aから基板本体12側の第2の金属層32まで開孔22が形成され、開孔22は第1の金属層36を貫通し、開孔22の底面22aが第2の金属層32により形成される。開孔22の底面22aを形成する部分の第2の金属層32の反射率と、開孔22に隣接する部分の第1の金属層36の表面36aの反射率とが異なる。
【選択図】図2

Description

本発明は、マーク付き回路基板に関し、例えば回路基板を識別するためのマークが形成されたマーク付き回路基板に関する。
従来、回路基板に、回路基板を識別するためのマークを形成することが提案されている。例えば図3の平面図に示すように、ウェハ基板101を識別するためのマーク102,103を、レーザーを用いてウェハ基板101上に直接マーキングすることが提案されている(例えば、特許文献1参照)。
特開2007−234945号公報
しかしながら、レーザーを用いてウェハ基板自体に直接マーキングすると、マーキング部とその周辺部とのコントラストの差が小さいため、マーキング部とその周辺部との見分けが難しい。そのため、マークを認識するためには、特殊な光学系や検出装置を用いる必要がある。また、レーザーでマークを形成するときの熱によってウェハ基板にクラックが生じ、クラックを起点にウェハ基板が割れることがある。
本発明は、かかる実情に鑑み、マークの認識が容易になるようにでき、マークを形成しても基板本体への悪影響を防止することが容易であるマーク付き回路基板を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成したマーク付き回路基板を提供する。
マーク付き回路基板は、基板本体と、前記基板本体の主面に積層された少なくとも2層の第1及び第2の金属層を含む導体パターンとを備える。前記導体パターンは、外部から認識できるマーク部を有する。該マーク部は、前記基板本体とは反対側の前記第1の金属層の表面から前記基板本体側の前記第2の金属層まで開孔が形成され、前記開孔は前記第1の金属層を貫通し、前記開孔の底面が前記第2の金属層により形成され、前記開孔の前記底面を形成する部分の前記第2の金属層の反射率と、前記開孔に隣接する部分の前記第1の金属層の前記表面の反射率とが異なる。
上記構成において、マーク部の開孔の底面を形成する部分の第2の金属層と、開孔に隣接する部分の第1の金属層の表面との光の反射率が異なるので、目視や受光素子等により開孔を外部から認識でき、マークとして機能させることができる。開孔の底面を形成する部分の第2の金属層の反射率と、開孔に隣接する部分の第1の金属層の表面の反射率との差を大きくすることにより、マークの識別が容易になるようにできる。
上記構成によれば、マークは導体パターンのマーク部に形成されており、基板本体自体にマークは形成されていないので、マークを形成しても基板本体への悪影響を防止することが容易である。
好ましくは、前記開孔はレーザーによって形成される。前記導体パターンの前記第1の金属層の厚みが、前記導体パターンの前記第2の金属層の厚みよりも小さい。
この場合、レーザーによって導体パターンに開孔を形成するときに発生する熱の大部分を、導体パターンを介して逃がし、基板本体に伝達される熱量を小さくすることができる。これにより、レーザーによって導体パターンに開孔を形成するときに発生する熱による基板本体への悪影響を防止することができる。
また、導体パターンの第1の金属層の厚みが、導体パターンの第2の金属層の厚みよりも小さいと、レーザーによって導体パターンに開孔を形成するときに発生する熱による基板本体への悪影響を、効果的に防止することができる。
すなわち、導体パターンの第1の金属層の厚みが小さいほど、開孔の深さを小さくし、開孔のレーザー加工量を減らし、レーザーによって導体パターンに開孔を形成するときに発生する熱量を減らすことができる。導体パターンの第2の金属層の厚みが大きいほど、レーザーによって導体パターンに開孔を形成するときに発生する熱の伝達経路が長くなり、基板本体に熱が伝わりにくい。したがって、導体パターンの第1の金属層の厚みが、導体パターンの第2の金属層の厚みよりも小さいと、レーザーによって導体パターンに開孔を形成するときに発生する熱による基板本体への悪影響を、効果的に防止することができる。
さらに、導体パターンの第1の金属層の厚みが、導体パターンの第2の金属層の厚みよりも小さいと、開孔の形成が容易である。
すなわち、第2の金属層に達する開孔のレーザー加工深さは、導体パターンの第1の金属層が薄いほど小さくてすみ、開孔を短時間で形成することができる。開孔の底面に第2の金属層が露出するように開孔を形成するときに第2の金属層がレーザーにより除去される量がばらついても、導体パターンの第2の金属層が厚いほど、開孔の底面が基板本体の主面にまで達しないようにすることが、容易である。したがって、導体パターンの第1の金属層の厚みが、導体パターンの第2の金属層の厚みよりも小さいと、開孔の形成が容易である。
好ましくは、前記開孔の前記底面を形成する部分の前記第2の金属層の反射率が、前記開孔に隣接する部分の前記第1の金属層の前記表面の反射率よりも小さい。
開孔の底面を形成する部分の第2の金属層の反射率が、開孔に隣接する部分の第1の金属層の表面の反射率よりも大きい場合には、照明光が開孔の底面に十分に届き、かつ、開孔の底面で十分に反射しないと開孔を認識できない。一方、開孔の底面を形成する部分の第2の金属層の反射率が、開孔に隣接する部分の第1の金属層の表面の反射率よりも小さい場合には、開孔に照明光が十分に届かなくても、開孔を容易に認識することができるので、好ましい。
好ましくは、前記導体パターンは、前記第1の金属層と前記第2の金属層との間に配置された少なくとも1層の第3の金属層を含む。前記第3の金属層には、前記第1の金属層と前記第2の金属層とに形成された前記開孔に連通する開孔が形成されている。前記導体パターンの前記第3の金属層の厚みは、前記導体パターンの前記第1の金属層の厚みよりも大きい。前記開孔を形成する部分の前記第3の金属層の反射率は、前記開孔に隣接する部分の前記第1の金属層の前記表面の反射率よりも小さい。
この場合、導体パターンの金属層間の接合強度の確保が容易である。
レーザーによって導体パターンに開孔を形成する場合、レーザーによって開孔を形成するときに発生した熱は、第3の金属層によって、一層、基板本体に伝わりにくくなるため、レーザーによって開孔を形成するときに発生する熱による基板本体への悪影響を、より効果的に防止することができる。
開孔の底面を形成する部分の第2の金属層の反射率が、開孔に隣接する部分の第1の金属層の表面の反射率よりも小さい場合、開孔から露出する第3の金属層の反射率が開孔に隣接する第1の金属層の表面の反射率よりも小さいと、開孔の認識が容易である。
好ましくは、一態様において、前記第1の金属層はAuにより形成される。前記第2の金属層はCuにより形成される。前記第3の金属層はNiにより形成される。
この場合、マーク付き回路基板を作製しやすい。
本発明のマーク付き回路基板は、マークの認識が容易になるようにでき、マークを形成しても基板本体への悪影響を防止することが容易である。
回路基板の平面図である。(実施例) 図1の線X−Xに沿って切断した断面図である。(実施例) レーザーマーキングウェハの平面図である。(従来例)
以下、本発明の実施の形態について、図1及び図2を参照しながら説明する。
図1は、回路基板10の平面図である。図2は、図1の線X−Xに沿って切断した断面図である。図1及び図2に示すように、回路基板10は、基板本体12の主面12aに、導体パターン30が形成されている。導体パターン30により、回路基板10の端子電極16や配線パターン(図示せず)などとともに、外部から認識できるマーク部20が形成されている。マーク部20には、開孔22が形成されている。
基板本体12は、セラミックや樹脂で形成された基板であり、単層基板であっても、多層基板であってもよい。
図2に示すように、導体パターン30は、最下層32、中間層34、最上層36が順に積層されている。導体パターン30の各層32,34,36は、金属により形成された金属層である。最上層36は第1の金属層であり、最下層32は第2の金属層であり、中間層34は第3の金属層である。
マーク部20に形成された開孔22は、最上層36及び中間層34を厚み方向に貫通する貫通孔と、最下層32に形成された非貫通孔とが連通してなる。開孔22の底面22aは最下層32によって形成されており、開孔22の底面22aに最下層32が露出している。開孔22は最下層32を貫通していない。開孔22は基板本体12の主面12aに達していないので、基板本体12の主面12aは、開孔22からは露出しない。
開孔22の底面22aを形成する部分の最下層32と、開孔22に隣接する部分の最上層36の表面36aとは、目視や受光素子等により判別できるように光の反射率を異ならせることによって、外部から認識できるマークとして機能させる。マーク部20の開孔22の形状、大きさ、配置などを変えることにより、回路基板10を識別できるようにする。開孔22は、文字や図形、バーコード記号、2次元に配置されたドットパターンなど、適宜なパターンで形成すればよい。
開孔22の底面22aを形成する部分の最下層32の反射率と、開孔22に隣接する部分の最上層36の表面36aの反射率との差を大きくすることにより、開孔22、すなわち、マークの認識が容易になるようにできる。
マークは、マーク部20の導体パターン30に形成されており、基板本体12自体には形成されていないので、マークを形成しても基板本体12への悪影響を防止することが容易である。
0 次に、回路基板10の具体例について説明する。
回路基板10は、複数の個基板になる部分14を含む集合基板である。基板本体12の主面12aの中心部15には、個基板になる部分14が格子状に配置さ、個基板になる部分14には、端子電極16が形成されている。基板本体12の主面12aの周縁部18には、マーク部20が形成されている。
端子電極16とマーク部20は、基板本体12の主面12aに順に積層された導体パターン30の最下層32、中間層34、最上層36によって、所定の位置に、所定形状に、同時に形成される。
例えば、セラミックグリーンシートを積層した積層体の上面(すなわち、基板本体12の主面12aになる部分)に、Cuを含むペーストをスクリーン印刷した後、積層体を焼成し、Cuの最下層32を形成する。次いで、無電解メッキにより、最下層32の上にNiの中間層34を形成し、さらに中間層34の上に無電解メッキによりAuの最上層36を形成する。
マーク部20に開孔22は、レーザーによって形成する。すなわち、マーク部20の最上層36の表面36aにレーザーを照射し、最上層36、中間層34を貫通し、最下層32に達する開孔22を形成する。
最下層32にレーザーが達すると、最下層32のCuの表面が酸化により変色する。これにより、開孔22の底面22aに露出している最下層32の反射率は、開孔22に隣接する最上層36のAuの表面36aの反射率より極端に小さくなり、開孔22とその周囲とのコントラストの差が大きくなる。そのため、マークを容易に認識することができる。
すなわち、開孔22の底面22aを形成する部分の最下層32の反射率が、開孔22に隣接する部分の最上層36の表面36aの反射率よりも大きい場合には、照明光が開孔22の底面22aに十分に届き、かつ、開孔22の底面22aで十分に反射しないと、開孔22を認識できない。そのため、特殊な光学系や検出装置を用いないと、マークの認識は困難である。
一方、開孔22の底面22aを形成する部分の最下層32の反射率が、開孔22に隣接する部分の最上層36の表面36aの反射率よりも小さい場合には、開孔22の底面22aに照明光が十分に届かなくても、開孔22を容易に認識することができる。そのため、特殊な光学系や検出装置を用いなくても、マークの認識が可能である。
マーク部20は、開孔22のレーザー加工工程を追加するだけで形成できる。Cuの変色を利用するので、加工箇所に再メッキする必要がないため、工程が削減できる。Cuの酸化、変色によるコントラストの差によってマークを認識するため、最上層36の表面36aのメッキ傷等によるマークの誤認識が発生しない。
具体的な一例を挙げると、Auの最上層36の厚みは0.1μm程度、Niの中間層34の厚みは4μm程度、Cuの最下層32の厚みは10μm程度とする。基本波長1064kHzのYAGレーザーによって開孔22を形成することにより、回路基板10固有のIDコードをマーキングする。
最上層36の厚みを最下層32の厚みよりも小さくすると、レーザーによって導体パターン30に開孔22を形成するときに発生する熱の大部分を、導体パターン30を介して逃がし、基板本体12に伝達される熱量を小さくすることができる。これにより、レーザーによって導体パターン30に開孔22を形成するときに発生する熱による基板本体12への悪影響を防止することができる。
中間層34を設けると、レーザーによって導体パターン30に開孔22を形成するときに発生する熱が、一層、基板本体12に伝わりにくくなるため、レーザーによって導体パターン30に開孔22を形成するときに発生する熱による基板本体12への悪影響を、より効果的に防止することができる。また、開孔22をレーザー加工するときのパワー条件幅が広くなり、レーザー加工が容易になる。
中間層34を設けると、導体パターン30の金属層32,34,36間の接合強度の確保が容易である。
外部から開孔22を認識しようとするとき、開孔22から露出するNiの中間層34も外部から見える。そのため、Niの中間層34の反射率を、開孔22に隣接するAuの最上層36の表面36aの反射率よりも小さくすることで、底面22aの反射率が表面36aの反射率よりも小さい開孔22の認識が容易となる。
導体パターン30の最上層36の厚みが小さいほど、開孔22の深さを小さくし、開孔22のレーザー加工量を減らし、レーザーによって導体パターンに開孔22を形成するときに発生する熱量を減らすことができる。導体パターン30の最下層32の厚みが大きいほど、レーザーによって導体パターン30に開孔22を形成するときに発生する熱の伝達経路が長くなり、基板本体12に熱が伝わりにくい。したがって、導体パターン30の最上層36の厚みを、導体パターン30の最下層32の厚みよりも小さくすると、レーザーによって導体パターン30に開孔22を形成するときに発生する熱による基板本体12への悪影響を、効果的に防止することができる。
最下層32に達する開孔22のレーザー加工深さは、導体パターン30の最上層36が薄いほど小さくてすみ、開孔22を短時間で形成することができる。開孔22の底面22aに最下層32が露出するように開孔22を形成するときに最下層32がレーザーにより除去される量がばらついても、導体パターン30の最下層32が厚いほど、開孔22の底面が基板本体12の主面12aにまで達しないようにすることが、容易である。したがって、導体パターン30の最上層36の厚みを、導体パターン30の最下層32の厚みよりも小さくすると、開孔22の形成が容易である。
なお、最上層36として、Au以外に、Ag、Alなどが使用できる。特にAlの場合は、可視光領域でも高い反射率を有するので、マークの目視認識もしやすい。中間層34としては、Ni以外に、Pt、Sn、Tgなどが使用できる。最下層32としては、Cu以外に、Pt、Sn、Ni、Pd、Tgなどが使用できる。
<まとめ> 以上に説明したように、導体パターン30に開孔22を形成したマーク部20は、マークの認識が容易になるようにでき、マークを形成しても基板本体12への悪影響を防止することが容易である。
なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
例えば、開孔の底面は、導体パターンの最下層以外の層に形成されてもよい。すなわち、開孔の底面を形成する導体パターンの金属層と基板本体の主面との間に、導体パターンの他の金属層が配置されてもよい。
また、導体パターンの最上層と、開孔の底面を形成する導体パターンの金属層(最下層でなくてもよい)との間に、複数の中間層が配置される構成としてもよい。逆に、開孔が形成された導体パターンの最上層と、開孔の底面を形成する導体パターンの金属層(最下層でなくてもよい)との間に、中間層が全く配置されない構成とすることも可能である。
本発明のマーク付き回路基板は、集合基板に限らず、個基板にも適用できる。
10 集合基板(回路基板)
12 基板本体
12a 主面
16 端子電極(導体パターン)
20 識別マーク部(導体パターン)
22 開孔
22a 底面
30 導体パターン
32 最下層(第2の金属層)
34 中間層(第3の金属層)
36 最上層(第1の金属層)
36a 表面

Claims (5)

  1. 基板本体と、
    前記基板本体の主面に積層された少なくとも2層の第1及び第2の金属層を含む導体パターンと、
    を備えた回路基板において、
    前記導体パターンは、外部から認識できるマーク部を有し、
    該マーク部は、前記基板本体とは反対側の前記第1の金属層の表面から前記基板本体側の前記第2の金属層まで開孔が形成され、前記開孔は前記第1の金属層を貫通し、前記開孔の底面が前記第2の金属層により形成され、前記開孔の前記底面を形成する部分の前記第2の金属層の反射率と、前記開孔に隣接する部分の前記第1の金属層の前記表面の反射率とが異なることを特徴とする、マーク付き回路基板。
  2. 前記開孔はレーザーによって形成され、
    前記導体パターンの前記第1の金属層の厚みが、前記導体パターンの前記第2の金属層の厚みよりも小さいことを特徴とする、請求項1に記載のマーク付き回路基板。
  3. 前記開孔の前記底面を形成する部分の前記第2の金属層の反射率が、前記開孔に隣接する部分の前記第1の金属層の前記表面の反射率よりも小さいことを特徴とする、請求項1又は2に記載のマーク付き回路基板。
  4. 前記導体パターンは、前記第1の金属層と前記第2の金属層との間に配置された少なくとも1層の第3の金属層を含み、
    前記第3の金属層には、前記第1の金属層と前記第2の金属層とに形成された前記開孔に連通する開孔が形成され、
    前記導体パターンの前記第3の金属層の厚みは、前記導体パターンの前記第1の金属層の厚みよりも大きく、
    前記開孔を形成する部分の前記第3の金属層の反射率は、前記開孔に隣接する部分の前記第1の金属層の前記表面の反射率よりも小さいことを特徴とする、請求項1乃至3のいずれか一つに記載のマーク付き回路基板。
  5. 前記第1の金属層はAuにより形成され、
    前記第2の金属層はCuにより形成され、
    前記第3の金属層はNiにより形成されたことを特徴とする、請求項4に記載のマーク付き回路基板。
JP2010101382A 2010-04-26 2010-04-26 マーク付き回路基板 Pending JP2011233648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010101382A JP2011233648A (ja) 2010-04-26 2010-04-26 マーク付き回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010101382A JP2011233648A (ja) 2010-04-26 2010-04-26 マーク付き回路基板

Publications (1)

Publication Number Publication Date
JP2011233648A true JP2011233648A (ja) 2011-11-17

Family

ID=45322698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010101382A Pending JP2011233648A (ja) 2010-04-26 2010-04-26 マーク付き回路基板

Country Status (1)

Country Link
JP (1) JP2011233648A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020218273A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュールおよびその製造方法
WO2020218272A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュールおよびその製造方法
WO2020218274A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュールおよびその製造方法
WO2021065490A1 (ja) * 2019-09-30 2021-04-08 株式会社フジクラ フレキシブルプリント配線板及びその製造方法
WO2023008199A1 (ja) * 2021-07-26 2023-02-02 デンカ株式会社 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法
WO2023008200A1 (ja) * 2021-07-26 2023-02-02 デンカ株式会社 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020218273A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュールおよびその製造方法
WO2020218272A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュールおよびその製造方法
WO2020218274A1 (ja) * 2019-04-26 2020-10-29 株式会社村田製作所 モジュールおよびその製造方法
WO2021065490A1 (ja) * 2019-09-30 2021-04-08 株式会社フジクラ フレキシブルプリント配線板及びその製造方法
JP2021057433A (ja) * 2019-09-30 2021-04-08 株式会社フジクラ フレキシブルプリント配線板及びその製造方法
WO2023008199A1 (ja) * 2021-07-26 2023-02-02 デンカ株式会社 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法
WO2023008200A1 (ja) * 2021-07-26 2023-02-02 デンカ株式会社 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法
JPWO2023008200A1 (ja) * 2021-07-26 2023-02-02
JPWO2023008199A1 (ja) * 2021-07-26 2023-02-02
JP7365529B2 (ja) 2021-07-26 2023-10-19 デンカ株式会社 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法
JP7365528B2 (ja) 2021-07-26 2023-10-19 デンカ株式会社 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法

Similar Documents

Publication Publication Date Title
JP2011233648A (ja) マーク付き回路基板
TWI241691B (en) Semiconductor device and method for fabricating the same
JP6381327B2 (ja) Led発光装置およびその製造方法
KR102650163B1 (ko) 프로브 카드용 가이드 플레이트 및 그 제조방법 및 이를 구비한 프로브 카드
TW202322420A (zh) 發光元件
TWI769337B (zh) 發光裝置
TWI353807B (en) Manufacturing method of mounting substrate withref
JP2010073961A (ja) 積層型電子部品及びその製造方法
JP2016129181A (ja) Led搭載用基板
JP5515404B2 (ja) 熱電モジュール
JP6100617B2 (ja) 多層配線基板およびプローブカード用基板
JP2007013066A (ja) 発光装置
KR20130106967A (ko) 인쇄회로기판 및 그 제조방법
JP2009117564A (ja) 配線基板
JP2007173586A (ja) 複数個取り配線基板の検査方法および複数個取り配線基板
CN102347300B (zh) 芯片封装体及其制造方法
JP5046625B2 (ja) 多数個取り配線基板
JP2015211072A (ja) 配線基板および電子装置
JP2007242939A (ja) セラミック積層基板の製造方法
JP2009267274A (ja) 発光素子実装用配線基板
JP2014127486A (ja) 多層電子部品及び集合基板
KR102281457B1 (ko) 인쇄회로기판 및 이의 제조방법
US20240114615A1 (en) Method for manufacturing wiring circuit board
JP2022178991A (ja) 配線基板及び配線基板の製造方法
JPWO2017169760A1 (ja) 電子デバイス