JP2011233648A - Circuit-board with mark - Google Patents

Circuit-board with mark Download PDF

Info

Publication number
JP2011233648A
JP2011233648A JP2010101382A JP2010101382A JP2011233648A JP 2011233648 A JP2011233648 A JP 2011233648A JP 2010101382 A JP2010101382 A JP 2010101382A JP 2010101382 A JP2010101382 A JP 2010101382A JP 2011233648 A JP2011233648 A JP 2011233648A
Authority
JP
Japan
Prior art keywords
metal layer
opening
conductor pattern
mark
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010101382A
Other languages
Japanese (ja)
Inventor
Tsuyoshi Yoshiuchi
剛志 吉内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010101382A priority Critical patent/JP2011233648A/en
Publication of JP2011233648A publication Critical patent/JP2011233648A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a circuit-board with a mark that enables easy identification of the mark and easily prevents the formed mark from causing an adverse effect on a substrate body.SOLUTION: A conductor pattern 30 including at least two layers of a first metal layer 36 and a second metal layer 32 that are laminated on a main surface 12a of a substrate body 12 has a mark section 20 that can be recognized from the outside. In the mark section 20, an opening 22 extending from a surface 36a of the first metal layer 36 on the side opposite to the substrate body 12 to the second metal layer 32 on the side of the substrate body 12 is formed. The opening 22 penetrates the first metal layer 36 and a bottom 22a of the opening 22 is formed from the second metal layer 32. The reflectivity of the portion of the second metal layer 32 forming the bottom 22a of the opening 22 is different from the reflectivity of a portion adjacent to the opening 22 of the surface 36a of the first metal layer 36.

Description

本発明は、マーク付き回路基板に関し、例えば回路基板を識別するためのマークが形成されたマーク付き回路基板に関する。   The present invention relates to a circuit board with a mark, for example, a circuit board with a mark on which a mark for identifying the circuit board is formed.

従来、回路基板に、回路基板を識別するためのマークを形成することが提案されている。例えば図3の平面図に示すように、ウェハ基板101を識別するためのマーク102,103を、レーザーを用いてウェハ基板101上に直接マーキングすることが提案されている(例えば、特許文献1参照)。   Conventionally, it has been proposed to form a mark for identifying a circuit board on the circuit board. For example, as shown in the plan view of FIG. 3, it has been proposed that marks 102 and 103 for identifying the wafer substrate 101 are directly marked on the wafer substrate 101 using a laser (see, for example, Patent Document 1). ).

特開2007−234945号公報JP 2007-234945 A

しかしながら、レーザーを用いてウェハ基板自体に直接マーキングすると、マーキング部とその周辺部とのコントラストの差が小さいため、マーキング部とその周辺部との見分けが難しい。そのため、マークを認識するためには、特殊な光学系や検出装置を用いる必要がある。また、レーザーでマークを形成するときの熱によってウェハ基板にクラックが生じ、クラックを起点にウェハ基板が割れることがある。   However, when the wafer substrate itself is directly marked using a laser, the difference in contrast between the marking portion and its peripheral portion is small, so that it is difficult to distinguish the marking portion from its peripheral portion. Therefore, in order to recognize the mark, it is necessary to use a special optical system and a detection device. Further, a crack may be generated in the wafer substrate due to heat generated when the mark is formed by the laser, and the wafer substrate may be cracked starting from the crack.

本発明は、かかる実情に鑑み、マークの認識が容易になるようにでき、マークを形成しても基板本体への悪影響を防止することが容易であるマーク付き回路基板を提供しようとするものである。   In view of such circumstances, the present invention is intended to provide a circuit board with a mark that makes it easy to recognize a mark and that can easily prevent adverse effects on the substrate body even if the mark is formed. is there.

本発明は、上記課題を解決するために、以下のように構成したマーク付き回路基板を提供する。   In order to solve the above-mentioned problems, the present invention provides a marked circuit board configured as follows.

マーク付き回路基板は、基板本体と、前記基板本体の主面に積層された少なくとも2層の第1及び第2の金属層を含む導体パターンとを備える。前記導体パターンは、外部から認識できるマーク部を有する。該マーク部は、前記基板本体とは反対側の前記第1の金属層の表面から前記基板本体側の前記第2の金属層まで開孔が形成され、前記開孔は前記第1の金属層を貫通し、前記開孔の底面が前記第2の金属層により形成され、前記開孔の前記底面を形成する部分の前記第2の金属層の反射率と、前記開孔に隣接する部分の前記第1の金属層の前記表面の反射率とが異なる。   The marked circuit board includes a board body and a conductor pattern including at least two first and second metal layers stacked on the main surface of the board body. The conductor pattern has a mark portion that can be recognized from the outside. The mark portion has an opening formed from the surface of the first metal layer on the opposite side of the substrate body to the second metal layer on the substrate body side, and the opening is formed in the first metal layer. The bottom surface of the opening is formed by the second metal layer, the reflectance of the second metal layer of the portion forming the bottom surface of the opening, and the portion adjacent to the opening The reflectance of the surface of the first metal layer is different.

上記構成において、マーク部の開孔の底面を形成する部分の第2の金属層と、開孔に隣接する部分の第1の金属層の表面との光の反射率が異なるので、目視や受光素子等により開孔を外部から認識でき、マークとして機能させることができる。開孔の底面を形成する部分の第2の金属層の反射率と、開孔に隣接する部分の第1の金属層の表面の反射率との差を大きくすることにより、マークの識別が容易になるようにできる。   In the above configuration, the reflectance of light is different between the second metal layer of the portion forming the bottom surface of the opening of the mark portion and the surface of the first metal layer of the portion adjacent to the opening. The opening can be recognized from the outside by an element or the like and can function as a mark. Mark identification is facilitated by increasing the difference between the reflectance of the second metal layer at the portion forming the bottom surface of the opening and the reflectance of the surface of the first metal layer at the portion adjacent to the opening. Can be.

上記構成によれば、マークは導体パターンのマーク部に形成されており、基板本体自体にマークは形成されていないので、マークを形成しても基板本体への悪影響を防止することが容易である。   According to the above configuration, the mark is formed in the mark portion of the conductor pattern, and no mark is formed on the substrate body itself. Therefore, even if the mark is formed, it is easy to prevent an adverse effect on the substrate body. .

好ましくは、前記開孔はレーザーによって形成される。前記導体パターンの前記第1の金属層の厚みが、前記導体パターンの前記第2の金属層の厚みよりも小さい。   Preferably, the aperture is formed by a laser. The thickness of the first metal layer of the conductor pattern is smaller than the thickness of the second metal layer of the conductor pattern.

この場合、レーザーによって導体パターンに開孔を形成するときに発生する熱の大部分を、導体パターンを介して逃がし、基板本体に伝達される熱量を小さくすることができる。これにより、レーザーによって導体パターンに開孔を形成するときに発生する熱による基板本体への悪影響を防止することができる。   In this case, most of the heat generated when the opening is formed in the conductor pattern by the laser can be released through the conductor pattern, and the amount of heat transferred to the substrate body can be reduced. Thereby, it is possible to prevent an adverse effect on the substrate body due to the heat generated when the opening is formed in the conductor pattern by the laser.

また、導体パターンの第1の金属層の厚みが、導体パターンの第2の金属層の厚みよりも小さいと、レーザーによって導体パターンに開孔を形成するときに発生する熱による基板本体への悪影響を、効果的に防止することができる。   In addition, if the thickness of the first metal layer of the conductor pattern is smaller than the thickness of the second metal layer of the conductor pattern, adverse effects on the substrate body due to heat generated when holes are formed in the conductor pattern by a laser. Can be effectively prevented.

すなわち、導体パターンの第1の金属層の厚みが小さいほど、開孔の深さを小さくし、開孔のレーザー加工量を減らし、レーザーによって導体パターンに開孔を形成するときに発生する熱量を減らすことができる。導体パターンの第2の金属層の厚みが大きいほど、レーザーによって導体パターンに開孔を形成するときに発生する熱の伝達経路が長くなり、基板本体に熱が伝わりにくい。したがって、導体パターンの第1の金属層の厚みが、導体パターンの第2の金属層の厚みよりも小さいと、レーザーによって導体パターンに開孔を形成するときに発生する熱による基板本体への悪影響を、効果的に防止することができる。   That is, the smaller the thickness of the first metal layer of the conductor pattern, the smaller the depth of the opening, the amount of laser processing of the opening is reduced, and the amount of heat generated when the opening is formed in the conductor pattern by the laser. Can be reduced. The greater the thickness of the second metal layer of the conductor pattern, the longer the heat transfer path that is generated when holes are formed in the conductor pattern by the laser, and the more difficult the heat is transferred to the substrate body. Therefore, if the thickness of the first metal layer of the conductor pattern is smaller than the thickness of the second metal layer of the conductor pattern, the substrate body is adversely affected by the heat generated when the hole is formed in the conductor pattern by the laser. Can be effectively prevented.

さらに、導体パターンの第1の金属層の厚みが、導体パターンの第2の金属層の厚みよりも小さいと、開孔の形成が容易である。   Furthermore, when the thickness of the first metal layer of the conductor pattern is smaller than the thickness of the second metal layer of the conductor pattern, it is easy to form the opening.

すなわち、第2の金属層に達する開孔のレーザー加工深さは、導体パターンの第1の金属層が薄いほど小さくてすみ、開孔を短時間で形成することができる。開孔の底面に第2の金属層が露出するように開孔を形成するときに第2の金属層がレーザーにより除去される量がばらついても、導体パターンの第2の金属層が厚いほど、開孔の底面が基板本体の主面にまで達しないようにすることが、容易である。したがって、導体パターンの第1の金属層の厚みが、導体パターンの第2の金属層の厚みよりも小さいと、開孔の形成が容易である。   That is, the laser processing depth of the opening reaching the second metal layer is smaller as the first metal layer of the conductor pattern is thinner, and the opening can be formed in a shorter time. Even when the amount of removal of the second metal layer by the laser when the opening is formed so that the second metal layer is exposed on the bottom surface of the opening varies, the thicker the second metal layer of the conductor pattern is, It is easy to prevent the bottom surface of the opening from reaching the main surface of the substrate body. Therefore, when the thickness of the first metal layer of the conductor pattern is smaller than the thickness of the second metal layer of the conductor pattern, the opening is easily formed.

好ましくは、前記開孔の前記底面を形成する部分の前記第2の金属層の反射率が、前記開孔に隣接する部分の前記第1の金属層の前記表面の反射率よりも小さい。   Preferably, the reflectance of the second metal layer in a portion forming the bottom surface of the opening is smaller than the reflectance of the surface of the first metal layer in a portion adjacent to the opening.

開孔の底面を形成する部分の第2の金属層の反射率が、開孔に隣接する部分の第1の金属層の表面の反射率よりも大きい場合には、照明光が開孔の底面に十分に届き、かつ、開孔の底面で十分に反射しないと開孔を認識できない。一方、開孔の底面を形成する部分の第2の金属層の反射率が、開孔に隣接する部分の第1の金属層の表面の反射率よりも小さい場合には、開孔に照明光が十分に届かなくても、開孔を容易に認識することができるので、好ましい。   When the reflectance of the second metal layer in the portion forming the bottom surface of the aperture is larger than the reflectance of the surface of the first metal layer in the portion adjacent to the aperture, the illumination light is the bottom surface of the aperture. The aperture cannot be recognized unless it reaches the surface of the aperture and is sufficiently reflected at the bottom of the aperture. On the other hand, when the reflectance of the second metal layer in the portion forming the bottom surface of the opening is smaller than the reflectance of the surface of the first metal layer in the portion adjacent to the opening, illumination light is applied to the opening. Even if it does not reach sufficiently, it is preferable because the opening can be easily recognized.

好ましくは、前記導体パターンは、前記第1の金属層と前記第2の金属層との間に配置された少なくとも1層の第3の金属層を含む。前記第3の金属層には、前記第1の金属層と前記第2の金属層とに形成された前記開孔に連通する開孔が形成されている。前記導体パターンの前記第3の金属層の厚みは、前記導体パターンの前記第1の金属層の厚みよりも大きい。前記開孔を形成する部分の前記第3の金属層の反射率は、前記開孔に隣接する部分の前記第1の金属層の前記表面の反射率よりも小さい。   Preferably, the conductor pattern includes at least one third metal layer disposed between the first metal layer and the second metal layer. In the third metal layer, an opening communicating with the opening formed in the first metal layer and the second metal layer is formed. The thickness of the third metal layer of the conductor pattern is greater than the thickness of the first metal layer of the conductor pattern. The reflectance of the third metal layer in the portion forming the opening is smaller than the reflectance of the surface of the first metal layer in the portion adjacent to the opening.

この場合、導体パターンの金属層間の接合強度の確保が容易である。   In this case, it is easy to ensure the bonding strength between the metal layers of the conductor pattern.

レーザーによって導体パターンに開孔を形成する場合、レーザーによって開孔を形成するときに発生した熱は、第3の金属層によって、一層、基板本体に伝わりにくくなるため、レーザーによって開孔を形成するときに発生する熱による基板本体への悪影響を、より効果的に防止することができる。   When an opening is formed in a conductor pattern by a laser, the heat generated when the opening is formed by the laser is more difficult to be transmitted to the substrate body by the third metal layer, so the opening is formed by the laser. The adverse effect on the substrate body due to the heat generated sometimes can be prevented more effectively.

開孔の底面を形成する部分の第2の金属層の反射率が、開孔に隣接する部分の第1の金属層の表面の反射率よりも小さい場合、開孔から露出する第3の金属層の反射率が開孔に隣接する第1の金属層の表面の反射率よりも小さいと、開孔の認識が容易である。   When the reflectance of the second metal layer in the portion forming the bottom surface of the opening is smaller than the reflectance of the surface of the first metal layer in the portion adjacent to the opening, the third metal exposed from the opening When the reflectance of the layer is smaller than the reflectance of the surface of the first metal layer adjacent to the opening, the recognition of the opening is easy.

好ましくは、一態様において、前記第1の金属層はAuにより形成される。前記第2の金属層はCuにより形成される。前記第3の金属層はNiにより形成される。   Preferably, in one aspect, the first metal layer is made of Au. The second metal layer is made of Cu. The third metal layer is made of Ni.

この場合、マーク付き回路基板を作製しやすい。   In this case, it is easy to produce a circuit board with a mark.

本発明のマーク付き回路基板は、マークの認識が容易になるようにでき、マークを形成しても基板本体への悪影響を防止することが容易である。   The marked circuit board of the present invention can facilitate the recognition of the mark, and even if the mark is formed, it is easy to prevent an adverse effect on the board body.

回路基板の平面図である。(実施例)It is a top view of a circuit board. (Example) 図1の線X−Xに沿って切断した断面図である。(実施例)It is sectional drawing cut | disconnected along line XX of FIG. (Example) レーザーマーキングウェハの平面図である。(従来例)It is a top view of a laser marking wafer. (Conventional example)

以下、本発明の実施の形態について、図1及び図2を参照しながら説明する。   Hereinafter, embodiments of the present invention will be described with reference to FIGS. 1 and 2.

図1は、回路基板10の平面図である。図2は、図1の線X−Xに沿って切断した断面図である。図1及び図2に示すように、回路基板10は、基板本体12の主面12aに、導体パターン30が形成されている。導体パターン30により、回路基板10の端子電極16や配線パターン(図示せず)などとともに、外部から認識できるマーク部20が形成されている。マーク部20には、開孔22が形成されている。   FIG. 1 is a plan view of the circuit board 10. FIG. 2 is a cross-sectional view taken along line XX in FIG. As shown in FIGS. 1 and 2, the circuit board 10 has a conductor pattern 30 formed on the main surface 12 a of the board body 12. The conductor pattern 30 forms a mark portion 20 that can be recognized from the outside, together with the terminal electrode 16 and the wiring pattern (not shown) of the circuit board 10. An opening 22 is formed in the mark portion 20.

基板本体12は、セラミックや樹脂で形成された基板であり、単層基板であっても、多層基板であってもよい。   The substrate body 12 is a substrate formed of ceramic or resin, and may be a single layer substrate or a multilayer substrate.

図2に示すように、導体パターン30は、最下層32、中間層34、最上層36が順に積層されている。導体パターン30の各層32,34,36は、金属により形成された金属層である。最上層36は第1の金属層であり、最下層32は第2の金属層であり、中間層34は第3の金属層である。   As shown in FIG. 2, the conductor pattern 30 has a lowermost layer 32, an intermediate layer 34, and an uppermost layer 36 laminated in this order. Each layer 32, 34, 36 of the conductor pattern 30 is a metal layer formed of metal. The uppermost layer 36 is a first metal layer, the lowermost layer 32 is a second metal layer, and the intermediate layer 34 is a third metal layer.

マーク部20に形成された開孔22は、最上層36及び中間層34を厚み方向に貫通する貫通孔と、最下層32に形成された非貫通孔とが連通してなる。開孔22の底面22aは最下層32によって形成されており、開孔22の底面22aに最下層32が露出している。開孔22は最下層32を貫通していない。開孔22は基板本体12の主面12aに達していないので、基板本体12の主面12aは、開孔22からは露出しない。   The opening 22 formed in the mark portion 20 is formed by communicating a through hole penetrating the uppermost layer 36 and the intermediate layer 34 in the thickness direction and a non-through hole formed in the lowermost layer 32. The bottom surface 22 a of the opening 22 is formed by the lowermost layer 32, and the lowermost layer 32 is exposed at the bottom surface 22 a of the opening 22. The opening 22 does not penetrate the lowermost layer 32. Since the opening 22 does not reach the main surface 12 a of the substrate body 12, the main surface 12 a of the substrate body 12 is not exposed from the opening 22.

開孔22の底面22aを形成する部分の最下層32と、開孔22に隣接する部分の最上層36の表面36aとは、目視や受光素子等により判別できるように光の反射率を異ならせることによって、外部から認識できるマークとして機能させる。マーク部20の開孔22の形状、大きさ、配置などを変えることにより、回路基板10を識別できるようにする。開孔22は、文字や図形、バーコード記号、2次元に配置されたドットパターンなど、適宜なパターンで形成すればよい。   The lowermost layer 32 of the part forming the bottom surface 22a of the opening 22 and the surface 36a of the uppermost layer 36 adjacent to the opening 22 have different light reflectivities so that they can be discriminated by visual observation or a light receiving element. Thus, it can function as a mark that can be recognized from the outside. The circuit board 10 can be identified by changing the shape, size, arrangement, and the like of the opening 22 of the mark portion 20. The opening 22 may be formed in an appropriate pattern such as a character, a figure, a barcode symbol, or a two-dimensionally arranged dot pattern.

開孔22の底面22aを形成する部分の最下層32の反射率と、開孔22に隣接する部分の最上層36の表面36aの反射率との差を大きくすることにより、開孔22、すなわち、マークの認識が容易になるようにできる。   By increasing the difference between the reflectance of the lowermost layer 32 of the portion forming the bottom surface 22a of the opening 22 and the reflectance of the surface 36a of the uppermost layer 36 of the portion adjacent to the opening 22, the opening 22, The mark can be easily recognized.

マークは、マーク部20の導体パターン30に形成されており、基板本体12自体には形成されていないので、マークを形成しても基板本体12への悪影響を防止することが容易である。
0 次に、回路基板10の具体例について説明する。
Since the mark is formed on the conductor pattern 30 of the mark portion 20 and is not formed on the substrate body 12 itself, even if the mark is formed, it is easy to prevent an adverse effect on the substrate body 12.
Next, a specific example of the circuit board 10 will be described.

回路基板10は、複数の個基板になる部分14を含む集合基板である。基板本体12の主面12aの中心部15には、個基板になる部分14が格子状に配置さ、個基板になる部分14には、端子電極16が形成されている。基板本体12の主面12aの周縁部18には、マーク部20が形成されている。   The circuit board 10 is a collective board including a portion 14 that becomes a plurality of individual boards. In the central portion 15 of the main surface 12a of the substrate body 12, portions 14 that become individual substrates are arranged in a lattice pattern, and terminal electrodes 16 are formed on the portions 14 that become individual substrates. A mark portion 20 is formed on the peripheral edge portion 18 of the main surface 12 a of the substrate body 12.

端子電極16とマーク部20は、基板本体12の主面12aに順に積層された導体パターン30の最下層32、中間層34、最上層36によって、所定の位置に、所定形状に、同時に形成される。   The terminal electrode 16 and the mark portion 20 are simultaneously formed at a predetermined position and in a predetermined shape by the lowermost layer 32, the intermediate layer 34, and the uppermost layer 36 of the conductor pattern 30 that are sequentially stacked on the main surface 12a of the substrate body 12. The

例えば、セラミックグリーンシートを積層した積層体の上面(すなわち、基板本体12の主面12aになる部分)に、Cuを含むペーストをスクリーン印刷した後、積層体を焼成し、Cuの最下層32を形成する。次いで、無電解メッキにより、最下層32の上にNiの中間層34を形成し、さらに中間層34の上に無電解メッキによりAuの最上層36を形成する。   For example, after the paste containing Cu is screen-printed on the upper surface of the laminated body in which the ceramic green sheets are laminated (that is, the portion that becomes the main surface 12a of the substrate body 12), the laminated body is baked to form the Cu lowermost layer 32. Form. Next, an Ni intermediate layer 34 is formed on the lowermost layer 32 by electroless plating, and an Au uppermost layer 36 is formed on the intermediate layer 34 by electroless plating.

マーク部20に開孔22は、レーザーによって形成する。すなわち、マーク部20の最上層36の表面36aにレーザーを照射し、最上層36、中間層34を貫通し、最下層32に達する開孔22を形成する。   The opening 22 in the mark portion 20 is formed by a laser. That is, the surface 36 a of the uppermost layer 36 of the mark portion 20 is irradiated with a laser to form an opening 22 that penetrates the uppermost layer 36 and the intermediate layer 34 and reaches the lowermost layer 32.

最下層32にレーザーが達すると、最下層32のCuの表面が酸化により変色する。これにより、開孔22の底面22aに露出している最下層32の反射率は、開孔22に隣接する最上層36のAuの表面36aの反射率より極端に小さくなり、開孔22とその周囲とのコントラストの差が大きくなる。そのため、マークを容易に認識することができる。   When the laser reaches the lowermost layer 32, the surface of Cu in the lowermost layer 32 changes color due to oxidation. As a result, the reflectance of the lowermost layer 32 exposed at the bottom surface 22a of the opening 22 becomes extremely smaller than the reflectance of the Au surface 36a of the uppermost layer 36 adjacent to the opening 22, and the opening 22 and its The difference in contrast with the surroundings increases. Therefore, the mark can be easily recognized.

すなわち、開孔22の底面22aを形成する部分の最下層32の反射率が、開孔22に隣接する部分の最上層36の表面36aの反射率よりも大きい場合には、照明光が開孔22の底面22aに十分に届き、かつ、開孔22の底面22aで十分に反射しないと、開孔22を認識できない。そのため、特殊な光学系や検出装置を用いないと、マークの認識は困難である。   That is, when the reflectance of the lowermost layer 32 in the portion forming the bottom surface 22a of the opening 22 is larger than the reflectance of the surface 36a of the uppermost layer 36 in the portion adjacent to the opening 22, the illumination light is opened. The aperture 22 cannot be recognized unless it reaches the bottom surface 22a of the aperture 22 and is sufficiently reflected by the bottom surface 22a of the aperture 22. Therefore, it is difficult to recognize the mark unless a special optical system or detection device is used.

一方、開孔22の底面22aを形成する部分の最下層32の反射率が、開孔22に隣接する部分の最上層36の表面36aの反射率よりも小さい場合には、開孔22の底面22aに照明光が十分に届かなくても、開孔22を容易に認識することができる。そのため、特殊な光学系や検出装置を用いなくても、マークの認識が可能である。   On the other hand, when the reflectance of the lowermost layer 32 in the portion forming the bottom surface 22 a of the opening 22 is smaller than the reflectance of the surface 36 a of the uppermost layer 36 in the portion adjacent to the opening 22, the bottom surface of the opening 22. Even if the illumination light does not sufficiently reach 22a, the opening 22 can be easily recognized. Therefore, the mark can be recognized without using a special optical system or detection device.

マーク部20は、開孔22のレーザー加工工程を追加するだけで形成できる。Cuの変色を利用するので、加工箇所に再メッキする必要がないため、工程が削減できる。Cuの酸化、変色によるコントラストの差によってマークを認識するため、最上層36の表面36aのメッキ傷等によるマークの誤認識が発生しない。   The mark portion 20 can be formed simply by adding a laser processing step for the opening 22. Since the discoloration of Cu is used, it is not necessary to re-plat the processed portion, and the process can be reduced. Since the mark is recognized by the difference in contrast due to Cu oxidation and discoloration, erroneous recognition of the mark due to plating scratches on the surface 36a of the uppermost layer 36 does not occur.

具体的な一例を挙げると、Auの最上層36の厚みは0.1μm程度、Niの中間層34の厚みは4μm程度、Cuの最下層32の厚みは10μm程度とする。基本波長1064kHzのYAGレーザーによって開孔22を形成することにより、回路基板10固有のIDコードをマーキングする。   As a specific example, the thickness of the uppermost layer 36 of Au is about 0.1 μm, the thickness of the intermediate layer 34 of Ni is about 4 μm, and the thickness of the lowermost layer 32 of Cu is about 10 μm. The ID code unique to the circuit board 10 is marked by forming the aperture 22 with a YAG laser having a fundamental wavelength of 1064 kHz.

最上層36の厚みを最下層32の厚みよりも小さくすると、レーザーによって導体パターン30に開孔22を形成するときに発生する熱の大部分を、導体パターン30を介して逃がし、基板本体12に伝達される熱量を小さくすることができる。これにより、レーザーによって導体パターン30に開孔22を形成するときに発生する熱による基板本体12への悪影響を防止することができる。   When the thickness of the uppermost layer 36 is made smaller than the thickness of the lowermost layer 32, most of the heat generated when the holes 22 are formed in the conductor pattern 30 by the laser is released through the conductor pattern 30, and is transferred to the substrate body 12. The amount of heat transferred can be reduced. Thereby, the bad influence to the board | substrate body 12 by the heat | fever generate | occur | produced when forming the opening 22 in the conductor pattern 30 with a laser can be prevented.

中間層34を設けると、レーザーによって導体パターン30に開孔22を形成するときに発生する熱が、一層、基板本体12に伝わりにくくなるため、レーザーによって導体パターン30に開孔22を形成するときに発生する熱による基板本体12への悪影響を、より効果的に防止することができる。また、開孔22をレーザー加工するときのパワー条件幅が広くなり、レーザー加工が容易になる。   When the intermediate layer 34 is provided, the heat generated when the opening 22 is formed in the conductor pattern 30 by the laser becomes more difficult to be transmitted to the substrate body 12, so that the opening 22 is formed in the conductor pattern 30 by the laser. It is possible to more effectively prevent the adverse effect on the substrate body 12 due to the heat generated in. Moreover, the power condition width when laser processing the opening 22 is widened, and laser processing becomes easy.

中間層34を設けると、導体パターン30の金属層32,34,36間の接合強度の確保が容易である。   When the intermediate layer 34 is provided, it is easy to ensure the bonding strength between the metal layers 32, 34, and 36 of the conductor pattern 30.

外部から開孔22を認識しようとするとき、開孔22から露出するNiの中間層34も外部から見える。そのため、Niの中間層34の反射率を、開孔22に隣接するAuの最上層36の表面36aの反射率よりも小さくすることで、底面22aの反射率が表面36aの反射率よりも小さい開孔22の認識が容易となる。   When trying to recognize the opening 22 from the outside, the Ni intermediate layer 34 exposed from the opening 22 is also visible from the outside. Therefore, by making the reflectance of the Ni intermediate layer 34 smaller than the reflectance of the surface 36a of the uppermost layer 36 of Au adjacent to the opening 22, the reflectance of the bottom surface 22a is smaller than the reflectance of the surface 36a. The opening 22 can be easily recognized.

導体パターン30の最上層36の厚みが小さいほど、開孔22の深さを小さくし、開孔22のレーザー加工量を減らし、レーザーによって導体パターンに開孔22を形成するときに発生する熱量を減らすことができる。導体パターン30の最下層32の厚みが大きいほど、レーザーによって導体パターン30に開孔22を形成するときに発生する熱の伝達経路が長くなり、基板本体12に熱が伝わりにくい。したがって、導体パターン30の最上層36の厚みを、導体パターン30の最下層32の厚みよりも小さくすると、レーザーによって導体パターン30に開孔22を形成するときに発生する熱による基板本体12への悪影響を、効果的に防止することができる。   As the thickness of the uppermost layer 36 of the conductor pattern 30 is smaller, the depth of the opening 22 is reduced, the laser processing amount of the opening 22 is reduced, and the amount of heat generated when the opening 22 is formed in the conductor pattern by the laser is reduced. Can be reduced. The greater the thickness of the lowermost layer 32 of the conductor pattern 30, the longer the heat transfer path that is generated when the holes 22 are formed in the conductor pattern 30 by the laser, and the less the heat is transferred to the substrate body 12. Therefore, if the thickness of the uppermost layer 36 of the conductor pattern 30 is made smaller than the thickness of the lowermost layer 32 of the conductor pattern 30, the heat applied to the substrate body 12 due to the heat generated when the holes 22 are formed in the conductor pattern 30 by the laser. Adverse effects can be effectively prevented.

最下層32に達する開孔22のレーザー加工深さは、導体パターン30の最上層36が薄いほど小さくてすみ、開孔22を短時間で形成することができる。開孔22の底面22aに最下層32が露出するように開孔22を形成するときに最下層32がレーザーにより除去される量がばらついても、導体パターン30の最下層32が厚いほど、開孔22の底面が基板本体12の主面12aにまで達しないようにすることが、容易である。したがって、導体パターン30の最上層36の厚みを、導体パターン30の最下層32の厚みよりも小さくすると、開孔22の形成が容易である。   The laser processing depth of the opening 22 reaching the lowermost layer 32 is smaller as the uppermost layer 36 of the conductor pattern 30 is thinner, and the opening 22 can be formed in a short time. Even when the amount of removal of the lowermost layer 32 by the laser varies when the opening 22 is formed so that the lowermost layer 32 is exposed on the bottom surface 22a of the opening 22, the lower the lowermost layer 32 of the conductor pattern 30 is, the more the opening becomes. It is easy to prevent the bottom surface of the hole 22 from reaching the main surface 12 a of the substrate body 12. Therefore, if the thickness of the uppermost layer 36 of the conductor pattern 30 is smaller than the thickness of the lowermost layer 32 of the conductor pattern 30, the opening 22 can be easily formed.

なお、最上層36として、Au以外に、Ag、Alなどが使用できる。特にAlの場合は、可視光領域でも高い反射率を有するので、マークの目視認識もしやすい。中間層34としては、Ni以外に、Pt、Sn、Tgなどが使用できる。最下層32としては、Cu以外に、Pt、Sn、Ni、Pd、Tgなどが使用できる。   As the uppermost layer 36, Ag, Al or the like can be used in addition to Au. In particular, in the case of Al, it has a high reflectance even in the visible light region, so that it is easy to visually recognize the mark. As the intermediate layer 34, Pt, Sn, Tg, etc. can be used in addition to Ni. As the lowermost layer 32, Pt, Sn, Ni, Pd, Tg, etc. can be used in addition to Cu.

<まとめ> 以上に説明したように、導体パターン30に開孔22を形成したマーク部20は、マークの認識が容易になるようにでき、マークを形成しても基板本体12への悪影響を防止することが容易である。   <Summary> As described above, the mark portion 20 in which the opening 22 is formed in the conductor pattern 30 can facilitate the recognition of the mark, and prevents the substrate body 12 from being adversely affected even if the mark is formed. Easy to do.

なお、本発明は、上記実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。   The present invention is not limited to the above embodiment, and can be implemented with various modifications.

例えば、開孔の底面は、導体パターンの最下層以外の層に形成されてもよい。すなわち、開孔の底面を形成する導体パターンの金属層と基板本体の主面との間に、導体パターンの他の金属層が配置されてもよい。   For example, the bottom surface of the opening may be formed in a layer other than the lowermost layer of the conductor pattern. That is, another metal layer of the conductor pattern may be disposed between the metal layer of the conductor pattern that forms the bottom surface of the opening and the main surface of the substrate body.

また、導体パターンの最上層と、開孔の底面を形成する導体パターンの金属層(最下層でなくてもよい)との間に、複数の中間層が配置される構成としてもよい。逆に、開孔が形成された導体パターンの最上層と、開孔の底面を形成する導体パターンの金属層(最下層でなくてもよい)との間に、中間層が全く配置されない構成とすることも可能である。   Moreover, it is good also as a structure by which a some intermediate | middle layer is arrange | positioned between the uppermost layer of a conductor pattern, and the metal layer (it does not need to be the lowest layer) of the conductor pattern which forms the bottom face of an opening. On the contrary, an intermediate layer is not arranged at all between the uppermost layer of the conductor pattern in which the opening is formed and the metal layer (not necessarily the lowermost layer) of the conductor pattern that forms the bottom surface of the opening. It is also possible to do.

本発明のマーク付き回路基板は、集合基板に限らず、個基板にも適用できる。   The marked circuit board of the present invention can be applied not only to a collective board but also to an individual board.

10 集合基板(回路基板)
12 基板本体
12a 主面
16 端子電極(導体パターン)
20 識別マーク部(導体パターン)
22 開孔
22a 底面
30 導体パターン
32 最下層(第2の金属層)
34 中間層(第3の金属層)
36 最上層(第1の金属層)
36a 表面
10 Assembly board (circuit board)
12 Substrate body 12a Main surface 16 Terminal electrode (conductor pattern)
20 Identification mark (conductor pattern)
22 Opening 22a Bottom surface 30 Conductor pattern 32 Bottom layer (second metal layer)
34 Intermediate layer (third metal layer)
36 Top layer (first metal layer)
36a surface

Claims (5)

基板本体と、
前記基板本体の主面に積層された少なくとも2層の第1及び第2の金属層を含む導体パターンと、
を備えた回路基板において、
前記導体パターンは、外部から認識できるマーク部を有し、
該マーク部は、前記基板本体とは反対側の前記第1の金属層の表面から前記基板本体側の前記第2の金属層まで開孔が形成され、前記開孔は前記第1の金属層を貫通し、前記開孔の底面が前記第2の金属層により形成され、前記開孔の前記底面を形成する部分の前記第2の金属層の反射率と、前記開孔に隣接する部分の前記第1の金属層の前記表面の反射率とが異なることを特徴とする、マーク付き回路基板。
A substrate body;
A conductor pattern including at least two first and second metal layers laminated on a main surface of the substrate body;
In a circuit board with
The conductor pattern has a mark portion that can be recognized from the outside,
The mark portion has an opening formed from the surface of the first metal layer on the opposite side of the substrate body to the second metal layer on the substrate body side, and the opening is formed in the first metal layer. The bottom surface of the opening is formed by the second metal layer, the reflectance of the second metal layer of the portion forming the bottom surface of the opening, and the portion adjacent to the opening The marked circuit board, wherein the reflectance of the surface of the first metal layer is different.
前記開孔はレーザーによって形成され、
前記導体パターンの前記第1の金属層の厚みが、前記導体パターンの前記第2の金属層の厚みよりも小さいことを特徴とする、請求項1に記載のマーク付き回路基板。
The aperture is formed by a laser;
2. The marked circuit board according to claim 1, wherein a thickness of the first metal layer of the conductor pattern is smaller than a thickness of the second metal layer of the conductor pattern.
前記開孔の前記底面を形成する部分の前記第2の金属層の反射率が、前記開孔に隣接する部分の前記第1の金属層の前記表面の反射率よりも小さいことを特徴とする、請求項1又は2に記載のマーク付き回路基板。   The reflectance of the second metal layer in the portion forming the bottom surface of the opening is smaller than the reflectance of the surface of the first metal layer in the portion adjacent to the opening. The circuit board with a mark according to claim 1 or 2. 前記導体パターンは、前記第1の金属層と前記第2の金属層との間に配置された少なくとも1層の第3の金属層を含み、
前記第3の金属層には、前記第1の金属層と前記第2の金属層とに形成された前記開孔に連通する開孔が形成され、
前記導体パターンの前記第3の金属層の厚みは、前記導体パターンの前記第1の金属層の厚みよりも大きく、
前記開孔を形成する部分の前記第3の金属層の反射率は、前記開孔に隣接する部分の前記第1の金属層の前記表面の反射率よりも小さいことを特徴とする、請求項1乃至3のいずれか一つに記載のマーク付き回路基板。
The conductor pattern includes at least one third metal layer disposed between the first metal layer and the second metal layer;
In the third metal layer, an opening communicating with the opening formed in the first metal layer and the second metal layer is formed,
The thickness of the third metal layer of the conductor pattern is greater than the thickness of the first metal layer of the conductor pattern,
The reflectance of the third metal layer in a portion forming the opening is smaller than the reflectance of the surface of the first metal layer in a portion adjacent to the opening. The circuit board with a mark according to any one of 1 to 3.
前記第1の金属層はAuにより形成され、
前記第2の金属層はCuにより形成され、
前記第3の金属層はNiにより形成されたことを特徴とする、請求項4に記載のマーク付き回路基板。
The first metal layer is made of Au;
The second metal layer is formed of Cu;
The marked circuit board according to claim 4, wherein the third metal layer is made of Ni.
JP2010101382A 2010-04-26 2010-04-26 Circuit-board with mark Pending JP2011233648A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010101382A JP2011233648A (en) 2010-04-26 2010-04-26 Circuit-board with mark

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010101382A JP2011233648A (en) 2010-04-26 2010-04-26 Circuit-board with mark

Publications (1)

Publication Number Publication Date
JP2011233648A true JP2011233648A (en) 2011-11-17

Family

ID=45322698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010101382A Pending JP2011233648A (en) 2010-04-26 2010-04-26 Circuit-board with mark

Country Status (1)

Country Link
JP (1) JP2011233648A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020218272A1 (en) * 2019-04-26 2020-10-29 株式会社村田製作所 Module and method for manufacturing same
WO2020218273A1 (en) * 2019-04-26 2020-10-29 株式会社村田製作所 Module and manufacturing method for same
WO2020218274A1 (en) * 2019-04-26 2020-10-29 株式会社村田製作所 Module and manufacturing method for same
WO2021065490A1 (en) * 2019-09-30 2021-04-08 株式会社フジクラ Flexible printed circuit board and method for producing same
JPWO2023008199A1 (en) * 2021-07-26 2023-02-02
WO2023008200A1 (en) * 2021-07-26 2023-02-02 デンカ株式会社 Bonded substrate, circuit board and manufacturing method therefor, and individual substrate and manufacturing method therefor

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020218272A1 (en) * 2019-04-26 2020-10-29 株式会社村田製作所 Module and method for manufacturing same
WO2020218273A1 (en) * 2019-04-26 2020-10-29 株式会社村田製作所 Module and manufacturing method for same
WO2020218274A1 (en) * 2019-04-26 2020-10-29 株式会社村田製作所 Module and manufacturing method for same
WO2021065490A1 (en) * 2019-09-30 2021-04-08 株式会社フジクラ Flexible printed circuit board and method for producing same
JP2021057433A (en) * 2019-09-30 2021-04-08 株式会社フジクラ Flexible printed wiring board and manufacturing method thereof
JPWO2023008199A1 (en) * 2021-07-26 2023-02-02
WO2023008200A1 (en) * 2021-07-26 2023-02-02 デンカ株式会社 Bonded substrate, circuit board and manufacturing method therefor, and individual substrate and manufacturing method therefor
JPWO2023008200A1 (en) * 2021-07-26 2023-02-02
WO2023008199A1 (en) * 2021-07-26 2023-02-02 デンカ株式会社 Bonded substrate, circuit board and method for producing same, and individual substrate and method for producing same
JP7365529B2 (en) 2021-07-26 2023-10-19 デンカ株式会社 Bonded substrate, circuit board and method for manufacturing the same, individual board and method for manufacturing the same
JP7365528B2 (en) 2021-07-26 2023-10-19 デンカ株式会社 Bonded substrate, circuit board and method for manufacturing the same, individual board and method for manufacturing the same

Similar Documents

Publication Publication Date Title
JP2011233648A (en) Circuit-board with mark
TWI241691B (en) Semiconductor device and method for fabricating the same
JP6381327B2 (en) LED light emitting device and manufacturing method thereof
KR102650163B1 (en) Guide plate for probe card and manufacturing method thereof, and probe card having the same
TW202322420A (en) Light emitting element
TWI769337B (en) Light emitting device
TWI353807B (en) Manufacturing method of mounting substrate withref
JP2010073961A (en) Multilayer electronic component, and method of manufacturing the same
JP2013102035A (en) Ceramic substrate and manufacturing method thereof
JP2016129181A (en) Substrate for mounting led
JP5515404B2 (en) Thermoelectric module
JP6100617B2 (en) Multi-layer wiring board and probe card board
JP2007013066A (en) Light emitting device
KR20130106967A (en) Printede circuit board and manufacturing method for the printede circuit board
JP2009117564A (en) Wiring board
JP2007173586A (en) Wiring mother board provided with a plurality of wiring patterns, and inspecting method therefor
CN102347300B (en) Chip package and fabricating method thereof
JP5046625B2 (en) Multiple wiring board
JP2015211072A (en) Wiring board and electronic device
JP2009267274A (en) Wiring board for mounting light emitting device
JP2014127486A (en) Multilayer electronic component and aggregate substrate
KR102281457B1 (en) Printed circuit board and method of manufacturing the same
US20240114615A1 (en) Method for manufacturing wiring circuit board
JP2022178991A (en) Wiring board and manufacturing method for wiring board
TWI843136B (en) Display panel and fabricating method thereof