JP2007173586A - Wiring mother board provided with a plurality of wiring patterns, and inspecting method therefor - Google Patents
Wiring mother board provided with a plurality of wiring patterns, and inspecting method therefor Download PDFInfo
- Publication number
- JP2007173586A JP2007173586A JP2005370181A JP2005370181A JP2007173586A JP 2007173586 A JP2007173586 A JP 2007173586A JP 2005370181 A JP2005370181 A JP 2005370181A JP 2005370181 A JP2005370181 A JP 2005370181A JP 2007173586 A JP2007173586 A JP 2007173586A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- conductor
- layer
- wiring board
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、電子部品を収容するための電子部品収納用パッケージや混成集積回路基板等に用いられる複数個取り配線基板を検査する方法、およびその複数個取り配線基板に関する。 The present invention relates to a method of inspecting a multi-piece wiring board used for an electronic component housing package for housing electronic parts, a hybrid integrated circuit board, and the like, and to the multi-piece wiring board.
一般に、半導体素子、弾性表面波素子および圧電振動子等の電子部品搭載用の基板となる配線基板は、配線導体が形成された複数の絶縁層を上下に積層し、その積層体の主面に電子部品の搭載部を設けた構造を有する。このような配線基板は、通常、その1辺の長さが数mm程度と小さく、複数個の配線基板の取り扱いを容易とするために、また配線基板および電子装置の作製を効率よくするために、母基板に配線基板領域を複数縦横に配列形成した、いわゆる複数個取り配線基板の形態で作製されている。 In general, a wiring board that is a substrate for mounting electronic components such as semiconductor elements, surface acoustic wave elements, and piezoelectric vibrators is formed by laminating a plurality of insulating layers on which wiring conductors are formed on the main surface of the laminated body. It has a structure in which an electronic component mounting portion is provided. Such a wiring board is usually as small as a few millimeters on a side, so that it is easy to handle a plurality of wiring boards, and to efficiently manufacture wiring boards and electronic devices. The circuit board is manufactured in the form of a so-called multiple wiring board in which a plurality of wiring board regions are arranged in a matrix on the mother board.
複数個取り配線基板は、通常、セラミック焼結体等から成る絶縁層が複数積層されて成り、中央部に四角形状の配線基板領域が縦横に配列形成されているとともに外周部にダミー領域が形成された四角形状の母基板と、該配線基板領域に形成された配線導体とを具備する構造を有する。なお、ダミー領域は、複数個取り配線基板の取り扱いを容易とすること等のために設けられている。そして、この複数個取り配線基板を個々の配線基板に分割することにより複数個の配線基板が形成され、個々の配線基板の配線導体の露出部分に電子部品の電極が半田等を介して接続される。 A multi-layer wiring board is usually formed by laminating a plurality of insulating layers made of a ceramic sintered body, etc., and a rectangular wiring board region is arranged vertically and horizontally at the center and a dummy region is formed at the outer periphery. And a wiring board formed in the wiring board region. The dummy area is provided in order to facilitate handling of a plurality of wiring boards. A plurality of wiring boards are formed by dividing the plurality of wiring boards into individual wiring boards, and the electrodes of the electronic components are connected to the exposed portions of the wiring conductors of the individual wiring boards via solder or the like. The
また、複数個取り配線基板の作製において、焼成時の変形を防止等することを目的として、その表面に絶縁コート層が形成される場合がある。絶縁コート層を有する複数個取り配線基板においては、その表面に絶縁コート層が形成されているか否かを、簡易に検査できることが好ましい。そのような検査方法として、例えば特許文献1には、母基板のダミー領域に所定の文字パターンを形成し、その文字パターンに絶縁コート層を施すことで、文字パターンを認識することにより、絶縁コート層の有無を判定する方法が記載されている。
しかしながら、該特許文献1記載の方法では、例えば、母基板がガラスセラミックスの場合、焼成後の絶縁コート層の厚みが約10μmから50μmと薄く、透明もしくは半透明のガラス状となるため、絶縁コート層の有無にかかわらず、所定の文字コードを認識することができてしまい、結果として絶縁コート層の有無を判定することが難しいという問題があった。 However, in the method described in Patent Document 1, for example, when the mother substrate is made of glass ceramics, the thickness of the insulating coating layer after firing is as thin as about 10 μm to 50 μm, and becomes transparent or translucent glass. Regardless of the presence or absence of a layer, a predetermined character code can be recognized, and as a result, it is difficult to determine the presence or absence of an insulating coat layer.
また、識別手段が形成されていない場合には、複数個取り配線基板を構成する配線基板を一つずつ、顕微鏡等を用いて検査する必要があるため、検査に時間がかかり、複数個取り配線基板としての生産性が低いという問題があった。 In addition, when the identification means is not formed, it is necessary to inspect each of the wiring boards constituting the multiple wiring board by using a microscope or the like. There was a problem that productivity as a substrate was low.
本発明は、このような従来の問題点を解決するために完成されたものであり、その目的は、複数個取り配線基板上に形成される絶縁コート層の有無を簡易に判定できる、複数個取り配線基板の検査方法、さらにはこの検査方法に適応した複数個取り配線基板を提供することにある。 The present invention has been completed in order to solve the above-described conventional problems, and the object of the present invention is to make it possible to easily determine the presence or absence of an insulating coat layer formed on a wiring board. An object of the present invention is to provide a method for inspecting a wiring board, and further to provide a plurality of wiring boards adapted to this inspection method.
本発明に係る複数個取り配線基板の検査方法は、複数個の配線基板領域とダミー領域とを有し、前記配線基板領域に配線導体が、前記ダミー領域に導体パターンが設けられている複数個取り配線基板上に、前記配線基板領域及び導体パターン上に絶縁コート層が形成されているか否かを検査する複数個取り配線基板の検査方法であって、前記複数個取り配線基板をめっき液中に浸漬して、前記配線導体の表面にめっき層を形成し、しかる後、前記ダミー領域の導体パターン上のめっき層の有無を識別することにより、前記絶縁コート層の有無を判定することを特徴とするものである。 The method for inspecting a multiple wiring board according to the present invention includes a plurality of wiring board regions and dummy regions, wherein a plurality of wiring conductors are provided in the wiring substrate region and a conductor pattern is provided in the dummy region. A method for inspecting a plurality of wiring substrates for inspecting whether or not an insulating coating layer is formed on the wiring substrate region and the conductor pattern on the wiring substrate, wherein the plurality of wiring substrates are in a plating solution. So as to form a plating layer on the surface of the wiring conductor, and then determine the presence or absence of the insulating coating layer by identifying the presence or absence of the plating layer on the conductor pattern of the dummy region. It is what.
また、本発明の複数個取り配線基板は、複数個の配線基板領域とダミー領域とを有する母基板の一主面上で、前記配線基板領域に配線導体を、前記ダミー領域に導体パターンを設けるとともに、前記配線導体が存在しない前記配線基板領域の一部及び前記導体パターン上に絶縁コート層を形成し、前記配線導体の表面にのみめっき層を形成してなることを特徴とするものである。 Further, the multiple wiring substrate of the present invention is provided with a wiring conductor in the wiring substrate region and a conductor pattern in the dummy region on one main surface of a mother board having a plurality of wiring substrate regions and a dummy region. In addition, an insulating coating layer is formed on a part of the wiring board region where the wiring conductor does not exist and the conductor pattern, and a plating layer is formed only on the surface of the wiring conductor. .
本発明によれば、複数個取り配線基板上に作製されるダミー領域の導体パターン上にめっき層が形成されている場合は、導体パターンが絶縁コート層で被覆されていないことになり、配線基板領域も、絶縁コート層が形成されていないと判断できる。一方ダミー領域の導体パターン上にめっき層が形成されていない場合は、導体パターンが絶縁コート層で被覆されており、配線基板領域も、絶縁コート層が形成されていると判断できる。 According to the present invention, when the plating layer is formed on the conductor pattern of the dummy region manufactured on the wiring board, the conductor pattern is not covered with the insulating coating layer. It can be determined that the region also has no insulating coating layer formed. On the other hand, when the plating layer is not formed on the conductor pattern in the dummy area, it can be determined that the conductor pattern is covered with the insulating coat layer, and the insulating coat layer is also formed in the wiring board area.
すなわち、本発明の複数個取り配線基板において、ダミー領域の導体パターン上にめっき層が形成されているか否かを確認するだけで、配線基板領域における絶縁コート層の有無を簡易に判定できる。 That is, in the multiple wiring substrate of the present invention, the presence / absence of the insulating coating layer in the wiring substrate region can be easily determined simply by confirming whether or not the plating layer is formed on the conductor pattern in the dummy region.
本発明の複数個取り配線基板について添付図面に基づき説明する。図1は、本発明の複数個取り配線基板の実施の形態の一例を示す図であり、(a)はその平面図であり、(b)は、(a)のIb−Ib線に沿った断面図である。 A multiple wiring board according to the present invention will be described with reference to the accompanying drawings. FIG. 1 is a diagram showing an example of an embodiment of a multiple wiring board according to the present invention, (a) is a plan view thereof, and (b) is taken along line Ib-Ib in (a). It is sectional drawing.
セラミック母基板10は、例えば、四角形状の平板状のガラスセラミックス焼結体の電気絶縁材料から成る絶縁層を積層して成り、各絶縁層がセラミック粉末に適当なガラス粉末を混合した原料粉末を、有機溶剤、バインダ等を添加混合して泥漿状のセラミックスラリーとなすとともに、このセラミックスラリーをドクターブレード法やカレンダーロール法等のシート成形技術を採用しシート状となすことによって複数のグリーンシート(セラミック生シート)を得る。しかる後、このグリーンシートを切断加工や打ち抜き加工により適当な形状とするとともに、これらのグリーンシートを積層して積層体とし、最後にこの積層体を還元雰囲気中で約1000℃の温度で焼成することによって作製される。
The
なお、セラミック母基板10は、その形状が基本的には四角形状であるが、各角部に丸みがつけてあったり、各辺が直線でなくいくつかの凹凸が設けられたりしているような、略四角形状のものであってもよいが、好ましくは正方形状もしくは長方形状である。
In addition, although the shape of the
またセラミック母基板10は、その上下主面の少なくとも一方に分割溝20が縦横に形成され、分割溝20によって複数個の四角形状の配線基板領域40が区画され中央部に縦横に配列形成されている。分割溝20は、セラミック母基板10をこれに沿って撓折して個々の配線基板領域40をそれぞれの配線基板に分割する際に曲げ応力を集中させる機能を有し、セラミック母基板10となるグリーンシートの主面に所定の断面形状を有する金属製のブレード(刃)を押圧し、その刃先を所定深さに侵入させることによって形成される。
The
なお、複数個取り配線基板を個々の配線基板領域40に分割する方法としては、上述のような分割溝を予め形成しておくという方法に限らず、ダイシング加工等の他の方法を用いてもよい。
Note that the method of dividing the multi-layer wiring board into the individual
また、各配線基板領域40は、その上面に電子部品を搭載する搭載部を有し、この搭載部の周辺から下面にかけてタングステン、マンガン、銅、銀、金、パラジウム、白金等の金属材料から成る配線導体30を有している。この配線導体30は、例えば銅から成る場合、銅粉末に適当な有機バインダ、溶剤等を添加混合して得た金属ペーストを、セラミック母基板10の各セラミック絶縁層となるグリーンシートの上面に予めスクリーン印刷法等により所定パターンに印刷塗布しておくことによって形成される。
Each
配線導体30は、搭載部に搭載される電子部品(図示せず)と電気的に接続され、この電極を各配線基板領域40の下面側等に導出する導電路として機能する。配線導体30と電子部品の電極との電気的な接続は、例えばボンディングワイヤやはんだ等の導電性接続材(図示せず)を介して行なわれる。
The
また、配線導体30が存在しない配線基板領域40の一部に、絶縁コート層(第1の絶縁コート層60)が形成される。
In addition, an insulating coat layer (first insulating coat layer 60) is formed on a part of the
第1の絶縁コート層60は、セラミック母基板10を形成する絶縁層と同様の組成の絶縁材料により形成される。例えば、各絶縁層がガラスセラミックス焼結体からなる場合、絶縁層となるグリーンシートと同様の組成のセラミックスやガラス等の原料粉末に有機溶剤、バインダ等を添加し混練してペースト状とすることにより作製されたセラミックペーストを、配線導体30が存在しない配線基板領域40の一部にスクリーン印刷法等により印刷塗布して形成される。
The first insulating
第1の絶縁コート層60の目的は、例えば、配線基板領域40の反り、すなわち、セラミック母基板10の反りを抑えるために形成される。つまり、セラミック母基板10の下面側に、配線基板領域40に搭載される電子部品と外部の電気回路との間の電磁的な遮蔽用の導体層(図示せず)が形成されているような場合、導体層となる導体ペーストとセラミック母基板10となるグリーンシートとの間で焼成時の収縮差に起因して応力が生じる。第1の絶縁コート層となるセラミックペーストがグリーンシートの上面側に印刷されていると、セラミックペーストとグリーンシートとの間で収縮差に応じて応力が生じ、グリーンシートの上下面の間で応力が相殺されるので、セラミック母基板10の反りが抑制される。
The purpose of the first insulating
セラミック母基板10は、外周部にダミー領域50を有し、ダミー領域50には導体パターン70が形成される。
The
この導体パターン70は、ダミー領域50の幅や隣接する配線導体30に対する電気的な影響等を考慮し、さらには、目視による検知ミスをより効果的に防止するため、種々の四角形状、円形状等の幾何学的なマークであることが好ましい。さらに、導体パターン70は、絶縁コート層の有無を判定する上で、ダミー領域中の少なくとも1箇所、好ましくは2箇所以上に形成される。
This
ここで、導体パターン70上には、本発明における複数個取り配線基板中の絶縁コートの有無を判定する上で、絶縁コート層(第2の絶縁コート層80)が形成される。この場合において、第2の絶縁コート層80の形状は、導体パターン70を覆うような形状および大きさであれば良い。
Here, an insulating coat layer (second insulating coat layer 80) is formed on the
また、第1の絶縁コート層60および第2の絶縁コート層80は、厚さが5〜50μmであることが好ましい。5μm未満では、収縮差の緩和や導体パターン70を効果的に覆うことが難しくなり、配線基板の表裏における収縮の差により、反りが発生する不具合を生じたり、導体パターン70の一部が露出してめっき層が形成され、第1の絶縁コート層60が形成されているか否かの判断を難しくさせたりするおそれがある。また、50μmを超えて厚くなると、絶縁コート層そのものが、剥がれやすくなってしまう。
Further, the first insulating
ここで、第2の絶縁コート層80は、第1の絶縁コート層60と同様、セラミック母基板10を形成する絶縁層と同様の組成の絶縁材料により形成され、さらには、第1の絶縁コート層60と同時に印刷塗布されるよう設計される。
Here, the second insulating
第2の絶縁コート層80を第1の絶縁コート層60と同時に印刷し形成するためには、第1の絶縁コート層60をスクリーン印刷法で印刷することにより形成する際、そのスクリーン印刷用の製版に所定の第2の絶縁コート層80が形成されるようなパターンを設けておくこと等の方法を用いることができる。
In order to print and form the second insulating
このようにして作製された母基板10は、配線導体30の酸化腐食の防止や、ボンディングワイヤのボンディング性やはんだの濡れ性等の特性の向上等のために、めっき層(図示せず)で被覆される。
The
めっき層は、ニッケル、銅、金等の金属材料からなり、電解めっき法や無電解めっき法等のめっき法により配線導体30上に形成される。具体的には、配線導体30が形成されているセラミック母基板10を、例えば、硫酸ニッケル等のニッケル供給源となる成分と、次亜リン酸ナトリウム等の還元剤とを主として含む無電解ニッケルめっき液中に所定時間浸漬することにより、ニッケルめっき層が形成される。浸漬時間は、所望のめっき層の厚さや、使用するめっき液の温度、組成等のめっき速度に影響を与える諸条件に応じて適宜設定する。
The plating layer is made of a metal material such as nickel, copper, or gold, and is formed on the
ちなみに、めっき層を形成する金属層は、母基板と色調や光の反射率(明るさ)が異なるので、めっき層の有無は容易、かつ確実に識別することができる。特に、めっき層について、少なくとも最表層が金めっき層で形成されていると、めっき層の酸化腐食に起因する色調の変化や明るさの劣化が抑制され、また、金と、セラミック母基板10を形成するセラミック材料との間のコントラストが非常に大きくなるので、識別がより容易である。 Incidentally, since the metal layer forming the plating layer is different in color tone and light reflectance (brightness) from the mother substrate, the presence or absence of the plating layer can be easily and reliably identified. In particular, if at least the outermost layer of the plating layer is formed of a gold plating layer, a change in color tone and deterioration of brightness due to oxidative corrosion of the plating layer are suppressed. Identification is easier because the contrast between the ceramic material to be formed is very large.
そして、母基板10全体にめっきを施したのち、各搭載部に電子部品(図示せず)を搭載するとともに、この電子部品の各電極を配線導体30にボンディングワイヤや半田バンプ等の電気的接続手段を介して電気的に接続する。続いて、各配線基板領域40の上面に蓋体(図示せず)により電子部品を覆うように取着することによって、電子部品が各配線基板領域40と蓋体とにより気密に封止され、多数個の電子装置がセラミック母基板10に縦横に配列形成されることとなる。その後、分割溝20に沿ってセラミック母基板10を撓折することにより、多数の電子装置が同時集約的に製造される。なお、電子部品の搭載は、セラミック母基板10を各配線基板領域40に分割して個々の配線基板とした後に行ってもよい。
Then, after plating the
このようにして形成された個々の電子装置は、個々の配線基板の下面に露出している配線導体30の一部を外部電気回路基板の回路導体に半田等の接続材を介して接続することにより外部電気回路基板に実装され、電子部品の電極が外部の回路導体と電気的に接続される。
In each electronic device formed in this way, a part of the
本発明において、上記した方法にて作製された複数個取り配線基板は、第2の絶縁コート層80にめっき層が形成されるか否かを検査するが、この複数個取り配線基板の検査方法およびその複数個取り配線基板において、以下のような効果が得られる。
In the present invention, the multiple wiring substrate manufactured by the above-described method is inspected as to whether or not a plating layer is formed on the second insulating
本発明によれば、複数個取り配線基板10上に作製されるダミー領域50の導体パターン70上にめっき層が形成されている場合は、導体パターン70が第2の絶縁コート層80で被覆されていないことになり、配線基板領域も、第1の絶縁コート層60が形成されていないと判断できる。一方ダミー領域50の導体パターン70上にめっき層が形成されていない場合は、導体パターン70が第2の絶縁コート層80で被覆されており、配線基板領域40も、第1の絶縁コート層60が形成されていると判断できる。
According to the present invention, when a plating layer is formed on the
すなわち、本発明の複数個取り配線基板Xにおいて、ダミー領域50の導体パターン70上にめっき層が形成されているか否かを確認するだけで、配線基板領域40における第1の絶縁コート層60の有無を簡易に判定できる。
That is, in the multiple wiring substrate X of the present invention, the first insulating
なお、本発明は、以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良を施すことは何ら差し支えない。例えば、セラミック母基板1は、上述の例では平板状のものとしたが、上面に電子部品を収容するための凹部を有するものとしてもよい。 It should be noted that the present invention is not limited to the examples of the above embodiments, and various modifications and improvements can be made without departing from the scope of the present invention. For example, although the ceramic mother board 1 is a flat plate in the above example, the ceramic mother board 1 may have a concave portion for accommodating electronic components on the upper surface.
X・・・複数個取り配線基板
10・・・セラミック母基板
20・・・分割溝
30・・・配線導体
40・・・配線基板領域
50・・・ダミー領域
60・・・第1の絶縁コート層
70・・・導体パターン
80・・・第2の絶縁コート層
X ... Multiple-
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005370181A JP2007173586A (en) | 2005-12-22 | 2005-12-22 | Wiring mother board provided with a plurality of wiring patterns, and inspecting method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005370181A JP2007173586A (en) | 2005-12-22 | 2005-12-22 | Wiring mother board provided with a plurality of wiring patterns, and inspecting method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007173586A true JP2007173586A (en) | 2007-07-05 |
Family
ID=38299721
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005370181A Withdrawn JP2007173586A (en) | 2005-12-22 | 2005-12-22 | Wiring mother board provided with a plurality of wiring patterns, and inspecting method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007173586A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010100812A1 (en) * | 2009-03-02 | 2010-09-10 | 株式会社ビッズソリューション | Printed circuit board, electronic device, and method of producing printed circuit board |
US9647146B2 (en) | 2013-03-08 | 2017-05-09 | Sony Corporation | Semiconductor device, manufacturing method, and electronic apparatus |
JP2019087724A (en) * | 2017-11-08 | 2019-06-06 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Substrate strip and electronic device package including the same |
KR20190077357A (en) | 2016-11-14 | 2019-07-03 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | Solid-state imaging device, manufacturing method, and electronic device |
-
2005
- 2005-12-22 JP JP2005370181A patent/JP2007173586A/en not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010100812A1 (en) * | 2009-03-02 | 2010-09-10 | 株式会社ビッズソリューション | Printed circuit board, electronic device, and method of producing printed circuit board |
US9647146B2 (en) | 2013-03-08 | 2017-05-09 | Sony Corporation | Semiconductor device, manufacturing method, and electronic apparatus |
US10446598B2 (en) * | 2013-03-08 | 2019-10-15 | Sony Corporation | Semiconductor device, manufacturing method, and electronic apparatus |
KR20190077357A (en) | 2016-11-14 | 2019-07-03 | 소니 세미컨덕터 솔루션즈 가부시키가이샤 | Solid-state imaging device, manufacturing method, and electronic device |
JP2019087724A (en) * | 2017-11-08 | 2019-06-06 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | Substrate strip and electronic device package including the same |
JP7087241B2 (en) | 2017-11-08 | 2022-06-21 | サムソン エレクトロ-メカニックス カンパニーリミテッド. | Substrate strip and electronic device package including it |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007173586A (en) | Wiring mother board provided with a plurality of wiring patterns, and inspecting method therefor | |
JP2005210028A (en) | Multi-molded wiring board | |
JP6121860B2 (en) | Wiring board and electronic device | |
JP2008135524A (en) | Multiple patterning wiring board | |
JP2005136232A (en) | Wiring board | |
JP5546352B2 (en) | Multiple wiring board | |
JP4571012B2 (en) | Crystal unit with pedestal | |
JP4738220B2 (en) | Multiple wiring board | |
JP2003017816A (en) | Wiring board of multiple allocation | |
JP4423181B2 (en) | Multiple wiring board | |
JP5377138B2 (en) | Multi-wiring board | |
JP4906521B2 (en) | Multi-piece wiring board and manufacturing method thereof | |
JP2008028233A (en) | Multiple-pattern wiring board | |
JP2007227873A (en) | Multiple wiring board | |
JP3850343B2 (en) | Electronic component mounting board | |
JP2007234661A (en) | Multipiece wiring board and its inspection method | |
JP3801935B2 (en) | Electronic component mounting board | |
JP2006237297A (en) | Multiple patterning wiring board | |
JP5361537B2 (en) | Wiring motherboard | |
JP2008028234A (en) | Multiple-pattern wiring board | |
JP2005340562A (en) | Multiple patterning substrate | |
JP2005019749A (en) | Wiring board and multiple wiring board | |
JP2006128297A (en) | Multiple wiring board and electronic device | |
JP2010177320A (en) | Multiple patterning wiring substrate | |
JP2011052265A (en) | Wiring board and light-emitting device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080616 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100622 |