JP6100617B2 - Multi-layer wiring board and probe card board - Google Patents

Multi-layer wiring board and probe card board Download PDF

Info

Publication number
JP6100617B2
JP6100617B2 JP2013114340A JP2013114340A JP6100617B2 JP 6100617 B2 JP6100617 B2 JP 6100617B2 JP 2013114340 A JP2013114340 A JP 2013114340A JP 2013114340 A JP2013114340 A JP 2013114340A JP 6100617 B2 JP6100617 B2 JP 6100617B2
Authority
JP
Japan
Prior art keywords
layer
thin film
resin
recess
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013114340A
Other languages
Japanese (ja)
Other versions
JP2014232853A (en
Inventor
直樹 堀之内
直樹 堀之内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013114340A priority Critical patent/JP6100617B2/en
Publication of JP2014232853A publication Critical patent/JP2014232853A/en
Application granted granted Critical
Publication of JP6100617B2 publication Critical patent/JP6100617B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、セラミック基板上に複数の樹脂絶縁層と薄膜導体層とが設けられた多層配線基板、および多層配線基板が用いられてなるプローブカード用基板に関するものである。   The present invention relates to a multilayer wiring board in which a plurality of resin insulation layers and thin film conductor layers are provided on a ceramic substrate, and a probe card substrate using the multilayer wiring board.

従来、半導体素子を上面の端子に接続し、この端子と電気的に接続された下面の接続パッドを外部電気回路に電気的に接続するための配線基板(スペーストランスフォーマー基板)として、セラミック基板上に樹脂絶縁層および薄膜導体層からなる薄膜配線部が設けられてなる多層配線基板が用いられている。多層配線基板は、例えば、半導体素子の電気的な検査を行なう、いわゆるプローブカード用の基板として用いられている。   Conventionally, a semiconductor device is connected to a terminal on the upper surface, and a connection pad on the lower surface electrically connected to the terminal is electrically connected to an external electric circuit as a wiring substrate (space transformer substrate) on a ceramic substrate. A multilayer wiring board provided with a thin film wiring portion made of a resin insulating layer and a thin film conductor layer is used. The multilayer wiring board is used as, for example, a so-called probe card board that performs electrical inspection of semiconductor elements.

多層配線基板において、銅のめっき層等からなる薄膜導体層が複数の樹脂絶縁層の層間に設けられている。また、樹脂絶縁層を厚み方向に貫通するビア導体が設けられている。ビア導体の端部が薄膜導体層に接続している。ビア導体を介して、上下の薄膜導体層同士が互いに電気的に接続されている。   In a multilayer wiring board, a thin film conductor layer made of a copper plating layer or the like is provided between a plurality of resin insulation layers. A via conductor that penetrates the resin insulating layer in the thickness direction is provided. The end portion of the via conductor is connected to the thin film conductor layer. The upper and lower thin film conductor layers are electrically connected to each other via via conductors.

セラミック基板は、例えばその上面から下面にかけて配線導体が設けられている。配線導体のうちセラミック基板の上面に位置する部分に薄膜導体層が電気的に接続される。この配線導体を介して、薄膜導体層がセラミック基板の下面に電気的に導出され、外部の電気回路と電気的に接続される。   The ceramic substrate is provided with a wiring conductor from the upper surface to the lower surface, for example. A thin film conductor layer is electrically connected to a portion of the wiring conductor located on the upper surface of the ceramic substrate. Through this wiring conductor, the thin film conductor layer is electrically led to the lower surface of the ceramic substrate and is electrically connected to an external electric circuit.

特開2007−173429号公報JP 2007-173429 A

上記多層配線基板においては、樹脂絶縁層とセラミック基板との熱膨張係数の差に起因した樹脂絶縁層の剥がれ等を抑制するために、従来よりも熱膨張率が小さい樹脂材料からなる樹脂絶縁層が用いられるようになってきている。   In the multilayer wiring board, a resin insulating layer made of a resin material having a smaller coefficient of thermal expansion than that in the past in order to suppress peeling of the resin insulating layer due to a difference in coefficient of thermal expansion between the resin insulating layer and the ceramic substrate. Has come to be used.

しかしながら、この場合、樹脂絶縁層の熱膨張率がビア導体の熱膨張率よりも小さくなるため、例えばプローブカードとしての作動時に加わる熱により、樹脂絶縁層よりもビア導体の方が大きく膨張しようとする。この膨張の差によって、複数の樹脂絶縁層の層間に樹脂絶縁層を上方向に剥がすような応力が生じ、層間に剥がれが生じやすくなるという問題点があった。なお、薄膜配線部の下側にはセラミック基板が存在してビア導体の伸びが遮られるため、ビア導体が伸びる方向は上方向が主になる。そのため、上方向の応力が生じる。   However, in this case, since the thermal expansion coefficient of the resin insulating layer is smaller than the thermal expansion coefficient of the via conductor, for example, the via conductor tends to expand more than the resin insulating layer due to heat applied during operation as a probe card. To do. Due to the difference in expansion, there is a problem that stress that peels the resin insulating layer upward between the plurality of resin insulating layers is generated, and peeling between the layers is likely to occur. Since the ceramic substrate exists below the thin-film wiring portion and the via conductor is blocked from extending, the direction in which the via conductor extends is mainly upward. Therefore, upward stress is generated.

本発明の一つの態様の多層配線基板は、セラミック基板と、該セラミック基板上に積層された複数の樹脂絶縁層と、該複数の樹脂絶縁層の層間に設けられた薄膜導体層と、前記複数の樹脂絶縁層を厚み方向に貫通しているビア導体とを備えている。該ビア導体の端部に前記薄膜導体層の一部が直接に接続されており、前記複数の樹脂絶縁層の層間において、上下に隣り合う樹脂絶縁層のうち一方の前記樹脂絶縁層が表面部に凹部を有しており、該凹部は、平面視において、溝状であり、前記ビア導体に直接に接続されている前記薄膜
導体層に隣接するとともに前記ビア導体を囲んでおり、前記凹部内に他方の前記樹脂絶縁層の一部が入り込んでいる。
A multilayer wiring board according to one aspect of the present invention includes a ceramic substrate, a plurality of resin insulating layers stacked on the ceramic substrate, a thin film conductor layer provided between the plurality of resin insulating layers, and the plurality of the plurality of resin insulating layers. Via conductors penetrating the resin insulation layer in the thickness direction. A part of the thin film conductor layer is directly connected to an end portion of the via conductor, and one of the resin insulation layers adjacent to the upper and lower layers is a surface portion between the plurality of resin insulation layers. The thin film is in the form of a groove in plan view and is directly connected to the via conductor.
It is adjacent to the conductor layer and surrounds the via conductor, and a part of the other resin insulation layer enters the recess.

本発明の一つの態様のプローブカード用基板は、上記構成の多層配線基板と、最上層の
前記樹脂絶縁層の上面に設けられた薄膜導体層からなる端子と、該端子に接続されたプローブとを備える。
A probe card substrate according to one aspect of the present invention includes a multilayer wiring substrate having the above-described configuration, a terminal formed of a thin film conductor layer provided on the upper surface of the uppermost resin insulating layer, and a probe connected to the terminal. Is provided.

本発明の一つの態様の多層配線基板によれば、複数の樹脂絶縁層の層間において、上下に隣り合う樹脂絶縁層のうち一方の樹脂絶縁層が表面部に凹部を有しており、その凹部内に他方の樹脂絶縁層の表面部の一部が入り込んでいることから、上下の樹脂絶縁層間の接合面積が大きくなる。そのため、上下の樹脂絶縁層間の接合強度が大きくなり、層間の剥がれが抑制される。   According to the multilayer wiring board of one aspect of the present invention, between the resin insulating layers, one of the resin insulating layers adjacent in the vertical direction has a concave portion on the surface portion, and the concave portion Since a part of the surface portion of the other resin insulation layer enters inside, the bonding area between the upper and lower resin insulation layers increases. For this reason, the bonding strength between the upper and lower resin insulating layers is increased, and peeling between the layers is suppressed.

本発明の実施形態の多層配線基板およびプローブカード用基板を示す断面図である。It is sectional drawing which shows the multilayer wiring board of embodiment of this invention, and the board | substrate for probe cards. 図1に示す多層配線基板およびプローブカード用基板の要部を拡大して示す断面図である。It is sectional drawing which expands and shows the principal part of the multilayer wiring board shown in FIG. 1, and the board | substrate for probe cards. 図1に示す多層配線基板およびプローブカード用基板の変形例における要部を示す断面図である。It is sectional drawing which shows the principal part in the modification of the multilayer wiring board shown in FIG. 1, and the board | substrate for probe cards. 図1に示す多層配線基板およびプローブカード用基板の他の変形例における要部を示す断面図である。It is sectional drawing which shows the principal part in the other modification of the multilayer wiring board shown in FIG. 1, and the board | substrate for probe cards. 図1に示す多層配線基板およびプローブカード用基板の他の変形例における要部を示す断面図である。It is sectional drawing which shows the principal part in the other modification of the multilayer wiring board shown in FIG. 1, and the board | substrate for probe cards.

本発明の実施形態の多層配線基板およびプローブカード用基板について、添付の図面を参照して説明する。図1は本発明の実施形態の多層配線基板およびプローブカード用基板を示す断面図であり、図2は、図1における要部を拡大して示す断面図である。   A multilayer wiring board and a probe card board according to an embodiment of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a cross-sectional view showing a multilayer wiring board and a probe card board according to an embodiment of the present invention, and FIG. 2 is an enlarged cross-sectional view showing a main part in FIG.

多層配線基板は、セラミック基板10と、セラミック基板1上に積層された複数の樹脂絶縁層1と、複数の樹脂絶縁層1の層間に設けられた薄膜導体層2と、複数の樹脂絶縁層1を厚み方向に貫通しているビア導体3とを有している。多層配線基板の最上層の樹脂絶縁層1の上面にも上記薄膜導体層2と同様の薄膜導体層(符号なし)が設けられ、この薄膜導体層によって端子2aが形成されている。この端子2aにプローブ21が接続されてプローブカード用基板が形成されている。   The multilayer wiring board includes a ceramic substrate 10, a plurality of resin insulation layers 1 laminated on the ceramic substrate 1, a thin film conductor layer 2 provided between the plurality of resin insulation layers 1, and a plurality of resin insulation layers 1. And a via conductor 3 penetrating in the thickness direction. A thin film conductor layer (not shown) similar to the thin film conductor layer 2 is also provided on the upper surface of the uppermost resin insulating layer 1 of the multilayer wiring board, and a terminal 2a is formed by this thin film conductor layer. A probe card substrate is formed by connecting a probe 21 to the terminal 2a.

この多層配線基板およびプローブカード用基板は、複数の樹脂絶縁層1の層間において、上下に隣り合う樹脂絶縁層1のうち一方の樹脂絶縁層が表面部に凹部1aを有しており、この凹部1a内に他方の樹脂絶縁層1の一部が入り込んでいる。入り込んだ樹脂絶縁層1の一部が凹部1a内を充填している。この凹部1aによって上下の樹脂絶縁層1同士の接合面の面積が大きくなる。そのため、上下の絶縁層1同士の接合強度が向上し、絶縁層1同士の間で剥がれ等が発生する可能性が低減されている。   In the multilayer wiring board and the probe card substrate, one resin insulating layer among the resin insulating layers 1 adjacent to each other between the plurality of resin insulating layers 1 has a recess 1a on the surface portion. A part of the other resin insulating layer 1 enters 1a. Part of the resin insulating layer 1 that has entered fills the recess 1a. The area of the bonding surface between the upper and lower resin insulation layers 1 is increased by the recess 1a. Therefore, the bonding strength between the upper and lower insulating layers 1 is improved, and the possibility that peeling or the like occurs between the insulating layers 1 is reduced.

セラミック基板10は、多層配線基板全体の機械的な強度を確保する部分である。セラミック基板10は、主に、酸化アルミニウム質焼結体またはムライト質焼結体等からなるセラミック絶縁層11が積層されてなるセラミック絶縁基体(符号なし)と、セラミック絶縁層11の主面に設けられた配線導体12と、セラミック絶縁層11を厚み方向に貫通している貫通導体13とを有している。   The ceramic substrate 10 is a part that ensures the mechanical strength of the entire multilayer wiring board. The ceramic substrate 10 is provided on the main surface of the ceramic insulating layer 11 and a ceramic insulating base (not indicated) in which a ceramic insulating layer 11 made of an aluminum oxide sintered body or a mullite sintered body is laminated. And a through conductor 13 penetrating the ceramic insulating layer 11 in the thickness direction.

セラミック基板10の上面に設けられた配線導体12が薄膜導体層2と電気的に接続され、セラミック基板10の下面に設けられた配線導体12が外部の電気回路(図示せず)と電気的に接続される。   The wiring conductor 12 provided on the upper surface of the ceramic substrate 10 is electrically connected to the thin film conductor layer 2, and the wiring conductor 12 provided on the lower surface of the ceramic substrate 10 is electrically connected to an external electric circuit (not shown). Connected.

セラミック基板10は、例えばムライト質焼結体からなる場合であれば、次のようにして製作することができる。すなわち、ムライトを主成分とする原料粉末に適当な有機バインダおよび有機溶剤とともにシート状に成形することによってセラミックグリーンシートを作製して、その後、セラミックグリーンシートを切断加工や打ち抜き加工によって適当な形状および寸法とするとともに、これを約1300〜1500℃の温度で焼成することによって製作することができる。   If the ceramic substrate 10 is made of, for example, a mullite sintered body, it can be manufactured as follows. That is, a ceramic green sheet is produced by forming a raw material powder containing mullite as a main component into a sheet together with an appropriate organic binder and an organic solvent, and then the ceramic green sheet is cut and punched into an appropriate shape and It can be produced by sizing and baking at a temperature of about 1300-1500 ° C.

配線導体12は、タングステン,モリブデン,マンガン,銅,銀,パラジウム,金または白金等の金属材料、またはこれらの金属材料を主成分とする合金等によって形成されている。これらの金属材料等は、メタライズ法またはめっき法等の方法でセラミック基板10の所定部位に形成されている。   The wiring conductor 12 is formed of a metal material such as tungsten, molybdenum, manganese, copper, silver, palladium, gold, or platinum, or an alloy containing these metal materials as a main component. These metal materials and the like are formed on a predetermined portion of the ceramic substrate 10 by a method such as a metallization method or a plating method.

配線導体6は、例えばタングステンからなる場合であれば、タングステンのペーストをセラミック基板10となるセラミックグリーンシートの表面やあらかじめ形成しておいた貫通孔の内部等に塗布または充填し、セラミックグリーンシートと同時焼成することによって形成することができる。   If the wiring conductor 6 is made of tungsten, for example, a paste of tungsten is applied or filled on the surface of the ceramic green sheet to be the ceramic substrate 10 or the inside of a through-hole formed in advance. It can be formed by co-firing.

樹脂絶縁層1は薄膜導体層2を形成するための基材として機能している。また、樹脂絶縁層1は、薄膜導体層2同士の電気的な絶縁性を確保するための絶縁材として機能している。樹脂絶縁層1は、例えば長方形状や正方形状等の四角形状、または円形状等で、厚みが約25μm程度の層状に形成されている。   The resin insulating layer 1 functions as a base material for forming the thin film conductor layer 2. The resin insulating layer 1 functions as an insulating material for ensuring electrical insulation between the thin film conductor layers 2. The resin insulating layer 1 is, for example, a rectangular shape such as a rectangular shape or a square shape, or a circular shape, and is formed in a layer shape having a thickness of about 25 μm.

樹脂絶縁層1は、例えば、液晶ポリマー、ポリイミド、ポリエーテルイミド樹脂またはポリアミドイミド樹脂等の熱可塑性樹脂、またはエポキシ樹脂、ポリアミドイミド樹脂、ポリイミド樹脂等の樹脂材料により形成されている。液晶ポリマーとしては、ポリエステル系の液晶ポリマー等が挙げられる。   The resin insulating layer 1 is made of, for example, a thermoplastic resin such as liquid crystal polymer, polyimide, polyetherimide resin, or polyamideimide resin, or a resin material such as epoxy resin, polyamideimide resin, or polyimide resin. Examples of the liquid crystal polymer include polyester-based liquid crystal polymers.

複数の樹脂絶縁層1の積層体は、例えば熱硬化性樹脂からなる場合であれば、上記樹脂材料の未硬化物を所定の層状等に成形して積層し、その後硬化させることによって作製することができる。また、樹脂絶縁層1が熱可塑性樹脂からなる場合であれば、樹脂絶縁層1となるフィルム状等の複数の熱可塑性樹脂を積層し、加熱して互いに密着させることによって作製することができる。   If the laminated body of the plurality of resin insulation layers 1 is made of, for example, a thermosetting resin, it is produced by molding and laminating an uncured product of the resin material into a predetermined layer shape, and then curing it. Can do. If the resin insulating layer 1 is made of a thermoplastic resin, the resin insulating layer 1 can be produced by laminating a plurality of thermoplastic resins such as a film to be the resin insulating layer 1 and heating them to adhere to each other.

薄膜導体層2は、多層配線基板を厚み方向に電気的に導通する導電路の一部を形成している。薄膜導体層2は、例えば、薄膜導体層2と電気的に接続されるプローブ21と、セラミック基板1の下面に設けられた配線導体12と電気的に接続される外部の電気回路とを電
気的に接続する導電路の一部を形成している。プローブ21と電気的に接続された被試験物としての半導体ウエハが、プローブ21、薄膜導体層2、貫通導体3および配線導体21を介して外部の電気回路と電気的に接続される。この場合の外部の電気回路は、例えば半導体ウエハの作動を検査する検査回路であり、これにより半導体ウエハの各半導体素子が正常に作動するか否かが検査される。
The thin film conductor layer 2 forms part of a conductive path that electrically conducts the multilayer wiring board in the thickness direction. The thin film conductor layer 2 electrically connects, for example, a probe 21 electrically connected to the thin film conductor layer 2 and an external electric circuit electrically connected to the wiring conductor 12 provided on the lower surface of the ceramic substrate 1. A part of the conductive path connected to is formed. A semiconductor wafer as a test object electrically connected to the probe 21 is electrically connected to an external electric circuit via the probe 21, the thin film conductor layer 2, the through conductor 3, and the wiring conductor 21. The external electric circuit in this case is, for example, an inspection circuit that inspects the operation of the semiconductor wafer, and thereby inspects whether or not each semiconductor element of the semiconductor wafer operates normally.

また、薄膜導体層2は、上下の樹脂絶縁層1に設けられたビア導体3の端部同士を電気的に接続する際の接続の容易さ、および確実さを向上させるためのランドとしても機能することもできる。ランドとしての薄膜導体層2の場合であれば、例えば平面視において円形状のビア導体3に対して同心円状等の円形状のパターンで設けられていてもよい。   The thin film conductor layer 2 also functions as a land for improving the ease of connection and the reliability when the end portions of the via conductors 3 provided in the upper and lower resin insulation layers 1 are electrically connected to each other. You can also In the case of the thin film conductor layer 2 as a land, for example, it may be provided in a circular pattern such as a concentric circle with respect to the circular via conductor 3 in plan view.

薄膜導体層2は、例えば、銅、銀、パラジウム、金、白金、アルミニウム、クロム、ニッケル、コバルトまたはチタン等の金属材料からなる。また、薄膜導体層2は、これらの
金属材料の合金材料からなるものでもよい。
The thin film conductor layer 2 is made of a metal material such as copper, silver, palladium, gold, platinum, aluminum, chromium, nickel, cobalt, or titanium. The thin film conductor layer 2 may be made of an alloy material of these metal materials.

薄膜導体層2は、上記の金属材料をスパッタリング法や蒸着法,めっき法等の方法で樹脂絶縁層1の主面に被着させ、必要に応じてマスキングやエッチング等のトリミング加工を施すことによって、所定のパターンで樹脂絶縁層1の表面に形成することができる。   The thin film conductor layer 2 is formed by depositing the above metal material on the main surface of the resin insulating layer 1 by a sputtering method, a vapor deposition method, a plating method, or the like, and performing a trimming process such as masking or etching as necessary. , Can be formed on the surface of the resin insulating layer 1 in a predetermined pattern.

また、樹脂絶縁層1には、樹脂絶縁層1を厚み方向に貫通するビア導体3が設けられている。ビア導体3を介して、上下の薄膜導体層2同士が互いに電気的に接続されている。ビア導体3の上端部が、上側の薄膜導体層2の下面に直接に接続されている。また、ビア導体3の下端部が、下側の薄膜導体層2の上面に直接に接続されている。   The resin insulating layer 1 is provided with via conductors 3 that penetrate the resin insulating layer 1 in the thickness direction. The upper and lower thin film conductor layers 2 are electrically connected to each other via the via conductor 3. The upper end portion of the via conductor 3 is directly connected to the lower surface of the upper thin film conductor layer 2. The lower end portion of the via conductor 3 is directly connected to the upper surface of the lower thin film conductor layer 2.

ビア導体3は、例えば、スズ−銀等のはんだ、銅、銀、錫、ビスマス、インジウム、クロム、ニッケル、チタン等の金属材料またはこれらの金属材料の合金材料の少なくとも一種からなる。   The via conductor 3 is made of, for example, solder such as tin-silver, metal material such as copper, silver, tin, bismuth, indium, chromium, nickel, titanium, or an alloy material of these metal materials.

ビア導体3は、例えば樹脂絶縁層1の一部にCOレーザやYAGレーザ等によるレーザ加工,RIE(リアクティブ イオン エッチング)または溶剤によるエッチング等の孔あけ加工で厚み方向に貫通する貫通孔(ビアホール)(符号なし)を形成し、この貫通孔内にビア導体となる導体材料を、スパッタリング法や蒸着法,めっき法,導体ペーストの充填等の方法で充填することによって形成することができる。 The via conductor 3 is a through-hole that penetrates in the thickness direction in a part of the resin insulating layer 1 by drilling such as laser processing using a CO 2 laser or YAG laser, RIE (reactive ion etching) or etching using a solvent, A via hole (not shown) is formed, and a conductive material to be a via conductor is filled in the through hole by a sputtering method, a vapor deposition method, a plating method, a method of filling a conductor paste, or the like.

積層された複数の樹脂絶縁層1の層間に薄膜導体層2が設けられ、上下の薄膜導体層2同士がビア導体3を介して互いに電気的に接続されて、多層配線基板1の薄膜部分Aが基本的に形成されている。   A thin film conductor layer 2 is provided between the plurality of laminated resin insulation layers 1, and the upper and lower thin film conductor layers 2 are electrically connected to each other via via conductors 3, so that a thin film portion A of the multilayer wiring board 1 is provided. Is basically formed.

このような形態の多層配線基板は、例えば次のようにして製作されている。樹脂絶縁層1が熱可塑性樹脂からなる場合であれば、まず、ポリイミド樹脂等の熱可塑性樹脂のシート(フィルム等)を準備し、次に、銅箔を樹脂絶縁層1の上面に貼り付けた後、マスキングおよびエッチング等のパターン加工手段で、銅箔を所定の薄膜導体層2のパターンに加工する、その後、表面が平坦な硬質基板を薄膜導体層2のパターンの上面に設置し、熱プレスにより絶縁樹脂層2に、薄膜導体層2を埋入させる。その後、薄膜導体層2を埋入させた面とは反対側から、所定位置に貫通孔を形成した後、貫通孔内に例えば導体ペーストを、印刷法によって充填する。その後、他の樹脂絶縁層1となる熱可塑性樹脂のシートを積層し、この積層体を加熱しながら上下に加圧して、熱可塑性樹脂のシート同士を互いに密着させる。この際に、互いに密着された上下の熱可塑性樹脂のシート(樹脂絶縁層1)同士の層間に、所定パターンの銅箔、つまり薄膜導体層2が設けられる。   The multilayer wiring board having such a configuration is manufactured, for example, as follows. If the resin insulating layer 1 is made of a thermoplastic resin, first, a sheet (film or the like) of a thermoplastic resin such as a polyimide resin is prepared, and then a copper foil is attached to the upper surface of the resin insulating layer 1. After that, the copper foil is processed into a predetermined pattern of the thin film conductor layer 2 by pattern processing means such as masking and etching, and then a hard substrate having a flat surface is placed on the upper surface of the pattern of the thin film conductor layer 2 and hot pressing is performed. Thus, the thin film conductor layer 2 is embedded in the insulating resin layer 2. Then, after a through hole is formed at a predetermined position from the side opposite to the surface on which the thin film conductor layer 2 is embedded, for example, a conductor paste is filled in the through hole by a printing method. Then, the thermoplastic resin sheet used as the other resin insulation layer 1 is laminated | stacked, and it pressurizes up and down, heating this laminated body, and the sheets of thermoplastic resin are mutually adhere | attached. At this time, a copper foil having a predetermined pattern, that is, a thin film conductor layer 2 is provided between the upper and lower thermoplastic resin sheets (resin insulating layer 1) which are in close contact with each other.

なお樹脂絶縁層1は、セラミック基板10に対する熱膨張率の差を小さく抑えるために、その熱膨張率が酸化アルミニウム質焼結体またはムライト質焼結体と同じ程度の樹脂材料が用いられる。   The resin insulating layer 1 is made of a resin material having the same thermal expansion coefficient as that of the aluminum oxide sintered body or the mullite sintered body in order to suppress a difference in thermal expansion coefficient with respect to the ceramic substrate 10.

複数の樹脂絶縁層1の層間において、上下に隣り合う樹脂絶縁層1のうち一方(図2の例では下層)の樹脂絶縁層1が表面部に凹部1aを有しており、この凹部1a内に他方(図2の例では上層)の樹脂絶縁層1の一部が入り込んでいる。   Between the resin insulation layers 1, one (the lower layer in the example of FIG. 2) of the resin insulation layers 1 adjacent to each other in the vertical direction has a recess 1 a on the surface portion, and the inside of the recess 1 a A part of the other (insulating layer in the example of FIG. 2) resin insulating layer 1 enters.

複数の樹脂絶縁層1の層間において、上下に隣り合う樹脂絶縁層1のうち一方の樹脂絶縁層1が表面部に凹部1aを有しており、その凹部1a内に他方の樹脂絶縁層1の表面部の一部が入り込んでいることから、例えば凹部1a内における上下の樹脂絶縁層1間の接合の面積に応じて、上下の樹脂絶縁層1間の接合面積が大きくなる。そのため、上下の樹脂絶縁層1間の接合強度が大きくなり、層間の剥がれが抑制される。   Between the resin insulation layers 1, one of the resin insulation layers 1 adjacent to the top and bottom has a recess 1 a on the surface, and the other resin insulation layer 1 is in the recess 1 a. Since a part of the surface portion is intruded, for example, the bonding area between the upper and lower resin insulating layers 1 is increased according to the bonding area between the upper and lower resin insulating layers 1 in the recess 1a. Therefore, the bonding strength between the upper and lower resin insulation layers 1 is increased, and peeling between layers is suppressed.

図2に示す例において、凹部1aは、薄膜導体層2に隣接している。上下の樹脂絶縁層1同士の間で剥がれを生じさせる応力は、樹脂絶縁層1とビア導体3および薄膜導体層2との間の熱膨張率の差に起因する熱応力であり、この熱応力は薄膜導体層2またはビア導体3に隣接した部分で特に大きい。層間に薄膜導体層2が位置している部分では、薄膜導体層2に隣接する部分で特に大きい。この熱応力が大きい部分で上下の絶縁層1間の接合の強度が向上しているため、上下の樹脂絶縁層1同士の層間における剥がれがより効果的に抑制されている。   In the example shown in FIG. 2, the recess 1 a is adjacent to the thin film conductor layer 2. The stress that causes peeling between the upper and lower resin insulation layers 1 is a thermal stress caused by the difference in thermal expansion coefficient between the resin insulation layer 1 and the via conductor 3 and the thin film conductor layer 2. Is particularly large in a portion adjacent to the thin film conductor layer 2 or the via conductor 3. In the portion where the thin film conductor layer 2 is located between the layers, the portion adjacent to the thin film conductor layer 2 is particularly large. Since the strength of the bonding between the upper and lower insulating layers 1 is improved at the portion where the thermal stress is large, peeling between the upper and lower resin insulating layers 1 is more effectively suppressed.

また、凹部1aがビア導体3を囲んでいる場合には、上下の樹脂絶縁層1同士の接合の強度をより効果的に高めることができる。この場合には、上下の樹脂絶縁層1同士の間で生じる応力が比較的大きい部位であるビア導体3の周囲において、凹部1aによって樹脂絶縁層1同士の接合の強度が向上する。したがって、樹脂絶縁層1同士の接合の強度がより大きくなり、樹脂絶縁層1の層間の剥がれがより効果的に抑制される。   Moreover, when the recessed part 1a surrounds the via conductor 3, the strength of bonding between the upper and lower resin insulating layers 1 can be increased more effectively. In this case, the strength of the bonding between the resin insulating layers 1 is improved by the recesses 1a around the via conductor 3 which is a portion where the stress generated between the upper and lower resin insulating layers 1 is relatively large. Accordingly, the bonding strength between the resin insulating layers 1 is further increased, and peeling between the resin insulating layers 1 is more effectively suppressed.

凹部1aがビア導体3を囲んでいる場合、凹部1aは、必ずしもビア導体3に隣接している必要はない。例えば、図2に示す例のようにビア導体3の端部に薄膜導体層2が接続されている場合であれば、凹部1aが直接にビア導体3に接することは難しい。このような場合には、凹部1aは、ビア導体3の端部に接続された薄膜導体層2に隣接するとともに、平面視においてビア導体3から一定の距離を隔ててビア導体3を囲むように設けられていて構わない。   When the recess 1 a surrounds the via conductor 3, the recess 1 a does not necessarily have to be adjacent to the via conductor 3. For example, if the thin film conductor layer 2 is connected to the end of the via conductor 3 as in the example shown in FIG. 2, it is difficult for the recess 1 a to directly contact the via conductor 3. In such a case, the recess 1a is adjacent to the thin film conductor layer 2 connected to the end of the via conductor 3, and surrounds the via conductor 3 with a certain distance from the via conductor 3 in plan view. It does not matter if it is provided.

また、例えば図3に示す例のように、ビア導体3の端部に凹部1aが隣接していてもよい。なお、図3は図1および図2に示す多層配線基板の変形例における要部を拡大して示す断面図である。図3において図1および図2と同様の部位には同様の符号を付している。   Further, for example, as in the example shown in FIG. 3, the recess 1 a may be adjacent to the end of the via conductor 3. FIG. 3 is an enlarged cross-sectional view showing a main part in a modified example of the multilayer wiring board shown in FIGS. In FIG. 3, the same parts as those in FIGS. 1 and 2 are denoted by the same reference numerals.

図3に示す例においては、複数のビア導体3のうち一つのビア導体3において端部に薄膜導体層2が接続されていない。この例においては、平面視において凹部1aがビア導体3に隣接している。凹部1aについて、単に平面視でビア導体3を囲んでいるだけでなく、凹部1aに隣接しているような場合には、ビア導体3と樹脂絶縁層1との熱膨張率の差に起因する熱応力が特に大きい部位において上下の樹脂絶縁層1同士の接合の強度がより効果的に向上されている。そのため、樹脂絶縁層1同士の層間の剥がれをより効果的に抑制することができる。   In the example shown in FIG. 3, the thin film conductor layer 2 is not connected to the end of one via conductor 3 among the plurality of via conductors 3. In this example, the recess 1a is adjacent to the via conductor 3 in plan view. In the case where the recess 1a not only surrounds the via conductor 3 in a plan view but is adjacent to the recess 1a, it results from a difference in thermal expansion coefficient between the via conductor 3 and the resin insulating layer 1. The strength of the bonding between the upper and lower resin insulation layers 1 is more effectively improved at a portion where the thermal stress is particularly large. Therefore, peeling between the resin insulating layers 1 can be more effectively suppressed.

なお、ビア導体3について、複数の樹脂絶縁層1に設けられたもの同士が上下につながっている場合には、平面視における多層配線基板中のビア導体3が占める面積を低減する上で有利である。しかし、この場合には複数の樹脂絶縁層1が有する複数のビア導体3が同じ位置で上下に膨張するため、樹脂絶縁層1の層間における剥がれを起こす応力がビア導体3の周囲に集中しやすい。このような場合でも、上記のようにビア導体3の周囲における樹脂絶縁層1同士の接合強度が向上していれば、層間の剥がれが抑制され得る。   In addition, about the via conductor 3, when what was provided in the some resin insulation layer 1 is connected up and down, it is advantageous in reducing the area which the via conductor 3 occupies in the multilayer wiring board in planar view. is there. However, in this case, since the plurality of via conductors 3 included in the plurality of resin insulation layers 1 expands vertically at the same position, the stress that causes peeling between the layers of the resin insulation layer 1 tends to concentrate around the via conductors 3. . Even in such a case, if the bonding strength between the resin insulating layers 1 around the via conductor 3 is improved as described above, peeling between the layers can be suppressed.

なお、凹部1aは、例えば、薄膜導体層2となる銅箔等を設けた樹脂絶縁層1(熱可塑性樹脂のシート)表面を、銅箔等とともに研磨し、樹脂絶縁層1の表面のうち銅箔等に隣接する部分等の一部において他の部分よりも研磨量を多くすることによって形成することができる。   The concave portion 1a is formed by polishing the surface of the resin insulating layer 1 (thermoplastic resin sheet) provided with a copper foil or the like to be the thin film conductor layer 2 together with the copper foil or the like. It can be formed by increasing the polishing amount in a part of the part adjacent to the foil or the like as compared with the other part.

図4は、図1および図2に示す多層配線基板およびプローブカード用基板の他の変形例における要部を拡大して示す断面図である。図4において図1および図2と同様の部位には同様の符号を付している。図4の例において、凹部1aの内面にくぼみ部1bが含まれ
ている。
FIG. 4 is an enlarged cross-sectional view showing a main part of another modification of the multilayer wiring board and the probe card board shown in FIGS. 4, parts similar to those in FIGS. 1 and 2 are denoted by the same reference numerals. In the example of FIG. 4, a recess 1b is included in the inner surface of the recess 1a.

くぼみ部1bは、凹部1aの内面の一部が凹部1aの内部と反対側(外側)の方向に突出している部分である。この場合、凹部1の内面の一部が凹部1aの内部の方向に突出して、その突出した部分の周囲がくぼみ部1aになっているとみなすこともできる。   The recessed portion 1b is a portion in which a part of the inner surface of the recess 1a protrudes in the direction opposite to the inside (outer side) of the recess 1a. In this case, it can also be considered that a part of the inner surface of the recess 1 protrudes in the direction of the interior of the recess 1a, and the periphery of the protruding portion is a recess 1a.

このくぼみ部1b内に、凹部1aが設けられている一方の樹脂絶縁層1(下側の樹脂絶縁層1等)に積層されている他方の樹脂絶縁層1(上側の樹脂絶縁層1等)の一部が充填されるように入り込んでいる。このくぼみ部1bの分、樹脂絶縁層1の層間における接合面積がより大きくなり、樹脂絶縁層1同士の層間の接合の強度がより大きくなる。そのため、樹脂絶縁層1の層間における剥がれがより効果的に抑制される。   The other resin insulation layer 1 (the upper resin insulation layer 1 or the like) laminated on the one resin insulation layer 1 (the lower resin insulation layer 1 or the like) provided with the recess 1a in the recess 1b. Part of it is getting filled. The joint area between the resin insulating layers 1 is increased by the amount of the recessed portion 1b, and the bonding strength between the resin insulating layers 1 is increased. Therefore, peeling between the resin insulating layers 1 is more effectively suppressed.

なお、図4に示す例のように、くぼみ部1bは凹部1a内において樹脂絶縁層1の一部がくぼんでなるもの(図4の左側の凹部1aの形態)でもよく、薄膜導体層2の一部がくぼんでなるもの(図4の右側の凹部1aの形態)でもよい。また、凹部1a内においてビア導体3の一部がくぼんでなるもの(図示せず)でもよい。凹部1aの内面とは、例えば図4で示されているように、凹部1a内における樹脂絶縁層1および薄膜導体層2等の表面である。凹部1aがビア導体3に隣接している場合には、凹部1a内におけるビア導体3の表面(図示せず)も凹部1aの内面である。   Note that, as in the example shown in FIG. 4, the indented portion 1 b may be a portion in which the resin insulating layer 1 is recessed in the recessed portion 1 a (the shape of the recessed portion 1 a on the left side in FIG. 4). It may be a part of which is recessed (in the form of the recess 1a on the right side in FIG. 4). In addition, the via conductor 3 may be recessed (not shown) in the recess 1a. For example, as shown in FIG. 4, the inner surface of the recess 1a is the surface of the resin insulating layer 1 and the thin film conductor layer 2 in the recess 1a. When the recess 1a is adjacent to the via conductor 3, the surface (not shown) of the via conductor 3 in the recess 1a is also the inner surface of the recess 1a.

図5は、図1および図2に示す多層配線基板およびプローブカード用基板の他の変形例における要部を拡大して示す断面図である。図5において図1および図2と同様の部位には同様の符号を付している。   FIG. 5 is an enlarged cross-sectional view showing a main part in another modification of the multilayer wiring board and the probe card board shown in FIGS. 5, parts similar to those in FIGS. 1 and 2 are denoted by the same reference numerals.

図5の例において、凹部1aは上下の樹脂絶縁層1の層間において、薄膜導体層2およびビア導体3のいずれとも離れた位置に設けられている。このような場合でも、凹部1a内に上側の樹脂絶縁層1の一部が入り込んでいることによって上下の樹脂絶縁層1同士の接合面積が大きくなり、接合の強度が向上する。そのため、樹脂絶縁層1の層間の剥がれを抑制することができる。   In the example of FIG. 5, the recess 1 a is provided at a position apart from both the thin film conductor layer 2 and the via conductor 3 between the upper and lower resin insulation layers 1. Even in such a case, since a part of the upper resin insulating layer 1 enters the recess 1a, the bonding area between the upper and lower resin insulating layers 1 is increased, and the bonding strength is improved. Therefore, peeling between the layers of the resin insulating layer 1 can be suppressed.

なお、このような位置に凹部1aが設けられている場合には、凹部1aの存在に伴う薄膜配線導体2またはビア導体3の変形等を考慮する必要がない。また、平面視における凹部1aを設けるスペース、自由度が比較的大きい。そのため、凹部1aの平面視における面積または個数等をより大きくする上では有利である。   In addition, when the recessed part 1a is provided in such a position, it is not necessary to consider the deformation | transformation etc. of the thin film wiring conductor 2 or the via conductor 3 accompanying presence of the recessed part 1a. Further, the space and the degree of freedom for providing the recess 1a in a plan view are relatively large. Therefore, it is advantageous in increasing the area or number of the recesses 1a in plan view.

また、図5に示す例においては、凹部1aの内面が円弧状に湾曲している。この湾曲した内面の一部は、上下の樹脂絶縁層1同士を上下に剥がそうとする熱応力等の応力の作用方向(上下方向)に対して交差する部分を含んでいる。そのため、その応力による上下の樹脂絶縁層1の層間における剥がれをより効果的に抑制することができる。   Moreover, in the example shown in FIG. 5, the inner surface of the recessed part 1a is curving in circular arc shape. A part of the curved inner surface includes a portion that intersects with the direction of action (vertical direction) of stress such as thermal stress to peel the upper and lower resin insulation layers 1 up and down. Therefore, peeling between the upper and lower resin insulation layers 1 due to the stress can be more effectively suppressed.

前述したように、以上のような多層配線基板は、例えば、最上層の樹脂絶縁層1の上面に露出している薄膜導体層からなる端子2aにプローブ21が接続されてプローブカード用基板となる。プローブカード用基板は、半導体素子(図示せず)の電極とプローブ21を介して電気的に接続される。また、セラミック基板10の下面に設けられた配線導体12が、電気的な特性計測用等の外部の電気回路(図示せず)に電気的に接続され、半導体素子に対する電気的な特性等の検査が行なわれる。   As described above, the multilayer wiring board as described above is, for example, a probe card substrate in which the probe 21 is connected to the terminal 2a made of a thin film conductor layer exposed on the upper surface of the uppermost resin insulating layer 1. . The probe card substrate is electrically connected to an electrode of a semiconductor element (not shown) via a probe 21. In addition, the wiring conductor 12 provided on the lower surface of the ceramic substrate 10 is electrically connected to an external electric circuit (not shown) for measuring the electric characteristics, etc., and inspecting the electric characteristics of the semiconductor element, etc. Is done.

半導体素子としては、ICやLSI等の半導体集積回路素子や、半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン(いわゆるMEMS素子)等が挙げられる。半導体素子の電気的な検査は、例えば演算、記憶または機械的な作動等が正常に行
われるか否かの確認である。
Examples of semiconductor elements include semiconductor integrated circuit elements such as ICs and LSIs, and micromachines (so-called MEMS elements) in which a minute electromechanical mechanism is formed on the surface of a semiconductor substrate. The electrical inspection of the semiconductor element is, for example, confirmation of whether or not calculation, storage, mechanical operation, and the like are normally performed.

セラミック基板10は、例えばプローブカード用基板として用いられるときの多層配線基板全体の剛性を確保する機能を有している。セラミック基板10上に樹脂絶縁層1および薄膜導体層2等が設けられていることによって、半導体素子の電極に対応し得る微細な配線が、剛性の高い基板上に形成されてなる、プローブカード用基板等に使用可能な多層配線基板が形成されている。   The ceramic substrate 10 has a function of ensuring the rigidity of the entire multilayer wiring board when used, for example, as a probe card substrate. By providing the resin insulating layer 1 and the thin film conductor layer 2 on the ceramic substrate 10, fine wiring that can correspond to the electrodes of the semiconductor element is formed on the highly rigid substrate. A multilayer wiring board that can be used as a substrate or the like is formed.

なお、本発明の多層配線基板等は、上記実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば、図1に示すような凹部1aと、図5に示すような凹部1aとが一つの多層配線基板等において併用されていても構わない。また、これらの各凹部1aにくぼみ部1bが設けられていても構わない。また、配線導体12等の露出部分にニッケルおよび金等のめっき層(図示せず)が被着されていても構わない。   The multilayer wiring board and the like of the present invention are not limited to the above-described embodiments, and various modifications can be made without departing from the gist of the present invention. For example, the recess 1a as shown in FIG. 1 and the recess 1a as shown in FIG. 5 may be used together in one multilayer wiring board or the like. Moreover, the recessed part 1b may be provided in each of these recessed parts 1a. Further, a plating layer (not shown) such as nickel and gold may be applied to the exposed portion of the wiring conductor 12 or the like.

また、上側の樹脂絶縁層1が、その表面部分に凹部1aを有し、その凹部1a内に下側の樹脂絶縁層1の一部が入り込んでいてもよい。   Further, the upper resin insulating layer 1 may have a concave portion 1a on the surface portion, and a part of the lower resin insulating layer 1 may enter the concave portion 1a.

1・・・樹脂絶縁層
1a・・・凹部
1b・・・くぼみ部
2・・・薄膜導体層
3・・・ビア導体
10・・・セラミック基板
11・・・セラミック絶縁層
12・・・配線導体
13・・・貫通導体
21・・・プローブ
DESCRIPTION OF SYMBOLS 1 ... Resin insulating layer 1a ... Recessed part 1b ... Recessed part 2 ... Thin film conductor layer 3 ... Via conductor
10 ... Ceramic substrate
11 ... Ceramic insulation layer
12 ... Wiring conductor
13 ... Penetration conductor
21 ... Probe

Claims (4)

セラミック基板と、
該セラミック基板上に積層された複数の樹脂絶縁層と、
該複数の樹脂絶縁層の層間に設けられた薄膜導体層と、
前記複数の樹脂絶縁層を厚み方向に貫通しているビア導体とを備えており、
該ビア導体の端部に前記薄膜導体層の一部が直接に接続されており、
前記複数の樹脂絶縁層の層間において、上下に隣り合う樹脂絶縁層のうち一方の樹脂絶縁層が表面部に凹部を有しており、
凹部は、平面視において、溝状であり、前記ビア導体に直接に接続されている前記薄膜導体層に隣接するとともに前記ビア導体を囲んでおり、
前記凹部内に他方の樹脂絶縁層の一部が入り込んでいることを特徴とする多層配線基板。
A ceramic substrate;
A plurality of resin insulation layers laminated on the ceramic substrate;
A thin film conductor layer provided between the plurality of resin insulation layers;
A via conductor penetrating the plurality of resin insulation layers in the thickness direction,
A portion of the thin film conductor layer is directly connected to the end of the via conductor;
Between the resin insulation layers, one of the resin insulation layers adjacent to the top and bottom has a recess in the surface portion,
The recess, in plan view, a groove-like, surrounds the via conductor as well as adjacent to the thin film conductor layer is directly connected to the via conductor,
Multi-layer wiring board, characterized in that enters the portion of the other resin insulating layer in the recess.
平面視において前記凹部の一部は、端部に前記薄膜導体層が接続されていない前記ビア導体に隣接していることを特徴とする請求項に記載の多層配線基板。 Some of the recess in plan view, a multilayer wiring board according to claim 1, characterized in that adjacent to the via conductor wherein thin conductive layer on the end portion is not connected. 前記凹部の内面にくぼみ部が含まれており、該くぼみ部内に他方の前記樹脂絶縁層の一部が充填されていることを特徴とする請求項1または請求項2に記載の多層配線基板。 3. The multilayer wiring board according to claim 1, wherein a concave portion is included in an inner surface of the concave portion, and the concave portion is filled with a part of the other resin insulating layer. 4. 請求項1〜請求項3のいずれかに記載の多層配線基板と、
最上層の前記樹脂絶縁層の上面に設けられた薄膜導体層からなる端子と、
該端子に接続されたプローブとを備えることを特徴とするプローブカード用基板。
The multilayer wiring board according to any one of claims 1 to 3 ,
A terminal comprising a thin film conductor layer provided on the upper surface of the uppermost resin insulation layer;
A probe card substrate comprising: a probe connected to the terminal.
JP2013114340A 2013-05-30 2013-05-30 Multi-layer wiring board and probe card board Active JP6100617B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013114340A JP6100617B2 (en) 2013-05-30 2013-05-30 Multi-layer wiring board and probe card board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013114340A JP6100617B2 (en) 2013-05-30 2013-05-30 Multi-layer wiring board and probe card board

Publications (2)

Publication Number Publication Date
JP2014232853A JP2014232853A (en) 2014-12-11
JP6100617B2 true JP6100617B2 (en) 2017-03-22

Family

ID=52126060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013114340A Active JP6100617B2 (en) 2013-05-30 2013-05-30 Multi-layer wiring board and probe card board

Country Status (1)

Country Link
JP (1) JP6100617B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11632858B2 (en) 2020-03-30 2023-04-18 Point Engineering Co., Ltd. Anodic aluminum oxide structure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6819668B2 (en) * 2016-03-02 2021-01-27 株式会社村田製作所 Module parts, method of manufacturing module parts, and multilayer board
CN210579551U (en) 2016-12-02 2020-05-19 株式会社村田制作所 Multilayer wiring board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06120659A (en) * 1992-10-06 1994-04-28 Toray Ind Inc Multilayer wiring structure
JP2005101377A (en) * 2003-09-25 2005-04-14 Kyocera Corp Multilayer wiring board
JP5066192B2 (en) * 2007-11-28 2012-11-07 京セラ株式会社 Wiring board and mounting structure
JP5836751B2 (en) * 2011-10-28 2015-12-24 京セラ株式会社 Thin film wiring board

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11632858B2 (en) 2020-03-30 2023-04-18 Point Engineering Co., Ltd. Anodic aluminum oxide structure

Also Published As

Publication number Publication date
JP2014232853A (en) 2014-12-11

Similar Documents

Publication Publication Date Title
JP2011029522A (en) Multilayer wiring board
JP2015012013A (en) Multilayer wiring board and probe card including the same
KR102060951B1 (en) Multilayer Wiring Boards for Electronic Component Inspection
US9326378B2 (en) Thin-film wiring substrate and substrate for probe card
JP6100617B2 (en) Multi-layer wiring board and probe card board
JP5786331B2 (en) Component built-in wiring board
JP2016219616A (en) Substrate for mounting electronic element and electronic device
JP5777997B2 (en) Wiring board for electronic component inspection apparatus and manufacturing method thereof
US9648740B2 (en) Ceramic substrate including thin film multilayer surface conductor
JP5574917B2 (en) Multilayer wiring board
JP5964658B2 (en) Thin film wiring board
JP2013207204A (en) Wiring mother board
JP5836751B2 (en) Thin film wiring board
JP5787808B2 (en) Probe card wiring board and probe card using the same
JP2016208036A (en) Wiring board
JP6418918B2 (en) Circuit board for probe card and probe card having the same
JP2013191678A (en) Multilayer wiring board
JP2015012157A (en) Wiring board and electronic device
JP6392630B2 (en) Circuit board and circuit device
JP2015159242A (en) Wiring board, and multilayer wiring board including the same
JP6887862B2 (en) Organic circuit boards, circuit boards and probe cards
JP2014086679A (en) Thin film wiring board, multilayer wiring board and substrate for probe card
JP2009281962A (en) Circuit board and circuit board with probe terminal
JP2019096817A (en) Wiring board and probe board
JP2018031659A (en) Circuit device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170223

R150 Certificate of patent or registration of utility model

Ref document number: 6100617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150