JP2013207204A - Wiring mother board - Google Patents
Wiring mother board Download PDFInfo
- Publication number
- JP2013207204A JP2013207204A JP2012076858A JP2012076858A JP2013207204A JP 2013207204 A JP2013207204 A JP 2013207204A JP 2012076858 A JP2012076858 A JP 2012076858A JP 2012076858 A JP2012076858 A JP 2012076858A JP 2013207204 A JP2013207204 A JP 2013207204A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- mother board
- board
- connection wiring
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、配線基板領域と周囲領域とを含む母基板を有する配線母基板に関するものである。 The present invention relates to a wiring mother board having a mother board including a wiring board region and a surrounding region.
多数個取り配線基板のような配線母基板は、配線基板領域および配線基板領域を囲む周囲領域を含む母基板を有している。配線基板領域には電極パターンが設けられており、周囲領域には母基板における収縮の差によって生じる変形を低減するためのダミーパターンが設けられている。(例えば、特許文献1を参照。)。このような電極パターンおよびダミーパターンは、めっき用配線に電気的に接続されており、母基板の表面に設けられた電極パターン層およびダミーパターン層の表面上に電解めっき法によってめっき層が被着されている。また、例えば配線母基板の上面を樹脂封止するために、電極パターンとダミーパターンとを下方向に向けて、配線母基板が基台上に配置された後、配線母基板の上面に樹脂封止のための金型を配置することがあった。 A wiring mother board such as a multi-cavity wiring board has a mother board including a wiring board region and a peripheral region surrounding the wiring substrate region. An electrode pattern is provided in the wiring substrate region, and a dummy pattern for reducing deformation caused by a difference in contraction in the mother substrate is provided in the peripheral region. (For example, see Patent Document 1). Such electrode patterns and dummy patterns are electrically connected to the plating wiring, and a plating layer is deposited on the surface of the electrode pattern layer and the dummy pattern layer provided on the surface of the mother substrate by electrolytic plating. Has been. Further, for example, in order to resin-encapsulate the upper surface of the wiring mother board, the electrode mother board is placed on the base with the electrode pattern and the dummy pattern facing downward, and then the resin sealing is applied to the upper surface of the wiring mother board. There was a case where a die for stopping was placed.
しかしながら、電極パターン層上に設けられためっき層の厚みとダミーパターン層上に設けられためっき層の厚みとが異なることから、配線基板領域および周囲領域で配線母基板の厚みが異なることがあった。このような場合には、配線母基板の上面に樹脂封止のための金型を配置した際の圧力によって、配線基板領域と周囲領域との間の母基板が歪んで、電極パターンとダミーパターンとの間の母基板にクラックが生じる可能性があった。 However, since the thickness of the plating layer provided on the electrode pattern layer and the thickness of the plating layer provided on the dummy pattern layer are different, the thickness of the wiring mother board may be different in the wiring board region and the surrounding region. It was. In such a case, the pressure when the mold for resin sealing is arranged on the upper surface of the wiring mother board distorts the mother board between the wiring board region and the surrounding region, and the electrode pattern and the dummy pattern There was a possibility that a crack would occur in the mother board between the two.
例えばダミーパターン層に、電極パターン層よりも厚いめっき層が被着された場合には、配線母基板に金型を配置した際に、配線母基板の配線基板領域が下方向に撓むことによって、配線基板領域と周囲領域との境界にクラックが生じていた。 For example, when a plating layer thicker than the electrode pattern layer is deposited on the dummy pattern layer, the wiring board region of the wiring mother board bends downward when a mold is placed on the wiring mother board. Cracks occurred at the boundary between the wiring board region and the surrounding region.
本発明の一つの態様による配線母基板は、配線基板領域および配線基板領域を囲む周囲領域を有する母基板と、配線基板領域に配置された電極パターンと、周囲領域に配置されたダミーパターンと、母基板に設けられており電極パターンおよびダミーパターンに電気的に接続されためっき用配線とを有している。電極パターンおよびダミーパターンは母基板の下面に設けられている。めっき用配線は、周囲領域に配置されており、第1の接続配線によって電極パターンに電気的に接続されているとともに第2の接続配線によってダミーパターンに電気的に接続されている。第2の接続配線が第1の接続配線と同様の電気抵抗値を有する。 A wiring mother board according to one aspect of the present invention includes a mother board having a wiring board region and a surrounding area surrounding the wiring board area, an electrode pattern arranged in the wiring board area, a dummy pattern arranged in the surrounding area, Plating wiring is provided on the mother board and electrically connected to the electrode pattern and the dummy pattern. The electrode pattern and the dummy pattern are provided on the lower surface of the mother board. The plating wiring is disposed in the peripheral region, and is electrically connected to the electrode pattern by the first connection wiring and is electrically connected to the dummy pattern by the second connection wiring. The second connection wiring has an electric resistance value similar to that of the first connection wiring.
本発明の一つの態様による配線母基板は、第1の接続配線と第2の接続配線とが同様の電気抵抗値を有することから、めっき用配線から電極パターンおよびダミーパターンそれぞれへの電流経路における電気抵抗値の差を低減できるので、電解めっき法によってめっき金属層を被着するときに、電極パターンおよびダミーパターンに被着されるめっき金属層の厚みの差を低減できる。電極パターンとダミーパターンとの高さの差を低減して、配
線母基板に生じるクラックを低減できる。
In the wiring mother board according to one aspect of the present invention, the first connection wiring and the second connection wiring have the same electric resistance value, and therefore, in the current paths from the plating wiring to the electrode pattern and the dummy pattern, respectively. Since the difference in electrical resistance value can be reduced, the difference in the thickness of the plated metal layer deposited on the electrode pattern and the dummy pattern can be reduced when depositing the plated metal layer by the electrolytic plating method. The difference in height between the electrode pattern and the dummy pattern can be reduced, and cracks generated in the wiring motherboard can be reduced.
本発明のいくつかの例示的な実施形態について、添付の図面を参照しつつ説明する。 Several exemplary embodiments of the present invention will be described with reference to the accompanying drawings.
(第1の実施形態)
本発明の第1の実施形態における配線母基板は、図1および図2に示された例のように、配線基板領域11および配線基板領域11を囲む周囲領域12を有する母基板1と、配線基板領域11に配置された複数の電極パターン2と、周囲領域12に配置されたダミーパターン3と、周囲領域12に配置されためっき用配線6とを有している。めっき用配線6と複数の電極パターン2のそれぞれは第1の接続配線4によって電気的に接続されており、めっき用配線6とダミーパターン3とは第2の接続配線5によって電気的に接続されている。
(First embodiment)
The wiring mother board according to the first embodiment of the present invention includes a wiring board area 11 and a mother board 1 having a
母基板1は平面視において縦横に配置された複数の配線基板領域11を有する。母基板1は複数の絶縁層が積層された構造を有している。周囲領域12は、複数の配線基板領域11の全体を囲んでいる。配線基板領域11は、例えば電子部品が搭載され封止されて、外部回路基板に実装されるパッケージとして利用される領域である。周囲領域12は、配線母基板の製造時または搬送時に用いる領域であり、この周囲領域12を用いて母基板1となる生成形体または配線母基板の加工時または搬送時の位置決め、固定等を行なうことができる。なお、複数の配線基板領域11は縦および横の少なくとも一方の並びに配置されていればよい。
The mother board 1 has a plurality of wiring board regions 11 arranged vertically and horizontally in plan view. The mother board 1 has a structure in which a plurality of insulating layers are stacked. The surrounding
母基板1の材料は、例えばセラミックスまたは樹脂等の絶縁体である。母基板1の材料がセラミックスである場合は、材料として例えば酸化アルミニウム質焼結体(アルミナセラミックス),窒化アルミニウム質焼結体,ムライト質焼結体およびガラスセラミックス質焼結体等を用いることができる。また、母基板1の材料が樹脂である場合は、材料として例えばエポキシ樹脂,ポリイミド樹脂,アクリル樹脂,フェノール樹脂,ポリエステル樹脂、および四フッ化エチレン樹脂を始めとするフッ素系樹脂またはガラスエポキシ樹脂等を用いることができる。 The material of the mother board 1 is an insulator such as ceramics or resin. When the material of the mother substrate 1 is ceramic, for example, an aluminum oxide sintered body (alumina ceramic), an aluminum nitride sintered body, a mullite sintered body, a glass ceramic sintered body, or the like may be used. it can. Further, when the material of the mother board 1 is a resin, as the material, for example, an epoxy resin, a polyimide resin, an acrylic resin, a phenol resin, a polyester resin, a fluororesin such as a tetrafluoroethylene resin, a glass epoxy resin, or the like Can be used.
母基板1の材料が酸化アルミニウム質焼結体である場合には、例えばアルミナ(Al2O3),シリカ(SiO2),カルシア(CaO)およびマグネシア(MgO)等の原料粉末に適当な有機溶剤および溶媒を添加混合して泥漿状となすとともに、これを従来周知のドクターブレード法またはカレンダーロール法等を採用してシート状に成形することによってセラミックグリーンシートを得て、次に、セラミックグリーンシートに適当な打ち
抜き加工を施すとともに必要に応じて複数枚積層し、高温(約1500〜1800℃)で焼成することによって母基板1が製作される。
When the material of the mother substrate 1 is an aluminum oxide sintered body, organic materials suitable for raw material powders such as alumina (Al 2 O 3 ), silica (SiO 2 ), calcia (CaO), and magnesia (MgO) are used. A ceramic green sheet is obtained by adding a solvent and a solvent to form a slurry, and forming this into a sheet by employing a conventionally known doctor blade method or calendar roll method. The mother substrate 1 is manufactured by performing an appropriate punching process on the sheet, stacking a plurality of sheets as necessary, and firing the sheet at a high temperature (about 1500 to 1800 ° C.).
母基板1の材料が樹脂である場合は、例えば所定の配線基板の形状に成形できるような金型を用いて、トランスファーモールド法またはインジェクションモールド法等によって母基板1が製作される。また、例えば、母基板1がガラスエポキシ樹脂である場合は、ガラス繊維から成る基材にエポキシ樹脂の前駆体を含浸させ、このエポキシ樹脂前駆体を所定の温度で熱硬化させることによって母基板1が製作される。 When the material of the mother board 1 is a resin, the mother board 1 is manufactured by a transfer molding method, an injection molding method, or the like using a mold that can be molded into a predetermined wiring board shape, for example. Further, for example, when the mother board 1 is a glass epoxy resin, a base material made of glass fiber is impregnated with an epoxy resin precursor, and the epoxy resin precursor is thermally cured at a predetermined temperature to thereby form the mother board 1. Is produced.
複数の電極パターン2は、図1および図2に示された例のように、下面1bにおいて複数の配線基板領域11のそれぞれに設けられている。このような複数の電極パターン2は、配線母基板の配線基板領域11がパッケージとして利用される際に、接続電極または外部端子電極等となるものである。複数の電極パターン2は、母基板1に設けられた第1の接続配線4を介してめっき用配線6に電気的に接続されている。複数の電極パターン2は互いに並列接続されている。
The plurality of
ダミーパターン3は、母基板1の周囲領域12の下面1bにおいて、枠形状に設けられ
ている。このようなダミーパターン3は、例えば、複数の電極パターン2を下方向に向けて基台上に配置した後、配線母基板の上面に樹脂封止のための金型を配置する際に、母基板1の周囲領域12に印加される圧力を緩衝するためのものである。ダミーパターン3は母基板1に設けられた第2の接続配線5を介してめっき用配線6に電気的に接続されている。
The
めっき用配線6は、図1(b)に示された例のように、周囲領域12において、母基板1の内部に設けられており、枠形状を有している。このようなめっき用配線6は母基板1の上面1aまたは内部に設けられている。めっき用配線6が母基板1の内部に設けられていると、めっき用配線6の表面にめっき金属層を被着する必要がないので、めっき金属層を設ける部分が低減される。めっき用配線6は、めっき用の電源と複数の電極パターン2およびダミーパターン3とを電気的に接続するためのものである。
As in the example shown in FIG. 1B, the plating wiring 6 is provided inside the mother board 1 in the
めっき用配線6は、平面視において、第1の接続配線4および第2の接続配線5に接続されている。また、めっき用配線6は、母基板1の端部に設けられた切欠きまたは孔の内面に露出されている。
The plating wiring 6 is connected to the
複数の電極パターン2およびダミーパターン3、めっき用配線6は、母基板1の材料がセラミックスである場合であれば、タングステン(W),モリブデン(Mo),マンガン(Mn),銀(Ag),銅(Cu)等の金属粉末メタライズから成り、母基板1用のセラミックグリーンシートに複数の電極パターン2およびダミーパターン3、めっき用配線6用の導体ペーストをスクリーン印刷法等により所定形状に印刷して、母基板1用のセラミックグリーンシートと同時に焼成することによって、母基板1の所定位置に形成される。導体ペーストは、主成分の金属粉末に有機バインダーおよび有機溶剤、また必要に応じて分散剤等を加えてボールミル,三本ロールミルまたはプラネタリーミキサー等の混練手段によって混合および混練することで作製する。また、セラミックグリーンシートの焼結挙動に合わせたり、焼成後の母基板1との接合強度を高めたりするために、ガラスまたはセラミックスの粉末を添加してもよい。
If the material of the mother substrate 1 is ceramic, the plurality of
複数の電極パターン2およびダミーパターン3の露出する表面には、ニッケル,金等の耐蝕性に優れるめっき金属が被着される。このようなめっき金属層によって、複数の電極パターン2およびダミーパターン3が腐食することを効果的に抑制できる。また、めっき金属層によって、接続電極と電子部品との接合、接続電極とボンディングワイヤとの接合
、および外部端子電極と外部電気回路基板の配線との接合が強固になされる。複数の電極パターン2およびダミーパターン3の露出する表面には、例えば厚さ1〜10μm程度のニッケルめっき金属層と厚さ0.1〜3μm程度の金めっき金属層とが、電解めっき法によっ
て順次被着される。ここで、複数の電極パターン2表面のめっき金属層とダミーパターン3表面のめっき金属層との厚みの差は5μm未満である。特に、配線基板領域11と周囲領域12との境界を挟んでダミーパターン3に隣接するように設けられている複数の電極パターン2表面のめっき金属層とダミーパターン3表面のめっき金属層との厚みの差が小さいことが好ましい。
The exposed surfaces of the plurality of
なお、ダミーパターン3は、配線基板領域11の外縁に沿って分割した際に捨て代となる周囲領域12に設けられている。したがって、ダミーパターン3に被着されるめっき金属層は、上記の範囲内で複数の電極パターン2に被着されるめっき金属層の厚みよりも薄く被着されていると、めっき用金属材料の使用量を低減できる。
Note that the
複数の第1の接続配線4は、図1および図2に示された例において、母基板1の下面1bに設けられた複数の電極パターン2と母基板1の内部に設けられためっき用配線6とを電気的に接続している。図1(b)に示された例のように、第1の接続配線4は縦方向に並んで設けられた複数の電極パターン2を接続している。また、第1の接続配線4は横方向に複数並んで設けられている。このような第1の接続配線4は、母基板1の内部に設けられており、配線基板領域11がパッケージとして利用される際には、配線導体として用いられるものである。第1の接続配線4の材料には、電極パターン2、ダミーパターン3およびめっき用配線6と同様の材料を用いることができる。
In the example shown in FIGS. 1 and 2, the plurality of
第1の接続配線4には、母基板1の絶縁層間に配置される導体層と、絶縁層を貫通しており、絶縁層の上下に位置する導体同士を電気的に接続する貫通導体とがある。貫通導体によって電気的に接続される導体とは、電極パターン2およびめっき用配線6である。
The
母基板1の材料がセラミックスである場合には、絶縁層間に配置される導体層は、母基板1用のセラミックグリーンシートにスクリーン印刷法等の印刷手段によって導体層用の導体ペーストを印刷塗布し、母基板1用の生成形体とともに焼成することによって形成される。また、貫通導体は、導体層を形成するための導体ペーストの印刷塗布に先立って母基板1用のセラミックグリーンシートに金型またはパンチングによる打ち抜き加工またはレーザー加工等の加工方法によって貫通導体用の貫通孔を形成し、この貫通孔に貫通導体用の導体ペーストをスクリーン印刷法等の印刷手段によって充填しておき、母基板1となる生成形体とともに焼成することによって形成される。導体ペーストは、電極パターン2、ダミーパターン3およびめっき用配線6と同様のものが用いられる。貫通導体用の導体ペーストは、有機バインダーまたは有機溶剤の種類または添加量によって、一般的に導体層用の導体ペーストよりも高い粘度に調整される。
When the material of the mother board 1 is ceramic, the conductor layer disposed between the insulating layers is obtained by printing and applying a conductor paste for the conductor layer to the ceramic green sheet for the mother board 1 by printing means such as a screen printing method. It is formed by firing together with a generated shape for the mother substrate 1. In addition, the through conductor is penetrated for the through conductor by a processing method such as punching by die or punching or laser processing on the ceramic green sheet for the mother substrate 1 prior to printing and applying the conductive paste for forming the conductor layer. A hole is formed, and a conductive paste for a through conductor is filled in the through hole by a printing means such as a screen printing method, and is fired together with a generated shape to be the mother substrate 1. As the conductive paste, the same paste as the
第2の接続配線5は、図1および図2に示された例において、母基板1の下面1bに設けられたダミーパターン3と母基板1の内部に設けられためっき用配線6とを電気的に接続している。第2の接続配線5は、第1の接続配線4と同様な方法により製作される。
In the example shown in FIGS. 1 and 2, the second connection wiring 5 electrically connects the
第2の接続配線5は、第1の接続配線4の電気抵抗値と同様の電気抵抗値である。第1の接続配線4の電気抵抗値とは、めっき用配線6と複数の電極パターン2のそれぞれとの間の第1の接続配線4の電気抵抗値を示す。図1および図2に示された例のように、めっき用配線6と複数の電極パターン2のそれぞれとの間の第1の接続配線4の長さよりも第2の接続配線5の長さが短い場合には、第2の接続配線5には、第1の接続配線4の材料よりも電気抵抗値の高い材料が用いられる。このような電気抵抗値の高い材料としては、例えば第1の接続配線4と同様の金属材料に、第1の接続配線4よりも多くのガラスまた
はセラミックスの粉末を添加したものが挙げられる。また、例えば第1の接続配線4および第2の接続配線5がタングステンおよび銅を含有する金属材料である場合であれば、第2の接続配線5が第1の接続配線4よりもタングステンの含有比率を高められていることによって、第1の接続配線4よりも第2の接続配線5の電気抵抗値を高めることができる。
The second connection wiring 5 has the same electrical resistance value as that of the
このように第1の接続配線4と第2の接続配線5とが同様の電気抵抗値であることによって、めっき用配線6と複数の電極パターン2のそれぞれとの間の電気抵抗値と、めっき用配線6とダミーパターン3との間の電気抵抗値との差を低減できる。したがって、電解めっき法を用いて、複数の電極パターン2に被着されるめっき金属層とダミーパターン3に被着されるめっき金属層との厚みの差を低減できる。なお、第1の接続配線4および第2の接続配線5の電気抵抗値は、上記めっき金属層同士の厚みの差が5μm未満となる範囲内で設定されていればよい。
As described above, since the
母基板1には母基板1の上面に露出するように配線パターン7が設けられている。配線パターン7は半導体素子等の電子部品が接合されるためのものである。配線パターン7は第1の接続配線4に電気的に接続されている。
A wiring pattern 7 is provided on the mother board 1 so as to be exposed on the upper surface of the mother board 1. The wiring pattern 7 is for bonding electronic components such as semiconductor elements. The wiring pattern 7 is electrically connected to the
また、母基板1の材料が樹脂である場合には、電極パターン2、ダミーパターン3、第1の接続配線4、第2の接続配線5およびめっき用配線6の材料は、銅,金,アルミニウム,ニッケル,クロム,モリブデン,チタンおよびこれらの合金等の金属材料を用いることができる。第2の接続配線5の材料は、第1の接続配線4よりも電気抵抗値の高い金属材料が用いられる。電極パターン2、ダミーパターン3、第1の接続配線4およびめっき用配線6は、例えば、ガラスエポキシ樹脂から成る樹脂シート上に、所定の形状に加工した銅箔を転写し、銅箔が転写された樹脂シートを積層して接着剤で接着することによって形成する。このような場合には、第2の接続配線5は、樹脂シート上に金箔を転写して形成する。また、第1の接続配線4および第2の接続配線5のうち、樹脂シートを厚み方向に貫通する貫通導体は、導体ペーストの印刷またはめっき法によって樹脂シートに形成した貫通孔の内面に被着形成するか、貫通孔を充填して形成すればよい。このような貫通導体は、例えば金属箔または金属柱を樹脂成形によって一体化させたり、母基板1にスパッタリング法,蒸着法等を用いて被着させて形成される。
When the material of the mother board 1 is resin, the materials of the
上記したような配線母基板は、配線基板領域11の外縁に沿って分割されることによって、複数の配線基板となる。 The wiring mother board as described above is divided into a plurality of wiring boards by being divided along the outer edge of the wiring board region 11.
配線母基板は、スライシング法等によって配線基板領域11同士の境界または配線基板領域11と周囲領域12との境界に沿って切断して分割できる。また、配線母基板は、母基板1
の配線基板領域11同士の境界または配線基板領域11と周囲領域12との境界に分割溝が設けられていてもよい。配線母基板が分割溝を有する場合は、分割溝に沿って撓折して分割できる。分割溝は、母基板1用の生成形体にカッター刃を押し当てたり、スライシング装置
によって生成形体の厚みより小さく切り込むか、焼成後にスライシング装置により母基板1の厚みより小さく切り込んで形成できる。
The wiring mother board can be divided by cutting along the boundary between the wiring board regions 11 or the boundary between the wiring board region 11 and the
Divided grooves may be provided at the boundary between the wiring substrate regions 11 or at the boundary between the wiring substrate region 11 and the
配線母基板が分割された配線基板には、必要に応じて電子部品が搭載される。搭載される電子部品は、例えばICチップまたはLSIチップ等の半導体素子,水晶振動子または圧電振動子等の圧電素子および各種センサ等である。 Electronic components are mounted on the wiring board obtained by dividing the wiring mother board as necessary. The mounted electronic component is, for example, a semiconductor element such as an IC chip or an LSI chip, a piezoelectric element such as a crystal vibrator or a piezoelectric vibrator, and various sensors.
本実施形態における配線母基板は、配線基板領域11および配線基板領域11を囲む周囲領域12を有する母基板1と、配線基板領域11に配置された電極パターン2と、周囲領域12に配置されたダミーパターン3と、母基板1に設けられており電極パターン2およびダミー
パターン3に電気的に接続されためっき用配線6とを有している。電極パターン2およびダミーパターン3は母基板1の下面に設けられている。めっき用配線6は、周囲領域12に配置されており、第1の接続配線4によって電極パターン2に電気的に接続されているとともに第2の接続配線5によってダミーパターン3に電気的に接続されている。第2の接続配線5が第1の接続配線4と同様の電気抵抗値を有することから、めっき用配線6から電極パターン2およびダミーパターン3それぞれへの電流経路における電気抵抗値の差を低減できる。したがって、電極パターン2およびダミーパターン3に電解めっき法によって被着されるめっき金属層の厚みの差を低減できるので、電極パターン2とダミーパターン3との高さの差を低減して、配線母基板に生じるクラックを低減できる。
The wiring mother board in this embodiment is arranged in the mother board 1 having the wiring board area 11 and the surrounding
また、第2の接続配線5が第1の接続配線4の材料よりも電気抵抗値の高い材料から成ることから、第2の接続配線5を設ける領域の広さを低減できるので、第1の接続配線4の配置される領域を大きくできる。第1の接続配線4の配置される領域を大きくできることから、第1の接続配線4の引き回しの自由度を高めたり、第1の接続配線4の配線幅を広くすることができるので、第2接続導体5との電気抵抗差を小さくできる。
In addition, since the second connection wiring 5 is made of a material having a higher electric resistance value than the material of the
(第2の実施形態)
次に、本発明の第2の実施形態による配線母基板について、図3〜図8を参照しつつ説明する。
(Second Embodiment)
Next, a wiring mother board according to a second embodiment of the present invention will be described with reference to FIGS.
第2の実施形態における配線母基板において、上記した第1の実施形態の配線母基板と異なる点は、図3〜図8に示された例のように、第2の接続配線5が第1の接続配線4よりも長い点である。このような第2の接続配線5は、例えば図3〜図5に示された例では、周囲領域12に蛇行するように設けられており、図6〜図8に示された例では、周囲領域12に配線基板領域11を囲むように設けられている。
The wiring mother board in the second embodiment differs from the wiring mother board in the first embodiment described above in that the second connection wiring 5 is the first as in the example shown in FIGS. This is a point longer than the
第2の接続配線5の材料は、第1の接続配線4の材料と同様の材料を用いて製作できる。このことから、本実施形態における配線母基板を製造するときに、第2の接続配線5用の導体ペーストを第1の接続配線4用の導体ペーストと同時に印刷できる。したがって、第1の実施形態における配線母基板と比較して、本実施形態の配線母基板は製造する際の工程数を削減できるので、配線母基板を効率よく製作するのに有効である。
The material of the second connection wiring 5 can be manufactured using the same material as that of the
第2の接続配線5の長さを変えることによって、第2の接続配線5の電気抵抗値を調整できるので、第2の接続配線5と第1の接続配線4との電気抵抗値の差をより低減するのに有効である。
Since the electrical resistance value of the second connection wiring 5 can be adjusted by changing the length of the second connection wiring 5, the difference in electrical resistance value between the second connection wiring 5 and the
また、第1の接続配線4と第2の接続配線5とに同じ材料を用いた場合には、第1の接続配線4と第2の接続配線5とに異なる材料を用いた場合に比べて、配線母基板を加熱または冷却した際の、配線基板領域11および周囲領域12の膨張差または収縮差が小さい。したがって、配線基板領域11および周囲領域12の膨張差または収縮差によって、配線基板領域11と周囲領域12との間の母基板1に生じる部分的な変形が低減できる。
Further, when the same material is used for the
第2の接続配線5およびめっき用配線6のそれぞれは、図6〜図8に示された例のように、平面透視した場合にダミーパターン3と重なるように配置されていると、母基板1の中央側のダミーパターン3と第2の接続配線5およびめっき用配線6とが重なっているとともに、平行に密集して配置されることとなるので、母基板1の下面1bにおけるダミーパターン3の表面の段差を低減できる。
When each of the second connection wiring 5 and the plating wiring 6 is arranged so as to overlap with the
平面透視した場合に、第2の接続配線5とめっき用配線6とが互いに重ならないように配置されていると、配線母基板の下面1aに厚い部分ができることによって、セラミック
グリーンシートを積層して加圧する際に厚みの薄い部分に積層不良が生じることやセラミックグリーンシートを積層して加圧する際に厚みの厚い部分において、第2の接続配線5が断線されることを低減できる。
When the second connection wiring 5 and the plating wiring 6 are arranged so as not to overlap each other when seen in a plan view, a thick portion is formed on the lower surface 1a of the wiring mother board, so that ceramic green sheets are laminated. It is possible to reduce the occurrence of poor stacking in the thin portion when the pressure is applied, and disconnection of the second connection wiring 5 in the thick portion when the ceramic green sheets are stacked and pressed.
第2の接続配線5は、図6〜図8に示された例のように、配線基板領域11を囲むように全周にわたって設けられていると、周囲領域12が金属によって補強されるので、母基板1の周囲領域12の強度を全周にわたって高めることができる。また、母基板1がセラミックスである場合には、母基板1を焼成する際に周囲領域12が局所的に変形することを低減できる。
If the second connection wiring 5 is provided over the entire circumference so as to surround the wiring board region 11 as in the examples shown in FIGS. 6 to 8, the
図3〜図8に示された例のように、電極パターン2は、配線基板領域11の外縁に沿って設けられた溝に延出されていても良く、個々の配線基板に分割した際に、いわゆるキャスタレーション導体を有した矩形状の配線基板を得ることができる。また、この場合、図6〜図8に示された例のように、第1の接続配線4は、キャスタレーション導体となる電極パターン2に接続させておいても構わない。
3 to 8, the
また、ダミーパターン3は、図6〜図8に示された例のように、スリット3aを有していてもよい。このようなスリット3aは、例えば、配線基板領域11の外縁の延長線上に設けられていると、配線基板領域11を分割する際の基準とすることができる。
Moreover, the
なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、母基板1の材料がセラミックスである場合には、電極パターン2およびダミーパターン3は、焼成後の母基板1の表面に、スクリーン印刷法等によって導体ペーストを所定形状に印刷した後、焼成されることによって、母基板1の所定位置に設けられていてもよい。
In addition, this invention is not limited to the example of said embodiment, A various change is possible if it is the range which does not deviate from the summary of this invention. For example, when the material of the mother board 1 is ceramics, the
母基板1の周囲領域12の上面1aに第2のダミーパターンが形成されていてもよい。母基板1がセラミックスである場合には、母基板1の周囲領域12の下面および上面にダミーパターン6および第2のダミーパターンを設けておくことにより、母基板1の焼成時の反りを低減できる。
A second dummy pattern may be formed on the upper surface 1 a of the
また、母基板1の中央部に配線基板領域11が1つ配置されていてもよい。 One wiring board region 11 may be arranged at the center of the mother board 1.
1・・・・母基板
1a・・・第1主面
1b・・・第2主面
11・・・配線基板領域
12・・・周囲領域
2・・・・電極パターン
3・・・・ダミーパターン
4・・・・第1の接続配線
5・・・・第2の接続配線
6・・・・めっき用配線
7・・・・配線パターン
DESCRIPTION OF SYMBOLS 1 ... Mother board 1a ... 1st main surface 1b ... 2nd main surface
11 ... Wiring board area
12 ... Surrounding
Claims (4)
該母基板の下面に設けられており、前記配線基板領域に配置された電極パターンと、
前記母基板の前記下面に設けられており、前記周囲領域に配置されたダミーパターンと、前記母基板に設けられており、前記周囲領域に配置されており、第1の接続配線によって前記電極パターンに電気的に接続されているとともに第2の接続配線によって前記ダミーパターンに電気的に接続されためっき用配線とを備えており、
前記第2の接続配線が、前記第1の接続配線と同様の電気抵抗値を有するように設けられていることを特徴とする配線母基板。 A mother board having a wiring board area and a surrounding area surrounding the wiring board area;
An electrode pattern provided on the lower surface of the mother board and disposed in the wiring board region;
A dummy pattern provided on the lower surface of the mother substrate and disposed in the peripheral region, and provided on the mother substrate and disposed in the peripheral region, and the electrode pattern is formed by a first connection wiring. And a wiring for plating electrically connected to the dummy pattern by a second connection wiring, and
The wiring mother board, wherein the second connection wiring is provided so as to have an electric resistance value similar to that of the first connection wiring.
前記第1の接続配線の材料よりも電気抵抗値の高い材料から成ることを特徴とする請求項1記載の配線母基板。 The second connection wiring is
2. The wiring motherboard according to claim 1, wherein the wiring mother board is made of a material having an electric resistance higher than that of the material of the first connection wiring.
前記第1の接続配線よりも長いことを特徴とする請求項1記載の配線母基板。 The second connection wiring is
The wiring motherboard according to claim 1, wherein the wiring mother board is longer than the first connection wiring.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012076858A JP2013207204A (en) | 2012-03-29 | 2012-03-29 | Wiring mother board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012076858A JP2013207204A (en) | 2012-03-29 | 2012-03-29 | Wiring mother board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013207204A true JP2013207204A (en) | 2013-10-07 |
Family
ID=49525969
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012076858A Pending JP2013207204A (en) | 2012-03-29 | 2012-03-29 | Wiring mother board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013207204A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016051782A (en) * | 2014-08-29 | 2016-04-11 | 京セラ株式会社 | Multiple patterning wiring board, wiring board, and electronic equipment |
JP2017212362A (en) * | 2016-05-26 | 2017-11-30 | 京セラ株式会社 | Circuit board assembly, electronic device assembly, manufacturing method of circuit board assembly and manufacturing method of electronic device |
JP7382279B2 (en) | 2020-05-21 | 2023-11-16 | 日本特殊陶業株式会社 | Multi-chip wiring board and wiring board |
-
2012
- 2012-03-29 JP JP2012076858A patent/JP2013207204A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016051782A (en) * | 2014-08-29 | 2016-04-11 | 京セラ株式会社 | Multiple patterning wiring board, wiring board, and electronic equipment |
JP2017212362A (en) * | 2016-05-26 | 2017-11-30 | 京セラ株式会社 | Circuit board assembly, electronic device assembly, manufacturing method of circuit board assembly and manufacturing method of electronic device |
JP7382279B2 (en) | 2020-05-21 | 2023-11-16 | 日本特殊陶業株式会社 | Multi-chip wiring board and wiring board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9609754B2 (en) | Package for mounting electronic element, electronic device, and imaging module | |
JP5550280B2 (en) | Multilayer wiring board | |
US9795034B2 (en) | Wiring board and electronic device | |
JP2013207204A (en) | Wiring mother board | |
JP2023091083A (en) | Substrate for mounting electronic element, electronic device, and electronic module | |
JP6068157B2 (en) | Multi-wiring board | |
JP5956185B2 (en) | Multiple wiring board | |
JP2016207886A (en) | Package and electronic apparatus | |
JP2010258189A (en) | Manufacturing method of electronic component mounting substrate, and manufacturing method of electronic component mounting motherboard | |
JP6336898B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP6258677B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP2018049988A (en) | Wiring substrate, electronic device, and electronic module | |
JP5546352B2 (en) | Multiple wiring board | |
JP2013182909A (en) | Multi-piece substrate for mounting electronic component | |
JP5791450B2 (en) | Multi-cavity wiring board and wiring board | |
JP4733061B2 (en) | Plural wiring base, wiring base and electronic device, and division method of multiple wiring base | |
JP5247376B2 (en) | Multi-wiring board | |
JP6017994B2 (en) | Electronic device mounting substrate and electronic device | |
JP2014045012A (en) | Multi-piece wiring board | |
JP5574901B2 (en) | Multiple wiring board | |
JP4303539B2 (en) | Multiple wiring board | |
JP6301645B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP6001464B2 (en) | Wiring board and electronic device | |
JP6282959B2 (en) | Multi-cavity wiring board, wiring board and electronic device | |
JP2005340562A (en) | Multiple patterning substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151020 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151022 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160308 |