JP5787808B2 - Probe card wiring board and a probe card using the same - Google Patents

Probe card wiring board and a probe card using the same Download PDF

Info

Publication number
JP5787808B2
JP5787808B2 JP2012069574A JP2012069574A JP5787808B2 JP 5787808 B2 JP5787808 B2 JP 5787808B2 JP 2012069574 A JP2012069574 A JP 2012069574A JP 2012069574 A JP2012069574 A JP 2012069574A JP 5787808 B2 JP5787808 B2 JP 5787808B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
probe card
region
wiring board
plurality
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012069574A
Other languages
Japanese (ja)
Other versions
JP2013084885A (en )
Inventor
洋一 仮屋園
洋一 仮屋園
秀人 米倉
秀人 米倉
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は、プローブカード用配線基板およびそれを用いたプローブカードに関するものである。 The present invention relates to a probe card using the wiring board and its probe card.

近年、電子装置の使用量が増大するに伴い、従来は電子部品(半導体部品を含む)等の素子をパッケージに実装した後に電気的なテストをしていたが、不良の素子を実装するコストや時間が省けると共にウエハが大型化するに伴いテストの効率も高まるため、素子をウエハの状態で電気テストを行うことが一般的になっている。 In recent years, with the use of electronic devices is increased, has been conventionally a electrical tests after mounting the elements such as electronic components (including the semiconductor component) to the package, Ya cost of implementing the defective element since the wafer over time can be saved increases the efficiency of the test with the larger, it has become common for electrical test element in the form of a wafer. この素子をウエハの状態でテストするプローブカード用に、セラミック製のプローブカード用配線基板が用いられている。 The element for a probe card for testing a state of the wafer, the wiring substrate for ceramic probe card is used.

このようなプローブカード用配線基板に使用される絶縁基体としては、熱膨張係数がウエハの熱膨張係数に比較的近く、また、強度が比較的高いアルミナ質セラミックスやウエハの熱膨張係数に近いムライト質セラミックスを用いたプローブカード用配線基板が好適に使用されている。 As the insulating substrate used in a probe card wiring board, the thermal expansion coefficient relatively close to the coefficient of thermal expansion of the wafer, also mullite close to the thermal expansion coefficient of the relatively high alumina ceramics and wafer strength wiring board probe card using quality ceramics are suitably used. (例えば、特許文献1を参照。)。 (E.g., see Patent Document 1.).

特開平11-160356号公報 JP 11-160356 discloses

しかしながら、常温でのテストだけでなく低温や高温で行われるバーンインテストも同じプローブカードを用いて行おうとすると、プローブカードを常温から高温に加熱したり低温に冷却する場合に、プローブカード用配線基板は、プローブカードを構成している他の材料に比べて熱容量が大きく、比較的熱伝導率が低いために、加熱や冷却してプローブカード用配線基板が定常な温度分布となるまでに時間がかかり、定常な状態になる前はプローブカード用配線基板が反ってウエハ上の端子とプローブが電気的に接続されない等の問題がおきやすく、そのためにバーンインテストにかかる時間を短縮できないので、バーンインテストを短縮できるプローブカード用配線基板とするためには改善が必要なものであった。 However, when the burn-in test performed at low and high temperatures as well test at room temperature is also attempted using the same probe card, when cooled to a low temperature or heated to a high temperature of the probe card from normal, the wiring board probe card is larger heat capacity than other material constituting the probe card, the relatively thermal conductivity is low, the wiring board probe card by heating and cooling time until a steady temperature distribution it takes, before the steady state problem easily occurs, such that terminal and the probe on the wafer warps wiring board probe card are not electrically connected, can not reduce the time required for the burn-in test for the burn-in test improvements to the wiring board probe card that can shorten has was necessary.

本発明の一つの態様によるプローブカード用配線基板は、セラミックスからなり、表層部および内層部を有する絶縁基体と、前記表層部および前記内層部に設けられた複数の接続用ビアと前記表層部に設けられた複数のダミービアとを含むビアとを備えており、前記表層部の横断面における前記絶縁基体に対する前記複数のビアの面積比が、前記内層部の横断面における前記絶縁基体に対する前記複数のビアの面積比より高いことを特徴とする。 One of the wiring board for probe card according to an aspect of the present invention comprises a ceramic, an insulating substrate having a surface layer portion and inner layer portion, and the surface layer portion on the surface layer portion and a plurality of connection vias provided in the inner part and a via and a plurality of dummy vias provided, the area ratio of the plurality of vias with respect to the insulating substrate in the cross-section of the surface layer portion, the plurality of with respect to the insulating substrate in the cross-section of said inner layer It is higher than the area ratio of the via.

本発明の他の態様によるプローブカード用配線基板は、上記構成において、前記表層部の横断面において、前記複数の接続用ビアを設けられた第1の領域が多角形状であり、前記第1の領域が前記複数のダミービアが設けられた第2の領域によって囲まれていることを特徴とする。 Wiring board probe card according to another aspect of the present invention having the above structure, in cross-section of said surface portion, a first region provided with the plurality of connection vias are polygonal, the first region and the plurality of dummy vias is surrounded by a second area provided.

本発明の他の態様によるプローブカード用配線基板は、上記構成において、前記第2の領域における前記絶縁基体に対する前記複数のダミービアの面積比が、前記第1の領域における前記絶縁基体に対する前記複数の接続用ビアの面積比と同等であることを特徴とする。 Wiring board probe card according to another aspect of the present invention having the above structure, the area ratio of the plurality of dummy vias for said insulating substrate in the second region, wherein the plurality of with respect to the insulating base in the first region characterized in that it is equal to the area ratio of the connection vias.

本発明の他の態様によるプローブカード用配線基板は、上記各構成において、前記第2の領域が、前記第1の領域を囲む円形状の第3の領域と該第3の領域を囲む第4の領域とを有しており、前記第3の領域における前記絶縁基体に対する前記複数のダミービアの面積比が、前記第1の領域における前記絶縁基体に対する前記複数の接続用ビアの面積比と同等であり、前記第4の領域における前記絶縁基体に対する前記複数のダミービアの面積比が、前記第3の領域における前記絶縁基体に対する前記複数のダミービアの面積比よりも小さいことを特徴とする。 Wiring board probe card according to another aspect of the present invention, in the above-mentioned respective structures, the second region, first surround the circular third region and the region of the third surrounding the first region 4 of has an area, the area ratio of the plurality of dummy vias to said insulating base in the third region, equivalent to the area ratio of the plurality of connection vias to said insulating substrate in said first region There, the area ratio of the plurality of dummy vias to said insulating base in the fourth region, wherein the smaller than the area ratio of the plurality of dummy vias to the insulating substrate in the third region.

本発明の他の態様によるプローブカードは、上記構成のプローブカード用配線基板と、前記複数の接続用ビアに電気的に接続された複数のプローブとを備えていることを特徴とする。 The probe card according to another aspect of the present invention is characterized in that it comprises a wiring board for probe card of the above structure, a plurality of probes electrically connected to the plurality of connection vias.

本発明の一つの態様によるプローブカード用配線基板において、セラミックスからなり、表層部および内層部を有する絶縁基体と、表層部および内層部に設けられた複数の接続用ビアと表層部に設けられた複数のダミービアとを含むビアとを備えており、表層部の横断面における絶縁基体に対する複数のビアの面積比が、内層部の横断面における絶縁基体に対する複数のビアの面積比より高くなっている。 In one wiring substrate for a probe card according to an aspect of the present invention consists of ceramics, an insulating substrate having a surface layer portion and inner layer portion, provided on the plurality of connection vias and surface layer portion provided on a surface layer portion and inner layer portion and a via and a plurality of dummy vias, the area ratio of the plurality of vias with respect to the insulating substrate in the cross section of the surface layer portion is higher than the area ratio of the plurality of vias with respect to the insulating substrate in the cross section of the inner layer portion . 本発明の一つの態様によるプローブカード用配線基板は、このような構成を含んでいることによって、プローブカード用配線基板の上下の表層から内層部には接続用ビアに加えてダミービアによって効率的に熱が伝導されるようになるので、バーンインテスト時にプローブカード用配線基板に外部から熱が加えられたり、冷却された場合に、ダミービアのない場合に比べ短時間で定常な温度分布状態となるので、バーンインテストにかかる時間を短縮することに関して向上されている。 One wiring board probe card according to an aspect of the present invention, by including such a configuration, the inner portion from the surface layer of the upper and lower wiring board probe card efficiently by dummy vias in addition to connection via since so heat is conducted, or heat is applied externally to the wiring board for probe card during burn-in test, if it is cooled, since the constant temperature distribution state in a short time compared with the case without the dummy vias , it has been improved with respect to shorten the time it takes to burn-in test.

本発明の他の態様によるプローブカード用配線基板は、表層部の横断面において、複数の接続用ビアを設けられた第1の領域が多角形状であり、第1の領域が複数のダミービアが設けられた第2の領域によって囲まれている。 Wiring board probe card according to another aspect of the present invention, in cross-section of the surface layer portion, a first region provided with a plurality of connection vias are polygonal, provided the first region is a plurality of dummy vias It is surrounded by a second area that is. 本発明の他の態様によるプローブカード用配線基板は、このような構成を含んでいることによって、ビアと絶縁基体の熱挙動の違いにより、複数の接続用ビアが設けられた第1の領域の角部に集中しやすい応力を緩和させて、プローブカード用配線基板において、変形ならびにクッラクが発生しにくいものとすることができる。 Wiring board probe card according to another aspect of the present invention, by including such a configuration, the difference in thermal behavior of the vias and the insulating substrate, the first region where a plurality of connection vias are provided by relaxing the concentration likely stress at the corners, in the wiring board for probe card, deformation and Kurraku it can be made less likely to occur.

本発明の他の態様によるプローブカード用配線基板は、表層部の横断面において、第2の領域における絶縁基体に対する複数のダミービアの面積比が、第1の領域における絶縁基体に対する複数の接続用ビアの面積比と同等である。 Wiring board probe card according to another aspect of the present invention, in cross-section of the surface layer portion, the area ratio of the plurality of dummy vias to the insulating substrate in the second region, a plurality of connection vias to the insulating substrate in the first region it is equivalent to the area ratio of. 本発明の他の態様によるプローブカード用配線基板は、このような構成を含んでいることによって、より効果的に応力の集中を緩和でき、プローブカード用配線基板において、変形ならびにクッラクが発生しにくいものとすることができる。 Other wiring board probe card according to an aspect of the present invention, by including such a configuration, it can be relaxed more effectively stress concentration, in the wiring board for probe card, Deformation and Kurraku hardly occurs it can be a thing.

本発明の他の態様によるプローブカード用配線基板は、表層部の横断面において、第2の領域が、第1の領域を囲む円形状の第3の領域と第3の領域を囲む第4の領域とを有しており、第3の領域における絶縁基体に対する複数のダミービアの面積比が、第1の領域における絶縁基体に対する複数の接続用ビアの面積比と同等であり、第4の領域における絶縁基体に対する複数のダミービアの面積比が、第3の領域における絶縁基体に対する複数のダミービアの面積比よりも小さくなっている。 Wiring board probe card according to another aspect of the present invention, in cross-section of the surface layer portion, a second region, a fourth surrounding the circular third region and the third region surrounding the first region has an area, the area ratio of the plurality of dummy vias to the insulating substrate in the third region, are equivalent to the area ratio of the plurality of connection vias to the insulating substrate in the first region, the fourth region area ratio of the plurality of dummy vias with respect to the insulating substrate, is smaller than the area ratio of the plurality of dummy vias to the insulating substrate in the third region. 本発明の他の態様によるプローブカード用配線基板は、このような構成を含んでいることによって、第1の領域および第3の領域において、複数の接続用ビアと複数のダミービアとを含むビアが円形状で、絶縁基体に対するビアの面積比が同様であるため、ビアと絶縁基体の熱挙動の違いにより発生しやすい応力がより効果的に緩和されるとともに、平面視で第1の領域および第3の領域から外側に向かって段階的に絶縁基体に対するビアの面積比を小さいものとして、ビアと絶縁基体の熱挙動の違いにより発生しやすい応力を分散させ、より効果的に応力の集中を緩和でき、プローブカード用配線基板において、変形ならびにクッラクが発生しにくいものとすることができる。 Wiring board probe card according to another aspect of the present invention, by including such a configuration, in the first region and the third region, the via and a plurality of connection via a plurality of dummy vias a circular shape, since the area ratio of the vias to the insulating substrate is the same, with via and prone stress due to the difference in thermal behavior of the insulating substrate is more effectively reduced, the first region and the in plan view as the third region smaller the area ratio of the vias for the stepwise insulating base outward, via a dispersing likely to occur stress due to the difference in thermal behavior of the insulating substrate, relaxed more effectively stress concentration it can, in the wiring board for probe card, deformation and Kurraku can be made less likely to occur.

本発明の他の態様によるプローブカードは、上記構成のプローブカード用配線基板と、複数の接続用ビアに電気的に接続された複数のプローブとを備えていることによって、バーンインテスト時にプローブカード用配線基板に外部から熱が加わったり、冷却された場合に、ダミービアのない場合に比べ短時間で定常な温度分布状態となるので、バーンインテストにかかる時間を短縮することに関して向上されている。 The probe card according to another aspect of the present invention includes a wiring board for probe card of the above structure, by which a plurality of connection vias electrically connected to a plurality of probes, probe card during burn-in test or applied heat from the outside to the circuit board, if it is cooled, since the constant temperature distribution state in a short time compared with the case without the dummy via is improved with respect to reducing the time required for the burn-in test.

(a)は本発明の実施形態におけるプローブカード用配線基板を示す平面図であり、(b)は(a)に示されたプローブカード用配線基板のA−A線における縦断面図である。 (A) is a plan view showing a wiring board for probe card according to an embodiment of the present invention, (b) is a longitudinal sectional view along the line A-A of the wiring board for probe card shown in (a). 図1(b)に示されたプローブカード用配線基板において符号Bによって示された部分の拡大図である。 Is an enlarged view of a portion by symbol B in the wiring board for probe card shown in FIG. 1 (b). 本発明の実施形態におけるプローブカード用配線基板の他の例の要部を拡大して示す断面図である。 Is a sectional view showing an enlarged main part of another example of the wiring board for probe card according to an embodiment of the present invention. 本発明の実施形態におけるプローブカード用配線基板の他の例の要部を拡大して示す断面図である。 Is a sectional view showing an enlarged main part of another example of the wiring board for probe card according to an embodiment of the present invention. (a)は図2に横断面で示されたプローブカード用配線基板の要部の一例の上面図であり、(b)は同様に要部のC−C線による表層部1aの横断面の一例の上面図であり、(c)は同様に要部のD−D線による内層部1bの横断面の一例の上面図である。 (A) is a top view of an example of the main part of the wiring board for probe card shown in cross-section in FIG. 2, (b) is likewise of the cross section of the surface layer portion 1a by line C-C of the main part a top view of an example, a top view of an example of the cross section of the inner layer portion 1b by line D-D in (c) in the same manner as main part. (a)は図2に断面図で示されたプローブカード用配線基板の要部の一例のE−E線による横断面の上面図であり、(b)は同様に腰部のF−F線による横断面の上面図であり、(c)は同様に要部の一例の下面図である。 (A) is a top view of a cross-section according to an example line E-E of a main part of a probe card wiring substrate shown in cross section in FIG. 2, by (b) the line F-F of the waist in the same manner it is a top view of a cross section, a bottom view of an example of (c) in the same manner as main part. (a)は図2に断面図で示されたプローブカード用配線基板の要部の他の例のE−E線による横断面の上面図であり、(b)は同様に要部の他の例のF−F線による横断面の上面図であり、(c)は同様に要部の他の例の下面図である。 (A) is a top view of the cross-section line E-E of another example of the main part of the wiring board for probe card shown in cross section in FIG. 2, (b) is likewise another of the main part example is a top view of a cross-section according to line F-F is a bottom view of another example of (c), like main portion. (a)は図2に断面図で示されたプローブカード用配線基板の要部の他の例のE−E線による横断面の上面図であり、(b)は同様に要部の他の例のF−F線による横断面の上面図であり、(c)は同様に要部の他の例の下面図である。 (A) is a top view of the cross-section line E-E of another example of the main part of the wiring board for probe card shown in cross section in FIG. 2, (b) is likewise another of the main part example is a top view of a cross-section according to line F-F is a bottom view of another example of (c), like main portion. (a)、(b)は本発明の実施形態におけるプローブカード用配線基板の他の例を示す平面図である。 (A), is a plan view showing another example of a wiring board for probe card according to the embodiment of (b) the present invention.

本発明の例示的な実施形態について図面を参照して説明する。 Will be described with reference to the drawings exemplary embodiments of the present invention.

図1(a)、(b)および、図2に示されているように、本発明の実施形態におけるプローブカード用配線基板3は、複数層の絶縁層1cからなる絶縁基体1と、絶縁層1cの各層の表裏面に信号、電源、接地等の各役割を持った内部配線層6、絶縁層1cを貫通するビア2、絶縁基体1の上部および下部にプローブや外部回路と接続するためのランド4とを含んでいる。 Figure 1 (a), (b) and, as shown in FIG. 2, the wiring board 3 probe card in an embodiment of the present invention includes an insulating substrate 1 made of an insulating layer 1c of the plurality of layers, an insulating layer signal on the front and back surfaces of the 1c of each layer, the power supply, the internal wiring layer 6 having a respective roles, such as ground, via 2 passing through the insulating layer 1c, for connecting the probe and an external circuit on the top and bottom of the insulating base 1 and a land 4. また、ビア2は、電気的な接続を主な目的とした接続用ビア2aと、熱伝導性の向上を主な目的としたダミービア2bを含んでいる。 The via 2 includes a connecting via 2a of the electrical connection with the primary purpose, a dummy via 2b with the primary purpose of improving the thermal conductivity.

図1(a)、(b)および、図2に示された本実施形態によるプローブカード用配線基板3において、セラミックスからなり、表層部1aおよび内層部1bを有する絶縁基体1と、表層部1aおよび内層部1bに設けられた複数の接続用ビア2aと表層部1aに設けられた複数のダミービア2bとを含むビア2とを備えており、表層部1aの横断面における絶縁基体1に対する複数のビア2の面積比が、内層部1bの横断面における絶縁基体に対する複数のビア2の面積比より高くなっている。 Figure 1 (a), (b) and, in the wiring board 3 probe card according to the present embodiment shown in FIG. 2, made of ceramics, an insulating substrate 1 having a surface layer portion 1a and the inner layer portion 1b, the surface layer portion 1a and a plurality of provided in a plurality of connection vias 2a and the surface layer portion 1a provided in the inner layer portion 1b provided with the via 2 including the dummy vias 2b, a plurality for insulating base 1 in cross-section of the surface layer portion 1a the area ratio of the via 2 is higher than the area ratio of the plurality of vias 2 to the insulating substrate in the cross section of the inner layer portion 1b. 本実施形態によるプローブカード用配線基板3は、このような構成を含んでいることによって、プローブカード用配線基板3の上下の表層部1aから内層部1bには接続用ビア2aに加えてダミービア2bによって効率的に熱が伝導されるようになるので、バーンインテスト時にプローブカード用配線基板3に外部から熱が加えられたり、冷却された場合に、ダミービア2bのない場合に比べ短時間で定常な温度分布状態となるので、バーンインテストにかかる時間を短縮することに関して向上されている。 Wiring board 3 probe card according to the present embodiment, by including such a configuration, the dummy vias 2b from the upper and lower surface portion 1a of the probe card wiring board 3 in the inner portion 1b in addition to the connection via 2a since efficient heat is to be conducted by, or heat is applied externally to the burn-in test probe card wiring board 3 at the time, when cooled, steady in a short time compared with the case without the dummy vias 2b since the temperature distribution is improved with respect to reducing the time required for the burn-in test.

絶縁基体1の絶縁層1cは、酸化アルミニウム(アルミナ:Al )質焼結体,窒化アルミニウム(AlN)質焼結体,炭化珪素(SiC)質焼結体,ムライト質焼結体,ガラスセラミックス等のセラミックスから成るものである。 Insulating layer 1c of the insulating substrate 1, an aluminum oxide (alumina: Al 2 O 3) sintered material, aluminum nitride (AlN) sintered material, silicon carbide (SiC) sintered material, mullite sintered body, it is made of ceramics such as glass ceramics. プローブカードに用いる場合は、熱膨張係数がウエハを形成するシリコン(Si)に近い、酸化アルミニウム(Al )質焼結体、ムライト質(3Al ・2SiO )焼結体またはガラスセラミックスが好ましい。 When used as a probe card, close to that of silicon (Si) having a thermal expansion coefficient to form the wafer, aluminum oxide (Al 2 O 3) sintered material, mullite (3Al 2 O 3 · 2SiO 2 ) sintered body or glass ceramics are preferred.

プローブカード用配線基板3のビア2、内部配線層6および下部ランド4は、絶縁層1cと同時焼成により形成される、タングステン(W),モリブデン(Mo),モリブデン−マンガン(Mo−Mn)合金,銀(Ag),銅(Cu),金(Au),銀−パラジウム(Pd)合金等の金属を主成分とするメタライズから成るものである。 Via second probe card wiring board 3, an internal wiring layer 6 and the lower land 4 is formed by co-firing the insulating layer 1c, tungsten (W), molybdenum (Mo), a molybdenum - manganese (Mo-Mn) alloy , silver (Ag), copper (Cu), gold (Au), silver - is made of metallized composed mainly of palladium (Pd) metal such as an alloy.

このようなプローブカード用配線基板3は、例えば、絶縁層1cが酸化アルミニウム質焼結体で形成される場合には、以下の方法により製作される。 Such a probe card wiring board 3, for example, when the insulating layer 1c is formed by sintered aluminum oxide is fabricated by the following method. まず、酸化アルミニウム,酸化珪素,酸化マグネシウムおよび酸化カルシウムの原材料粉末に適当な有機バインダおよび溶媒を添加混合して泥漿状となすとともに、これをドクターブレード法等によってシート状に成形し、絶縁層1cとなる複数のセラミックグリーンシートを作製する。 First, aluminum oxide, silicon oxide, with eggplant mud 漿状 by adding and mixing suitable organic binder and solvent to the raw material powder of the magnesium oxide and calcium oxide, which was formed into a sheet by a doctor blade method or the like, the insulating layer 1c manufacturing a plurality of ceramic green sheet to be.

次に、セラミックグリーンシートのビアが形成される所定位置に金型等を用いた打ち抜き加工やレーザ加工によって貫通孔を形成するとともに、貫通孔に導体ペーストを充填する。 Next, to form a through hole by punching or laser processing using a mold or the like at a predetermined position via the ceramic green sheet is formed, filling the conductive paste into the through-hole. また、スクリーン印刷法等によってセラミックグリーンシートの所定位置に内部配線層6あるいは必要に応じて下部のランド4となる導体ペースト層を10〜20μmの厚みに形成する。 Further, to form a conductive paste layer to be the lower of the land 4 If internal wiring layer 6 or required for a given position of the ceramic green sheet by screen printing or the like to a thickness of 10 to 20 [mu] m. 導体ペーストは、タングステン,モリブデン,モリブデン−マンガン合金等の融点の高い金属粉末と適当な樹脂バインダおよび溶剤とを混練することにより作製される。 Conductor paste, tungsten, molybdenum, molybdenum - is produced by kneading a high metal powder and a suitable resin binder and a solvent melting point such as a manganese alloy. レーザ加工によって貫通孔を形成する場合は、金型による加工のように耐久性を考慮した形状とする必要が無く、用途に応じて最適の形状を決定することができるので好ましい。 When forming a through hole by laser processing, it is not necessary to shape in consideration of durability as machining using a mold, it is possible to determine the optimum shape according to applications preferred.

ダミービア2bもしくはダミー内部配線層6bは上記導体ペーストを用いて形成しても良いが、電気的な接続の必要はないので熱伝導性の高い窒化アルミニウム粉末や炭化珪素粉末等の絶縁体粉末と適当な樹脂バインダおよび溶剤とを混練することにより作製される絶縁性のダミー導体ペーストを用いて、ダミー貫通孔にダミー導体ペーストを充填したり、スクリーン印刷法等によってセラミックグリーンシートの所定位置に内部ダミー配線層6bとなるダミー導体ペースト層を10〜20μmの厚みに形成すると、導体ペーストに比べて絶縁層1cに近い焼成時の挙動のペーストとすることができるのでダミービア2bの密度を高めても絶縁層1cの焼成時の変形が大きくなることを抑えたり、導体ペーストの焼成時の挙動を補完することで、接 Dummy vias 2b or dummy internal wiring layer 6b may be formed by using the conductive paste, but suitably an insulator powder such electrical there is no need of connecting high aluminum nitride powder thermal conductivity and the silicon carbide powder such a resin binder and a solvent using an insulating dummy conductor paste is prepared by kneading, or filled with a dummy conductor paste dummy through hole, inside the dummy to a predetermined position of the ceramic green sheet by screen printing or the like When the dummy conductor paste layer serving as a wiring layer 6b is formed to have a thickness of 10 to 20 [mu] m, the insulation be increased the density of the dummy vias 2b can be the firing time of the behavior of the paste near the insulating layer 1c as compared with the conductive paste or suppress the deformation during firing of the layer 1c is increased, by complementing the behavior during firing of the conductor paste, tangent 用ビア2aの密度の高い部分で絶縁層1cの焼成時の変形を小さくすることができたりするので好ましい。 It preferred because it or it is possible to reduce the deformation during firing of the insulating layer 1c portion with high density of use via 2a. なお、絶縁性のダミー導体ペーストに金属粉末を添加すると熱伝導率をより高めることができるので熱伝導性を高めるためには好ましい。 Preferable in order to increase the thermal conductivity since it is possible to increase the thermal conductivity upon addition of metal powder on an insulating dummy conductor paste.

次に、これらセラミックグリーンシートを重ね合わせて圧着して積層体を作製し、この積層体を1500℃〜1600℃程度の高温で焼成することによって配線基板が作製される。 Next, to prepare a laminate and pressed by superposing these ceramic green sheets, the wiring substrate by firing the laminate at a high temperature of about 1500 ° C. to 1600 ° C. is produced.

絶縁層1cがガラスセラミックスから成る場合であれば、セラミックグリーンシートが焼結する温度では焼結収縮しない、アルミナ等を主成分とする拘束グリーンシートを積層体の両面に積層して焼成すると、拘束グリーンシートによりセラミックグリーンシートの積層面方向の焼結収縮が抑えられて収縮ばらつきの小さいプローブカード用配線基板3が得られる。 In the case where the insulating layer 1c is made of glass ceramics, not sintered shrink at temperatures ceramic green sheet is sintered and baked by laminating constraining green sheet mainly composed of alumina or the like on both surfaces of the laminate, restrained ceramic green sheet lamination surface direction of the sintering shrinkage is small probe card wiring board 3 shrinkage variation is suppressed can be obtained by a green sheet. これによって、ビア2の位置ばらつきを小さいものとできるので、表面のランド4をより小型化でき、また高密度に形成できるので好ましい。 Thereby, it is possible to be small positional variations of the via 2, can further reduce the size of the land 4 of the surface, also can be formed with high density preferred.

また、絶縁層1cが1300℃程度で焼成できる低温焼成基板の場合には、銅粉末や銀粉末をダミー導体ペーストに添加して、銅や銀の融点以上の焼成温度で焼成する場合は、ダミービア2b中の銅粉末もしくは銀粉末は互いに溶融し溶着しあうために、接触抵抗が減少することで熱伝導率がより高くなるので好ましい。 In the case of low-temperature fired substrate having an insulating layer 1c can be fired at about 1300 ° C. is added copper powder or silver powder dummy conductor paste, when fired with copper and silver melting point than the firing temperature, dummy vias for copper powder or silver powder in 2b are mutually welded and fused together, the contact resistance is the thermal conductivity is higher by decreasing preferred.

表層部1aに形成されたダミービア2bは図2に断面図で示す例のように、内層部1bの内部接続用配線層6aおよび接続用ビア2aと独立して形成すると、プローブカード用配線基板3の電気特性に与える影響が少ないので、設計が容易である。 Dummy vias 2b formed in the surface portion 1a is as in the example shown in cross-section in FIG. 2, when formed independently of the internal connection interconnection layer 6a and the connection via 2a of the inner layer portion 1b, the wiring board 3 Probe Card since influence on the electric characteristics is small, it is easy to design.

また、表層部1aに形成されたダミービア2bは図3に断面図で示す例のように、内層部1bの内部接続用配線層6aおよび接続用ビア2aと独立している内部ダミー配線層6bと接続させて形成すると、プローブカード用配線基板3の電気特性に与える影響が少なく、内層部1bの絶縁層1cへの伝熱性が向上するので好ましい。 Further, dummy vias 2b formed in the surface portion 1a is as in the example shown in cross section in FIG. 3, the inner dummy wiring layer 6b which is independent of the internal connection interconnection layer 6a and the connection via 2a of the inner layer portion 1b When formed by connecting, little effect on the electrical characteristics of the wiring board 3 probe card, heat transfer to the insulating layer 1c of the inner portion 1b is preferably improved.

そして、表層部1aに形成されたダミービア2bは図4に断面図で示す例のように、内層部1bの内部接続用配線層6aおよび接続用ビア2aと接続させて形成すると内層部1bの絶縁層1cへの伝熱性が向上する。 Then, dummy vias 2b formed in the surface portion 1a is as in the example shown in cross section in FIG. 4, insulation when not connected to the internal connection wiring layer 6a and the connection via 2a of the inner layer portion 1b formed by the inner layer portion 1b heat transfer to the layer 1c is improved. 接地用配線層にダミービア2bおよび内部ダミー配線層6bを接続するとプローブカード用配線基板3の電気特性に与える影響が少ないので好ましい。 Since Connecting dummy via 2b and the internal dummy wiring layer 6b to the grounding wiring layer less influence on the electric characteristics of the probe card wiring board 3 preferred. ダミービア2bおよび内部ダミー配線層6bが絶縁性のものであれば、内部配線層の部位を気にしないで接続することができるようになるので、設計の自由度が高まるので好ましい。 As long as the dummy vias 2b and the internal dummy wiring layer 6b is insulating, since it is possible to connect not bother site of internal wiring layer, since the degree of freedom in design is increased preferably.

ダミービア2b用は表面まで形成されていると、外部から加えた熱の熱伝導性が向上するので好ましい。 When a dummy via 2b is formed to the surface, preferably improved thermal conductivity of heat applied from the outside. また、ダミー貫通孔2bによって、焼成時にグリーンシート中のバインダを外部に導出させることができる様にもなるので、この点でも表層部1aに形成されたダミービア2bは表面まで形成されていることが好ましい。 Further, the dummy holes 2b, since it becomes such that it is possible to derive the binder in the green sheet to the outside during firing, dummy vias 2b also formed in the surface portion 1a in this respect it is being formed to the surface preferable. さらに、図4に示す例中にあるように、プローブカード用配線基板3の上下を貫通して形成されている構造が熱伝導の点でも、焼成時にグリーンシート中のバインダを外部に導出させる点でもダミービア2bとしては最も好ましい構造である。 Further, as is in the example shown in FIG. 4, the point to be derived in terms structure being formed through the upper and lower probe card wiring board 3 is heat conduction, the binder in the green sheet during firing outside But as the dummy via 2b is most preferred structure. ダミービアに内部ダミー配線層を接続させるとより熱伝導の点で好ましい構造となる。 The preferred structure in view of a more thermally conductive when connecting the internal dummy wiring layer dummy via.

プローブカード用配線基板3の上部のランド4は、上記のようにして焼成した配線基板の上面を研磨するなどして平坦にした後に、蒸着法,スパッタリング法,イオンプレーティング法等の薄膜形成法によって形成する。 The top of the lands 4 of the probe card wiring board 3, after the flat, such as by polishing the upper surface of the wiring board obtained by firing as described above, an evaporation method, a sputtering method, thin film forming method such as ion plating formed by. 下面のランド4も同様にして、薄膜形成法によって形成してもよい。 The lower surface of the lands 4 are similarly may be formed by a thin film forming method. 具体的には、配線基板の上面の全面に、0.1μm〜3μm程度の厚みの、例えばクロム(Cr)−銅(Cu)合金層やチタン(Ti)−銅(Cu)合金層から成る下地導体層を形成し、その上にランド4のパターン形状の開口を有するレジスト膜を形成して、このレジスト膜をマスクとしてめっき等で銅や金等の金属から成る、2μm〜10μm程度の厚みの主導体層を形成する。 More specifically, the entire upper surface of the wiring board, the thickness of about 0.1Myuemu~3myuemu, for example, chromium (Cr) - Copper (Cu) alloy layer or a titanium (Ti) - Copper (Cu) underlying conductor made of an alloy layer to form a layer, and forming a resist film having an opening pattern of lands 4 on it, led to the resist film made of a metal as copper or gold or the like by plating or the like as a mask, 2Myuemu~10myuemu a thickness of about forming a body layer. そして、レジスト膜を剥離除去し、下地導体層の露出した部分をエッチングにより除去することでランド4が形成される。 Then, the resist film was peeled off, land 4 is formed by removing the exposed portions of the underlying conductor layer by etching. その表面には、さらに、めっき法によりニッケルや金のめっき層を形成するとよい。 Its surface, further, it is preferable to form a plating layer of nickel and gold by plating. 以上のようにして、プローブカード用配線基板3が形成される。 As described above, the probe card wiring board 3 is formed.

なお、表層部1aはプローブカード用配線基板3の表面から接地導体層もしくは電源層が上面に形成された層の1層手前までの層を示し、内層部1bは上下を接地層体層もしくは電源層が上面に形成された層を含む挟まれた層のうち広い方を言う。 Incidentally, the surface portion 1a shows a layer from the surface of the probe card wiring board 3 to the first layer before the layer ground conductor layer or power layer is formed on the upper surface, the inner layer portion 1b is grounded layer material layer or power up and down layer refers to wider among the layers between containing layers that are formed on the top surface. 局所的に接地層もしくは電源層が分かれている場合は主に使用されている接地層もしくは電源層が上面に形成された層で挟まれている層を内部層1cとする。 If locally grounded layer or power layer is divided mainly ground layer or power source layer is used a layer which is sandwiched a layer formed on the upper surface and inner layer 1c.

図5(a)は図2に横断面で示されたプローブカード用配線基板3の要部の一例の上面図である。 5 (a) is a top view of an example of the principal part of the probe card wiring board 3 shown in cross section in FIG. ダミービア2bはプローブカード用配線基板3の上部に露出していることが熱伝導性の点で好ましい。 Dummy vias 2b is preferred because it is exposed to the top of the probe card wiring board 3 is thermally conductive. またダミービアが露出していると、焼成時の脱バイ性も向上するので焼成時間を短くすることができるので好ましい。 Also, when dummy via is exposed, preferably so also de Bi property during sintering can reduce the baking time so improved. プローブカードでプローブカード用配線基板3のランド4以外に導体が露出していないことが電気的に必要な場合は、表面のダミービア2bは絶縁性のものとするか、表面のダミービア2b上に薄い絶縁膜を形成すれば良い。 If the lands 4 conductors other than the probe card wiring board 3 is not exposed is electrically necessary in the probe card, the dummy vias 2b of the surface or those of the insulating thin on the surface of the dummy via 2b it may be formed an insulating film.

図5(b)は図2のC−C線による表層部1aの横断面の一例の上面図であり、(c)は同様に図2のD−D線による内層部1bの横断面の一例の上面図である。 5 (b) is a top view of an example of the cross section of the surface layer portion 1a by line C-C in FIG. 2, (c) is an example of a cross-section of the inner layer portion 1b by line D-D in FIG. 2 as well it is a top view of the. (b)と(c)を比べれば分るように、接続用貫通孔2aは表層部1aに比べて内層部1bの横断面が多いにもかかわらず,ダミー貫通孔2bによって、貫通孔2トータルでは表層部1aが内層部1bの横断面より多くなっており、横断面における絶縁基体1に占める貫通孔2の面積は内層部1bに比べ表層部1aが多くなっている。 As can be seen in comparison (b) and the (c), the connecting through-hole 2a has many cross-sections of the inner layer portion 1b than in the surface portion 1a Nevertheless, by the dummy through hole 2b, the through-holes 2 Total the surface layer portion 1a has become greater than the cross section of the inner portion 1b, the area of ​​the through-holes 2 occupying in the insulating substrate 1 in the transverse plane is made much surface portion 1a than in the inner layer portion 1b.

図6(a)は図2に断面図で示されたプローブカード用配線基板の要部の一例のE−E線による表層部1aの横断面の上面図である。 6 (a) is a top view of a cross section of the surface layer portion 1a according to an example line E-E of a main portion of the wiring board for probe card shown in cross section in FIG. (b)は同様に要部の一例のF−F線による表層部1aの横断面の上面図である。 (B) is a top view of a cross section of the surface layer portion 1a according to an example of the line F-F as well main part. 図6(a)、(b)と図5(c)を比べれば分るように、接続用貫通孔2aは表層部1aに比べて内層部1bの横断面が多いにもかかわらず、ダミー貫通孔2bによって、貫通孔2トータルでは表層部1aが内層部1bの横断面より多くなっており、横断面における絶縁基体1に占める貫通孔2の面積は内層部1bに比べ表層部1aが多くなっている。 FIG. 6 (a), the a as can be seen in comparison to FIG. 5 (c), the connection through-hole 2a even though the cross section of the inner layer portion 1b than in the surface portion 1a is larger (b), the dummy through the holes 2b, the through-holes 2 total and the surface layer portion 1a becomes greater than the cross section of the inner portion 1b, the area of ​​the through-holes 2 occupying in the insulating base 1 in cross-section increasing number surface portion 1a than in the inner layer portion 1b ing.

図6(c)は図2に断面図で示されたプローブカード用配線基板の要部の一例の下面図である。 Figure 6 (c) is an example underside view of the main part of the wiring board for probe card shown in cross section in FIG. ダミービア2bはプローブカード用配線基板3の下部に露出している。 Dummy vias 2b is exposed at the bottom of the wiring board 3 probe card. 上面と同様プローブカード用配線基板3のランド4以外に導体が露出していないことが電気的に必要な場合は、表面のダミービア2bは絶縁性のものとするか、表面のダミービア2b上に薄い絶縁膜を形成すれば良い。 If the conductor in addition to the land 4 of the top surface as well as probe card wiring board 3 is not exposed is electrically required, dummy vias 2b of the surface or those of the insulating thin on the surface of the dummy via 2b it may be formed an insulating film.

図7(a)は図2に示されたプローブカード用配線基板の要部の他の例のE−E線による横断面の上面図であり、(b)は同様に要部の他の一例のF−F線であり、(c)は同様に図2示されたプローブカード用配線基板の要部の他の例の下面図である。 7 (a) is a top view of the cross-section line E-E of another example of the main part of the wiring board for probe card shown in FIG. 2, (b) is another example of similarly essential parts of a line F-F is a bottom view of another example of (c) is a main portion of the wiring board Similarly, FIG. 2 shows a probe card. 図7(a)の表層部1aのF−F線による横断面のビア2は図6(a)におけるビア2と同じであるが、図7(b)の表層部1aのE−E線による横断面のビア2は図6(b)に比べて多くなっており、表層部1aの表面に近づくにつれてビア2が増えている。 Although the via 2 of the cross-section according to line F-F of the surface layer portion 1a of Fig. 7 (a) is the same as the vias 2 in FIG. 6 (a), the line E-E of the surface layer portion 1a shown in FIG. 7 (b) via 2 of the cross section has become more than in FIG. 6 (b), via 2 is increasing as it approaches the surface of the surface layer portion 1a. 表層部1aの表面に近づくにつれてビア2が増えると、表面に近づくほどプローブカード用配線基板の熱伝導率が高くなるため、より早く基板表面付近で熱が平衡状態になりやすいことで、プローブカード用配線基板の反りが小さく収まりやすくなると共に、中心まで熱が届きやすくなり定常状態になりやすいために、より短時間でバーンインテストができるようになるので好ましい。 When the via 2 increases toward the surface of the surface layer portion 1a, since the thermal conductivity of the probe card wiring board closer to the surface is higher, by more quickly heat near the surface of the substrate is likely to be in equilibrium, the probe card with warp of use wiring board is likely to fit smaller, in order to prone to the steady state it becomes heat easier access to the center, since such shorter time can burn-in test preferred.

ダミービア2bは図8(a)に例で示すように、接続用ビア2aに比べて径を大きくすると、熱伝導率が向上するので好ましい。 Dummy vias 2b, as shown in the example in FIG. 8 (a), the larger diameter than the connection via 2a, the thermal conductivity is preferably improved. 更に、図8(a)に比べ、(b)のダミービア2bを大きくする、つまりダミービア2bは表面に近づくほど径を大きく形成すると、図7(b)のように、ダミービア2bの数を増やさなくとも表面に近づくほどプローブカード用配線基板の熱伝導率が高くなるため、より短時間でバーンインテストができるようになるので好ましいと共に、貫通孔の数が増えないので工数が増えないので好ましい。 Furthermore, compared with FIG. 8 (a), the larger the dummy via 2b of (b), i.e. the dummy via 2b is to form larger diameter closer to the surface, as in FIG. 7 (b), without increasing the number of dummy vias 2b since higher thermal conductivity of approximately wiring board probe card approaches the surface with, with the preferred since such shorter time can burn-in test, the number of steps does not increase the number of through-holes does not increase preferred.

図7および図8の各(a)、(b)においては、各々下部の表層部1aのE−E線やF−F線での横断面を示しているが、上部の表層部1aにおいても同様に表面に近づくほどプローブカード用配線基板の熱伝導率が高くなるような構造としても同様の効果があるので好ましい。 Each of FIGS. 7 and FIG. 8 (a), the in (b), respectively are shown a cross-section line E-E and line F-F of the lower surface portion 1a, also in the upper portion of the surface layer portion 1a It preferred because the same effect as the structure, such as the thermal conductivity of the wiring board for probe card becomes higher closer to the likewise surface.

また、内部ダミー配線層6bはダミービア2bの付近だけでなく、電気的特性に悪影響を与えない範囲で広い面積に形成されていると、ダミービア2bで絶縁層1cを貫通して伝えた熱を広い範囲の絶縁層1cに伝えることができるようになるので、熱定常状態に早くなりやすくなるので好ましい。 The internal dummy wiring layer 6b are not only close to the dummy via 2b, the electrical properties are formed in a large area in a range that does not adversely affect a wide heat was conveyed through the insulating layer 1c with dummy via 2b since the range it is possible to tell the insulating layer 1c, so easily becomes fast thermal steady state preferred. 特に内部ダミー配線層6bがプローブカード用配線基板の側面に露出していると、焼成時に内部ダミー配線層6bの露出した側面を介して脱バイされやすくなるので好ましい。 In particular the internal dummy wiring layer 6b is exposed on the side surfaces of the wiring board for probe card, so likely to be removed by through the exposed side surfaces of the inner dummy wiring layer 6b during firing preferred.

更に、ダミービア2bは接続用ビア2a付近に形成するだけでなく、図1(a)に示す例のように、好ましくはダミービア2bはプローブカード用配線基板3を上面視した場合にほぼ同じ密度で形成されて、プローブカード用配線基板の外周部にも形成すると、ビア2や内部配線層6で使用されている導体ペーストの焼成時の収縮が絶縁層1cの収縮と多少異なることによる局部的な基板の変形が発生し難くなるので好ましい。 Furthermore, dummy vias 2b not only formed in the vicinity of the connection via 2a, as in the example shown in FIG. 1 (a), preferably dummy via 2b is substantially the same density if viewed from above the wiring board 3 Probe Card is formed and is also formed in the outer peripheral portion of the wiring board for probe card, a local due to firing shrinkage upon the conductor paste used in the vias 2 and internal wiring layer 6 is slightly different from the shrinkage of the insulating layer 1c preferable because deformation of the substrate is less likely to occur.

図9(a)、(b)に示された例において、本実施形態によるプローブカード用配線基板3は、表層部1aの横断面において、複数の接続用ビア2aを設けられた第1の領域7aが多角形状であり、第1の領域7aが複数のダミービア2bが設けられた第2の領域7bによって囲まれている。 FIG. 9 (a), in the example (b), the probe wiring board card 3 according to the present embodiment, in the cross section of the surface layer portion 1a, a first region provided with a plurality of connection vias 2a 7a is a polygonal shape and are surrounded by a second region 7b where the first region 7a has a plurality of dummy vias 2b are provided. 本実施形態によるプローブカード用配線基板3は、このような構成を含んでいることによって、ビアと絶縁基体の熱挙動の違いにより、複数の接続用ビアが設けられた第1の領域の角部に集中しやすい応力を緩和させて、プローブカード用配線基板において、変形ならびにクッラクが発生しにくいものとすることができるとともに、プローブカード用配線基板3の熱伝導率が高くなり昇温降温の時間もより短縮される。 Wiring board 3 probe card according to the present embodiment, by including such a configuration, the difference in thermal behavior of the via and the insulating base, the corner portions of the first region in which a plurality of connection vias are provided by relaxing the concentration likely stress, in the wiring board for probe card, together with the deformation and Kurraku can be made less likely to occur, the time of the thermal conductivity is high becomes warm lowering the probe card wiring board 3 the nearest is shortened.

図9(a)、(b)に示された例において、本実施形態によるプローブカード用配線基板3は、表層部1aの横断面において、第2の領域7bにおける絶縁基体1に対する複数のダミービア2bの面積比が、第1の領域7aにおける絶縁基体1に対する複数の接続用ビア2aの面積比と同等である。 FIG. 9 (a), in the example (b), the wiring board 3 probe card according to the present embodiment, in the cross section of the surface layer portion 1a, a plurality of dummy vias 2b with respect to the insulating substrate 1 in the second region 7b area ratio of is equal to the area ratio of the plurality of connection vias 2a with respect to the insulating substrate 1 in the first region 7a. 本実施形態によるプローブカード用配線基板3は、このような構成を含んでいることによって、より効果的に応力の集中を緩和でき、プローブカード用配線基板において、変形ならびにクッラクが発生しにくいものとすることができるとともに、プローブカード用配線基板3の熱伝導率が高くなり昇温降温の時間もより短縮される。 Probe wiring board card 3 according to the present embodiment, by including such a configuration, can be relaxed more effectively stress concentration, in the wiring board for probe card, and those modifications and Kurraku hardly occurs it is possible to, also further shortened time period for thermal conductivity is high Atsushi Nobori lowering the probe card wiring board 3.

図9(a)、(b)に示された例において、本実施形態によるプローブカード用配線基板3は、表層部1aの横断面において、第2の領域7bが、第1の領域7aを囲む円形状の第3の領域7cと第3の領域7cを囲む第4の領域7dとを有しており、第3の領域7 FIG. 9 (a), in the example (b), the wiring board 3 probe card according to the present embodiment, in the cross section of the surface layer portion 1a, the second region 7b is, to surround the first region 7a It has a fourth region 7d surrounding the circular third region 7c and the third region 7c, a third region 7
cにおける絶縁基体1に対する複数のダミービア2bの面積比が、第1の領域7aにおける絶縁基体1に対する複数の接続用ビア2aの面積比と同等であり、第4の領域7dにおける絶縁基体1に対する複数のダミービア2bの面積比が、第3の領域7cにおける絶縁基体1に対する複数のダミービア2bの面積比よりも小さくなっている。 Area ratio of the plurality of dummy vias 2b with respect to the insulating substrate 1 in the c is the equivalent to the area ratio of the plurality of connection vias 2a with respect to the insulating substrate 1 in the first region 7a, a plurality for insulating base 1 in the fourth region 7d area ratio of dummy vias 2b is smaller than the area ratio of the plurality of dummy vias 2b with respect to the insulating substrate 1 in the third region 7c. 本実施形態によるプローブカード用配線基板3は、このような構成を含んでいることによって、第1の領域および第3の領域において、複数の接続用ビアと複数のダミービアとを含むビアが円形状で、絶縁基体に対するビアの面積比が同様であるため、ビアと絶縁基体の熱挙動の違いにより発生しやすい応力がより効果的に緩和されるとともに、平面視で第1の領域および第3の領域から外側に向かって段階的に絶縁基体に対するビアの面積比を小さいものとして、ビアと絶縁基体の熱挙動の違いにより発生しやすい応力を分散させ、より効果的に応力の集中を緩和でき、プローブカード用配線基板において、変形ならびにクッラクが発生しにくいものとすることができる。 Wiring board 3 probe card according to the present embodiment, by including such a configuration, in the first region and the third region, the via is circular and a plurality of connection via a plurality of dummy vias in, since the area ratio of the vias to the insulating substrate is the same, via and together prone stress due to the difference in thermal behavior can be more effectively reduced insulating substrate, the first region and the third in a plan view as from a region smaller the area ratio of the vias for the stepwise insulating base outward, via a dispersing likely to occur stress due to the difference in thermal behavior of the insulating substrate, can alleviate the concentration of more effectively stress, in the wiring board probe card, deformation and Kurraku can be made less likely to occur. また、プローブカード用配線基板3の熱伝導率が高くなり昇温降温の時間もより短縮される。 Also further shortened time period for thermal conductivity is high Atsushi Nobori lowering the probe card wiring board 3.

なお、平面視でプローブカード用配線基板3の接続用ビア2aが形成されていない領域において、図9(a)に示す例のように、プローブカード用配線基板3の外周端部にダミービア2bが形成されていない領域があるものに比べて、図1(a)や図9(b)に示す例のようにダミービア2bが全面に形成されたものとすると、プローブカード用配線基板3の熱伝導率が高くなり、プローブカード用配線基板3は短時間で温度ばらつきが小さくなり易いので好ましい。 Incidentally, in a region not formed connection via 2a of the probe card wiring board 3 is a plan view, as in the example shown in FIG. 9 (a), dummy vias 2b on the outer peripheral edge of the wiring board 3 probe card compared to what is is not formed region, the dummy via 2b as in the example shown in FIG. 1 (a) and FIG. 9 (b) is assumed to have been formed on the entire surface, the thermal conductivity of the wiring board 3 probe card rate increases, the wiring board 3 probe card preferred because it is easy in a short time a temperature variation is small.

また、図9(a)、(b)に示す例においては、プローブカード用配線基板3の上面における平面図を示しているが、下面においても同様に複数の接続用ビアを設けられた第1の領域が多角形状であり、第1の領域が複数のダミービアが設けられた第2の領域によって囲まれているような構造としても同様の効果があるので好ましい。 Further, FIG. 9 (a), in the example shown in (b), the first is shown a plan view of the upper surface of the probe card wiring board 3, which is provided with a plurality of connection via Similarly in the lower surface the region is a polygonal shape is preferable because the first region is the same effect as the structure in which a plurality of dummy vias is surrounded by a second area provided.

本実施形態によるプローブカードは、上記構成のプローブカード用配線基板3と、複数の接続用ビア2aに電気的に接続された複数のプローブとを備えてなることによって、バーンインテスト時にプローブカード用配線基板3に外部から熱が加わったり、冷却されたりしても、ダミービア2bのない場合に比べ短時間で定常な温度分布状態となるので、バーンインテストにかかる時間を短縮することに関して向上されている。 The probe card according to the present embodiment, the probe card wiring board 3 having the above structure, a plurality of by comprising a plurality of probes electrically connected to the connection via 2a, a wiring probe card during burn-in test or applied heat from the outside to the substrate 3, even or cooled, since a steady temperature distribution state in a short time compared with the case without the dummy vias 2b, and is improved with respect to reducing the time required for the burn-in test .

プローブは、例えば、以下のようにして作製され、本発明のプローブカード用配線基板3に接続される。 Probe can be, for example, be produced as follows, is connected to the probe card wiring board 3 of the present invention. まず、シリコンウエハの1面にエッチングにより複数のプローブの雌型を形成する。 First, a female of the probes by etching one surface of the silicon wafer. ついで、雌型を形成した面にめっき法によりニッケルから成る金属を被着させるとともに雌型をニッケルで埋め込み、埋め込まれた部分以外のウエハ上のニッケルをエッチング等の加工を施すことにより除去して、ニッケル製のプローブが埋設されたシリコンウエハを作製する。 Then removed by a metal made of nickel with depositing by plating on a surface formed with female-type buried female nickel, subjected to processing nickel etching or the like on the embedded portions other than the wafer to produce a silicon wafer nickel probe is embedded. このシリコンウエハに埋設されたニッケル製プローブをプローブカード用配線基板3の上部のランド4にはんだ等の接合材で接合する。 Nickel steel probe embedded in the silicon wafer on top of the land 4 of the probe card wiring board 3 is bonded by a bonding material such as solder. そして、シリコンウエハを水酸化カリウム水溶液で除去することによって、プローブカード用配線基板3の上部のランド4にプローブが接続されたプローブカードが得られる。 Then, by removing the silicon wafer in an aqueous potassium hydroxide solution, the probe is connected probe card obtained on the top of the land 4 of the probe card wiring board 3.

1・・・・・絶縁基体 1a・・・・表層部 1b・・・・内層部 1c・・・・絶縁層 2・・・・・ビア 2a・・・・接続用ビア 2b・・・・ダミービア 3・・・・・プローブカード用配線基板 4・・・・・ランド 6・・・・・内部配線層 6a・・・・内部接続用配線層 6b・・・・内部ダミー配線層 7a・・・・第1の領域 7b・・・・第2の領域 7c・・・・第3の領域 7d・・・・第4の領域 1 ..... insulating substrate 1a · · · · surface layer portion 1b · · · · inner portion 1c · · · · insulating layer 2 ----- vias 2a · · · · connection via 2b · · · · dummy via 3 ..... probe card wiring board 4 ----- lands 6 ----- internal wiring layer 6a · · · · internal connection interconnection layer 6b · · · · internal dummy wiring layers 7a · · · · first region 7b · · · · second region 7c · · · · third region 7d · · · · fourth region

Claims (5)

  1. セラミックスからなり、表層部および内層部を有する絶縁基体と、 Made of ceramics, an insulating substrate having a surface layer portion and inner layer portion,
    前記表層部および前記内層部に設けられた複数の接続用ビアと前記表層部に設けられた複数のダミービアとを含むビアとを備えており、 And a via and a plurality of dummy vias provided in the surface layer portion and the plurality of connection vias provided in the surface layer portion and the inner portion,
    前記表層部の横断面における前記絶縁基体に対する前記複数のビアの面積比が、前記内層部の横断面における前記絶縁基体に対する前記複数のビアの面積比より高いことを特徴とするプローブカード用配線基板。 The area ratio of the plurality of vias with respect to the insulating substrate in the cross section of the surface layer portion, the inner portion of the plurality of wiring board probe card being higher than the area ratio of the via relative to the insulating substrate in the cross-section of the .
  2. 前記表層部の横断面において、前記複数の接続用ビアを設けられた第1の領域が多角形状であり、前記第1の領域が前記複数のダミービアが設けられた第2の領域によって囲まれていることを特徴とする請求項1に記載のプローブカード用配線基板。 In cross-section of said surface portion, a first region provided with said plurality of connection via a multilateral shape, surrounded by a second region where the first region has the plurality of dummy via is provided probe card wiring board according to claim 1, characterized in that there.
  3. 前記第2の領域における前記絶縁基体に対する前記複数のダミービアの面積比が、前記第1の領域における前記絶縁基体に対する前記複数の接続用ビアの面積比と同等であることを特徴とする請求項2に記載のプローブカード用配線基板。 Claim 2, wherein the area ratio of the plurality of dummy vias for said insulating substrate in the second region, wherein the in the first region is equivalent to the area ratio of the plurality of connection vias to the insulating substrate probe card wiring board according to.
  4. 前記第2の領域が、前記第1の領域を囲む円形状の第3の領域と該第3の領域を囲む第4の領域とを有しており、 It said second region has a fourth region surrounding the circular third region and the region of the third surrounding the first region,
    前記第3の領域における前記絶縁基体に対する前記複数のダミービアの面積比が、前記第1の領域における前記絶縁基体に対する前記複数の接続用ビアの面積比と同等であり、 Area ratio of the plurality of dummy vias to said insulating base in the third region, are equivalent to the area ratio of the plurality of connection vias to said insulating substrate in said first region,
    前記第4の領域における前記絶縁基体に対する前記複数のダミービアの面積比が、前記第3の領域における前記絶縁基体に対する前記複数のダミービアの面積比よりも小さいことを特徴とする請求項2記載のプローブカード用配線基板。 The fourth area ratio of the plurality of dummy vias for said insulating substrate in the region of, the third said with respect to the insulating substrate in the region more probes according to claim 2, wherein a is smaller than the area ratio of dummy vias wiring board for the card.
  5. 請求項1に記載のプローブカード用配線基板と、 A wiring board for probe card of claim 1,
    前記複数の接続用ビアに電気的に接続された複数のプローブとを備えていることを特徴とするプローブカード。 Probe card, characterized in that it comprises a plurality of probes electrically connected to the plurality of connection vias.
JP2012069574A 2011-09-27 2012-03-26 Probe card wiring board and a probe card using the same Active JP5787808B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011211041 2011-09-27
JP2011211041 2011-09-27
JP2012069574A JP5787808B2 (en) 2011-09-27 2012-03-26 Probe card wiring board and a probe card using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012069574A JP5787808B2 (en) 2011-09-27 2012-03-26 Probe card wiring board and a probe card using the same

Publications (2)

Publication Number Publication Date
JP2013084885A true JP2013084885A (en) 2013-05-09
JP5787808B2 true JP5787808B2 (en) 2015-09-30

Family

ID=48529742

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012069574A Active JP5787808B2 (en) 2011-09-27 2012-03-26 Probe card wiring board and a probe card using the same

Country Status (1)

Country Link
JP (1) JP5787808B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016103517A (en) * 2014-11-27 2016-06-02 京セラ株式会社 Circuit board

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11160356A (en) * 1997-11-25 1999-06-18 Matsushita Electric Ind Co Ltd Probe card for wafer collective measurement and inspection and ceramic multilayer interconnection board as well as their manufacture
JP2003255023A (en) * 2002-02-27 2003-09-10 Seiko Epson Corp Probe card and probe-card testing method

Also Published As

Publication number Publication date Type
JP2013084885A (en) 2013-05-09 application

Similar Documents

Publication Publication Date Title
US20050023033A1 (en) Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate
US20070121273A1 (en) Built-in capacitor type wiring board and method for manufacturing the same
US20030102553A1 (en) Member for electronic circuit, method for manufacturing the member, and electronic part
US20110012266A1 (en) Semiconductor device and method of manufacturing semiconductor device
JPH1154939A (en) Wiring board
JP2002198660A (en) Circuit board and method of manufacturing the same
JP2007096246A (en) Wiring substrate and electronic device using the same
JP2001015654A (en) Interposer, manufacturing thereof, and circuit module using the same
JP2004304159A (en) Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure composed of semiconductor element, intermediate substrate, and substrate
US20090002950A1 (en) Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
JP2003309213A (en) Wiring board
JP2009266979A (en) Semiconductor device
JP2005101366A (en) High-frequency module
US20020112882A1 (en) Ceramic circuit board
US8139368B2 (en) Component-containing module
JPH10308584A (en) Ceramic multilayered board and its manufacture
JP2001102475A (en) Package for semiconductor element and its mouning structure
JP2001044317A (en) Substrate for mounting semiconductor element, semiconductor device, and manufacture of them
JP2004022973A (en) Ceramic circuit board and semiconductor module
US5790386A (en) High I/O density MLC flat pack electronic component
JP2000269392A (en) Semiconductor module and heat-radiating insulating plate
JPH06291216A (en) Substrate and ceramic package
JP2003142628A (en) Wiring board
JP2001102756A (en) Multilayer wiring board and manufacturing method thereof
JP2004327711A (en) Semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150728

R150 Certificate of patent (=grant) or registration of utility model

Ref document number: 5787808

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150