WO2023008199A1 - 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法 - Google Patents

接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法 Download PDF

Info

Publication number
WO2023008199A1
WO2023008199A1 PCT/JP2022/027589 JP2022027589W WO2023008199A1 WO 2023008199 A1 WO2023008199 A1 WO 2023008199A1 JP 2022027589 W JP2022027589 W JP 2022027589W WO 2023008199 A1 WO2023008199 A1 WO 2023008199A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductors
main surface
identification mark
circuit board
conductor
Prior art date
Application number
PCT/JP2022/027589
Other languages
English (en)
French (fr)
Inventor
晃正 湯浅
Original Assignee
デンカ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デンカ株式会社 filed Critical デンカ株式会社
Priority to JP2023508605A priority Critical patent/JP7365529B2/ja
Priority to CN202280051368.3A priority patent/CN117813917A/zh
Priority to EP22849263.3A priority patent/EP4373222A1/en
Publication of WO2023008199A1 publication Critical patent/WO2023008199A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards

Definitions

  • the present disclosure relates to a bonded substrate, a circuit board and its manufacturing method, and an individual piece substrate and its manufacturing method.
  • insulating ceramic substrates are used for individual substrates mounted on electronic devices.
  • a multi-piece wiring board for obtaining such an individual board a plurality of wiring board regions are arranged vertically and horizontally, a dummy region is provided in the outer peripheral portion, and a symbol pattern consisting of voids is formed in the inner layer of each wiring board region.
  • What is provided is known (for example, Patent Literature 1).
  • a step of irradiating a part of a ceramic green sheet used as a material of the individual substrate with a laser beam to draw a bar code or a two-dimensional code, and firing the ceramic green sheet to form a plurality of substrate forming regions is known that includes a step of obtaining a ceramic substrate provided with the ceramic substrate and a step of dividing the ceramic substrate (for example, Patent Documents 2 and 3). This makes it possible to associate the molding lot number with the final product.
  • Identification marks such as symbol patterns and two-dimensional codes as described in Patent Documents 1 to 3 are considered useful for traceability. Therefore, the present disclosure provides a circuit board with excellent traceability and a manufacturing method thereof. It also provides a bonded substrate with excellent traceability. Also provided is an individual substrate with excellent traceability and a method of manufacturing the same.
  • a ceramic plate including a plurality of compartments defined by compartment lines formed on at least one of a first principal surface and a second principal surface, and a ceramic plate covering the first principal surface and the second principal surface
  • a bonding substrate comprising a pair of metal plates respectively bonded to the ceramic plates, A bonded substrate, wherein at least one of the pair of metal plates has a plurality of first identification marks on its surface.
  • the ceramic plate includes a conductor formation area and a dummy area, The joint substrate according to [1], wherein at least one of the pair of metal plates has the plurality of first identification marks on the surface of the portion covering the conductor forming region.
  • the pair of metal plates has protruding portions protruding outside the first main surface and the second main surface of the ceramic plate, and the plurality of first identification marks are inside the protruding portions. is provided in The joint substrate according to any one of [1] to [3], wherein the corners of the ceramic plate protrude outward from the pair of metal plates.
  • a ceramic plate including a plurality of partitions defined by partition lines formed on at least one of a first main surface and a second main surface; a plurality of first conductors provided; and a plurality of second conductors provided independently for each of the partitions on the second main surface, A circuit board, wherein each of the plurality of first conductor portions has a second identification mark on its surface.
  • each of the plurality of first conductor portions has a second identification mark derived from one of the first identification marks on its surface.
  • Etching is performed on at least the bonding substrate according to any one of [1] to [4] to form a plurality of first conductor portions so as to be independent for each of the partition portions on the first main surface.
  • a circuit board having the plurality of first conductors and the plurality of second conductors is divided along the division lines to obtain one of the plurality of divisions and one of the plurality of first conductors; one of the plurality of second conductors, wherein one of the plurality of first conductors has on its surface a second identification mark derived from one of the first identification marks;
  • a method for manufacturing an individual substrate comprising:
  • At least one of the pair of metal plates has a plurality of first identification marks on the surface.
  • Such a plurality of first identification marks can improve reading accuracy as compared with the case where the identification marks are provided inside the bonded substrate. Therefore, it excels in traceability.
  • the bonding substrate may have the configuration of [2].
  • a plurality of circuit boards can be formed from the bonded substrate, and identification marks can be provided on each of the individual circuit boards obtained by separating the circuit boards. Therefore, the scope of traceability can be extended to individual substrates.
  • the bonding substrate may have the configuration of [3]. This makes it possible to sufficiently maintain the reading accuracy of the identification mark derived from the first identification mark even after the bonding substrate is subjected to the surface treatment and the etching treatment. This makes it possible to sufficiently increase the reliability of traceability.
  • the bonding substrate may have the configuration of [4].
  • the pair of metal plates has a protruding portion, and the plurality of first identification marks are provided inside the protruding portion, so that the brazing filler metal that joins the metal plate and the ceramic plate seeps out onto the surfaces of the metal plates to form a first identification mark. 1 identification mark can be prevented from being covered. Therefore, the reading accuracy of the first identification mark can be maintained sufficiently high. In addition, since the corners of the ceramic plate are exposed, alignment can be performed using the corners. Such a bonded substrate, and circuit substrates and individual substrates obtained therefrom have excellent dimensional accuracy.
  • each of the plurality of first conductor portions has the second identification mark on the surface.
  • Such a circuit board can improve the reading accuracy as compared with the case where the identification mark is provided inside. Therefore, it excels in traceability.
  • each of the first conductors has a second identification mark on its surface.
  • Such a circuit board can improve the reading accuracy as compared with the case where the identification mark is provided inside. Therefore, it excels in traceability.
  • the second identification mark is derived from one of the first identification marks. Therefore, it is possible to ensure excellent traceability in the entire process up to obtaining substrates (individual substrates) separated from the bonded substrate.
  • the circuit board may have the configuration of [7]. This makes it possible to sufficiently maintain reading accuracy. Therefore, the reliability of traceability can be made sufficiently high.
  • the individual board of [8] above has a second identification mark on the surface of the first conductor. Such a second identification mark can improve reading accuracy compared to the case where the identification mark is provided inside the individual substrate. Therefore, the individual substrates have excellent traceability. Further, since the individual circuit board is obtained by dividing any one of the circuit boards described above along the division lines, traceability from the circuit board to the individual circuit board can be ensured.
  • the individual board may have the configuration of [9].
  • the first conductor portion forming the heat dissipation portion has the second identification mark.
  • the joint board has the first identification mark on the surface of the metal plate, and the circuit board has the first identification mark on each surface of the plurality of first conductor portions. Since it has two identification marks, it is possible to ensure traceability from the bonding substrate to the circuit substrate. Further, since the first identification mark and the second identification mark are provided on the surfaces of the metal plate and the first conductor, they are excellent in reading accuracy. Therefore, the circuit board manufacturing method is excellent in traceability.
  • the bonded substrate has the first identification mark on the surface of the metal plate, and the individual substrate has the second identification mark derived from the first identification mark on the surface of the first conductor. Since the mark is provided, traceability from the bonded substrate to the individual substrate can be ensured. Also, the first identification mark and the second identification mark are excellent in reading accuracy. Therefore, the above-described method for manufacturing individual substrates is excellent in traceability.
  • a bonded substrate with excellent traceability can be provided. Also, it is possible to provide a circuit board with excellent traceability and a method of manufacturing the same. Also, it is possible to provide an individual substrate with excellent traceability and a method for manufacturing the same.
  • FIG. 1 is a perspective view of a bonded substrate according to one embodiment
  • FIG. 1 is a plan view of a bonded substrate according to one embodiment
  • FIG. FIG. 3 is a diagram showing an example of an identification mark of the bonded substrates of FIGS. 1 and 2
  • FIG. FIG. 2 is a cross-sectional view of the circuit board of FIG. 1 taken along line IV-IV; It is a top view of a ceramic board. It is a figure showing one side of a circuit board concerning one embodiment. It is a figure which shows the other side of the circuit board which concerns on one Embodiment.
  • 1 is a perspective view of an individual substrate according to one embodiment
  • FIG. It is a sectional view showing an example of a power module.
  • FIG. 1 is a perspective view of the bonding substrate 100
  • FIG. 2 is a plan view of the bonding substrate 100.
  • the bonding substrate 100 includes a ceramic plate 10 and a pair of metal plates 20 and 30 bonded to the ceramic plate 10 so as to cover the first main surface 10A and the second main surface of the ceramic plate 10, respectively.
  • the pair of metal plates 20, 30 may be, for example, copper plates or aluminum plates.
  • the bonding substrate 100 has a first identification mark 51 on the surface 20A of the metal plate 20 .
  • the surface of the metal plate 30 may or may not have a similar identification mark.
  • the front surface 20A is provided with the same number of first identification marks 51 as the number of partitions included in the conductor formation region of the ceramic plate 10 .
  • the first identification mark 51 may be any mark that can identify the metal plate 20 and the bonding substrate 100 .
  • it may be a one-dimensional code such as a bar code, or a two-dimensional code.
  • the first identification mark 51 may be printed on the front surface 20A, or may be configured in an uneven shape. For example, it may be a combination of recesses and patterns.
  • the plurality of first identification marks 51 may be the same or different. If the plurality of first identification marks 51 are different from each other, traceability after singulation can be ensured.
  • the first identification mark 51 is configured to be detectable by an imaging device such as a camera or video, for example.
  • the imaging device may include, for example, an information processing section that compares the captured image with pre-recorded information and outputs information based on the comparison result.
  • Other identifying marks in this disclosure may be similar.
  • the first identification mark 51 may be used to identify the bonding board 100 and the circuit board 200 which will be described later. Moreover, if the first identification mark 51 is provided on the surface of the metal plate 20 (30) before manufacturing the bonded substrate 100, the metal plate 20 (30) can be identified.
  • the first identification mark 51 may be a code associated with some information. The information includes, for example, lot, manufacturing history, product type, application, quality, and manufacturing conditions. By using the first identification mark 51, the traceability of the metal plates 20, 30, the bonded substrate 100, and various products obtained therefrom can be improved. For example, the first identification mark 51 may be used for quality control and process control.
  • the first identification mark 51 is, for example, encoded with one or more of the following information (a), (b), (c), (d), (e) and (f): good.
  • (a) Information on the metal plate (b) Manufacturing information on the bonded substrate (manufacturing date, manufacturing conditions, manufacturing equipment, etc.)
  • (c) Bonded substrate quality information (d) Bonded substrate surface treatment conditions (e) Bonded substrate etching conditions (f) Bonded substrate serial number
  • FIG. 3 is a diagram showing an example of the first identification mark 51.
  • the first identification mark 51 is a two-dimensional code, and is configured by arranging a plurality of recesses 51a according to a predetermined rule.
  • the first identification mark 51 may be, for example, a two-dimensional barcode such as a QR code (registered trademark). Further, for example, the three-dimensional code may also be obtained by using information about the depth of the concave portion 51a.
  • the recess 51a may be a laser hole formed by laser light. As a laser source, for example, a carbon dioxide laser, a YAG laser, or the like can be used. Note that the first identification mark 51 is not limited to the concave portion 51a.
  • the depth of the concave portion 51a forming the first identification mark 51 may be 3 ⁇ m or more, or may be 5 ⁇ m or more. As a result, sufficient reading accuracy can be ensured even after surface treatment such as chemical polishing is performed.
  • the depth of the recess 51a may be 50 ⁇ m or less, 30 ⁇ m or less, or less than 10 ⁇ m. By reducing the depth in this way, it is possible to shorten the time required to form the laser holes and reduce the amount of foreign matter (dross) generated during the formation of the laser holes.
  • the code size of the first identification mark 51 may be 1 to 4 mm in length on each side in plan view. As a result, it is possible to sufficiently improve the connection reliability after singulation while sufficiently maintaining the detection accuracy of the imaging device.
  • the number of cells (maximum number of concave portions 51a arranged along one direction) may be 5 to 30, or 10 to 20, from the viewpoint of ensuring the amount of information while maintaining such a size.
  • the metal plate 20 and the metal plate 30 are joined to the first main surface 10A and the second main surface 10B of the ceramic plate 10 via the brazing material layer 62 and the brazing material layer 63, respectively. It is The outer edges 27 and 37 of the metal plate 20 and the metal plate 30 protrude outside the first main surface 10A and the second main surface 10B of the ceramic plate 10, respectively. Since the metal plate 20 and the metal plate 30 have the protruding portion 28 and the protruding portion 38, respectively, it is possible to suppress the brazing material component from seeping out to the surface 20A of the metal plate 20 and the surface 30A of the metal plate 30. .
  • the first identification mark 51 is provided inside the protruding portion 28 . Therefore, it is possible to sufficiently prevent the first identification mark 51 from being covered with the brazing material component. Such a first identification mark 51 has excellent reading accuracy.
  • the identification mark is provided on the surface 30A of the metal plate 30, the identification mark may be provided inside the protruding portion 38 as well. However, the surface 30A of the metal plate 30 may not be provided with the identification mark.
  • the brazing material layers 62 and 63 are provided only on the portions corresponding to the conductor portions when the circuit board is manufactured. That is, there are gaps between adjacent brazing filler metal layers. In some variations, such voids may not be provided. That is, a brazing material layer may be formed by applying a brazing material to the first main surface 10A and the second main surface 10B.
  • the ceramic plate 10 is configured to be divisible along a virtual dividing line VL with the division line L1 (division line L2) as a starting point.
  • the division part 18 is a three-dimensional area defined by the division line L1 (the division line L2) and the virtual division line VL.
  • the first main surface 10A of the ceramic plate 10 is rectangular, and a plurality of partitions 18 are defined by partition lines L1 and L2.
  • partition lines L1 and L2 On the first main surface 10A, as division lines, a plurality of division lines L1 extending along a first direction and arranged at regular intervals, and a plurality of division lines L1 extending along a second direction perpendicular to the first direction are provided. and a plurality of demarcation lines L2 arranged at regular intervals.
  • the demarcation line L1 and the demarcation line L2 are orthogonal to each other.
  • the demarcation lines L1 and L2 may be composed of, for example, a plurality of recesses lined up in a straight line, or linear grooves may be formed. Specifically, it may be a scribe line formed by a laser beam. Examples of laser sources include carbon dioxide lasers and YAG lasers. A scribe line can be formed by intermittently irradiating a laser beam from such a laser source. Note that the division lines L1 and L2 do not have to be arranged at equal intervals, and are not limited to being orthogonal. Further, it may be curved or bent instead of linear. In FIG. 5, only the first main surface 10A of the ceramic plate 10 is provided with the division lines L1 and L2, but the other main surface (the second main surface 10B) of the ceramic plate 10 is also provided with the division lines L1 and L2. L2 may be formed.
  • the ceramic plate 10 includes six partitions 18 defined by two outermost partition lines L1 and two outermost partition lines L2. It has a conductor formation region 16 and a dummy region 15 surrounding the conductor formation region 16 .
  • the six partitioned portions 18 defined by the partition lines L1 and L2 may be formed with conductor portions that constitute an electric circuit or a heat radiating portion.
  • the first identification mark 51 in the joint substrate 100 of FIGS. 1 and 2 is provided on the surface 20A of the portion of the metal plate 20 that covers the conductor forming region 16 of the ceramic plate 10.
  • the first identification mark 51 is provided on the surface 20 ⁇ /b>A of the portion of the metal plate 20 that covers each of the plurality of partitions 18 . That is, one first identification mark 51 is provided on the surface 20 ⁇ /b>A for each partition 18 . If the plurality of first identification marks 51 are different from each other, the range of traceability can be extended to individual substrates after division.
  • the corners 11 of the ceramic plate 10 protrude outward beyond the pair of metal plates 20 and 30.
  • the pair of metal plates 20 and 30 are each chamfered at four corners. A corner portion 11 of the ceramic plate 10 is exposed between the chamfered portions 26 and 36 of the pair of metal plates 20 and 30 .
  • the shape of the chamfered portions 26 and 36 is not particularly limited, and may be, for example, a C-chamfered shape or an R-chamfered shape.
  • the shape of the pair of metal plates 20, 30 may be the same or different.
  • the position of the corner portion 11 of the ceramic plate 10 can be easily detected when the joint substrate 100 is viewed from above as shown in FIG. Therefore, by using the corner portion 11 as a reference for alignment of the bonded substrate 100, the bonded substrate 100 can be processed smoothly and with high accuracy. As a result, it is possible to smoothly manufacture a processed product with excellent dimensional accuracy.
  • the first identification mark 51 on the surface 20A of the metal plate 20 may disappear by subjecting the bonding substrate 100 to surface treatment or the like. As a result, it is possible to obtain a circuit board and an individual board without remaining identification marks while ensuring the traceability of the bonded board 100 .
  • the first identification mark 51 is composed of the concave portion 51a
  • the depth of the concave portion 51a may be less than 1 ⁇ m, for example.
  • the first identification mark 51 may be a two-dimensional mark drawn by printing or the like.
  • FIG. 6 is a plan view showing one surface side (first main surface 10A side) of the circuit board 200
  • FIG. 7 is a plan view showing one surface side (second main surface 10B side) of the circuit board 200
  • FIG. A circuit board 200 shown in FIGS. 6 and 7 includes a ceramic plate 10 including a plurality of partitions 18 defined by partition lines L1 and L2 formed on a first main surface 10A, and a first main surface of the ceramic plate 10. 10A, a plurality of first conductors 41 provided independently for each partition 18, and a plurality of second conductors provided independently for each partition 18 on the second main surface 10B of the ceramic plate 10. 42 and.
  • Each of the plurality of first conductor portions 41 has a second identification mark 52 on its surface.
  • imaginary partition lines VL1 and VL2 are drawn on the second main surface 10B of the ceramic plate 10 .
  • the virtual partition lines VL1 and VL2 are virtual lines drawn on the second main surface 10B based on the virtual dividing line VL in FIG. That is, the imaginary partition lines VL1 and VL2 correspond to the planar shapes of the partition lines L1 and L2 on the first main surface 10A transferred to the second main surface 10B.
  • the virtual partition lines VL1 and VL2 define the partition section 18 together with the virtual partition line VL and the partition lines L1 and L2.
  • imaginary partition lines VL1 and VL2 are drawn on the second main surface 10B. You may have L2. In some other modifications, partitioning lines L1 and L2 are provided on the second main surface 10B, and virtual partitioning lines VL1 and VL2 are drawn on the first main surface 10A, thereby defining the partition 18 in the conductor forming region 16. You may have L2. In some other modifications, partitioning lines L1 and L2 are provided on the second main
  • the circuit board 200 includes a conductor formation portion 216 having a plurality of first conductor portions 41 and a plurality of second conductor portions 42 on each of the first main surface 10A and the second main surface 10B, and a dummy portion surrounding the conductor formation portion 216. 215.
  • Conductor-forming portion 216 includes a plurality of partitions 18 .
  • the circuit board 200 may be obtained by processing the bonding board 100 of FIG.
  • the circuit board 200 includes a conductor forming portion 216 including the conductor forming region 16 of the ceramic plate 10 and a dummy portion 215 including the dummy region 15 of the ceramic plate 10 .
  • the conductor forming portion 216 has six first conductor portions 41 and six second conductor portions 42 on the first main surface 10A and the second main surface 10B, respectively.
  • the second identification mark 52 on the surface of the first conductor portion 41 is derived from the first identification mark 51 in FIG. you can That is, the first identification mark 51 and the second identification mark 52 may be exactly the same, or may be discolored or deformed by obtaining the processing process for obtaining the circuit board 200 from the bonded substrate 100. may be The shape and function of the first identification mark 51 and the second identification mark 52 may be the same.
  • the second identification mark 52 may be anything as long as the circuit board 200 can be identified. For example, it may be a one-dimensional code such as a bar code, or a two-dimensional code.
  • the second identification mark 52 may be printed on the surface of the first conductor portion 41, or may be configured in an uneven shape. For example, it may be a combination of recesses and patterns.
  • the plurality of second identification marks 52 may be the same or different. If the plurality of second identification marks 52 are different from each other, it is possible to ensure the traceability of the individual substrates after division.
  • the second identification mark 52 may be a code associated with some information.
  • the information includes, for example, lot, manufacturing history, product type, application, quality, and manufacturing conditions. By using the second identification mark 52, the traceability of the circuit board 200 can be improved.
  • the second identification mark 52 may be used for quality control and process control.
  • the second identification mark 52 may be coded with one or more of the following information (a), (b), (c) and (d), for example.
  • (c) Quality information of the circuit board (d) Dividing condition of the circuit board
  • the second identification mark 52 of the circuit board 200 is provided on the surface of the first conductor portion 41, it is easy and accurate to read.
  • the code size and number of cells of the second identification mark 52 may be the same as those of the first identification mark 51 .
  • the depth of the concave portion 52a may be 1 ⁇ m or more, or may be 3 ⁇ m or more.
  • the depth of the concave portion 52a that forms the second identification mark 52 may be smaller than the depth of the concave portion 51a that forms the first identification mark 51 . This is because the circuit board 200 may not be surface-treated like the bonded board 100 .
  • the depth of the concave portion 52a of the second identification mark 52 may be 50 ⁇ m or less, 30 ⁇ m or less, or less than 10 ⁇ m from the same viewpoint as the concave portion 51a.
  • the second conductor portion 42 shown in FIG. 7 has a first circuit portion 42A and a second circuit portion 42B.
  • a semiconductor element or the like may be mounted on at least one of the first circuit section 42A and the second circuit section 42B. Since the second conductor portion 42 does not have an identification mark on its surface, the second conductor portion 42 can have higher shape accuracy than the first conductor portion 41 .
  • Such a second conductor portion 42 (the first circuit portion 42A and the second circuit portion 42B) has high connection reliability when forming an electric circuit.
  • the shapes of the first conductor portion 41 and the second conductor portion 42 are not limited to those shown in the drawings.
  • the plurality of first conductor portions 41 may have the same shape, or may have different shapes.
  • the plurality of second conductor portions 42 may have the same shape, or may have different shapes. Also, although the circuit board 200 has the dummy portion 215, some modifications may not have the dummy portion 215. FIG. Also, the dummy portion 215 (dummy region 15) is provided around the conductor forming portion 216 (conductor forming region 16), but the positional relationship is not limited to this.
  • the circuit board 200 is divided along the division lines L1 and L2 of the ceramic plate 10, and the conductor forming portion 216 and the dummy portion 215 are separated.
  • the conductor forming portion 216 is divided into division portions 18 to form six individual substrates.
  • the individual substrates are used as parts such as power modules. Since the corners 11 of the ceramic plate 10 are exposed in the circuit board 200, for example, it is possible to improve the alignment accuracy when obtaining the individual boards by dividing. Although six individual substrates can be obtained from the circuit board 200, this number is not particularly limited.
  • the individual board 300 shown in FIG. 8 may be obtained, for example, by dividing the circuit board 200 along the division lines L1 and L2.
  • the individual substrate 300 includes a division plate 18a (ceramic plate) derived from the partition portion 18 of the ceramic plate 10, and a first conductor portion 41 and a second conductor portion 42 sandwiching the division plate 18a.
  • the individual substrate 300 has a second identification mark 52 on the surface of the first conductor portion 41 . Since such a second identification mark 52 is provided on the surface of the first conductor portion 41, the reading accuracy can be improved compared to the case where the identification mark is provided inside the individual substrate. Therefore, the individual substrate 300 has excellent traceability.
  • the second identification mark 52 on the individual substrate 300 is provided only on the surface of the first conductor portion 41 .
  • the second identification mark 52 may be provided on the surface of the second conductor portion 42, and the second identification mark 52 may be provided on the surface of each of the first conductor portion 41 and the second conductor portion 42. may be provided.
  • the second identification mark on the surface of the second conductor portion 42 may be exposed to the outside even after an electronic component such as a semiconductor element is mounted on the second conductor portion 42 . This also ensures traceability after the electronic components are mounted.
  • An example of the individual substrate 300 is one in which the ceramic plate 18a is made of aluminum nitride or silicon nitride, and the first conductor portion 41 and the second conductor portion 42 are made of copper or aluminum.
  • FIG. 9 is a cross-sectional view of the power module 400.
  • the power module 400 includes an individual substrate 300 , a cooling section 72 connected to the first conductor section 41 , and a semiconductor element 60 connected to the first circuit section 42A of the second conductor section 42 .
  • the first conductor portion 41 and the ceramic plate 18 a are joined through the brazing material layer 62
  • the second conductor portion 42 and the ceramic plate 18 a are joined through the brazing material layer 63 .
  • the cooling part 72 and the first conductor part 41 may be connected by soldering, for example.
  • the second identification mark 52 on the surface of the first conductor portion 41 may be covered with solder or the cooling portion 72 .
  • the second conductor portion 42 constitutes an electric circuit together with the semiconductor element 60
  • the first conductor portion 41 constitutes the heat radiation portion 70 together with the cooling portion 72 .
  • the first circuit section 42A and the semiconductor element 60 may be connected by solder (not shown).
  • An identification mark may not be formed at a portion of the first circuit section 42A that is connected to the semiconductor element 60. FIG. Thereby, the connection reliability between the first circuit section 42A and the semiconductor element 60 can be improved. Even if the second identification mark is formed on the surface of the first conductor portion 41, the first conductor portion 41 and the cooling portion 72 can be sufficiently firmly connected by using a sufficient amount of solder.
  • the ceramic plate 10 is prepared.
  • the main surface of the ceramic substrate is irradiated with a laser beam to form partition lines L1 and L2 that partition the main surface into a plurality of partitions 18 as shown in FIG. It has a step of obtaining the ceramic plate 10 .
  • the division lines L1 and L2 will be cutting lines when dividing the circuit board in a later process.
  • the demarcation lines L1 and L2 may be scribe lines.
  • the scribe lines may be formed by, for example, irradiating the surface of the ceramic substrate with a carbon dioxide laser, a YAG laser, or the like.
  • a ceramic substrate can be obtained by firing a green sheet.
  • a green sheet can be obtained, for example, by molding a slurry containing an inorganic compound powder, a binder resin, a sintering aid, a plasticizer, a dispersant, a solvent, and the like.
  • inorganic compounds include silicon nitride ( Si3N4 ), aluminum nitride (AlN), silicon carbide, and aluminum oxide.
  • Sintering aids include rare earth metals, alkaline earth metals, metal oxides, fluorides, chlorides, nitrates, sulfates, and the like. These may be used alone or in combination of two or more.
  • binder resins include methyl cellulose, ethyl cellulose, polyvinyl alcohol, polyvinyl butyral, and (meth)acrylic resins.
  • plasticizers include purified glycerin, glycerin trioleate, diethylene glycol, phthalic acid plasticizers such as di-n-butyl phthalate, and dibasic acid plasticizers such as di-2-ethylhexyl sebacate.
  • dispersants include poly(meth)acrylates and (meth)acrylic acid-maleate copolymers.
  • Solvents include organic solvents such as ethanol and toluene.
  • the green sheet is degreased and sintered to obtain a ceramic base material.
  • Degreasing may be performed by heating at 400 to 800° C. for 0.5 to 20 hours, for example. This makes it possible to reduce the amount of residual organic matter (carbon) while suppressing oxidation and deterioration of the inorganic compound.
  • Sintering is performed by heating to 1700 to 1900° C. in a non-oxidizing gas atmosphere such as nitrogen, argon, ammonia or hydrogen.
  • the bonded substrate 100 is obtained by bonding the metal plate 20 and the metal plate 30 so as to cover the first main surface 10A and the second main surface 10B of the ceramic plate 10 .
  • the metal plate 20 and the metal plate 30 are respectively joined to the first main surface 10A and the second main surface 10B of the ceramic plate 10 via brazing material.
  • a paste-like brazing material is applied to the first main surface 10A and the second main surface 10B of the ceramic plate 10 by a roll coater method, screen printing method, transfer method, or the like.
  • the brazing material contains, for example, metal components such as silver and titanium, an organic solvent, a binder, and the like.
  • the brazing material may have a viscosity of, for example, 5 to 20 Pa ⁇ s.
  • the content of the organic solvent in the brazing material may be, for example, 5 to 25% by mass, and the content of the binder may be, for example, 2 to 15% by mass.
  • the metal plate 20 may have a first identification mark 51 on the surface 20A before being joined to the ceramic plate 10. Thereby, the traceability of the metal plate 20 before joining can be ensured.
  • the metal plate 30 may or may not have an identification mark similar to that of the metal plate 20 .
  • a metal plate 20 and a metal plate 30 are attached to the first main surface 10A and the second main surface 10B of the ceramic plate 10 to which the brazing material is applied, respectively.
  • the ceramic plate 10 and the metal plates 20 and 30 are sufficiently bonded by heating in a heating furnace to obtain the bonded substrate 100 .
  • the heating temperature may be, for example, 700-900°C.
  • the atmosphere in the furnace may be an inert gas such as nitrogen, and the treatment may be carried out under reduced pressure below atmospheric pressure or under vacuum.
  • the heating furnace may be of a continuous type that continuously manufactures a plurality of bonded bodies, or may be of a batch type that manufactures one or a plurality of bonded bodies. Heating may be performed while pressing the joined body in the stacking direction.
  • the first identification mark 51 is provided on the surface 20A of the metal plate 20 before joining the ceramic plate 10, the metal plate 20 and the metal plate 30, but the present invention is not limited to this.
  • the first identification mark 51 may be provided on the surface 20A of the metal plate 20 after the ceramic plate 10 and the metal plates 20 and 30 are joined. As a result, even if the brazing material seeps out to the surface 20A of the metal plate 20 during joining, the reading accuracy of the first identification mark 51 can be sufficiently increased.
  • a method of manufacturing a circuit board includes forming a plurality of first conductors on a first main surface of a ceramic plate by subjecting the bonding substrate to at least an etching process so as to be independent for each partition, and forming a plurality of second conductors so as to be independent for each partition on the second main surface of the.
  • a bonded substrate including a ceramic plate having a first principal surface and a second principal surface and a pair of metal plates bonded to the ceramic plate so as to cover the first principal surface and the second principal surface is provided.
  • An example of such a bonded substrate is the bonded substrate 100 of FIG. A case where the bonding substrate 100 is used will be described below as an example.
  • a portion of the metal plate 20 and the metal plate 30 in the bonding substrate 100 is removed, and a plurality of first conductor portions 41 and a plurality of second conductor portions 42 are formed on the first main surface 10A and the second main surface 10B.
  • a step of forming is performed.
  • Each of the plurality of first conductor portions 41 is provided independently for each partition portion 18 . That is, the first conductor portions 41 formed in adjacent partition portions 18 are separated from each other.
  • Each of the plurality of second conductor portions is also provided independently for each partition portion 18 . That is, the second conductor portions 42 formed in adjacent partition portions 18 are separated from each other.
  • This step may be performed, for example, by photolithography. Specifically, a photosensitive resist is printed on the surface 20A of the bonding substrate 100 . Then, using an exposure device, a resist pattern having a predetermined shape is formed. A similar resist pattern may be formed on the surface 30A of the metal plate 30 as well. The resist may be negative or positive. Unnecessary resist is removed, for example, by washing.
  • an etching process is performed to remove portions of the metal plate 20 and the metal plate 30 that are not covered with the resist pattern. As a result, the first main surface 10A and the second main surface 10B of the ceramic plate 10 are exposed at this portion. After that, the resist pattern is removed. As a result, the circuit board 200 shown in FIGS. 6 and 7 including the dummy portion 215 and the conductor forming portion 216 is obtained.
  • the circuit board 200 has the second identification marks 52 on the surface of each of the plurality of first conductor portions 41, and thus has excellent traceability. Further, traceability can be ensured even after the circuit board 200 is divided along the division lines L1 and L2.
  • the surface 20A of the metal plate 20 in the bonding substrate 100 may be surface-treated before forming the resist pattern.
  • the surface treatment there is chemical polishing that dissolves and removes part of the surface 20A using chemicals.
  • chemical polishing for example, foreign matter such as carbon adhering to the surface 20A when manufacturing the bonded substrate 100 can be removed.
  • the surface roughness can be increased to improve adhesion of the resist.
  • the first identification mark 51 on the bonding substrate 100 may be eliminated by surface treatment.
  • a circuit board in which no identification mark remains on the surface of the first conductor portion 41 can be obtained.
  • a circuit board and an individual board having the first conductor portion 41 with a sufficiently smooth surface can be obtained.
  • At least one surface of the first conductor portion 41 and the second conductor portion 42 of the circuit board 200 may be plated.
  • the second identification mark 52 composed of the concave portion 52a can ensure traceability even after the plating process.
  • a part of the surface of the first conductor part 41 (for example, the part where the second identification mark 52 is provided) is covered with a protective layer such as a solder resist, and only the other part of the surface is plated.
  • a membrane may be formed.
  • a bonding substrate is subjected to at least an etching process to form a plurality of first conductors so as to be independent for each partition on a first main surface, and a plurality of first conductors are formed on the first main surface.
  • the steps of forming the plurality of first conductors and the plurality of second conductors on the first principal surface and the second principal surface, respectively, may be the same as the steps in the method of manufacturing the circuit board 200 described above. A case where the circuit board 200 is used will be described below as an example.
  • the circuit board 200 is divided along the division lines L1 and L2. As a result, as shown in FIG. 8, the individual substrate 300 having the second identification mark 52 derived from the first identification mark 51 on the surface of the first conductor portion 41 can be obtained. With such an individual substrate 300 , information on manufacturing conditions can be traced back to the bonded substrate 100 by reading the second identification mark 52 . For example, the lot number, manufacturing information, quality information, etc. of the metal plate 20, the bonding board 100, the circuit board 200, etc. used can be checked. This makes it possible to perform process control, quality control, and the like, so that the above manufacturing method is excellent in traceability.
  • the shapes of the plurality of first conductor portions 41 provided in the plurality of partitions 18 do not need to be the same, and may be different for each partition 18 .
  • the shapes of the ceramic plate and metal plate are not particularly limited.
  • the four corners 11 of the ceramic plate 10 protrude outward from the corners of the metal plate 20 and the metal plate 30, but only some of the corners 11 are the corners of the pair of metal plates. It may protrude from the part.
  • the shape of the ceramic and the pair of metal plates may be the same.
  • each identification mark is not particularly limited.
  • the first conductor portion of the individual substrate may have a plurality of second identification marks on its surface.
  • One of the plurality of second identification marks may be a backup, and the plurality of second identification marks may contain different information.
  • a conductor portion may be provided in the dummy portion 215 and an identification mark may be provided on the surface of the conductor portion. This identification mark may be used to ensure traceability of the bonded substrate and the circuit substrate.
  • the second identification marks 52 on the circuit board 200 are not limited to those originating from the first identification marks 51 on the bonding substrate 100, and are formed on the surface of the first conductor portion 41 after etching to form the first conductor portion 41.
  • a second identification mark 52 may be formed.
  • the second identification mark 52 may be provided by forming the concave portion 52a using, for example, a carbon dioxide laser, a YAG laser, or the like as a laser source.
  • Example 1 A first copper plate (thickness: 0.8 mm), a ceramic plate (silicon nitride plate, thickness: 0.32 mm) and a second copper plate were prepared. The first copper plate and the ceramic plate, and the ceramic plate and the second copper plate were each joined using a brazing filler metal to obtain a joined substrate in which the first copper plate, the ceramic plate and the second copper plate are laminated in this order. The surface of the first copper plate of this bonding substrate was irradiated with a laser beam to form a two-dimensional code (first identification mark 51) composed of a plurality of laser holes (recesses 51a) as shown in FIG.
  • first identification mark 51 composed of a plurality of laser holes (recesses 51a) as shown in FIG.
  • a commercially available laser marker (manufactured by Keyence Corporation, trade name: MD-X1520) was used to form the two-dimensional code.
  • the outline of the two-dimensional code is as follows.
  • the laser light irradiation conditions were as shown in Table 1.
  • Example 2 A two-dimensional code (first identification mark 51) was formed on the surface of the first copper plate in the same procedure as in Example 1, except that the laser light irradiation conditions were as shown in Table 1.
  • a circuit board with excellent traceability and a method of manufacturing the same it is possible to provide a circuit board with excellent traceability and a method of manufacturing the same. Also, a bonded substrate with excellent traceability can be provided. Also, it is possible to provide an individual substrate with excellent traceability and a method for manufacturing the same.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

第１主面及び第２主面の少なくとも一方に形成される区画線によって画定される複数の区画部を含むセラミック板と、第１主面及び第２主面を覆うようにセラミック板にそれぞれ接合される一対の金属板と、を備える接合基板であって、一対の金属板の少なくとも一方は表面に複数の第１識別マークを有する、接合基板を提供する。セラミック板は導体形成領域とダミー領域とを含み、一対の金属板の少なくとも一方は、導体形成領域を覆う部分の表面に複数の第１識別マークを有する。

Description

接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法
　本開示は、接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法に関する。
　電子デバイスに搭載される個片基板には、絶縁性のセラミック基板が用いられる場合がある。このような個片基板を得るための多数個取り配線基板としては、複数の配線基板領域を縦横に配列するとともに外周部にダミー領域を設け、各配線基板領域の内層に空隙からなる記号パターンを備えるものが知られている（例えば、特許文献１）。このような記号パターンを、超音波探傷装置又はＸ線等を用いて解析すれば、配線基板領域の配列位置を検知することができる。
　また、個片基板の材料に用いられるセラミックグリーンシートの一部にレーザ光を照射してバーコード又は二次元コードを描画する工程と、このセラミックグリーンシートを焼成して、複数の基板形成領域を備えるセラミック基板を得る工程と、セラミック基板を分割する工程とを有する製造方法が知られている（例えば、特許文献２及び３）。これによって、成形ロット番号と最終製品とを紐づけることができる。
特開２００５－２１００２８号公報 国際公開第２０２０／１７９６９９号 国際公開第２０２１／０２０４７１号
　特許文献１～３に記載されるような記号パターン及び二次元コード等の識別マークは、トレーサビリティを図るうえで有用であると考えられる。そこで、本開示は、トレーサビリティに優れる回路基板及びその製造方法を提供する。また、トレーサビリティに優れる接合基板を提供する。また、トレーサビリティに優れる個片基板及びその製造方法を提供する。
　本開示は、幾つかの側面において以下の［１］～［１１］を提供する。
［１］第１主面及び第２主面の少なくとも一方に形成される区画線によって画定される複数の区画部を含むセラミック板と、前記第１主面及び前記第２主面を覆うように前記セラミック板にそれぞれ接合される一対の金属板と、を備える接合基板であって、
　前記一対の金属板の少なくとも一方は表面に複数の第１識別マークを有する、接合基板。
［２］前記セラミック板は導体形成領域とダミー領域とを含み、
　前記一対の金属板の少なくとも一方は、前記導体形成領域を覆う部分の表面に前記複数の第１識別マークを有する、［１］に記載の接合基板。
［３］前記複数の第１識別マークは、レーザ孔で構成されるコードを含み、前記レーザ孔は３μｍ以上の深さを有する、［１］又は［２］に記載の接合基板。
［４］前記一対の金属板は、前記セラミック板の前記第１主面及び前記第２主面よりも外側にはみ出すはみ出し部を有し、前記複数の第１識別マークは前記はみ出し部よりも内側に設けられており、
　前記セラミック板の角部は前記一対の金属板よりも外側に突出している、［１］～［３］のいずれか一つに記載の接合基板。
［５］第１主面及び第２主面の少なくとも一方に形成される区画線によって画定される複数の区画部を含むセラミック板と、前記第１主面において、前記区画部毎に独立して設けられる複数の第１導体部と、前記第２主面において、前記区画部毎に独立して設けられる複数の第２導体部と、を備え、
　前記複数の第１導体部のそれぞれが表面に第２識別マークを有する、回路基板。
［６］前記［１］～［４］のいずれか一つの接合基板に少なくともエッチング処理を施して得られ、
　前記第１主面において、前記区画部毎に独立して設けられる複数の第１導体部と、前記第２主面において、前記区画部毎に独立して設けられる複数の第２導体部と、を備え、
　前記複数の第１導体部のそれぞれが表面に前記複数の第１識別マークの一つに由来する第２識別マークを有する、回路基板。
［７］前記第２識別マークは、レーザ孔で構成されるコードを含み、前記レーザ孔は１μｍ以上の深さを有する、［５］又は［６］に記載の回路基板。
［８］前記［５］～［７］のいずれか一つの回路基板を前記区画線に沿って分割して得られ、
　前記複数の区画部の一つと、前記複数の第１導体部の一つと、前記複数の第２導体部の一つとを備え、前記複数の第１導体部の一つが表面に前記第２識別マークを有する、個片基板。
［９］前記複数の第１導体部の一つが放熱部を構成し、前記複数の第２導体部の一つが電気回路を構成する、［８］に記載の個片基板。
［１０］前記［１］～［４］のいずれか一つの接合基板に少なくともエッチング処理を施して、前記第１主面において前記区画部毎に独立するように複数の第１導体部を形成するとともに、前記第２主面において前記区画部毎に独立するように複数の第２導体部を形成する工程を有し、
　前記複数の第１導体部のそれぞれは、表面に前記第１識別マークの一つに由来する第２識別マークを有する、回路基板の製造方法。
［１１］前記［１］～［４］のいずれか一つの接合基板に少なくともエッチング処理を施して、前記第１主面において前記区画部毎に独立するように複数の第１導体部を形成するとともに、前記第２主面において前記区画部毎に独立するように複数の第２導体部を形成する工程と、
　前記複数の第１導体部及び前記複数の第２導体部を有する回路基板を前記区画線に沿って分割して、前記複数の区画部の一つと、前記複数の第１導体部の一つと、前記複数の第２導体部の一つとを備え、前記複数の第１導体部の一つが表面に前記第１識別マークの一つに由来する第２識別マークを有する個片基板を得る工程と、を有する、個片基板の製造方法。
　上記［１］の接合基板は、一対の金属板の少なくとも一方は表面に複数の第１識別マークを有する。このような複数の第１識別マークは、接合基板の内部に識別マークを設ける場合に比べて読み取り精度を高くすることができる。したがって、トレーサビリティに優れる。
　上記接合基板は［２］の構成を有していてもよい。これによって、接合基板から多数個取りの回路基板を形成し、回路基板を個片化して得られる個片基板のそれぞれに識別マークを設けることができる。したがって、トレーサビリティの範囲を個片基板にまで拡張することができる。
　上記接合基板は［３］の構成を有していてもよい。これによって、接合基板に表面処理及びエッチング処理を施した後であっても、第１識別マークに由来する識別マークの読み取り精度を十分に維持することができる。これによって、トレーサビリティの信頼性を十分に高くすることができる。
　上記接合基板は［４］の構成を有していてもよい。一対の金属板がはみ出し部を有し、複数の第１識別マークがはみ出し部よりも内側に設けられることによって、金属板とセラミック板とを接合するろう材が金属板の表面に染み出して第１識別マークが被覆されることを抑制できる。したがって、第１識別マークの読み取り精度を十分に高く維持することができる。また、セラミック板の角部が露出していることによって、当該角部を用いて位置合わせを行うことができる。このような接合基板、並びに、これから得られる回路基板及び個片基板は、寸法精度に優れる。
　上記［５］の回路基板では、複数の第１導体部のそれぞれが表面に第２識別マークを有する。このような回路基板は、内部に識別マークを有する場合に比べて読み取り精度を高くすることができる。したがって、トレーサビリティに優れる。また、回路基板を得てから、当該回路基板を複数の区画部毎に分割した後までを紐づけて管理することが可能となる。このようにしてトレーサビリティの範囲を拡張することができる。
　上記［６］の回路基板は、第１導体部のそれぞれが表面に第２識別マークを有する。このような回路基板は、内部に識別マークを有する場合に比べて読み取り精度を高くすることができる。したがって、トレーサビリティに優れる。また、回路基板を得てから、当該回路基板を複数の区画部毎に分割した後までを紐づけて管理することが可能となる。さらに、第２識別マークは第１識別マークの一つに由来する。このため、接合基板から分割された基板（個片基板）を得るまでのプロセス全体において優れたトレーサビリティを確保することができる。
　上記回路基板は［７］の構成を有していてもよい。これによって、読み取り精度を十分に維持することができる。したがって、トレーサビリティの信頼性を十分に高くすることができる。
　上記［８］の個片基板は、第１導体部の表面に第２識別マークを有する。このような第２識別マークは、個片基板の内部に識別マークが設けられる場合に比べて読み取り精度を高くすることができる。したがって、上記個片基板はトレーサビリティに優れる。また、上記個片基板は、上述のいずれかの回路基板を区画線に沿って分割して得られるものであるため、回路基板から個片基板に至るまでのトレーサビリティを確保することができる。
　上記個片基板は［９］の構成を有していてもよい。このような個片基板は、放熱部を構成する第１導体部が第２識別マークを有する。これによって、優れたトレーサビリティを有しつつ、電気回路を構成する第２導体部の表面を十分に平坦にして接続信頼性を向上することができる。
　上記［１０］の回路基板の製造方法では、接合基板が金属板の表面に第１識別マークを有し、回路基板が複数の第１導体部のそれぞれの表面に第１識別マークに由来する第２識別マークを有することから、接合基板から回路基板に至るまでのトレーサビリティを確保することができる。また、第１識別マーク及び第２識別マークは、金属板及び第１導体部の表面に設けられることから読み取り精度に優れる。したがって、上記回路基板の製造方法は、トレーサビリティに優れる。
　上記［１１］の個片基板の製造方法では、接合基板が金属板の表面に第１識別マークを有し、個片基板が第１導体部の表面に第１識別マークに由来する第２識別マークを有することから、接合基板から個片基板までのトレーサビリティを確保することができる。また、第１識別マーク及び第２識別マークは読み取り精度に優れる。したがって、上記個片基板の製造方法は、トレーサビリティに優れる。
　トレーサビリティに優れる接合基板を提供することができる。また、トレーサビリティに優れる回路基板及びその製造方法を提供することができる。また、トレーサビリティに優れる個片基板及びその製造方法を提供することができる。
一実施形態に係る接合基板の斜視図である。 一実施形態に係る接合基板の平面図である。 図１及び図２の接合基板の識別マークの一例を示す図である。 図１の回路基板のＩＶ－ＩＶ線断面図である。 セラミック板の平面図である。 一実施形態に係る回路基板の一方面を示す図である。 一実施形態に係る回路基板の他方面を示す図である。 一実施形態に係る個片基板の斜視図である。 パワーモジュールの一例を示す断面図である。
　以下、場合により図面を参照して、本開示の実施形態について説明する。ただし、以下の実施形態は、本開示を説明するための例示であり、本開示を以下の内容に限定する趣旨ではない。説明において、同一要素又は同一機能を有する要素には同一符号を用い、場合により重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。各要素の寸法比率は図示の比率に限られるものではない。本明細書に明示される数値範囲の上限値又は下限値は、実施例に示されるいずれかの値に置き換えてもよい。また、個別に記載した上限値及び下限値は任意に組み合わせてもよい。
　図１は接合基板１００の斜視図であり、図２は接合基板１００の平面図である。接合基板１００は、セラミック板１０と、セラミック板１０の第１主面１０Ａ及び第２主面をそれぞれ覆うようにセラミック板１０に接合されている一対の金属板２０，３０と、を備える。一対の金属板２０，３０は例えば銅板又はアルミニウム板であってよい。接合基板１００は、金属板２０の表面２０Ａに、第１識別マーク５１を有する。金属板３０の表面にも、同様の識別マークを有していてもよいし、有していなくてもよい。表面２０Ａには、セラミック板１０の導体形成領域に含まれる区画部の個数と同じ個数の第１識別マーク５１が設けられている。
　第１識別マーク５１は、金属板２０及び接合基板１００を識別可能なものであればよい。例えば、バーコード等の一次元コードであってよく、二次元コードであってもよい。第１識別マーク５１は、表面２０Ａに印刷されたものであってよく、凹凸形状で構成されたものであってもよい。例えば、凹部と模様が組み合わされたものであってもよい。複数ある第１識別マーク５１は、互いに同じであってよく、異なっていてもよい。複数の第１識別マーク５１が互いに異なっていれば、個片化した後のトレーサビリティも確保することができる。
　第１識別マーク５１は、例えば、カメラ又はビデオ等の撮像装置によって検出可能に構成される。撮像装置は、例えば撮像した画像と予め記録された情報とを照合し、照合結果に基づいて情報を出力する情報処理部を有していてよい。本開示における他の識別マークも同様であってよい。
　第１識別マーク５１は、接合基板１００及び後述の回路基板２００を識別するために用いられてよい。また、接合基板１００を作製する前に、第１識別マーク５１を金属板２０（３０）の表面に設けておけば、金属板２０（３０）を識別することができる。第１識別マーク５１は何らかの情報と関連付けられたコードであってよい。情報としては、例えば、ロット、製造履歴、製品の種類、用途、品質、及び製造条件に関するものが挙げられる。第１識別マーク５１を用いることによって、金属板２０，３０、接合基板１００及びこれから得られる各種生産品のトレーサビリティを向上することができる。例えば、第１識別マーク５１を用いて、品質管理及び工程管理を行ってよい。
　第１識別マーク５１は、例えば、以下（ａ），（ｂ），（ｃ），（ｄ），（ｅ）及び（ｆ）の情報のうち１又は２以上がコード化されたものであってよい。
　（ａ）金属板に関する情報
　（ｂ）接合基板の製造情報（製造日、製造条件、及び製造設備等）
　（ｃ）接合基板の品質情報
　（ｄ）接合基板の表面処理条件
　（ｅ）接合基板のエッチング条件
　（ｆ）接合基板のシリアル番号
　図３は、第１識別マーク５１の一例を示す図である。第１識別マーク５１は、二次元コードであり、複数の凹部５１ａが所定の規則に従って並んで構成される。第１識別マーク５１は、例えばＱＲコード（登録商標）等の二次元バーコードであってよい。また、例えば凹部５１ａの深さに関する情報も利用して三次元コードとしてもよい。凹部５１ａは、レーザ光によって形成されるレーザ孔であってよい。レーザ源としては、例えば、炭酸ガスレーザ及びＹＡＧレーザ等を用いることができる。なお、第１識別マーク５１は、凹部５１ａで構成されるものに限定されない。
　第１識別マーク５１を構成する凹部５１ａの深さは３μｍ以上であってよく、５μｍ以上であってもよい。これによって、化学研磨等の表面処理を施した後も、十分な読み取り精度を確保することができる。凹部５１ａの深さは、５０μｍ以下であってよく、３０μｍ以下であってよく、１０μｍ未満であってもよい。このように深さを小さくすることによって、レーザ孔を形成する時間を短縮するとともに、レーザ孔の形成に伴う異物（ドロス）の発生量を低減することができる。
　第１識別マーク５１のコードサイズは、平面視で、各辺の長さが１～４ｍｍであってよい。これによって、撮像装置による検知精度を十分に維持しつつ、個片化後の接続信頼性を十分に高くすることができる。このようなサイズとしつつ情報量を確保する観点から、セル数（一方向に沿って並ぶ凹部５１ａの最大数）は、５～３０であってよく、１０～２０であってよい。
　図４の断面図に示すように、金属板２０及び金属板３０は、ろう材層６２及びろう材層６３を介して、セラミック板１０の第１主面１０Ａ及び第２主面１０Ｂにそれぞれ接合されている。金属板２０及び金属板３０の外縁２７及び外縁３７は、セラミック板１０の第１主面１０Ａ及び第２主面１０Ｂよりも外側にはみ出している。金属板２０及び金属板３０が、このようなはみ出し部２８及びはみ出し部３８をそれぞれ有することによって、金属板２０の表面２０Ａ及び金属板３０の表面３０Ａに、ろう材成分がしみ出すことを抑制できる。
　第１識別マーク５１は、はみ出し部２８よりも内側に設けられている。したがって、第１識別マーク５１がろう材成分で覆われることを十分に抑制できる。このような第１識別マーク５１は読み取り精度に優れる。金属板３０の表面３０Ａに識別マークを設ける場合も、当該識別マークははみ出し部３８よりも内側に設けられてよい。ただし、金属板３０の表面３０Ａには識別マークを設けなくてもよい。
　図４では、ろう材層６２，６３は、回路基板を作製したときの導体部となる部分に対応する部分にのみ設けられている。すなわち、隣り合うろう材層の間には空隙部がある。幾つかの変形例では、このような空隙部を設けなくてもよい。すなわち、第１主面１０Ａ及び第２主面１０Ｂに、ろう材をべた塗りしてろう材層を形成してもよい。セラミック板１０は、区画線Ｌ１（区画線Ｌ２）を起点として仮想分割線ＶＬに沿って分割可能に構成される。区画部１８は、区画線Ｌ１（区画線Ｌ２）と仮想分割線ＶＬとによって画定される三次元の領域である。
　図５に示すように、セラミック板１０の第１主面１０Ａは、矩形であり、区画線Ｌ１，Ｌ２によって複数の区画部１８が画定されている。第１主面１０Ａには、区画線として、第１の方向に沿って延在し且つ等間隔で並ぶ複数の区画線Ｌ１と、第１の方向に直交する第２の方向に沿って延在し且つ等間隔で並ぶ複数の区画線Ｌ２と、が設けられている。区画線Ｌ１と区画線Ｌ２とは互いに直交している。
　区画線Ｌ１，Ｌ２は、例えば、複数の凹みが直線状に並んで構成されていてもよいし、線状に溝が形成されていてもよい。具体的には、レーザ光で形成されるスクライブラインであってよい。レーザ源としては、例えば、炭酸ガスレーザ及びＹＡＧレーザ等が挙げられる。このようなレーザ源からレーザ光を間欠的に照射することによってスクライブラインを形成することができる。なお、区画線Ｌ１，Ｌ２は、等間隔で並んでいなくてもよく、また、直交するものに限定されない。また、直線状ではなく、曲線状であってもよいし、折れ曲がっていてもよい。図５には、セラミック板１０の第１主面１０Ａのみに区画線Ｌ１，Ｌ２が設けられているが、セラミック板１０の他方の主面（第２主面１０Ｂ）にも、区画線Ｌ１，Ｌ２が形成されていてもよい。
　図５に示すように、セラミック板１０は、最も外側に配置される２本の区画線Ｌ１及び最も外側に配置される２本の区画線Ｌ２によって画定される、６個の区画部１８を含む導体形成領域１６と、導体形成領域１６を取り囲むダミー領域１５と有する。導体形成領域１６において区画線Ｌ１，Ｌ２によって画定される６個の区画部１８には、それぞれ電気回路又は放熱部を構成する導体部が形成されてよい。
　図１及び図２の接合基板１００における第１識別マーク５１は、金属板２０のうち、セラミック板１０の導体形成領域１６を覆う部分の表面２０Ａに設けられる。第１識別マーク５１は、金属板２０のうち、複数の区画部１８のそれぞれを覆う部分の表面２０Ａに設けられる。すなわち、第１識別マーク５１は、区画部１８毎に表面２０Ａに一つずつ設けられる。複数の第１識別マーク５１が互いに異なっていれば、トレーサビリティの範囲を分割後の個片基板にまで拡張することができる。
　図１、図２及び図５に示すように、接合基板１００において、セラミック板１０の角部１１は、一対の金属板２０，３０よりも外側に突出している。一対の金属板２０，３０は、それぞれ４つの角部が面取り加工されている。一対の金属板２０，３０の面取り部２６，３６の間から、セラミック板１０の角部１１が露出している。面取り部２６，３６の形状は特に限定されず、例えば、Ｃ面取り形状であってもよいし、Ｒ面取り形状であってもよい。一対の金属板２０，３０の形状は同じであってよく、異なっていてもよい。
　セラミック板１０の角部１１の位置は、図２のように接合基板１００を平面視したときに、容易に検知することができる。このため、角部１１を接合基板１００の位置合わせの基準とすることによって、接合基板１００の加工を円滑に且つ高精度に行うことができる。その結果、寸法精度に優れる加工品を円滑に製造することができる。
　幾つかの変形例では、金属板２０の表面２０Ａにおける第１識別マーク５１は、接合基板１００に表面処理等を施すことによって消失するものであってよい。これによって、接合基板１００のトレーサビリティを確保しつつ、識別マークが残存しない回路基板及び個片基板を得ることができる。第１識別マーク５１が凹部５１ａで構成される場合、凹部５１ａの深さは、例えば１μｍ未満であってよい。また、第１識別マーク５１は、印刷等によって描かれる二次元マークであってもよい。
　図６は回路基板２００の一方面側（第１主面１０Ａ側）を示す平面図であり、図７は回路基板２００の一方面側（第２主面１０Ｂ側）を示す平面図である。図６及び図７に示す回路基板２００は、第１主面１０Ａに形成される区画線Ｌ１，Ｌ２によって画定される複数の区画部１８を含むセラミック板１０と、セラミック板１０の第１主面１０Ａにおいて、区画部１８毎に独立して設けられる複数の第１導体部４１と、セラミック板１０の第２主面１０Ｂにおいて、区画部１８毎に独立するように設けられる複数の第２導体部４２と、を備える。複数の第１導体部４１のそれぞれは、表面に第２識別マーク５２を有する。
　図７において、セラミック板１０の第２主面１０Ｂには、仮想区画線ＶＬ１，ＶＬ２が描かれている。仮想区画線ＶＬ１，ＶＬ２は、図４の仮想分割線ＶＬに基づいて第２主面１０Ｂに描かれる仮想線である。すなわち、仮想区画線ＶＬ１，ＶＬ２は、第１主面１０Ａにおける区画線Ｌ１，Ｌ２の平面形状を、第２主面１０Ｂに転写したものに相当する。仮想区画線ＶＬ１，ＶＬ２は、仮想分割線ＶＬ及び区画線Ｌ１，Ｌ２とともに区画部１８を確定する。なお、図７では、第２主面１０Ｂに仮想区画線ＶＬ１，ＶＬ２を描いているが、幾つかの変形例では、第２主面１０Ｂも、第１主面１０Ａと同様の区画線Ｌ１，Ｌ２を有していてもよい。別の幾つかの変形例では、第２主面１０Ｂに区画線Ｌ１，Ｌ２を設け、第１主面１０Ａに仮想区画線ＶＬ１，ＶＬ２を描くことによって、導体形成領域１６における区画部１８を確定してもよい。
　回路基板２００は、第１主面１０Ａ及び第２主面１０Ｂのそれぞれに複数の第１導体部４１及び複数の第２導体部４２を有する導体形成部２１６と、導体形成部２１６を取り囲むダミー部２１５とを備える。導体形成部２１６は、複数の区画部１８を含む。
　図６及び図７に示す回路基板２００からは、セラミック板１０を区画線Ｌ１，Ｌ２に沿って分割することによって、複数（６個）の個片基板が得られる。このとき、セラミック板１０は、図４に示す仮想分割線ＶＬにおいて切断される。このような回路基板２００は、多数個取り回路基板とも称される。回路基板２００は、図１の接合基板１００を加工して得てもよい。回路基板２００は、セラミック板１０の導体形成領域１６を含む導体形成部２１６と、セラミック板１０のダミー領域１５を含むダミー部２１５とを備える。導体形成部２１６は、第１主面１０Ａ及び第２主面１０Ｂ上に、それぞれ、６個の第１導体部４１及び６個の第２導体部４２を有している。
　回路基板２００が接合基板１００に少なくともエッチング処理を施して得られるものである場合、第１導体部４１の表面における第２識別マーク５２は、図１の第１識別マーク５１に由来するものであってよい。すなわち、第１識別マーク５１と第２識別マーク５２は全く同じものであってもよいし、接合基板１００から回路基板２００を得るための加工プロセスを得ることによって、変色したり変形したりしたものであってもよい。第１識別マーク５１及び第２識別マーク５２の形状及び機能は同じであってよい。
　第２識別マーク５２は、回路基板２００を識別可能なものであればよい。例えば、バーコード等の一次元コードであってよく、二次元コードであってもよい。第２識別マーク５２は、第１導体部４１の表面に印刷されたものであってよく、凹凸形状で構成されたものであってもよい。例えば、凹部と模様が組み合わされたものであってもよい。複数ある第２識別マーク５２は、互いに同じであってよく、異なっていてもよい。複数の第２識別マーク５２が互いに異なっていれば、分割後の個片基板のトレーサビリティを確保することができる。
　第２識別マーク５２は何らかの情報と関連付けられたコードであってよい。情報としては、例えば、ロット、製造履歴、製品の種類、用途、品質、及び製造条件に関するものが挙げられる。第２識別マーク５２を用いることによって、回路基板２００のトレーサビリティを向上することができる。第２識別マーク５２を用いて、品質管理及び工程管理を行ってよい。
　第２識別マーク５２は、例えば、以下（ａ），（ｂ），（ｃ）及び（ｄ）の情報のうち１又は２以上がコード化されたものであってよい。
　（ａ）用いた接合基板の情報（金属板の情報）
　（ｂ）回路基板の製造情報（製造日、製造条件、及び製造設備等）
　（ｃ）回路基板の品質情報
　（ｄ）回路基板の分割条件
　回路基板２００の第２識別マーク５２は、第１導体部４１の表面に設けられるため、読み取りが容易で且つ正確である。第２識別マーク５２のコードサイズ及びセル数は、第１識別マーク５１と同じであってよい。なお、第２識別マーク５２が図３に示す凹部５２ａで構成される場合、凹部５２ａの深さは１μｍ以上であってよく、３μｍ以上であってもよい。第２識別マーク５２を構成する凹部５２ａの深さは、第１識別マーク５１を構成する凹部５１ａの深さよりも小さくてよい。これは、回路基板２００には、接合基板１００のような表面処理が施されない場合があるためである。第２識別マーク５２の凹部５２ａの深さは、凹部５１ａと同様の観点から、５０μｍ以下であってよく、３０μｍ以下であってよく、１０μｍ未満であってもよい。
　図７に示す第２導体部４２は、第１回路部４２Ａ及び第２回路部４２Ｂを有する。第１回路部４２Ａ及び第２回路部４２Ｂの少なくとも一方には半導体素子等が搭載されてもよい。第２導体部４２は表面に識別マークを有しないため、第２導体部４２は、第１導体部４１よりも形状精度を高くすることができる。このような第２導体部４２（第１回路部４２Ａ及び第２回路部４２Ｂ）は、電気回路を構成したときに高い接続信頼性を有する。なお、第１導体部４１及び第２導体部４２の形状は図示のものに限定されない。複数の第１導体部４１は、互いに同じ形状を有していてもよいし、互いに異なる形状を有していてもよい。複数の第２導体部４２は、互いに同じ形状を有していてもよいし、互いに異なる形状を有していてもよい。また、回路基板２００はダミー部２１５を有していたが、幾つかの変形例ではダミー部２１５を有していなくてもよい。また、ダミー部２１５（ダミー領域１５）は、導体形成部２１６（導体形成領域１６）の周囲に設けられているが、このような位置関係に限定されない。
　回路基板２００は、セラミック板１０の区画線Ｌ１，Ｌ２に沿って分割され、導体形成部２１６とダミー部２１５とが切り離される。導体形成部２１６は、区画部１８単位に分割され、６個の個片基板となる。個片基板は例えばパワーモジュール等の部品として用いられる。回路基板２００は、セラミック板１０の角部１１が露出していることから、例えば、分割して個片基板を得る際の位置合わせ精度を向上することができる。なお、回路基板２００からは、６個の個片基板を得ることができるが、この個数は特に限定されない。
　図８に示す個片基板３００は、例えば回路基板２００を区画線Ｌ１，Ｌ２に沿って分割して得られたものであってよい。個片基板３００は、セラミック板１０の区画部１８に由来する分割板１８ａ（セラミック板）と、分割板１８ａを挟むように第１導体部４１及び第２導体部４２とを備える。個片基板３００は、第１導体部４１の表面に第２識別マーク５２を有する。このような第２識別マーク５２は、第１導体部４１の表面に設けられるため、個片基板の内部に識別マークが設けられる場合に比べて読み取り精度を高くすることができる。したがって、個片基板３００はトレーサビリティに優れる。
　個片基板３００における第２識別マーク５２は、第１導体部４１の表面にのみ設けられている。幾つかの変形例では、第２識別マーク５２は第２導体部４２の表面に設けられてもよいし、第２識別マーク５２は第１導体部４１及び第２導体部４２のそれぞれの表面に設けられていてもよい。これらの場合、第２導体部４２の表面の第２識別マークは、第２導体部４２に半導体素子等の電子部品が実装された後も、外部に露出していてよい。これによって、電子部品が実装された後のトレーサビリティも確保することができる。個片基板３００の一例としては、セラミック板１８ａが窒化アルミニウム又は窒化ケイ素で構成され、第１導体部４１及び第２導体部４２が銅又はアルミニウムで構成されるものが挙げられる。
　図９は、パワーモジュール４００の断面図である。パワーモジュール４００は、個片基板３００と、第１導体部４１に接続される冷却部７２と、第２導体部４２の第１回路部４２Ａに接続される半導体素子６０と、を備える。個片基板３００において、第１導体部４１とセラミック板１８ａはろう材層６２を介して接合され、第２導体部４２とセラミック板１８ａはろう材層６３を介して接合されている。冷却部７２と第１導体部４１は、例えばハンダで接続されてよい。この場合、第１導体部４１の表面における第２識別マーク５２は、ハンダ又は冷却部７２によって覆われてもよい。第２導体部４２は半導体素子６０とともに電気回路を構成し、第１導体部４１は冷却部７２とともに放熱部７０を構成する。
　第１回路部４２Ａと半導体素子６０は、図示しないハンダで接続されてよい。第１回路部４２Ａの半導体素子６０と接続される箇所には、識別マークが形成されていなくてよい。これによって、第１回路部４２Ａと半導体素子６０の接続信頼性を向上することができる。第１導体部４１の表面には第２識別マークが形成されていても、ハンダを十分に用いることによって、第１導体部４１と冷却部７２とを十分強固に接続することができる。
　接合基板１００の製造方法の例を説明する。まず、セラミック板１０を準備する。セラミック板１０の製造方法は、セラミック基材の主面にレーザ光を照射して主面を複数に区画する区画線Ｌ１，Ｌ２を形成し、図５に示すような複数の区画部１８を含むセラミック板１０を得る工程を有する。区画線Ｌ１，Ｌ２は、後工程において、回路基板を分割する際の切断線となる。区画線Ｌ１，Ｌ２は、スクライブラインであってよい。スクライブラインは、例えば、炭酸ガスレーザ及びＹＡＧレーザ等をセラミック基材の表面に照射して形成してよい。
　セラミック基材は、グリーンシートを焼成して得ることができる。グリーンシートは、例えば、無機化合物の粉末、バインダ樹脂、焼結助剤、可塑剤、分散剤、及び溶媒等を含むスラリーを成形して得ることができる。無機化合物の例としては、窒化ケイ素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、炭化ケイ素、及び酸化アルミニウム等が挙げられる。焼結助剤としては、希土類金属、アルカリ土類金属、金属酸化物、フッ化物、塩化物、硝酸塩、及び硫酸塩等が挙げられる。これらは一種のみ用いてもよいし二種以上を併用してもよい。焼結助剤を用いることにより、無機化合物粉末の焼結を促進させることができる。バインダ樹脂の例としては、メチルセルロース、エチルセルロース、ポリビニルアルコール、ポリビニルブチラール、及び（メタ）アクリル系樹脂等が挙げられる。
　可塑剤の例としては、精製グリセリン、グリセリントリオレート、ジエチレングリコール、ジ－ｎ－ブチルフタレート等のフタル酸系可塑剤、セバシン酸ジ－２－エチルヘキシル等の二塩基酸系可塑剤等が挙げられる。分散剤の例としては、ポリ（メタ）アクリル酸塩、及び（メタ）アクリル酸－マレイン酸塩コポリマーが挙げられる。溶媒としては、エタノール及びトルエン等の有機溶媒が挙げられる。
　次に、グリーンシートの脱脂及び焼結を行って、セラミック基材が得られる。脱脂は、例えば、４００～８００℃で、０．５～２０時間加熱して行ってよい。これによって、無機化合物の酸化及び劣化を抑制しつつ、有機物（炭素）の残留量を低減することができる。焼結は、窒素、アルゴン、アンモニア又は水素等の非酸化性ガス雰囲気下、１７００～１９００℃に加熱して行う。このようにして、得られるセラミック基材を加工することによって、図５に示すようなセラミック板１０が得られる。
　次に、セラミック板１０の第１主面１０Ａ及び第２主面１０Ｂを覆うように金属板２０及び金属板３０をそれぞれ接合して接合基板１００を得る。金属板２０及び金属板３０は、ろう材を介して、セラミック板１０の第１主面１０Ａ及び第２主面１０Ｂにそれぞれ接合される。
　具体的には、まず、セラミック板１０の第１主面１０Ａ及び第２主面１０Ｂに、ロールコーター法、スクリーン印刷法、又は転写法等の方法によってペースト状のろう材を塗布する。ろう材は、例えば、銀及びチタン等の金属成分、有機溶媒、及びバインダ等を含有する。ろう材の粘度は、例えば５～２０Ｐａ・ｓであってよい。ろう材における有機溶媒の含有量は、例えば、５～２５質量％、バインダ量の含有量は、例えば、２～１５質量％であってよい。
　金属板２０は、セラミック板１０に接合される前に、表面２０Ａに第１識別マーク５１を有していてよい。これによって、接合前の金属板２０のトレーサビリティを確保することができる。金属板３０も、金属板２０と同様の識別マークを有していてもよいし、有していなくてもよい。
　ろう材が塗布されたセラミック板１０の第１主面１０Ａ及び第２主面１０Ｂに、金属板２０及び金属板３０をそれぞれ貼り合わせる。その後、加熱炉で加熱してセラミック板１０と金属板２０及び金属板３０とを十分に接合させて、接合基板１００を得る。加熱温度は例えば７００～９００℃であってよい。炉内の雰囲気は窒素等の不活性ガスであってよく、大気圧未満の減圧下で行ってもよいし、真空下で行ってもよい。加熱炉は、複数の接合体を連続的に製造する連続式のものであってもよいし、一つ又は複数の接合体をバッチ式で製造するものであってもよい。加熱は、接合体を積層方向に押圧しながら行ってもよい。
　本例では、セラミック板１０と金属板２０及び金属板３０とを接合する前に、金属板２０の表面２０Ａに第１識別マーク５１を設けているが、これに限定されない。幾つかの変形例では、セラミック板１０と金属板２０及び金属板３０とを接合した後に、金属板２０の表面２０Ａに第１識別マーク５１を設けてもよい。これによって、接合の際に、ろう材が金属板２０の表面２０Ａにまでしみ出した場合であっても、第１識別マーク５１の読み取り精度を十分に高くすることができる。
　一実施形態に係る回路基板の製造方法は、接合基板に少なくともエッチング処理を施して、セラミック板の第１主面において区画部毎に独立するように複数の第１導体部を形成し、セラミック板の第２主面において区画部毎に独立するように複数の第２導体部を形成する工程を有する。この製造方法では、第１主面及び第２主面を有するセラミック板と、第１主面及び第２主面を覆うようにセラミック板に接合される一対の金属板と、を備える接合基板を用いてよい。そのような接合基板の例として、図１の接合基板１００が挙げられる。以下、接合基板１００を用いた場合を例にして説明する。
　この例では、接合基板１００における金属板２０及び金属板３０の一部を除去し、第１主面１０Ａ及び第２主面１０Ｂに、複数の第１導体部４１及び複数の第２導体部４２を形成する工程を行う。複数の第１導体部４１のそれぞれは、区画部１８毎に独立するように設けられる。すなわち、隣り合う区画部１８に形成される第１導体部４１同士は、互いに離れている。複数の第２導体部のそれぞれも、区画部１８毎に独立するように設けられる。すなわち、隣り合う区画部１８に形成される第２導体部４２同士は、互いに離れている。
　この工程は、例えば、フォトリソグラフィによって行ってよい。具体的には、接合基板１００の表面２０Ａに感光性を有するレジストを印刷する。そして、露光装置を用いて、所定形状を有するレジストパターンを形成する。金属板３０の表面３０Ａにも同様のレジストパターンを形成してよい。レジストはネガ型であってもよいしポジ型であってもよい。不要なレジストは、例えば洗浄によって除去する。
　レジストパターンを形成した後、エッチング処理を施して、金属板２０及び金属板３０のうちレジストパターンに覆われていない部分を除去する。これによって、当該部分にはセラミック板１０の第１主面１０Ａ及び第２主面１０Ｂが露出する。その後、レジストパターンを除去する。これによって、ダミー部２１５と導体形成部２１６とを備える図６及び図７に示す回路基板２００が得られる。
　回路基板２００は、複数の第１導体部４１のそれぞれの表面に第２識別マーク５２を有することから、トレーサビリティに優れる。また、回路基板２００を区画線Ｌ１，Ｌ２に沿って分割した後も、トレーサビリティを確保することができる。
　レジストパターンを形成する前に、接合基板１００における金属板２０の表面２０Ａの表面処理を行ってもよい。表面処理としては、薬剤を用いて表面２０Ａの一部を溶解除去する化学研磨が挙げられる。このような化学研磨によって、例えば、接合基板１００を製造する際に表面２０Ａに付着するカーボン等の異物を除去することができる。また、表面粗さを大きくして、レジストの付着性を向上することができる。このような表面処理を行う場合、第１識別マーク５１が凹部５１ａで構成されるものであれば、回路基板２００における第２識別マーク５２の読み取り精度を十分に高く維持することができる。凹部５１ａの深さの範囲は上述のとおりであってよい。
　幾つかの変形例では、接合基板１００における第１識別マーク５１を表面処理によって消失させてもよい。これによって、第１導体部４１の表面に識別マークが残存しない回路基板を得ることができる。これによって、十分に平滑な表面を有する第１導体部４１を備える回路基板及び個片基板を得ることができる。
　回路基板２００の第１導体部４１及び第２導体部４２の少なくとも一方の表面にめっき処理を施してもよい。凹部５２ａで構成される第２識別マーク５２は、めっき処理後もトレーサビリティを確保することができる。幾つかの変形例では、ソルダーレジスト等の保護層で第１導体部４１の表面の一部（例えば第２識別マーク５２が設けられている部分）を被覆し、当該表面の他部のみにめっき膜を形成してもよい。
　一実施形態に係る個片基板の製造方法は、接合基板に少なくともエッチング処理を施して、第１主面において区画部毎に独立するように複数の第１導体部を形成し、第２主面において区画部毎に独立するように複数の第２導体部を形成する工程と、複数の第１導体部及び複数の第２導体部を有する回路基板を区画線に沿って分割して、複数の区画部の一つと、複数の第１導体部の一つと、複数の第２導体部の一つとを備え、複数の第１導体部の一つが表面に第２識別マークを有する個片基板を得る工程と、を有する。複数の第１導体部及び複数の第２導体部を、第１主面及び第２主面にそれぞれ形成する工程は、上述の回路基板２００の製造方法における工程と同様であってよい。以下、回路基板２００を用いた場合を例にして説明する。
　回路基板２００を、区画線Ｌ１，Ｌ２に沿って分割する。これによって、図８に示すように、第１導体部４１の表面に、第１識別マーク５１に由来する第２識別マーク５２を有する個片基板３００を得ることができる。このような個片基板３００であれば、第２識別マーク５２を読み取ることによって、製造条件に関する情報を接合基板１００にまで遡って調べることができる。例えば、用いられた金属板２０、接合基板１００、及び回路基板２００等のロット番号、製造情報、及び品質情報等を調べることができる。これによって、工程管理及び品質管理等を行うことが可能となるため、上記製造方法はトレーサビリティに優れる。
　以上、本開示の幾つかの実施形態及びその変形例について説明したが、本開示は上記実施形態及びその変形例に何ら限定されるものではない。例えば、複数の区画部１８に設けられる複数の第１導体部４１の形状は、互いに同一である必要はなく、区画部１８毎に異なっていてもよい。複数の第２導体部４２も同様である。セラミック板及び金属板の形状は、特に限定されない。例えば、接合基板１００では、セラミック板１０の４つの角部１１が金属板２０及び金属板３０の角部よりも外側に突出していたが、一部の角部１１のみが一対の金属板の角部よりも突出していてもよい。また、セラミックと一対の金属板の形状は同一であってもよい。
　各識別マークの数は特に限定されない。例えば、個片基板における第１導体部が、表面に複数の第２識別マークを有していてもよい。複数の第２識別マークの一つはバックアップであってもよいし、複数の第２識別マークが互いに異なる情報を含んでいてもよい。また、ダミー部２１５に導体部を設け、当該導体部の表面に識別マークを設けてもよい。この識別マークを用いて、接合基板及び回路基板のトレーサビリティを確保してもよい。
　回路基板２００における第２識別マーク５２は、接合基板１００における第１識別マーク５１に由来するものに限定されず、エッチングして第１導体部４１を形成した後、第１導体部４１の表面に第２識別マーク５２を形成してもよい。この場合、第２識別マーク５２は、例えば、レーザ源として炭酸ガスレーザ及びＹＡＧレーザ等を用い、凹部５２ａを形成することによって設けてもよい。
　実施例を参照して本開示の内容をより詳細に説明するが、本開示は下記の実施例に限定されるものではない。
［二次元コードの形成］
（実施例１）
　第１銅板（厚み：０．８ｍｍ）、セラミック板（窒化ケイ素板、厚み：０．３２ｍｍ）及び第２銅板を準備した。第１銅板とセラミック板、及びセラミック板と第２銅板を、それぞれろう材を用いて接合し、第１銅板、セラミック板及び第２銅板がこの順に積層されている接合基板を得た。この接合基板の第１銅板の表面に、レーザ光を照射し、図３に示すような複数のレーザ孔（凹部５１ａ）で構成される二次元コード（第１識別マーク５１）を形成した。二次元コードの形成には、市販のレーザーマーカー（株式会社キーエンス製、商品名：ＭＤ－Ｘ１５２０）を用いた。二次元コードの概要は、以下のとおりとした。レーザ光の照射条件は、表１に示すとおりとした。
　　コード種：ＤＭＸ（ＥＣＣ２００）
　　コードサイズ：２．２ｍｍ×２．２ｍｍ
　　セル数：１６×１６
（実施例２～１２）
　レーザ光の照射条件を表１に示すとおりとしたこと以外は、実施例１と同じ手順で第１銅板の表面に二次元コード（第１識別マーク５１）を形成した。
［二次元コードの評価］
　各実施例において第１銅板の表面に形成した二次元コードを構成するレーザ孔（凹部５１ａ）の深さを測定した。測定には、３Ｄ形状測定機（株式会社キーエンス製、型式：ＶＲ－３０００）を用いた。測定結果は表１の「レーザ孔の深さ（処理前）」に示すとおりであった。固定式コードリーダ（株式会社キーエンス製、型式：ＳＲ－２０００）を用いて、二次元コードの読み取り可否を評価したところ、いずれの実施例の二次元コードも読み取り可能であった。
［接合基板の表面処理］
　二次元コードを形成した各実施例の接合基板における第１銅板及び第２銅板の表面処理を行った。具体的には、過酸化水素と硫酸とを含む表面処理剤を用いて、各銅板の表層の一部を溶解し、各銅板の表面の表面粗さを大きくした。その後、二次元コードを構成するレーザ孔の深さを測定した。測定方法は上述の［二次元コードの評価］と同じ方法とした。測定結果は表１の「レーザ孔の深さ（処理後）」に示すとおりであった。
Figure JPOXMLDOC01-appb-T000001
　表面処理を行った後でも、二次元コードが残存することが確認された。なお、表面処理を行うとレーザ孔の深さが小さくなる傾向にある。したがって、レーザ孔（凹部５１ａ）の深さを大きくすることによって、読み取りエラーの発生を抑制し、読み取り精度を高くすることができる。一方、第１銅板の表面におけるレーザ孔（凹部５１ａ）の深さを小さくすれば、表面における凹凸の小さい第１導体部を備える回路基板及び個片基板を得ることができる。
　本開示によれば、トレーサビリティに優れる回路基板及びその製造方法を提供することができる。また、トレーサビリティに優れる接合基板を提供することができる。また、トレーサビリティに優れる個片基板及びその製造方法を提供することができる。
　１０…セラミック板、１０Ａ…第１主面、１０Ｂ…第２主面、１１…角部、１５…ダミー領域、１６…導体形成領域、１８…区画部、１８ａ…分割板（セラミック板）、２０，３０…金属板、２０Ａ，３０Ａ…表面、２６，３６…面取り部、２７，３７…外縁、２８，３８…はみ出し部、４１…第１導体部、４２…第２導体部、４２Ａ…第１回路部、４２Ｂ…第２回路部、５１…第１識別マーク、５２…第２識別マーク、５１ａ，５２ａ…凹部、６０…半導体素子、６２，６３…ろう材層、７０…放熱部、７２…冷却部、１００…接合基板、２００…回路基板、２１５…ダミー部、２１６…導体形成部、３００…個片基板、４００…パワーモジュール。

 

Claims (11)

  1. 　第１主面及び第２主面の少なくとも一方に形成される区画線によって画定される複数の区画部を含むセラミック板と、前記第１主面及び前記第２主面を覆うように前記セラミック板にそれぞれ接合される一対の金属板と、を備える接合基板であって、
    　前記一対の金属板の少なくとも一方は表面に複数の第１識別マークを有する、接合基板。
  2. 　前記セラミック板は導体形成領域とダミー領域とを含み、
    　前記一対の金属板の少なくとも一方は、前記導体形成領域を覆う部分の表面に前記複数の第１識別マークを有する、請求項１に記載の接合基板。
  3. 　前記複数の第１識別マークは、レーザ孔で構成されるコードを含み、前記レーザ孔は３μｍ以上の深さを有する、請求項１に記載の接合基板。
  4. 　前記一対の金属板は、前記セラミック板の前記第１主面及び前記第２主面よりも外側にはみ出すはみ出し部を有し、前記複数の第１識別マークは前記はみ出し部よりも内側に設けられており、
    　前記セラミック板の角部は前記一対の金属板よりも外側に突出している、請求項１に記載の接合基板。
  5. 　第１主面及び第２主面の少なくとも一方に形成される区画線によって画定される複数の区画部を含むセラミック板と、
    　前記第１主面において、前記区画部毎に独立して設けられる複数の第１導体部と、
    　前記第２主面において、前記区画部毎に独立して設けられる複数の第２導体部と、
    を備え、
    　前記複数の第１導体部のそれぞれが表面に第２識別マークを有する、回路基板。
  6. 　請求項１～４のいずれか一項の接合基板に少なくともエッチング処理を施して得られ、
    　前記第１主面において、前記区画部毎に独立して設けられる複数の第１導体部と、
    　前記第２主面において、前記区画部毎に独立して設けられる複数の第２導体部と、
    を備え、
    　前記複数の第１導体部のそれぞれが表面に前記複数の第１識別マークの一つに由来する第２識別マークを有する、回路基板。
  7. 　前記第２識別マークは、レーザ孔で構成されるコードを含み、前記レーザ孔は１μｍ以上の深さを有する、請求項５に記載の回路基板。
  8. 　請求項５又は７の回路基板を前記区画線に沿って分割して得られ、
    　前記複数の区画部の一つと、前記複数の第１導体部の一つと、前記複数の第２導体部の一つとを備え、前記複数の第１導体部の一つが表面に前記第２識別マークを有する、個片基板。
  9. 　前記複数の第１導体部の一つが放熱部を構成し、前記複数の第２導体部の一つが電気回路を構成する、請求項８に記載の個片基板。
  10. 　請求項１～４のいずれか一項の接合基板に少なくともエッチング処理を施して、前記第１主面において前記区画部毎に独立するように複数の第１導体部を形成するとともに、前記第２主面において前記区画部毎に独立するように複数の第２導体部を形成する工程を有し、
    　前記複数の第１導体部のそれぞれは、表面に前記第１識別マークの一つに由来する第２識別マークを有する、回路基板の製造方法。
  11. 　請求項１～４のいずれか一項の接合基板に少なくともエッチング処理を施して、前記第１主面において前記区画部毎に独立するように複数の第１導体部を形成するとともに、前記第２主面において前記区画部毎に独立するように複数の第２導体部を形成する工程と、
    　前記複数の第１導体部及び前記複数の第２導体部を有する回路基板を前記区画線に沿って分割して、前記複数の区画部の一つと、前記複数の第１導体部の一つと、前記複数の第２導体部の一つとを備え、前記複数の第１導体部の一つが表面に前記第１識別マークの一つに由来する第２識別マークを有する個片基板を得る工程と、を有する、個片基板の製造方法。

     
PCT/JP2022/027589 2021-07-26 2022-07-13 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法 WO2023008199A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2023508605A JP7365529B2 (ja) 2021-07-26 2022-07-13 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法
CN202280051368.3A CN117813917A (zh) 2021-07-26 2022-07-13 接合基板、电路基板及其制造方法、以及单片基板及其制造方法
EP22849263.3A EP4373222A1 (en) 2021-07-26 2022-07-13 Bonded substrate, circuit board and method for producing same, and individual substrate and method for producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021121334 2021-07-26
JP2021-121334 2021-07-26

Publications (1)

Publication Number Publication Date
WO2023008199A1 true WO2023008199A1 (ja) 2023-02-02

Family

ID=85086767

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/027589 WO2023008199A1 (ja) 2021-07-26 2022-07-13 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法

Country Status (4)

Country Link
EP (1) EP4373222A1 (ja)
JP (1) JP7365529B2 (ja)
CN (1) CN117813917A (ja)
WO (1) WO2023008199A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210028A (ja) 2004-01-26 2005-08-04 Kyocera Corp 多数個取り配線基板
JP2007042934A (ja) * 2005-08-04 2007-02-15 Juki Corp 多面取り基板の生産履歴管理方法及び多面取り基板
JP2011233648A (ja) * 2010-04-26 2011-11-17 Murata Mfg Co Ltd マーク付き回路基板
WO2020179699A1 (ja) 2019-03-01 2020-09-10 デンカ株式会社 セラミックグリーンシート、セラミック基板、セラミックグリーンシートの製造方法およびセラミック基板の製造方法
WO2021020471A1 (ja) 2019-07-31 2021-02-04 デンカ株式会社 セラミックス基板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法
WO2021054317A1 (ja) * 2019-09-20 2021-03-25 デンカ株式会社 複合基板及びその製造方法、並びに、回路基板及びその製造方法
JP2021048165A (ja) * 2019-09-17 2021-03-25 日立金属株式会社 回路基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5634191B2 (ja) * 2009-10-28 2014-12-03 京セラ株式会社 多数個取り配線基板
JP5299304B2 (ja) * 2010-02-05 2013-09-25 三菱マテリアル株式会社 パワーモジュール用基板の製造方法およびパワーモジュール用基板の製造中間体
JP6387256B2 (ja) * 2014-07-07 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210028A (ja) 2004-01-26 2005-08-04 Kyocera Corp 多数個取り配線基板
JP2007042934A (ja) * 2005-08-04 2007-02-15 Juki Corp 多面取り基板の生産履歴管理方法及び多面取り基板
JP2011233648A (ja) * 2010-04-26 2011-11-17 Murata Mfg Co Ltd マーク付き回路基板
WO2020179699A1 (ja) 2019-03-01 2020-09-10 デンカ株式会社 セラミックグリーンシート、セラミック基板、セラミックグリーンシートの製造方法およびセラミック基板の製造方法
WO2021020471A1 (ja) 2019-07-31 2021-02-04 デンカ株式会社 セラミックス基板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法
JP2021048165A (ja) * 2019-09-17 2021-03-25 日立金属株式会社 回路基板の製造方法
WO2021054317A1 (ja) * 2019-09-20 2021-03-25 デンカ株式会社 複合基板及びその製造方法、並びに、回路基板及びその製造方法

Also Published As

Publication number Publication date
JPWO2023008199A1 (ja) 2023-02-02
JP7365529B2 (ja) 2023-10-19
CN117813917A (zh) 2024-04-02
EP4373222A1 (en) 2024-05-22

Similar Documents

Publication Publication Date Title
JP7465879B2 (ja) セラミックス基板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法
CN106910417B (zh) 用于对金属-陶瓷基底进行单独编码的方法
WO2023008199A1 (ja) 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法
CN111615265A (zh) 一种lcp多层板的盲孔加工方法
WO2023008200A1 (ja) 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法
WO2021085490A1 (ja) セラミックス基板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法
JP7503069B2 (ja) 複合基板及びその製造方法、並びに、回路基板及びその製造方法
CN102568825A (zh) 陶瓷电子部件的制造方法、位置测定装置和方法、标记形成装置和方法
JP4823605B2 (ja) 露光装置、露光方法、及びパターン製造システム
JP5299304B2 (ja) パワーモジュール用基板の製造方法およびパワーモジュール用基板の製造中間体
JP5810501B2 (ja) 積層セラミック電子部品の製造方法
JP3254361B2 (ja) フレキシブルプリント配線基板の製造方法
JP2021048165A (ja) 回路基板の製造方法
WO2023190253A1 (ja) 回路基板及びその製造方法、並びにパワーモジュール
JP4543764B2 (ja) 積層セラミック電子部品の製造方法
WO2023190246A1 (ja) 回路基板及びその製造方法、並びにパワーモジュール
WO2023190255A1 (ja) 回路基板及びその製造方法、並びにパワーモジュール
JP5371631B2 (ja) 被覆層で覆われた部分を含む装置の製造方法
WO2022259708A1 (ja) 接合基板の製造方法、回路基板の製造方法、および回路基板
WO2023190244A1 (ja) 回路基板及びその製造方法、並びにパワーモジュール
TWI578348B (zh) Method for manufacturing ceramic electronic parts, position measuring apparatus and method, and marking forming apparatus and method
CA2680247C (en) Integrated circuit package, notably for image sensor, and method of positioning
JP2006326988A (ja) メタルマスク及び積層型電子部品
JP2021048328A (ja) 窒化珪素セラミックス焼結基板及びその製造方法、窒化珪素セラミックス集合基板、並びに回路基板の製造方法
KR20210153448A (ko) 인쇄회로기판 제조방법

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2023508605

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22849263

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 202280051368.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2022849263

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 2022849263

Country of ref document: EP

Effective date: 20240212

NENP Non-entry into the national phase

Ref country code: DE