JP7465879B2 - セラミックス基板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法 - Google Patents

セラミックス基板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法 Download PDF

Info

Publication number
JP7465879B2
JP7465879B2 JP2021535402A JP2021535402A JP7465879B2 JP 7465879 B2 JP7465879 B2 JP 7465879B2 JP 2021535402 A JP2021535402 A JP 2021535402A JP 2021535402 A JP2021535402 A JP 2021535402A JP 7465879 B2 JP7465879 B2 JP 7465879B2
Authority
JP
Japan
Prior art keywords
main surface
ceramic substrate
substrate
alignment mark
alignment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021535402A
Other languages
English (en)
Other versions
JPWO2021020471A5 (ja
JPWO2021020471A1 (ja
Inventor
晃正 湯浅
聖治 小橋
浩二 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denka Co Ltd
Denki Kagaku Kogyo KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denka Co Ltd, Denki Kagaku Kogyo KK filed Critical Denka Co Ltd
Publication of JPWO2021020471A1 publication Critical patent/JPWO2021020471A1/ja
Publication of JPWO2021020471A5 publication Critical patent/JPWO2021020471A5/ja
Application granted granted Critical
Publication of JP7465879B2 publication Critical patent/JP7465879B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936—Marks, inscriptions, etc. for information
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Description

本開示は、セラミックス基板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法に関する。
電子デバイスに搭載される回路基板には、絶縁性のセラミックス基板が用いられる場合がある。このような回路基板の製造方法としては、特許文献１に記載されるような以下の技術が知られている。すなわち、表面にスクライブラインが形成されているセラミックス基板の両面に金属層を接合して複合基板を形成する。そして、複合基板の表面の金属層をエッチングにより回路パターンに加工する。その後、スクライブラインに沿って複合基板を分割し複数の回路基板を製造する。
一方、回路基板及びこれを含むパッケージを製造する際には、作業者及び自動組み立て機が製品情報を認識するために、標識（マーク）を形成する技術が知られている。例えば、特許文献２では、セラミックスの焼結体の特定部位を、他の部位と異なる色調にしてマーキング部とする技術が提案されている。特許文献３では、バーコード状のマーカーパターンを用いることが提案されている。
特開２００７－３２４３０１号公報 特開２００１－９７７８６号公報 欧州特許出願公開３３６１５０４号明細書
セラミックス基板は、例えば回路等が形成された後に、切断等の加工がなされて製品又は部品となる。電子デバイスの更なる高性能化に伴い、このような回路形成及び加工時における加工精度を十分に高くすることが求められる。加工精度を高くするためには、各工程においてセラミックス基板の位置合わせを高い精度で行う必要がある。しかしながら、バーコード状のマーカーパターン等は、一枚毎に異なっていることが通常であり、位置合わせに利用することは困難である。
そこで、本開示は、位置合わせ精度を高くすることが可能なセラミックス基板及びその製造方法を提供する。また、本開示は、金属基板とセラミックス基板の位置精度に優れる複合基板及びその製造方法を提供する。また、本開示は、分割して分割基板を得る際の位置合わせ精度に優れる回路基板、及びその製造方法を提供する。
本開示の一側面に係るセラミックス基板は、区画線で複数に区画される複数の区画部とアライメントマークとを有する主面を備え、当該主面はアライメントマークよりも主面の中心寄りに少なくとも一つの区画線を有する。
このようなセラミックス基板は、主面にアライメントマークを有することから、セラミックス基板を利用する際の位置合わせ精度を向上することができる。そして、当該主面においてアライメントマークよりも中心寄りに少なくとも一つの区画線を有することから、アライメントマークよりも中心寄りの部分を各種部品及び製品に有効利用することができる。なお、本開示における「アライメントマークよりも中心寄りの区画線」とは、アライメントマークとセラミックス基板の表面の中心を結ぶ線分と交差する区画線をいう。
アライメントマークは、交点及び回転対称な形状からなる群より選ばれる少なくとも一つを有してよい。このような形状を有するアライメントマークであれば、位置合わせ精度を一層向上することができる。
上記セラミックス基板は、主面に、アライメントマークとは異なる形状を有する識別マークを有し、識別マークよりも主面の中心寄りに少なくとも一つの区画線を有していてよい。識別マークを有することによって、トレーサビリティを向上し、品質管理を効率的に行うことができる。そして、この識別マークよりも中心寄りに区画線を有することから、識別マークよりも中心寄りの部分を各種部品及び製品に有効利用することができる。なお、本開示における「識別マークよりも中心寄りの区画線」とは、識別マークとセラミックス基板の表面の中心を結ぶ線分と交差する区画線をいう。
上記セラミックス基板は、アライメントマークの数が２つ以上であってもよい。これによって、互いに大きさ又は形状が異なる複数のセラミックス基板の位置合わせを行う場合も、位置合わせ精度を向上することができる。
上記主面の外縁と上記区画線とによって区画される端部にアライメントマークを有していてもよい。これによって、セラミックス基板のうち、製品又は部品として有効利用できない部分を低減し、セラミックス基板、及びこれを用いる部品及び製品の製造コストを低減することができる。
本開示の一側面に係る複合基板は、上述のいずれかのセラミックス基板と、その主面を覆うように上記セラミックス基板に接合される金属基板と、を備える。この複合基板は上述のいずれかのセラミックス基板を備えることから、接合の際の位置合わせを高い精度で行うことができる。このため、金属基板とセラミックス基板の位置精度に優れる。
金属基板は切り欠き部及び貫通孔からなる群より選ばれる少なくとも一つを有し、アライメントマークが切り欠き部又は貫通孔から露出していてよい。これによって、例えば、金属基板の接合、レジスト塗布、及び回路形成等の際の位置合わせ精度を向上することができる。
本開示の一側面に係る回路基板は、上述のいずれかのセラミックス基板と、上記区画線で画定される区画部毎に独立するように主面上に設けられる導体部と、を備え、アライメントマークが、上記主面において露出している。このようなアライメントマークを有することによって、例えば、分割して分割基板を得る際の位置合わせ精度を向上することができる。
本開示の一側面に係るセラミックス基板の製造方法は、主面にアライメントマークを有するセラミックスの基材を得る工程と、主面にレーザー光を照射して、主面を複数に区画する区画線を形成してセラミックス基板を得る工程と、を有する。このセラミックス基板の主面は、アライメントマークよりも主面の中心寄りに少なくとも一つの区画線を有する。
この製造方法では、主面にアライメントマークを有するセラミックスの基材を用いていることから区画線を形成する際の位置合わせ精度を向上することができる。また、セラミックス基板は主面にアライメントマークを有することから、セラミックス基板を利用する際の位置合わせ精度を向上することができる。また、区画線が形成されたセラミックス基板は、アライメントマークよりも中心寄りに区画線を有することから、アライメントマークよりも中心寄りの部分を各種部品及び製品に有効利用することができる。
本開示の一側面に係る複合基板の製造方法は、上記製造方法で得られたセラミックス基板の主面を覆うようにして金属基板をセラミックス基板に接合して複合基板を得る工程を有する。この製造方法では、アライメントマークを有するセラミックス基板を用いることから、セラミックス基板と金属基板の位置合わせ精度を高くすることができる。このため、セラミックス基板と金属基板の位置精度に優れる複合基板を製造することができる。
上述の複合基板を得る工程では、金属基板の切り欠き部及び貫通孔からなる群より選ばれる少なくとも一つからアライメントマークが露出するように金属基板を接合してよい。切り欠き部又は貫通孔から露出するアライメントマークを用いれば、例えば、金属基板の接合、金属基板へのレジスト塗布、及び回路形成等の際の位置合わせ精度を向上することができる。
本開示の一側面に係る回路基板の製造方法は、製造方法で得られた複合基板における金属基板の一部を除去して区画線で画定される区画部毎に独立する導体部を形成し、セラミックス基板の主面におけるアライメントマークが露出する回路基板を得る工程を有する。この製造方法で得られる回路基板は、セラミックス基板の主面において上記アライメントマークが露出していることから、例えば、分割して分割基板を得る際の位置合わせ精度を向上することができる。
本開示によれば、位置合わせ精度を高くすることが可能なセラミックス基板及びその製造方法を提供することができる。また、本開示は、金属基板とセラミックス基板の位置精度に優れる複合基板及びその製造方法を提供することができる。また、本開示は、分割して分割基板を得る際の位置合わせ精度に優れる回路基板、及びその製造方法を提供することができる。
図１は、一実施形態に係るセラミックス基板の斜視図である。 図２は、図１のセラミックス基板の一部を拡大して示す一部拡大図である。 図３は、別の実施形態に係るセラミックス基板の平面図である。 図４は、さらに別の実施形態に係るセラミックス基板の平面図である。 図５は、一実施形態に係る接合基板の斜視図である。 図６は、別の実施形態に係る接合基板の斜視図である。 図７は、一実施形態に係る回路基板の斜視図である。 図８は、セラミックスの基材の一例を示す平面図である。 図９は、ろう材が塗布されたセラミックス基板の一例を示す斜視図である。 図１０は、主面にレジストパターンが形成された複合基板の一例を示す斜視図である。
以下、場合により図面を参照して、本開示の一実施形態について説明する。ただし、以下の実施形態は、本開示を説明するための例示であり、本開示を以下の内容に限定する趣旨ではない。説明において、同一要素又は同一機能を有する要素には同一符号を用い、場合により重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。更に、各要素の寸法比率は図示の比率に限られるものではない。
図１は、一実施形態に係るセラミックス基板の斜視図である。図１のセラミックス基板１００は、平板形状を有する。セラミックス基板１００の主面１００Ａ（おもて面１０１Ａ）は、区画線によって複数に区画されている。主面１００Ａには、区画線として、第１の方向に沿って延在し且つ等間隔で並ぶ複数の区画線Ｌ１と、第１の方向に直交する第２の方向に沿って延在し且つ等間隔で並ぶ複数の区画線Ｌ２と、が設けられている。区画線Ｌ１と区画線Ｌ２とは互いに直交している。
区画線Ｌ１，Ｌ２は、例えば、複数の凹みが直線状に並んで構成されていてもよいし、線状に溝が形成されていてもよい。具体的には、レーザー光で形成されるスクライブラインであってよい。レーザー源としては、例えば、炭酸ガスレーザー及びＹＡＧレーザー等が挙げられる。このようなレーザー源からレーザー光を間欠的に照射することによってスクライブラインを形成することができる。なお、区画線Ｌ１，Ｌ２は、等間隔で並んでいなくてもよく、また、直交するものに限定されない。また、直線状ではなく、曲線状であってもよいし、折れ曲がっていてもよい。
セラミックス基板１００は、区画線Ｌ１及び区画線Ｌ２によって画定される複数の区画部１８を有する。セラミックス基板１００は、主面１００Ａの端部１０にアライメントマーク１１と識別マーク１２とを有する。端部１０は、主面１００Ａの外縁１４と、主面１００Ａの中心Ｃから最も離れた位置にある区画線Ｌ１及び区画線Ｌ２の一方又は双方とによって区画される外周領域である。セラミックス基板１００が回路基板用である場合、導体部が形成される複数の区画部１８を取り囲む領域が端部１０に相当する。
主面１００Ａは、アライメントマーク１１及び識別マーク１２よりも中心Ｃ寄りに、少なくとも一つの区画線Ｌ１，Ｌ２を有する。すなわち、中心Ｃとアライメントマーク１１及び識別マーク１２を結ぶそれぞれの線分と交差する区画線Ｌ１，Ｌ２を有する。この区画線Ｌ１，Ｌ２に沿って切断することによって、アライメントマーク１１及び識別マーク１２よりも中心Ｃ寄りの部分を各種部品及び製品に有効利用することができる。主面１００Ａは、中心Ｃを含む少なくとも一つの区画部１８を有する。
セラミックス基板１００の主面１００Ａには、４つのアライメントマーク１１と４つの識別マーク１２が、それぞれ隣り合うようにして四隅に設けられている。このように、複数のアライメントマークを有することによって、位置合わせの精度を一層高くすることができる。
セラミックス基板１００の主面１００Ｂ（裏面１００Ｂ）も、主面１００Ａと同様に、区画線Ｌ１，Ｌ２、アライメントマーク１１及び識別マーク１２を有していてもよい。ただし、主面１００Ｂにこれらの全てを有することは必須ではなく、例えば、主面１００Ｂは区画線Ｌ１，Ｌ２、アライメントマーク１１、及び識別マーク１２の少なくとも一つを有していてもよいし、いずれも有していなくてもよい。
図２は、セラミックス基板１００の主面１００Ａの端部１０における４つのアライメントマーク１１及び識別マーク１２のうち、一つのアライメントマーク１１及び識別マーク１２が設けられている部分を拡大して示す一部拡大図である。
アライメントマーク１１は平面視で十字状を呈している。アライメントマーク１１は、例えば、カメラ又はビデオ等の撮像装置によって検出可能に構成される。アライメントマーク１１は、２つ以上の線分が交差する交点を有するため位置合わせの基準が明確になり、位置合わせの精度を一層高くすることができる。同様の観点から、アライメントマーク１１は、平面視で回転対称な形状を有していてよい。回転対称な形状を有する場合、回転中心を位置合わせの基準として位置合わせの精度を一層高くすることができる。アライメントマーク１１は、例えば、平面視で、円形を有していてよく、三角形又は四角形を有していてよい。
アライメントマーク１１が円形である場合、その直径は５０～４５０μｍであってよい。アライメントマーク１１の外形が多角形状である場合、その外接円を描いたときの直径は５０～４５０μｍであってよい。このようなサイズを有するアライメントマーク１１であれば、セラミックス基板１００のうち有効に利用できる部分を十分に大きくするとともに、撮像装置による検知精度を十分に高くすることができる。アライメントマーク１１が深さを有する凹部（例えば、溝又は穴等）で構成される場合、その深さは１０～５０μｍであってよい。ただし、アライメントマーク１１が深さを有することは必須ではなく、二次元の模様であってよい。
識別マーク１２は、二次元コードであり、複数の凹部１２ａが所定の規則に従って並んで構成される。識別マーク１２は、例えばＱＲコード（登録商標）等の二次元バーコードであってよく、バーコード等の一次元コードであってもよい。また、例えば凹部１２ａの深さに関する情報も利用して三次元コードとしてもよい。また、識別マーク１２は、凹部１２ａで構成されるものに限定されず、例えば二次元の模様で構成されるものであってよいし、凹部１２ａと模様が組み合わされたものであってもよい。
識別マーク１２は、セラミックス基板１００を識別するために設けられる。識別マーク１２は何らかの情報と関連付けられたコードであってよい。情報としては、例えば、ロット、製造履歴、製品の種類、用途、品質、及び製造条件に関するものが挙げられる。識別マーク１２を用いることによって、製造条件を最適化したり、品質、工程管理の精度、及びトレーサビリティ等を向上したりすることができる。
識別マーク１２は、例えば、以下（ａ），（ｂ），（ｃ）及び（ｄ）の情報のうち１又は２以上がコード化されたものであってよい。
（ａ）セラミックス基板用のグリーンシートを製造する際の原材料に関する情報
（ｂ）上記グリーンシートの成形条件に関する情報
（ｃ）上記グリーンシートを積層する際に用いる離型剤に関する情報
（ｄ）上記グリーンシート又はセラミックス基板のシリアルナンバー（通し番号）
識別マーク１２も、例えば、カメラ又はビデオ等の撮像装置によって検出可能に構成される。撮像装置は、例えば撮像した画像と予め記録された情報とを照合し、照合結果に基づいて情報を出力する情報処理部を有していてよい。
識別マーク１２を構成する凹部１２ａの深さは１０～１００μｍであってよく、１２～８０μｍであってよい。識別マーク１２のサイズは、平面視で、各辺の長さが１～５ｍｍ程度であってよい。このようなサイズを有する識別マーク１２であれば、セラミックス基板１００のうち有効に利用できる部分を十分に大きくするとともに、撮像装置による検知精度を十分に高くすることができる。
アライメントマーク１１及び識別マーク１２の位置及び数は、上述のものに限定されない。アライメントマーク１１及び識別マーク１２は、本実施形態のように端部１０において互いに隣り合って設けられてもよいし、互いに離して設けられてもよい。また、アライメントマーク１１及び識別マーク１２の数は同じではなく異なっていてもよい。
図３は、別の実施形態に係るセラミックス基板の平面図である。図３のセラミックス基板１０１は、図１及び図２に示すセラミックス基板１００とは、アライメントマークの数、位置及び形状が異なっている。セラミックス基板１０１は、主面１０１Ａの端部１０に、円形である２つのアライメントマーク１１Ａが設けられている。２つのアライメントマーク１１Ａは、図３の左右の端部１０のそれぞれにおいて、図３の上下方向における中央付近に設けられている。セラミックス基板１０１のアライメントマーク１１Ａ以外の構成は、セラミックス基板１００と同じであってよい。
図４は、さらに別の実施形態に係るセラミックス基板の平面図である。図４のセラミックス基板１０２は、図１及び図２に示すセラミックス基板１００とは、アライメントマーク及び識別マークの数及び位置が異なっている。また、区画線Ｌ３，Ｌ４が主面１０２Ａの外縁まで伸びていない点でも異なっている。セラミックス基板１０２は、主面１０２Ａの端部１０のうち、互いに対角関係にある２つの角部付近にアライメントマーク１１がそれぞれ設けられている。また、一方のアライメントマーク１１の近傍に１つの識別マーク１２が設けられている。
セラミックス基板１００，１０１，１０２のいずれも、主面１００Ａ，１０１Ａ、１０２Ａにアライメントマーク１１，１１Ａを有することからセラミックス基板１００，１０１，１０２を加工する際の位置合わせ精度を向上することができる。これによって不良品が発生したり、レーザー加工の際に識別マーク１２を傷つけたりすることを抑制できる。アライメントマーク１１，１１Ａ及び識別マーク１２は端部１０に設けられていることから、端部１０よりも内側の部分を各種部品及び製品に用いることができる。このように、セラミックス基板１００，１０１，１０２の大部分を有効利用することが可能となり、セラミックス基板１００，１０１，１０２を用いる製品及び部品の製造コストを低減することができる。また、セラミックス基板１００，１０１，１０２は、識別マーク１２を端部１０に有するため、トレーサビリティを向上し、品質管理を効率的に行うことができる。
本開示のセラミックス基板は、上述のセラミックス基板１００，１０１，１０２に限定されない。例えば、アライメントマークは、必ずしも複数設ける必要はなく、一つであってもよい。ただし、アライメントマークを２つ以上有することによって、位置合わせの精度を十分に高くすることができる。また、２つ以上のアライメントマークは、主面の端部において互いに離して設けることによって、位置合わせの精度を一層高くすることができる。例えば主面の外形が矩形である場合は互いに対角関係にある２つの角部に設けてよく、４つの角部に設けてもよい。
上述のセラミックス基板は、いずれも、主面の外縁１４と区画線Ｌ１及び区画線Ｌ２の少なくとも一方とによって区画される端部１０にアライメントマーク１１（１１Ａ）と識別マーク１２を有する。ただし、これに限定されるものではなく、端部１０以外の位置にアライメントマーク又は識別マークを有していてもよい。また、識別マークを有していなくてもよい。アライメントマーク１１よりも中心Ｃ寄りに区画部（区画線）を有していれば、位置合わせの精度を高くしつつセラミックス基板を有効利用することができる。
図５は、一実施形態に係る複合基板の斜視図である。複合基板２００は、互いに対向するように配置された一対の金属基板１１０と、一対の金属基板１１０の間にセラミックス基板１００を備える。一対の金属基板１１０は、セラミックス基板１００の主面１００Ａ及び主面１００Ｂを覆うようにセラミックス基板１００に接合されている。金属基板１１０としては、銅板が挙げられる。セラミックス基板１００と、金属基板１１０の形状及びサイズは同じであってもよいし、異なっていてもよい。金属基板１１０とセラミックス基板１００は、例えば、ろう材によって接合されていてもよい。
複合基板２００はセラミックス基板１００を備えることから、接合の際の位置合わせを簡便に行うことができる。また、複合基板２００は、位置合わせ精度を高くすることが可能なセラミックス基板１００を備えることから、セラミックス基板１００と金属基板１１０の位置精度に優れる。
図６は、別の実施形態に係る複合基板の斜視図である。複合基板２１０は、互いに対向するように配置された金属基板１１２，１１０と、金属基板１１２，１１０の間にセラミックス基板１０２を備える。金属基板１１２は、セラミックス基板１０２の主面１０２Ａを覆うようにセラミックス基板１０２に接合されている。金属基板１１０は、主面１０２Ａとは反対側の主面を覆うようにセラミックス基板１０２に接合されている。金属基板１１２，１１０とセラミックス基板１０２は、例えば、ろう材によって接合されていてもよい。
金属基板１１２は、２つの切り欠き部２５を有している。切り欠き部２５は、セラミックス基板１０２のアライメントマーク１１の位置に対応する部分に形成されている。このため、一方の切り欠き部２５からアライメントマーク１１及び識別マーク１２が露出し、他方の切り欠き部２５からアライメントマーク１１が露出している（不図示）。このように、アライメントマーク１１が露出する切り欠き部２５を有することによって、例えば、金属基板１１２とセラミックス基板１０２の接合、金属基板１１２へのレジスト塗布、及び回路形成等の際の位置合わせ精度を向上することができる。また、切り欠き部２５から識別マーク１２を露出させることによって、複合基板２１０のトレーサビリティを向上することができる。
複合基板２１０は、一方の金属基板１１２のみが切り欠き部２５を有しているが、セラミックス基板の両方の主面にアライメントマーク１１が設けられている場合は、両方の金属基板に切り欠き部２５を設けてもよい。また、アライメントマーク１１の形状、数及び位置に応じて、切り欠き部２５の形状、数及び位置を適宜調整してよい。また、切り欠き部２５に代えて貫通孔を有し、当該貫通孔からアライメントマーク１１、又はアライメントマーク１１及び識別マーク１２が露出する金属基板を備えていてもよい。
本開示の複合基板は、上述のものに限定されない。例えば、セラミックス基板１００，１０２ではなく、セラミックス基板１０１を備えていてもよいし、これらとは異なるセラミックス基板を備えていてもよい。複合基板の一例としては、セラミックス基板が窒化アルミニウム又は窒化ケイ素で構成され、金属基板がアルミニウムで構成されるものが挙げられる。
図７は、一実施形態に係る回路基板の斜視図である。回路基板３００は、セラミックス基板１００と、セラミックス基板１００を挟んで対向配置された導体部２０と、を備える。導体部２０は、区画部１８毎に独立して、主面１００Ａ及び主面１００Ｂ上に設けられている。すなわち、区画部１８毎に、互いに対向するように配置された一対の導体部２０が設けられている。セラミックス基板１００の主面１００Ａの端部１０において、アライメントマーク１１及び識別マーク１２が露出している。
回路基板３００は、区画線Ｌ１，Ｌ２に沿って切断され、複数の分割基板に分割される。回路基板３００は、セラミックス基板１００の主面１００Ａにおいてアライメントマーク１１が露出していることから、例えば、分割の際の位置合わせ精度を向上することができる。また、回路基板３００は、有効に利用できる部分の割合が高いセラミックス基板１００を用いているため、回路基板３００及び分割基板を低い製造コストで製造することができる。分割基板は例えばパワーモジュール等の部品として用いられる。分割基板における導体部２０には、例えば電子部品が実装される。
本開示の回路基板は、上述のものに限定されない。例えば、セラミックス基板１００ではなく、セラミックス基板１０１又はセラミックス基板１０２を備えていてもよいし、これらとは異なるセラミックス基板を備えていてもよい。回路基板の一例としては、セラミックス基板が窒化アルミニウム又は窒化ケイ素で構成され、導体部が銅又はアルミニウムで構成されるものが挙げられる。
一実施形態に係るセラミックス基板の製造方法として、セラミックス基板１００の製造方法を説明する。セラミックス基板１００の製造方法は、主面にアライメントマークを有するセラミックスの基材を得る工程と、基材の主面にレーザー光を照射して主面を複数に区画する区画線Ｌ１，Ｌ２を形成してセラミックス基板１００を得る工程と、を有する。
図８は、セラミックスの基材の一例を示す平面図である。セラミックスの基材９０は、以下の手順で製造することができる。まず、無機化合物の粉末、バインダ樹脂、焼結助剤、可塑剤、分散剤、及び溶媒等を含むスラリーを成形してグリーンシートを得る。
無機化合物の例としては、窒化ケイ素（Ｓｉ３Ｎ４）、窒化アルミニウム（ＡｌＮ）、炭化ケイ素、及び酸化アルミニウム等が挙げられる。焼結助剤としては、希土類金属、アルカリ土類金属、金属酸化物、フッ化物、塩化物、硝酸塩、及び硫酸塩等が挙げられる。これらは一種のみ用いてもよいし二種以上を併用してもよい。焼結助剤を用いることにより、無機化合物粉末の焼結を促進させることができる。バインダ樹脂の例としては、メチルセルロース、エチルセルロース、ポリビニルアルコール、ポリビニルブチラール、及び（メタ）アクリル系樹脂等が挙げられる。
可塑剤の例としては、精製グリセリン、グリセリントリオレート、ジエチレングリコール、ジ－ｎ－ブチルフタレート等のフタル酸系可塑剤、セバシン酸ジ－２－エチルヘキシル等の二塩基酸系可塑剤等が挙げられる。分散剤の例としては、ポリ（メタ）アクリル酸塩、及び（メタ）アクリル酸－マレイン酸塩コポリマーが挙げられる。溶媒としては、エタノール及びトルエン等の有機溶媒が挙げられる。
スラリーの成形方法の例としては、ドクターブレード法及び押出成形法が挙げられる。成形したグリーンシートの主面に、レーザー光を照射して、アライメントマーク及び識別マークを構成する凹部を形成する。凹部の形成には、例えば、赤外線レーザー、可視光レーザー又は紫外線レーザーを用いてよい。
次に、主面に凹部が形成されたグリーンシートの脱脂及び焼結を行って、セラミックスの基材９０が得られる。脱脂は、例えば、４００～８００℃で、０．５～２０時間加熱して行ってよい。これによって、無機化合物の酸化及び劣化を抑制しつつ、有機物（炭素）の残留量を低減することができる。焼結は、窒素、アルゴン、アンモニア又は水素等の非酸化性ガス雰囲気下、１７００～１９００℃に加熱して行う。これによって、基材９０を得ることができる。
グリーンシートの段階でアライメントマークを設けておけば、脱脂及び焼結の工程においても、位置合わせを高い精度で行うことができる。また、アライメントマークとともに識別マークを設けておけば、グリーンシートの段階までトレーサビリティを確保することができる。ただし、グリーンシートの段階でアライメントマーク及び識別マークを設けることは必須ではなく、少なくとも一方は、例えば基材９０を作製した後に設けてもよい。
上述の脱脂及び焼結は、グリーンシートを複数積層した状態で行ってもよい。アライメントマークを有するグリーンシートは高い位置精度で積層することができる。積層して脱脂及び焼結を行う場合、焼成後の基材の分離を円滑にするため、グリーンシート間に離型剤による離型層を設けてよい。離型剤としては、例えば、窒化ホウ素（ＢＮ）を用いることができる。離型層は、例えば、窒化ホウ素の粉末のスラリーを、スプレー、ブラシ、ロールコート、又はスクリーン印刷等の方法により塗布して形成してよい。ここでアライメントマークを利用すれば、離型層の位置精度も向上することができる。積層するグリーンシートの枚数は、セラミックス基板の量産を効率的に行いつつ、脱脂を十分に進行させる観点から、例えば８～１００枚であってよく、３０～７０枚であってもよい。
このようにして、主面にアライメントマーク１１を有するセラミックスの基材９０を得ることができる。通常、焼成の際、グリーンシートは均一に収縮しない。このため、得られた基材９０を図８の切断線ＣＬ１に沿って切断し、外縁部を切り落としてもよい。これによって、セラミックス基板の寸法精度を向上することができる。さらに、切断の際、アライメントマーク１１を用いて位置合わせを行えば、セラミックスの基材の寸法を高い精度で制御することができる。基材９０の切断は、レーザー光によって行うことができる。
基材９０の切断前、切断後又は切断と同時に、基材９０の一方の主面及び必要に応じて他方の主面にレーザー光を照射して、区画線Ｌ１，Ｌ２となるスクライブラインを形成する。このときも、アライメントマーク１１を用いて位置合わせを行うことによって、区画線Ｌ１，Ｌ２の位置精度を高くすることができる。これによって、識別マーク１２を誤って傷つけることを十分に抑制できる。区画線Ｌ１，Ｌ２は、後工程において、回路基板３００を分割する際の切断線となる。切断及びスクライブラインの形成に用いるレーザー源としては、例えば、炭酸ガスレーザー及びＹＡＧレーザー等が挙げられる。
このようにして、図１及び図２に示すようなセラミックス基板１００が得られる。セラミックス基板１０１，１０２も同様にして製造することができる。基材９０がアライメントマーク１１を有していることから、端部１０のサイズを小さくして端部１０に識別マーク１２を設けても、区画線Ｌ１，Ｌ２を形成する際に識別マーク１２が傷つくことを抑制できる。また、識別マーク１２を区画線Ｌ１，Ｌ２形成後に設ける場合でも、狭い端部１０に識別マーク１２を高い位置精度で設けることができる。
一実施形態に係る複合基板の製造方法は、上述のセラミックス基板１００を用いる。すなわち、この製造方法は、セラミックス基板１００の主面１００Ａ及び主面１００Ｂを覆うようにそれぞれ金属基板１１０を積層し、一対の金属基板１１０をセラミックス基板１００に接合して複合基板を得る工程を有する。金属基板１１０は、セラミックス基板１００と同様の平板形状であってよい。一対の金属基板１１０は、ろう材を介して、セラミックス基板１００の主面１００Ａ及び主面１００Ｂにそれぞれ接合される。
具体的には、まず、セラミックス基板１００の主面１００Ａ及び主面１００Ｂに、ロールコーター法、スクリーン印刷法、又は転写法等の方法によってペースト状のろう材を塗布する。ろう材は、例えば、銀及びチタン等の金属成分、有機溶媒、及びバインダ等を含有する。ろう材の粘度は、例えば５～２０Ｐａ・ｓであってよい。ろう材における有機溶媒の含有量は、例えば、５～２５質量％、バインダ量の含有量は、例えば、２～１５質量％であってよい。
図９は、ろう材４０が塗布されたセラミックス基板１００を示す斜視図である。図９には、主面１００Ａ側のみを示しているが、主面１００Ｂ側にも同様にろう材４０が塗布されていてよい。ろう材４０を塗布する際、アライメントマーク１１を用いて位置合わせを行うことによって、主面１００Ａ及び主面１００Ｂにおけるろう材４０の位置精度を高くすることができる。また、金属基板１１０をセラミックス基板１００の主面１００Ａ及び主面１００Ｂに貼り合わせる際にもアライメントマーク１１を用いて位置合わせを行うことによって、複合基板２００におけるセラミックス基板１００と金属基板１１０の位置精度を高くすることができる。
このようにして、ろう材４０が塗布されたセラミックス基板１００の主面１００Ａ及び主面１００Ｂに、金属基板１１０を貼り合わせる。その後、加熱炉で加熱してセラミックス基板１００と金属基板１１０とを十分に接合させて、図５に示す複合基板２００を得る。加熱温度は例えば７００～９００℃であってよい。炉内の雰囲気は窒素等の不活性ガスであってよく、大気圧未満の減圧下で行ってもよいし、真空下で行ってもよい。加熱炉は、複数の接合体を連続的に製造する連続式のものであってもよいし、一つ又は複数の接合体をバッチ式で製造するものであってもよい。加熱は、接合体を積層方向に押圧しながら行ってもよい。
変形例では、金属基板１１０の代わりに、四隅に切り欠き部を有する金属基板を用いてもよい。これによって、切り欠き部からアライメントマーク１１及び識別マーク１２が露出した複合基板を得ることができる。別の変形例では、図４のセラミックス基板１０２を金属基板１１２及び金属基板１１０で挟むようにして接合して図６の複合基板２１０を得てもよい。
これらの製造方法では、アライメントマークを有するセラミックス基板を用いることから、接合の際の位置合わせを簡便に行うことができる。このため、低い製造コストで複合基板を製造することができる。また、位置合わせ精度を高くすることが可能なセラミックス基板を用いることから、セラミックス基板と金属基板の位置合わせ精度を高くすることができる。
一実施形態に係る回路基板の製造方法は、上述の複合基板の製造方法に引き続いて、複合基板２００における金属基板１１０の一部を除去して区画部１８毎に独立した導体部２０を形成する工程を行う。この工程は、例えば、フォトリソグラフィによって行ってよい。具体的には、まず、図１０に示すように、複合基板２００の主面２００Ａに感光性を有するレジストを印刷する。そして、露光装置を用いて、所定形状を有するレジストパターンを形成する。レジストはネガ型であってもよいしポジ型であってもよい。未硬化のレジストは、例えば洗浄によって除去する。
図１０は、主面２００Ａにレジストパターン３０が形成された複合基板２００を示す斜視図である。図１０には、主面２００Ａ側のみを示しているが、主面２００Ｂ側にも同様のレジストパターンが形成される。レジストパターン３０は、主面２００Ａ及び主面２００Ｂにおいて、セラミックス基板１００の各区画部１８に対応する領域に形成される。
レジストパターン３０を形成した後、エッチングによって、金属基板１１０のうちレジストパターン３０に覆われていない部分を除去する。これによって、当該部分にはセラミックス基板１００の主面１００Ａ及び主面１００Ｂが露出する。このとき、図７に示すように、主面１００Ａ（１００Ｂ）の端部にあるアライメントマーク１１及び識別マーク１２が露出する。その後、レジストパターン３０を除去して、区画部１８毎に独立した導体部２０を形成する。この導体部２０は、図７に示すように、区画部１８毎にセラミックス基板１００を挟んで対をなすように形成される。以上の工程によって、図７に示すような回路基板３００が得られる。
このような製造方法で得られる回路基板３００は、セラミックス基板１００の主面１００Ａ（１００Ｂ）においてアライメントマーク１１が露出していることから、例えば、分割して分割基板を得る際の位置合わせ精度を向上することができる。また、セラミックス基板１００を用いているため、低い製造コストで回路基板３００を製造することができる。
変形例では、複合基板２００に代えて図６に示す複合基板２１０を用いてもよい。複合基板２１０では、切り欠き部２５からアライメントマーク１１が露出していることから、導体部２０を形成するためのレジストパターン３０の形成、及びエッチングの際にも、アライメントマーク１１を用いて位置合わせを行うことができる。このため、導体部２０の形状精度を十分に高くすることができる。また、切り欠き部２５から識別マーク１２が露出していることから、セラミックス基板１０２から回路基板３００を得るまで、一貫してトレーサビリティを確保することができる。
以上、本開示の幾つかの実施形態について説明したが、本開示は上記実施形態に何ら限定されるものではない。例えば、各区画部１８に設けられる導体部２０の形状は同一である必要はなく、区画部１８毎に異なる形状を有していてもよい。また、セラミックス基板及び複合基板は、四角柱状以外の形状を有していてもよい。
回路基板３００における導体部２０には任意の表面処理を施してもよい。例えば、ソルダーレジスト等の保護層で導体部２０の表面の一部を被覆し、導体部２０の表面の他部にめっき処理を施してもよい。
本開示によれば、位置合わせ精度を高くすることが可能なセラミックス基板及びその製造方法を提供することができる。また、本開示は、金属基板とセラミックス基板の位置精度に優れる複合基板及びその製造方法を提供することができる。また、本開示は、分割して分割基板を得る際の位置合わせ精度に優れる回路基板、及びその製造方法を提供することができる。
１０…端部、１１，１１Ａ…アライメントマーク、１２…識別マーク、１２ａ…凹部、１４…外縁、１８…区画部、２０…導体部、２５…切り欠き部、３０…レジストパターン、４０…ろう材、９０…基材、１００，１０１，１０２…セラミックス基板、１００Ａ，１０１Ａ，１０２Ａ，２００Ａ…主面（おもて面）、１００Ｂ，２００Ｂ…主面（裏面）、１１０，１１２…金属基板、２００，２１０…複合基板、３００…回路基板、Ｌ１，Ｌ２，Ｌ３，Ｌ４…区画線，Ｃ…中心。

Claims (12)

  1. 区画線で区画される複数の区画部とアライメントマークとを有する主面を備え、
    前記主面は前記アライメントマークよりも前記主面の中心寄りに少なくとも一つの前記区画線を有し、
    前記アライメントマークは、交点及び回転対称な形状からなる群より選ばれる少なくとも一つを有するセラミックス基板。
  2. 前記主面に、アライメントマークとは異なる形状を有する識別マークを有し、
    前記識別マークよりも前記主面の中心寄りに少なくとも一つの前記区画線を有する、請求項１に記載のセラミックス基板。
  3. 前記アライメントマークの数が２つ以上である、請求項１又は２に記載のセラミックス基板。
  4. 前記主面の外縁と、前記区画線とによって区画される端部に前記アライメントマークを有する、請求項１～３のいずれか一項に記載のセラミックス基板。
  5. 請求項１～４のいずれか一項に記載のセラミックス基板と、
    前記主面を覆うように前記セラミックス基板に接合される金属基板と、を備える複合基板。
  6. 区画線で区画される複数の区画部とアライメントマークとを有する主面を備え、前記主面は前記アライメントマークよりも前記主面の中心寄りに少なくとも一つの前記区画線を有するセラミックス基板と、
    前記主面を覆うように前記セラミックス基板に接合される金属基板と、を備える複合基板。
  7. 前記金属基板は切り欠き部及び貫通孔からなる群より選ばれる少なくとも一つを有し、
    前記アライメントマークが前記切り欠き部又は前記貫通孔から露出している、請求項５又は６に記載の複合基板。
  8. 請求項１～４のいずれか一項に記載のセラミックス基板と、
    前記区画線で画定される区画部毎に独立するように前記主面上に設けられる導体部と、を備え、
    前記アライメントマークが、前記主面において露出している回路基板。
  9. 主面にアライメントマークを有するセラミックスの基材を得る工程と、
    前記主面にレーザー光を照射して、前記主面を複数の区画部に区画する区画線を形成してセラミックス基板を得る工程と、を有し、
    前記セラミックス基板の前記主面は前記アライメントマークよりも前記主面の中心寄りに少なくとも一つの前記区画線を有し、
    前記アライメントマークは、交点及び回転対称な形状からなる群より選ばれる少なくとも一つを有する、セラミックス基板の製造方法。
  10. 請求項９に記載の製造方法で得られたセラミックス基板の前記主面を覆うようにして金属基板を前記セラミックス基板に接合して複合基板を得る工程を有する、複合基板の製造方法。
  11. 前記複合基板を得る前記工程では、前記金属基板の切り欠き部及び貫通孔からなる群より選ばれる少なくとも一つから前記アライメントマークが露出するように前記金属基板を接合する、請求項１０に記載の複合基板の製造方法。
  12. 請求項１０又は１１に記載の製造方法で得られた複合基板における前記金属基板の一部を除去して前記区画線で画定される区画部毎に独立する導体部を形成し、前記セラミックス基板の前記主面における前記アライメントマークが露出する回路基板を得る工程を有する、回路基板の製造方法。
JP2021535402A 2019-07-31 2020-07-29 セラミックス基板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法 Active JP7465879B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019141146 2019-07-31
JP2019141146 2019-07-31
PCT/JP2020/029146 WO2021020471A1 (ja) 2019-07-31 2020-07-29 セラミックス基板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法

Publications (3)

Publication Number Publication Date
JPWO2021020471A1 JPWO2021020471A1 (ja) 2021-02-04
JPWO2021020471A5 JPWO2021020471A5 (ja) 2022-04-14
JP7465879B2 true JP7465879B2 (ja) 2024-04-11

Family

ID=74230385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021535402A Active JP7465879B2 (ja) 2019-07-31 2020-07-29 セラミックス基板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法

Country Status (5)

Country Link
EP (1) EP4006966A4 (ja)
JP (1) JP7465879B2 (ja)
KR (1) KR20220042124A (ja)
CN (1) CN114127918A (ja)
WO (1) WO2021020471A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4290570A1 (en) * 2021-02-18 2023-12-13 Denka Company Limited Ceramic plate and method for manufacturing ceramic plate
JP7365528B2 (ja) 2021-07-26 2023-10-19 デンカ株式会社 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法
WO2023008199A1 (ja) 2021-07-26 2023-02-02 デンカ株式会社 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101299A (ja) 2001-09-21 2003-04-04 Fuji Mach Mfg Co Ltd 電気回路製造装置、電気回路製造方法および電気回路製造用プログラム
JP2004179546A (ja) 2002-11-28 2004-06-24 Kyocera Corp 配線基板およびその製造方法
JP2013102033A (ja) 2011-11-08 2013-05-23 Murata Mfg Co Ltd 基板集合体および基板認識システム
JP2013201221A (ja) 2012-03-23 2013-10-03 Asahi Glass Co Ltd 基板およびその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4653291B2 (ja) 1999-07-29 2011-03-16 京セラ株式会社 セラミック部材のマーキング方法とマーキングされたセラミック部材
JP2002178325A (ja) * 2000-12-18 2002-06-26 Nippon Carbide Ind Co Inc セラミック積層体の製造方法
JP4452846B2 (ja) * 2004-04-02 2010-04-21 Ｄｏｗａメタルテック株式会社 金属−セラミックス接合基板及びその製造方法
JP4846455B2 (ja) 2006-05-31 2011-12-28 電気化学工業株式会社 窒化物セラミックス回路基板の製造方法。
JP2009252971A (ja) * 2008-04-04 2009-10-29 Dowa Metaltech Kk 金属セラミックス接合基板及びその製造方法及び金属セラミックス接合体
JP2010050164A (ja) * 2008-08-19 2010-03-04 Mitsubishi Materials Corp パワーモジュール用基板の製造方法
JP5493535B2 (ja) * 2009-07-22 2014-05-14 株式会社村田製作所 複合部品
JP2015005532A (ja) * 2011-10-17 2015-01-08 旭硝子株式会社 連結配線基板の製造方法および連結配線基板
EP3361504A1 (en) 2017-02-14 2018-08-15 Infineon Technologies AG Power electronic substrate with marker, manufacturing of a power electronic substrate and detection of a marker
JP2019009333A (ja) * 2017-06-27 2019-01-17 三菱マテリアル株式会社 セラミックス−金属接合体の製造方法、セラミックス回路基板の製造方法及びセラミックス−金属接合体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003101299A (ja) 2001-09-21 2003-04-04 Fuji Mach Mfg Co Ltd 電気回路製造装置、電気回路製造方法および電気回路製造用プログラム
JP2004179546A (ja) 2002-11-28 2004-06-24 Kyocera Corp 配線基板およびその製造方法
JP2013102033A (ja) 2011-11-08 2013-05-23 Murata Mfg Co Ltd 基板集合体および基板認識システム
JP2013201221A (ja) 2012-03-23 2013-10-03 Asahi Glass Co Ltd 基板およびその製造方法

Also Published As

Publication number Publication date
JPWO2021020471A1 (ja) 2021-02-04
CN114127918A (zh) 2022-03-01
WO2021020471A1 (ja) 2021-02-04
KR20220042124A (ko) 2022-04-04
EP4006966A1 (en) 2022-06-01
EP4006966A4 (en) 2022-09-28

Similar Documents

Publication Publication Date Title
JP7465879B2 (ja) セラミックス基板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法
WO2020179699A1 (ja) セラミックグリーンシート、セラミック基板、セラミックグリーンシートの製造方法およびセラミック基板の製造方法
WO2011018983A1 (ja) 積層基板の製造方法
JP2006261390A (ja) 回路形成基板の製造方法
US20100051172A1 (en) Method for manufacturing ceramic green sheet and method for manufacturing multilayer ceramic circuit board
WO2021085490A1 (ja) セラミックス基板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法
JP2009231380A (ja) プリント配線板
WO2023008199A1 (ja) 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法
JP7365528B2 (ja) 接合基板、回路基板及びその製造方法、並びに、個片基板及びその製造方法
WO2021200867A1 (ja) 窒化ケイ素板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法
WO2022045140A1 (ja) セラミック板及びその製造方法、接合基板及びその製造方法、並びに、回路基板及びその製造方法
WO2021200878A1 (ja) 窒化アルミニウム板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法
JPH08264946A (ja) セラミック多層基板及びその製造方法
JPH09129504A (ja) 積層型電子部品の製造方法
WO2020241697A1 (ja) 複合基板、複合基板の製造方法、回路基板の製造方法、複数の回路基板の集合体の製造方法及び複数の回路基板の製造方法
WO2022131337A1 (ja) セラミック板及びその製造方法、複合基板及びその製造方法、並びに、回路基板及びその製造方法
JP4637389B2 (ja) 多層配線基板の製造方法
KR100809257B1 (ko) 저온 동시소성 세라믹 기판의 제조방법
JP2002118363A (ja) 多層プリント配線板およびその製造方法
JP7484109B2 (ja) 窒化珪素セラミックス焼結基板の製造方法及び回路基板の製造方法
JP7165842B1 (ja) セラミック板、及びセラミック板の製造方法
JP2011165727A (ja) パワーモジュール用基板の製造方法およびパワーモジュール用基板の製造中間体
JPH07192953A (ja) 積層型電子部品の製造方法
JP2005101471A (ja) 積層セラミック電子部品の製造方法
JP2008244336A (ja) プリント配線板の製造方法、及びプリント配線板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220104

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240401

R150 Certificate of patent or registration of utility model

Ref document number: 7465879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150