WO2011018983A1 - 積層基板の製造方法 - Google Patents

積層基板の製造方法 Download PDF

Info

Publication number
WO2011018983A1
WO2011018983A1 PCT/JP2010/063330 JP2010063330W WO2011018983A1 WO 2011018983 A1 WO2011018983 A1 WO 2011018983A1 JP 2010063330 W JP2010063330 W JP 2010063330W WO 2011018983 A1 WO2011018983 A1 WO 2011018983A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating substrate
substrate
land portion
via hole
manufacturing
Prior art date
Application number
PCT/JP2010/063330
Other languages
English (en)
French (fr)
Inventor
淳広 浦辻
一成 尾高
Original Assignee
ソニーケミカル＆インフォメーションデバイス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーケミカル＆インフォメーションデバイス株式会社 filed Critical ソニーケミカル＆インフォメーションデバイス株式会社
Publication of WO2011018983A1 publication Critical patent/WO2011018983A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Definitions

  • the present invention relates to a method for manufacturing a laminated substrate in which a circuit pattern is formed on an insulating substrate using an LDI (Laser Direct Imaging) exposure machine that scans a laser beam and directly draws a desired pattern on a resist on the insulating substrate.
  • LDI Laser Direct Imaging
  • a method of manufacturing a multilayer substrate such as a multilayer substrate using a Laser Direct Imaging exposure machine that scans a laser beam to form a desired circuit pattern needs to use a photomask. Since the circuit pattern can be directly drawn on the resist on the insulating substrate, it is suitable for reducing the cost and shortening the delivery time in the production of the multi-layer substrate by the multi-product / small-volume production.
  • alignment when manufacturing a multilayer substrate can be performed optically, and accurate stacking is possible.
  • a drawing method using an LDI exposure device disclosed in Patent Document 1 deflects a laser beam in a main scanning direction and moves a drawing object placed on a table in a sub-scanning direction to draw the drawing object.
  • the table is provided with a recess forming means for drawing a pattern on the surface of the substrate and forming a bottomed recess as a mark on the back surface of the drawing object.
  • the position of the alignment mark can be known regardless of the type of photosensitive material, and the position of the back surface side with respect to the front surface side can be determined with high accuracy.
  • the center position of the via hole 5 is moved to P1 in accordance with the shrinkage of the insulating substrate 2 by hot press molding, and etching is performed.
  • drilling of the via hole 5 with a laser beam and plating 8 on the via hole 5 are also performed (FIGS. 6A and 6B).
  • the present invention has been made in view of the above-described background art.
  • the present invention can improve the yield of products by suppressing the accumulation of misalignment due to stacking.
  • An object is to provide a method for manufacturing a substrate.
  • Means for solving the problems are as follows. That is, ⁇ 1> A method of manufacturing a laminated substrate in which a circuit pattern is formed on the surface of an insulating substrate using an LDI exposure method, and land portions located on the front and back surfaces of the insulating substrate are interlayer-connected through via holes, When forming the via hole connected to the land portion on one side across the insulating substrate and the land portion on the other side, with respect to the amount of deviation from the predetermined reference position of the land portion on the one side, A position correction is made to move the position of the land portion on the other side in a direction to reduce the amount of deviation from the land portion on the one side, a circuit pattern is drawn with a laser beam, and the via hole is passed through the via hole.
  • a method of manufacturing a laminated substrate in which the land portion on the one side and the land portion on the other side are interlayer-connected ⁇ 2>
  • the via hole is formed at a predetermined position by laser light on the insulating substrate having a copper foil on the surface, the position correction similar to the position correction is performed, and then plating is performed in the via hole.
  • ⁇ 3> The method for manufacturing a laminated substrate according to any one of ⁇ 1> to ⁇ 2>, wherein the insulating substrate is a flexible substrate.
  • the method for manufacturing a multilayer substrate of the present invention even when the multilayer substrate is manufactured by using the LDI exposure method, it is possible to improve the product yield by suppressing the positional deviation of the via hole due to the stack. As a result, it is possible to increase the manufacturing efficiency of the multilayer substrate in the high-mix low-volume production and to suppress the cost.
  • FIG. 1A to 4 An embodiment of a method for manufacturing a multilayer substrate according to the present invention will be described with reference to FIGS. 1A to 4.
  • FIG. The laminated substrate 10 of this embodiment is formed by laminating a flexible insulating substrate 12 such as polyimide laminated in a plurality of layers, and an LDI exposure method is used between each layer to form a circuit pattern and a land portion 14 of the circuit pattern. Is formed. Via holes 15 for connecting the land portions 14 of the circuit pattern are formed on the front and back sides of each insulating substrate 12. The circuits of each layer are connected to each other by plating 18 of via holes 15 to achieve electrical connection.
  • a flexible insulating substrate 12 such as polyimide laminated in a plurality of layers
  • an LDI exposure method is used between each layer to form a circuit pattern and a land portion 14 of the circuit pattern. Is formed.
  • Via holes 15 for connecting the land portions 14 of the circuit pattern are formed on the front and back sides of each insulating substrate 12.
  • the method of manufacturing the laminated substrate 10 includes a copper foil 16 on the front side of an insulating substrate 12 having a copper foil circuit pattern land portion 14 formed on the back surface via a prepreg 17 of an adhesive layer. Are laminated. At this time, the position of the land portion 14 on the back surface side of the land portion 14 is reduced by the shrinkage at the time of hot press molding of the insulating substrate 12 and the prepreg 17 with respect to the reference position P0 that is a predetermined position of each land portion. The center position is shifted to P1. This contraction is recognized by reading the position of a detection mark provided on the insulating substrate 12 before and after the forming of the insulating substrate 12 by a known means.
  • the circuit pattern is drawn by gradually correcting the misalignment.
  • a correction expansion / contraction rate for correcting a shift due to thermal contraction is determined to be, for example, ⁇ in the X-axis direction and ⁇ in the Y-axis direction (s1). Further, it is compared with a predetermined threshold (s2). This threshold is, for example, a large amount of deviation so that the connection with the land portion 14 is not reliably established even if it is corrected.
  • the coordinates of the reference position P0 of the insulating substrate 12 are set (s3).
  • the position correction amount due to the correction expansion / contraction rate
  • is an amount that does not allow the bottom portion of the via hole 15 to be detached from the land portion 14.
  • the difference between each coordinate
  • from the reference position P0 is compared with the above threshold value with respect to the measured value of the contracted position P1 after molding the substrate (s5).
  • the amount of deviation is a predetermined threshold, for example, a large amount of deviation that does not ensure connection with the land portion 14 even if it is corrected, it is classified as a defective substrate.
  • it is determined whether or not the difference between each coordinate from the reference position P0
  • the circuit pattern is drawn by the laser beam based on the reference position P0 without performing the correction.
  • a pattern and a via hole 15 are formed (s7). That is, for a positional deviation within a preset correction expansion / contraction rate ( ⁇ , ⁇ ), drawing is performed with reference to the reference position P 0 as shown by a point e shown in FIG. 4, and exposure without correction by expansion / contraction is performed. To do. In this case, the amount of displacement due to the contraction is sufficiently smaller than the radius of the land portion 14, and the connection of the land portions 14 on the front and back sides can be reliably made by the via hole 15.
  • the final deviation amount can be reduced to be within a predetermined allowable error range.
  • the front and back land portions 14 are connected by the via holes 15, and the interlayer connection is surely achieved.
  • the insulating substrate 12 is affected by the heat of the laser irradiation and the patterning process in the meantime. Contraction occurs, and a slight displacement occurs due to contraction of the insulating substrate 12. Therefore, when the via hole 15 is formed, the correction expansion / contraction rate for the molded insulating substrate 12 is set and the via hole 15 is formed by etching or laser processing. Further, with respect to the position of the via hole 15, as shown in FIG.
  • the correction circuit expansion / contraction rate in consideration of the contraction rate is applied at an appropriate stage of the stacking process, so that the final circuit pattern misalignment is achieved. Can be minimized.
  • the above correction is repeated so that the position of the second-layer insulating substrate 12b approaches the reference position P0.
  • the positions of the via holes 15 and the land portions 14 between the respective layers due to the shrinkage of the insulating substrate 12 when manufacturing a multi-product low-volume multilayer substrate using the LDI exposure method Even if a deviation occurs, the interlayer connection can be reliably performed, and the positional deviation of each part of the final circuit pattern can be kept within the allowable error range. Thereby, the manufacturing yield of the multilayer substrate 10 is improved, which contributes to improvement of production efficiency and cost reduction.
  • the method for manufacturing a laminated substrate according to the present invention can appropriately set the correction expansion / contraction rate of the insulating substrate, and can be appropriately set according to the number of laminated insulating substrates, the thermal expansion coefficient, the contraction rate, the thickness, and the like. It is a thing.
  • a flexible substrate such as polyimide is suitable for the insulating substrate to be applied, but it can also be applied to a rigid substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

　本発明の積層基板の製造方法は、ＬＤＩ露光方式を用いて絶縁基板の表面に回路パターンを形成し、前記絶縁基板の表裏に位置したランド部同士が、ビアホールを介して層間接続された積層基板の製造方法であって、前記絶縁基板を挟んで一方の側のランド部と接続するビアホール、及び他方の側のランド部を形成する際に、前記一方の側のランド部の所定の基準位置からのずれ量に対して、前記一方の側のランド部との前記ずれ量を減少させる方向に、前記他方の側のランド部の位置を移動させる位置補正を行って、レーザ光による回路パターンの描画を行い、前記ビアホールを介して前記一方の側のランド部と前記他方の側のランド部とを層間接続する積層基板の製造方法である。

Description

積層基板の製造方法
　この発明は、レーザビームを走査して所望のパターンを絶縁基板上のレジストに直接描画するＬＤＩ（Ｌａｓｅｒ　Ｄｉｒｅｃｔ　Ｉｍａｇｉｎｇ）露光機を用いて、絶縁基板上に回路パターンを形成する積層基板の製造方法に関する。
　従来、レーザビームを走査して所望の回路パターンを形成するＬａｓｅｒ　Ｄｉｒｅｃｔ　Ｉｍａｇｉｎｇ露光機（以下、ＬＤＩ露光機と称す。）を用いた多層基板等の積層基板の製造方法は、フォトマスクを用いる必要が無く、回路パターンを絶縁基板上のレジストに直接描画することができるので、多品種少量生産による多層基板の製造において、コストの削減と納期の短縮に好適なものである。また、多層基板を製造する際のアライメントを光学的に行うことができ、正確な積層が可能である。
　例えば、特許文献１に開示されたＬＤＩ露光器を用いた描画方法は、レーザビームを主走査方向へ偏向させると共にテーブルに載置された被描画体を副走査方向へ移動させて、被描画体の表面にパターンを描画し、さらに、被描画体の裏面に目印として有底の凹部を形成する凹部形成手段を前記テーブルに設けたものである。これにより、感光材料の種類にかかわらず、アライメントマークの位置を知ることができ、表面側に対する裏面側の位置を精度良く定めることができる。
特開２００９－５８９０５号公報
　しかしながら、従来のＬＤＩ露光機を用いた積層基板の製造方法の場合、絶縁基板を１枚ずつ積層する毎にアライメントを行い、レーザ光による露光を行っているので、積層誤差が累積するという問題があった。即ち、図５Ａに示すように、絶縁基板２の裏面側に銅箔の回路パターンのランド部４が形成され、その絶縁基板２の表側に接着層のプリプレグ７を介して銅箔６を積層しパターンニングする場合、図５Ａに示すように、表裏の回路を接続するビアホール５の基準位置Ｐ０に対して、絶縁基板２とプリプレグ７の熱プレス成形時の収縮により、ランド部４の中心位置がＰ１にずれてしまう。その状態で、次工程において、所定の基準位置Ｐ０にビアホール５が位置するように、エッチングやレーザ光によりビアホール５の穴開け、及びビアホール５のメッキ８を行うと、図５Ｂに示すように、裏面のランド部４とビアホール５のメッキ８とが接続しない場合があった。この後、銅箔６のパターンニングを行っても、表裏の回路が接続されず不良品となる（図５Ｃ）。
　そこで、図６Ａから図６Ｄに示すように、ＬＤＩ露光機を用いた積層基板の製造において、絶縁基板２の熱プレス成形による縮みに合わせて、ビアホール５の中心位置をＰ１に移動させて、エッチングやレーザ光によりビアホール５の穴開け、及びビアホール５にメッキ８を施すことも行われている（図６Ａ、及び図６Ｂ）。
　この場合、収縮した絶縁基板２及びそのランド部４に対して、ビアホール５やその他の回路パターンの位置ずれの問題は発生しないが、最初に大きな位置ずれが発生すると、そのまま次工程（図６Ｃ）が行われ、最終的に基準位置Ｐ０を基準としてソルダーレジスト９の塗布やその他の部材との位置あわせを行う際に、図６Ｄに示すように、最外層のソルダーレジスト９等とは位置があわず、不良品となるものであった。
　この発明は、上記背景技術に鑑みて成されたもので、ＬＤＩ露光方式を用いて積層基板を製造する際に、積層による位置ずれの累積を抑えて、製品の歩留まりを向上させることができる積層基板の製造方法を提供することを目的とする。
　前記課題を解決するための手段としては、以下の通りである。即ち、
　＜１＞　ＬＤＩ露光方式を用いて絶縁基板の表面に回路パターンを形成し、前記絶縁基板の表裏に位置したランド部同士が、ビアホールを介して層間接続された積層基板の製造方法であって、
　前記絶縁基板を挟んで一方の側のランド部と接続するビアホール、及び他方の側のランド部を形成する際に、前記一方の側のランド部の所定の基準位置からのずれ量に対して、前記一方の側のランド部との前記ずれ量を減少させる方向に、前記他方の側のランド部の位置を移動させる位置補正を行って、レーザ光による回路パターンの描画を行い、前記ビアホールを介して前記一方の側のランド部と前記他方の側のランド部とを層間接続する積層基板の製造方法である。
　＜２＞　表面に銅箔が設けられた前記絶縁基板に、レーザ光により所定位置に前記ビアホールを形成する際に、前記位置補正と同様の前記位置補正を行い、この後、前記ビアホール内にメッキを施して、前記レーザ光による回路パターンの描画を、前記位置補正を施して行う前記＜１＞に記載の積層基板の製造方法である。
　＜３＞　前記絶縁基板が、フレキシブル基板である前記＜１＞から＜２＞のいずれかに記載の積層基板の製造方法である。
　この発明の積層基板の製造方法によれば、ＬＤＩ露光方式を用いて積層基板を製造する場合にも、積層によるビアホール等の位置ずれを抑えて、製品の歩留まりを向上させることができる。これより、多品種少量生産における積層基板の製造効率を上げて、コストを抑えることが可能となる。
この発明の一実施形態の積層基板の製造工程の一部を示した概略断面図（その１）である。 この発明の一実施形態の積層基板の製造工程の一部を示した概略断面図（その２）である。 この発明の一実施形態の積層基板の製造工程の一部を示した概略断面図（その３）である。 この発明の一実施形態の積層基板の積層工程の一部を示した概略断面図（その１）である。 この発明の一実施形態の積層基板の積層工程の一部を示した概略断面図（その２）である。 この発明の一実施形態の積層基板の積層工程の一部を示した概略断面図（その３）である。 この発明の一実施形態の積層基板の積層工程の一部を示した概略断面図（その４）である。 この発明の一実施形態の積層基板の積層工程のフローチャートである。 この発明の一実施形態の積層基板の位置合わせの概念を示すグラフである。 従来の積層基板の積層工程の一部を示す概略断面図（その１）である。 従来の積層基板の積層工程の一部を示す概略断面図（その２）である。 従来の積層基板の積層工程の一部を示す概略断面図（その３）である。 従来の積層基板の自動位置合わせによる積層工程の一部を示す概略断面図（その１）である。 従来の積層基板の自動位置合わせによる積層工程の一部を示す概略断面図（その２）である。 従来の積層基板の自動位置合わせによる積層工程の一部を示す概略断面図（その３）である。 従来の積層基板の自動位置合わせによる積層工程の一部を示す概略断面図（その４）である。
　以下、この発明の積層基板の製造方法の一実施形態について、図１Ａ～図４を基にして説明する。この実施形態の積層基板１０は、複数層積層されたポリイミド等のフレキシブルな絶縁基板１２が積層されたもので、各層間にはＬＤＩ露光方式を用いて、回路パターン及びその回路パターンのランド部１４が形成されている。各絶縁基板１２を挟んで表裏には、回路パターンのランド部１４同士を接続するビアホール１５が形成されている。各層の回路は、ビアホール１５のメッキ１８により層間接続され、電気的接続が図られている。
　この積層基板１０の製造方法は、図２Ａに示すように、裏面側に銅箔の回路パターンのランド部１４が形成された絶縁基板１２の表側に、接着層のプリプレグ１７を介して銅箔１６を積層する。このとき、裏面側のランド部１４の位置は、あらかじめ決められた各ランド部の位置である基準位置Ｐ０に対して、絶縁基板１２とプリプレグ１７の熱プレス成形時の収縮により、ランド部１４の中心位置がＰ１にずれてしまう。この収縮は、公知の手段により、絶縁基板１２の成形前後において、絶縁基板１２に設けられた検知用のマークの位置を読み取ることにより認識される。
　そこで、この実施形態におけるＬＤＩ露光方式を用いた積層基板の製造方法では、位置ずれを徐々に補正して回路パターンの描画を行うものである。先ず、図３に示すように、レーザ光による露光の前に、熱収縮によるずれを補正する補正用伸縮率を、たとえばＸ軸方向にα、Ｙ軸方向にβと決める（ｓ１）。さらに、所定の閾値と比較する（ｓ２）。この閾値は、例えば補正してもランド部１４との接続が確実に成されないような大きなずれ量である。次に、その絶縁基板１２の基準位置Ｐ０の座標を設定する（ｓ３）。このとき、補正用伸縮率による位置補正量＝｜Ｐ１－Ｐ２｜は、ランド部１４からビアホール１５の底部が外れない程度の量である。ここで、収縮位置＝Ｐ１、補正位置＝Ｐ２とする。この後、レーザ光による露光を開始する（ｓ４）。
　レーザ光による回路パターンの描画に先立ち、その基板の成形後の収縮位置Ｐ１の測定値に対して、基準位置Ｐ０との各座標の差＝｜Ｐ０－Ｐ１｜について、上記閾値と比較する（ｓ５）。この比較により、ずれ量が所定の閾値、例えば補正してもランド部１４との接続が確実に成されないような大きなずれ量の場合は、不良基板として分ける。一方、閾値以内の場合は、基準位置Ｐ０との各座標の差＝｜Ｐ０－Ｐ１｜があらかじめ設定した補正用伸縮率による補正量の範囲内であるか否かを判断する（ｓ６）。
　基準位置Ｐ０との各座標の差＝｜Ｐ０－Ｐ１｜が位置補正量の範囲以内である場合は、補正を行うことなく、基準位置Ｐ０を基にレーザ光による回路パターンの描画を行い、回路パターン及びビアホール１５を形成する（ｓ７）。即ち、あらかじめ設定した補正用伸縮率（α，β）以内の位置ずれについては、図４に示す点ｅのように、基準位置Ｐ０を基準とした描画を行い、伸縮による補正は行わずに露光する。この場合、収縮による位置ずれの量は、ランド部１４の半径より十分に小さく、確実に表裏のランド部１４の接続がビアホール１５により可能となるからである。
　一方、この差が補正用伸縮率による補正量の範囲を超えている場合は、レーザ光による描画を、Ｘ軸方向にα、Ｙ軸方向にβだけ伸縮率を掛けた値で位置補正して描画する（ｓ７）。この場合、図４の点ｆ，ｇのようにＸ軸方向又はＹ軸方向の一方が補正用伸縮率よりも大きくずれていても、補正により所定の閾値以内に修正すれば、層間接続が可能となる。さらに、点ｈのように、ＸＹ両軸方向ともに大きくずれていても、補正により、層間接続可能な範囲、即ち閾値の範囲内に修正することにより、後述するように、積層基板１０においては、最終的なずれ量を小さくして、所定の許容誤差の範囲内とすることができる。
　この状態で、図１Ａ及び図２Ｃに示すように、表裏のランド部１４がビアホール１５により接続され、確実に層間接続が図られた状態となる。なお、図２Ｂ及び図２Ｃに示すように、ビアホール１５の形成、レーザ照射による露光、及び外層の回路パターンを形成した後では、その間のレーザ照射やパターンニング処理による熱の影響で、絶縁基板１２の収縮が生じ、僅かに絶縁基板１２の収縮による位置ずれが生じる。従って、まずビアホール１５の形成時に、成形後の絶縁基板１２に対する上記補正用伸縮率を設定してビアホール１５の穴あけをエッチングやレーザ加工により行う。さらに、そのビアホール１５の位置について、図２Ｃに示すように、上記補正用伸縮率を設定して、補正位置＝Ｐ３に収縮した位置を基準として、レジストの塗布及び銅箔１６による回路パターンの露光、エッチングを行う。さらに、図２Ｄに示すように、ソルダーレジスト１９の塗布やその他の部材との位置あわせを行う際には、図２Ｄに示すように、基準位置Ｐ０を基準としたパターンニングでよい。
　このように複数の工程において、絶縁基板１２の収縮が生じるような場合、収縮率を考慮した補正用伸縮率を、積層工程の適宜の段階で適用することにより、最終的な回路パターンの位置ずれを最小限に抑えることができる。また、積層基板１０に於いて、複数回繰り返すことにより、図１Ａ及び図１Ｂに示すように、第１層目の絶縁基板１２ａの収縮量＝位置ずれの量＝｜Ｐ０－Ｐ１｜が大きく、例えば最終的な表層の回路パターンについて半田付け等を行うための位置の許容誤差を超えていても、上述の補正を繰り返して、第２層目の絶縁基板１２ｂの位置を基準位置Ｐ０に近づけるように、所定の補正用伸縮率（α，β）により補正し、これを次の第３層目の絶縁基板１２ｃの積層においても行うことにより、徐々に基準位置Ｐ０に近づき、最終的には、許容誤差の範囲に収まるようにすることができる。
　この実施形態の積層基板の製造方法によれば、ＬＤＩ露光方式を用いて多品種少量生産の積層基板を製造する際に、絶縁基板１２の収縮による各層間でのビアホール１５とランド部１４の位置ずれが生じても、層間接続を確実に行うことができ、最終的な回路パターンの各部の位置ずれを許容誤差の範囲に収めることが可能となる。これにより、積層基板１０の製造歩留まりが向上し、生産効率の向上と、コストの削減にも寄与する。
　なお、この発明の積層基板の製造方法は、絶縁基板の補正用伸縮率を適宜設定可能なものであり、その絶縁基板の積層数や、熱膨張係数、収縮率、厚さ等により適宜設定可能なものである。また、適用される絶縁基板は、ポリイミド等のフレキシブル基板が好適なものであるが、リジッド基板にも適用可能なものである。
２　　　絶縁基板
４　　　ランド部
５　　　ビアホール
６　　　銅箔
７　　　プリプレグ
８　　　メッキ
９　　　ソルダーレジスト
１０　　積層基板
１２　　絶縁基板
１２ａ　絶縁基板
１２ｂ　絶縁基板
１２ｃ　絶縁基板
１４　　ランド部
１５　　ビアホール
１６　　銅箔
１７　　プリプレグ
１８　　メッキ
１９　　ソルダーレジスト

Claims (3)

  1. 　ＬＤＩ露光方式を用いて絶縁基板の表面に回路パターンを形成し、前記絶縁基板の表裏に位置したランド部同士が、ビアホールを介して層間接続された積層基板の製造方法であって、
    　前記絶縁基板を挟んで一方の側のランド部と接続するビアホール、及び他方の側のランド部を形成する際に、前記一方の側のランド部の所定の基準位置からのずれ量に対して、前記一方の側のランド部との前記ずれ量を減少させる方向に、前記他方の側のランド部の位置を移動させる位置補正を行って、レーザ光による回路パターンの描画を行い、前記ビアホールを介して前記一方の側のランド部と前記他方の側のランド部とを層間接続することを特徴とする積層基板の製造方法。
  2. 　表面に銅箔が設けられた前記絶縁基板に、レーザ光により所定位置に前記ビアホールを形成する際に、前記位置補正と同様の位置補正を行い、この後、前記ビアホール内にメッキを施して、前記レーザ光による回路パターンの描画を、前記位置補正を施して行う請求項１に記載の積層基板の製造方法。
  3. 　前記絶縁基板が、フレキシブル基板である請求項１から２のいずれかに記載の積層基板の製造方法。
     
PCT/JP2010/063330 2009-08-11 2010-08-05 積層基板の製造方法 WO2011018983A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009186268A JP2011039264A (ja) 2009-08-11 2009-08-11 積層基板の製造方法
JP2009-186268 2009-08-11

Publications (1)

Publication Number Publication Date
WO2011018983A1 true WO2011018983A1 (ja) 2011-02-17

Family

ID=43586161

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/063330 WO2011018983A1 (ja) 2009-08-11 2010-08-05 積層基板の製造方法

Country Status (3)

Country Link
JP (1) JP2011039264A (ja)
TW (1) TW201108906A (ja)
WO (1) WO2011018983A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038175A (ja) * 2012-08-14 2014-02-27 Fujifilm Corp 描画装置、露光描画装置、プログラム及び描画方法
JP2014038176A (ja) * 2012-08-14 2014-02-27 Fujifilm Corp 描画装置、露光描画装置、プログラム及び描画方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI433625B (zh) 2011-07-04 2014-04-01 Ind Tech Res Inst 軟性電子元件的製法
JP6470484B2 (ja) * 2013-03-29 2019-02-13 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法
JP6234694B2 (ja) * 2013-04-12 2017-11-22 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法
TWI662875B (zh) * 2016-11-17 2019-06-11 華邦電子股份有限公司 線路板的製造方法
CN108076596B (zh) * 2016-11-17 2020-06-23 华邦电子股份有限公司 线路板的制造方法
JP6326170B2 (ja) * 2017-06-14 2018-05-16 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法
JP6637120B2 (ja) * 2018-07-05 2020-01-29 株式会社アドテックエンジニアリング 描画装置、露光描画装置、プログラム及び描画方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319395A (ja) * 1989-06-16 1991-01-28 Hitachi Ltd 厚膜薄膜混成多層配線基板の製造方法
JPH1048835A (ja) * 1996-08-06 1998-02-20 Ibiden Co Ltd プリント配線板の製造装置及び製造方法
JP2002190655A (ja) * 2000-12-21 2002-07-05 Hitachi Ltd プリント配線板の製造方法と露光方法
JP2004047717A (ja) * 2002-07-11 2004-02-12 Murata Mfg Co Ltd チップ部品およびその製造方法
WO2007125791A1 (ja) * 2006-04-24 2007-11-08 Alps Electric Co., Ltd. 配線基板の製造方法
JP2008078464A (ja) * 2006-09-22 2008-04-03 Nec Toppan Circuit Solutions Inc 印刷配線板の製造方法および穴明け装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319395A (ja) * 1989-06-16 1991-01-28 Hitachi Ltd 厚膜薄膜混成多層配線基板の製造方法
JPH1048835A (ja) * 1996-08-06 1998-02-20 Ibiden Co Ltd プリント配線板の製造装置及び製造方法
JP2002190655A (ja) * 2000-12-21 2002-07-05 Hitachi Ltd プリント配線板の製造方法と露光方法
JP2004047717A (ja) * 2002-07-11 2004-02-12 Murata Mfg Co Ltd チップ部品およびその製造方法
WO2007125791A1 (ja) * 2006-04-24 2007-11-08 Alps Electric Co., Ltd. 配線基板の製造方法
JP2008078464A (ja) * 2006-09-22 2008-04-03 Nec Toppan Circuit Solutions Inc 印刷配線板の製造方法および穴明け装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014038175A (ja) * 2012-08-14 2014-02-27 Fujifilm Corp 描画装置、露光描画装置、プログラム及び描画方法
JP2014038176A (ja) * 2012-08-14 2014-02-27 Fujifilm Corp 描画装置、露光描画装置、プログラム及び描画方法
CN104583873A (zh) * 2012-08-14 2015-04-29 株式会社阿迪泰克工程 描绘装置、曝光描绘装置、描绘方法及存储有程序的记录介质
TWI620999B (zh) * 2012-08-14 2018-04-11 亞得科技工程有限公司 描繪裝置、曝光描繪裝置、描繪方法及記錄媒體

Also Published As

Publication number Publication date
JP2011039264A (ja) 2011-02-24
TW201108906A (en) 2011-03-01

Similar Documents

Publication Publication Date Title
WO2011018983A1 (ja) 積層基板の製造方法
CN111511129B (zh) 一种不对称板的制作方法
JP5673719B2 (ja) 電子部品の製造装置およびその製造方法
JP5710152B2 (ja) 多層フレキシブルプリント配線板の製造方法
JP4617941B2 (ja) 回路形成基板の製造方法
JP2010087168A (ja) 多層プリント配線板の製造方法
TWI469706B (zh) 可撓折的電路板及其製作方法
JP2010225973A (ja) 多層回路基板の製造方法
JP2006324378A (ja) 多層プリント配線板およびその製造方法
JP5359757B2 (ja) 多層プリント配線板の位置認識マーク
CN211531434U (zh) 阶梯型电路板
TW200930205A (en) Multilayer printed circuit board and method for manufacturing the same
JP2019033223A (ja) 多層プリント配線板の製造方法、および多層プリント配線板
KR101655928B1 (ko) 인쇄회로기판 제조방법
JP2007088140A (ja) 集合プリント配線板
US9668362B2 (en) Multilayer printed circuit board and method of manufacturing the same
JP2004311833A (ja) フレキシブル多層プリント配線板用基材、フレキシブル多層プリント配線板、電装基板及び電子機器並びにそれらの製造方法
JP2010263035A (ja) プリント配線板の製造方法
KR102546472B1 (ko) 연성 인쇄 회로 기판의 층간 정합 공법
KR102546473B1 (ko) 연성 인쇄 회로 기판의 층간 정합 공법
JP5218833B2 (ja) マルチワイヤ配線板の製造方法
TWI519224B (zh) 多層軟性線路結構的製作方法
KR101504543B1 (ko) 복층 구조의 패턴 형성용 마스크 및 이의 제조 방법
JP5347888B2 (ja) 多層プリント配線板の製造方法
JP4365054B2 (ja) ワークボード及び多層プリント配線板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10808166

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10808166

Country of ref document: EP

Kind code of ref document: A1