JP5407470B2 - 多層回路基板の製造方法 - Google Patents

Description

本発明は、ポリイミド等の樹脂からなる絶縁層及び導体層を含む積層体を貼り合わせることにより、多層化する多層回路基板の製造方法、多層回路基板を用いた半導体パッケージの製造方法に関する。

近年、電子機器の小型化、軽薄化、高機能化の要求に伴い、半導体の高密度集積化や動作クロックの高速化が進んでいる。一方、半導体を搭載する半導体パッケージやプリント配線板においても、高密度化、小型化、高速化等が望まれており、配線回路パターンの微細化、コア基材の軽薄化や絶縁層の低誘電率化等の開発が進んでいる。例えば、配線回路では、サブトラクティブ法からセミアディティブ法へ移行することで２０μｍ以下の配線幅が可能となっている。このように、半導体の進捗とともに回路基板においても、高密度化、多層化、高伝送化を目指した開発が行われている状況にある。

また、このような回路基板の多層化技術として、いわゆるビルドアップ法が一般的に知られており、内層コア基板に外層として絶縁樹脂層及び導体層を交互に１層ずつ積層し、ブラインドビアにより内層の回路パターンと外層の回路パターンを電気的に接続させる技術である。この場合、ビアホールの形成方法は非感光性絶縁樹脂にレーザを用いてビアホールを形成する方法と感光性絶縁樹脂を用いるフォトビアの２つに大別できる。

また、このようなビルドアップ法において、内層の回路パターンのランド部に対する外層のビアホール形成は位置合わせを精度良く行う必要がある。特に、高密度化が進むにつれて、位置合わせ精度はますます厳しくなることは明白である。したがって、上記の位置合わせをより精度良く行うために、いくつかの発明や考案が開示されている。

例えば一例として、内層回路基板に形成されたアライメントマークが被覆しないように、絶縁層、導体層の順で外層を積層し、内層回路基板に形成されたアライメントマークを基準としてビアホール及び外層回路パターンを形成することが容易なビルドアップ多層回路基板の製造方法が開示されている(例えば特許文献１「多層回路配線板の製造方法」参照)。
これによれば、内層回路基板の端部に金型により打ち抜かれた貫通孔を形成し、内層基板上に作製するビアホール及び導体回路パターン、さらに、内層回路基板の表裏に逐次積み上げられる積層体上に作製するビアホール及び導体回路パターンの形成に、貫通孔をアライメントマークとして使用することを特徴としている。上記の方法により、回路の密度を高めることができ、位置誤差の蓄積が発生せず、内層回路配線と外層回路配線の位置合わせ精度が高められ、良好な層間接続が可能である（特許文献１）。

さらに、他の方法として、「回路基板製造用基板、回路基板及び多層配線板並びに回路基板製造用基板のビアホールの形成方法」という名称で、外層のブラインドビアホールと内層のボトムランドとの位置あわせを高精度に行うことが可能なビルドアップ法による回路基板製造用のビアホールの形成方法が提案されている。
これによれば、内層回路基板にアライメントマークと補助アライメントマークを形成し、補助アライメントマークが露出するように絶縁層と導体層を積層する。その後、補助アライメントマークを使用し、アライメントマーク上部の絶縁層と導体層をレーザ光により除去する。アライメントマークは導体回路形成領域に形成するため、位置合わせの基準がビアホールに近くなるため、より位置制度に優れたビアホールを形成することが可能となる（特許文献２）。

また、他の方法として、「多層配線基板の製造方法及び半導体パッケージ並びに長尺配線基板」という名称で、内層回路基板に対し、積層する回路パターンの位置を精度良く形成できることが可能なビルドアップ法による多層配線基板の製造方法が提案されている。
これによれば、第１の積層体に回路パターンと共に第１のアライメントマークを形成し、第１の積層体に第１のアライメントが露出するように第２の積層体を積層した後、第１のアライメントを使用して第２の積層体上に第２のビアアライメント及びビアホールを形成し、第２のアライメントを使用して第２の積層体に回路パターンを形成することを特徴としている。上記の方法により、下層で形成されたアライメントマークを使用して、上層のビアホールを形成し、そのビアホールをアライメントマークとして上層の回路パターンを形成するので、既に形成された回路パターンに対し、次の層の回路パターンの位置を精度良く形成することが可能である（特許文献３）。

特開２００４−７１７４９号公報 特開２００３−２４３７８１号公報 特開２００７−２９９８４２号公報

しかしながら、上述した特許文献１に開示された発明において、あらかじめ内層基材に作製されたスルーホールは積層するたびに回路パターン及びビアホールを形成するためのアライメントマークとして使用されるので、回路パターン形成時のエッチングに晒される回数が多くなる。そのため、スルーホールのエッジ部の銅箔が過剰にエッチングされてしまい、形状が崩れることにより加工装置におけるアライメント認識時に誤認識が発生してしまい、位置精度が低下してしまうという課題があった。
特許文献２に開示された発明において、アライメントマークを絶縁層と導体層で一度覆うため、レーザ光によりその上部を除去しアライメントマークを露出するという工程が加わることで、製造プロセスが複雑化するという課題があった。

また、特許文献３に開示された発明において、下層に作製されたアライメントマークを露出するように積層を行っていくために、積層数が多くなるほどに積層体の幅（搬送方向に対して垂直方向の長さ）を徐々に狭めることが必要となる。そのため、多層回路基板として使用できる有効面積が多層化するほど狭くなり、積層数に制限がある、かつ、生産性低下という課題があった。

本発明は上記の点に対処してなされたものであり、高多層化が進んだ多層回路基板において、内層回路基板上に作製されたアライメントマークを使用して、内層回路基板に積層される積層体（上層）のビアホールと内層（下層）の回路パターンのランド部との位置合わせ精度を高精度に行うことができ、かつ、同じ幅を持つ積層体を貼り合わせても、上層のビアホールと下層のボトムランドとの位置合わせ精度を高精度に保つことが可能な高多層回路基板の製造方法を提供することを目的とする。

上記課題を解決するため、本発明の多層回路基板の製造方法は、絶縁層の両面に導体を有する内層材において、フィルドビアにより導体間を電気的に接続し、前記導体から導体配線回路を形成した内層基板上に、絶縁層及び導体層を含む積層体を内層基板の片面、もしくは両面に積層した後、前記積層体にビアホール及び導体配線回路を形成してなる多層回路基板の製造方法であって、次の工程を含むことを特徴とする多層回路基板の製造方法。
Ａ．前記内層材の導体配線回路形成と同時に前記積層体と前記内層基板を電気的に接続するためのビアホール形成用のアライメントマークを前記内層材に少なくとも１つ形成する工程。
Ｂ．前記導体配線回路上に前記積層体を積層する際、前記ビアホール形成用のアライメントマークが露出するよう積層体を積層する工程。
Ｃ．前記内層材に形成された前記アライメントマークの少なくとも１つをアライメントとして使用して前記積層体に、該積層体と前記内層基板を電気的に接続するためのビアホール及び前記積層体に回路パターンを形成するための回路パターン形成用アライメントマークを形成する工程。
Ｄ．前記積層体に形成された前記回路パターン形成用アライメントマークをアライメントとして使用して導体配線回路を形成し、さらに導体配線回路形成と同時に、その導体配線回路上にさらに積層される積層体と電気的に接続するためのビアホール形成用のアライメントマークを前記内層基板上に少なくとも１つ形成する工程。
Ｅ．前記Ｂ〜Ｄの工程を必要な配線の層数となるまで繰り返す工程。
このような多層回路基板の製造方法によれば、内層基材上に配線回路パターンが形成されると同時に第１の積層体上のビアホール加工に使用する第１のアライメントマークが内層基材上に作製されるため、内層基板上に形成された回路パターンと第１の積層体上のビアホールは良好な位置精度で作製されることが可能となる。さらに、第Ｎ（Ｎ＝自然数とする）の積層体に配線回路パターンが形成されると同時に第Ｎ＋１の積層体上のビアホール加工に使用する第Ｎ＋１のアライメントマークが内層基板上に作製されるため、第Ｎの積層体に形成された回路パターンと第Ｎ＋１の積層体上のビアホールは良好な位置精度で作製されることが可能となる。
また、このような多層回路基板の製造方法では、導体配線回路上に積層体を積層したときに内層基板上のアライメントパターンマークを露出させることで、積層体にビアホールを精度良く形成することを可能としている。また、積層体上に形成した導体配線回路上にさらに積層体を積層する場合、それ以前の積層体と同等もしくはそれ以上の幅を有する積層体が使用できることを可能となる。
また、このような多層回路基板の製造方法では、積層体に形成されたビアホールの少なくとも１つをアライメントマークとして使用し導体配線回路を形成するため、ビアホールの位置に合わせた導体配線回路を形成することが出来る。

また、本発明において、前記内層基板の導体配線回路の形成時において、内層基板に積層される積層体を第１の積層体としたとき、第１の積層体上に積層される第２の積層体から最外層の積層体のビアホール形成用のアライメントマークが配置される領域の導体層を予め除去し、絶縁層を露出し、さらに第Ｎ（Ｎ＝自然数とする）の積層体の導体配線回路の形成時において、第Ｎ＋１の積層体から最外層の積層体のビアホール形成用のアライメントマークが配置される領域の導体層を予め除去し、絶縁層を露出することを特徴とする。
これは、第２から最外層のアライメントマークが配置される内層基板の領域はフィルドビア形成時にメッキ工程に晒される回数が多く、導体厚が不安定となることを防ぐためである。
このような多層回路基板の製造方法では、内層基板に形成される第２から最外層のアライメントマークが形成されることが可能とし、かつ、マーク形状が変形することを防ぎ、第２以上の積層体上にビアホール加工を実施する際、アライメントマークの認識が高精度で行われることを可能となる。

また、本発明において、前記内層基板、及び前記積層体がテープ状の長尺基板により供給され、リール・ツー・リール方式によって、内層基板上に逐次積層体を積層することを特徴する多層回路基板の製造方法としたものである。

本発明によれば、多層回路基板を製造する過程で、逐次内層基板に積層される積層体上におけるビアホールの加工の位置決めに、内層基板に形成されたアライメントマークを用いるため、同じ幅を有する積層基材を逐次積層して高多層回路基板を作製することが可能となる。また、各層ごとにアライメントマークが作製されるため、各層に作製されるビアホールと導体配線回路パターンの位置及び下層の配線回路パターンに対する上層のビアホールの位置が精度よく形成することができる。

本発明の実施の形態に係る長尺回路基板を示す平面図である。 図１に示す長尺回路基板の構成を示す図１のＹ−Ｙ断面図である。 （ａ）から（ｄ）は多層回路基板の製造方法を示す図であり、内層基板にアライメントマークを形成する工程を説明する平面図である。 長尺配線基板の平面図であり、本発明を活用した際に考えられる製造方法の一例を示す平面図である。 （ａ）から（ｅ）は多層回路基板の製造方法を説明する断面図である。 （ｆ）から（ｈ）は多層回路基板の製造方法を説明する断面図である。 （ｉ）から（ｊ）は多層回路基板の製造方法を説明する断面図である。

以下、本発明を実施するための最良の形態について図１及び図２を参照しながら詳細に説明する。
図１は長尺回路基板にて、シート状の内層基材にシート状の第２の積層体を積層した状態を示す平面図である。なお、図中の矢線で示す直交するＸ方向とＹ方向とは、それぞれ長尺回路基板の長さ方向（図中横方向）と、長尺配線基板の幅方向（図中上下方向）とする。また、図２は図１の長尺回路基板を幅方向に切断したときの断面図(図１のＹＹ線断面図)である。

まず、内層基材Ａは、図２に示すように、可撓性を有する絶縁層３の両面にそれぞれ導体層２ａ、２ｂを形成して構成されており、導体配線回路パターン２ａ、２ｂが形成されている。この回路パターン２ａ、２ｂはビアホール４により電気的な接続が成される。内層基材ＡのＹ方向における両端部には、表面から裏面に貫通する孔１ａ及び１ｂが形成されており、少なくとも多層回路基板２２のＸ方向の中心を通りＹ方向に延在する線上に貫通孔１ａが形成されている。
例えば、図１では多層回路基板２２のＸ方向中心を通りＹ方向に延在する線上に貫通孔１ａが形成され、多層回路基板２２の中心を基準にして点対称な位置に貫通孔１ｂが形成されている。
アライメントマーク６ａは、内層基材Ａの回路パターン形成時に多層回路基板２２の中心を基準にして点対称な位置に形成される。さらに、アライメントマーク１１ａは第１の積層体上Ｂａの回路パターン形成時に多層回路基板２２の中心を基準にして点対称な位置に形成される。なお、下層面側のアライメント６ｂ及び１１ｂは上述した上層面側と同様に形成される。

内層基材Ａの両面に積層される積層体Ｂａ、Ｂｂは、可撓性を有する絶縁層７ａ、７ｂ及び導体層８ａ、８ｂより構成されており、導体層８ａ、８ｂは回路パターンが形成されている。また、積層体Ｂａ、Ｂｂにはそれぞれビアホール９ａ、９ｂが作製され、ホール内部に金属が充填されており、回路パターン８ａ、８ｂと内層基材Ａの回路パターン２ａ、２ｂはそれぞれ電気的な接続が成されている。表裏の積層体Ｂａ、Ｂｂのアライメントマーク１０ａ、１０ｂは、ビアホール９ａ、９ｂを形成すると同時に、積層体Ｂａ、Ｂｂを貫通させたものであり、多層回路基板２２のＸ方向の中心を通りＹ方向に延在する線上に形成されている。また、アライメントマーク１１ａ、１１ｂは、積層体Ｂａ、Ｂｂの回路パターン形成時に多層回路基板２２の中心を基準にして点対称な位置に、あらかじめ内層基材Ａの導体層２ａ、２ｂをエッチング等により除去し、絶縁層３を露出させた領域５ａ、５ｂ上に形成される。

積層体Ｂａ、Ｂｂにそれぞれ積層される積層体Ｃａ、Ｃｂは、可撓性を有する絶縁層１２ａ、１２ｂ及び導体層１３ａ、１３ｂより構成されており、導体層１３ａ、１３ｂは回路パターンが形成されている。また、積層体Ｃａ、Ｃｂはビアホール１４ａ、１４ｂが作製され、ホール内部に金属が充填されており、回路パターン１３ａ、１３ｂと積層体Ｂａ、Ｂｂの回路パターン８ａ、８ｂは電気的な接続が成されている。
表裏の積層体Ｃａ、Ｃｂのアライメントマーク１５ａ、１５ｂは、ビアホール１４ａ、１４ｂを形成すると同時に、積層体Ｃａ、Ｃｂを貫通させたものであり、多層回路基板２２のＸ方向の中心を通りＹ方向に延在する線上に形成されている。また、アライメントマーク１６ａ、１６ｂは、積層体Ｃａ、Ｃｂの回路パターン形成時に多層回路基板２２の中心を基準にして点対称な位置に、あらかじめ内層基材Ａの導体層２ａ、２ｂをエッチング等により除去し、絶縁層３を露出させた領域５ａ、５ｂ上に形成される。

積層体Ｃａ、Ｃｂにそれぞれ積層される積層体Ｄａ、Ｄｂは、可撓性を有する絶縁層１７ａ、１７ｂ及び導体層１８ａ、１８ｂより構成されており、導体層１８ａ、１８ｂは回路パターンが形成されている。また、積層体Ｄａ、Ｄｂはビアホール１９ａ、１９ｂが作製され、ホール内部に金属が充填されており、回路パターン１９ａ、１９ｂと積層体Ｃａ、Ｃｂの回路パターン１３ａ、１３ｂは電気的な接続が成されている。
両面の積層体Ｄａ、Ｄｂのアライメントマーク２０ａ、２０ｂは、ビアホール１９ａ、１９ｂを形成すると同時に、積層体Ｄａ、Ｄｂを貫通させたものであり、多層回路基板２２のＸ方向の中心を通りＹ方向に延在する線上に形成されている。
なお、図２において、内層基板の回路パターン２ａ、２ｂ、積層体Ｂａ、Ｂｂの回路パターン９ａ、９ｂ、積層体Ｃａ、Ｃｂの回路パターン１３ａ、１３ｂ、積層体Ｄａ、Ｄｂの回路パターン１８ａ、１８ｂは異なるパターンで形成されてもよい。

多層回路基板２２は、Ｙ方向で最も内側に形成されたアライメントマーク２０ａ、２０ｂよりも内側の矩形の領域であり、長尺回路基板から個片化して使用される。

次に、多層回路基板２２の製造方法について説明する。
初めに、内層基板Ａの加工を行う。図３に示すように、内層基板Ａの両面に回路パターン２ａ、２ｂ形成するためのアライメントマークの作製を行う。金型を用いた打ち抜き加工により、内層基板Ａを貫通する貫通孔１ａ形成し、これをアライメントマークとして使用する。また、同時に貫通孔１ｂを形成し、内層基板Ａの両面の配線回路パターンの導通をとるビアホール４を形成するためのアライメントマークとして使用する。

貫通孔１ｂを用いて、内層基板Ａにビアホール４を形成し、メッキによりビアホール４内に金属を充填させ両面の導通をとった後、貫通孔１ａを用いて回路パターン２ａ、２ｂを形成する。同時に、内層基板Ａの両面に積層体Ｃａ、Ｃｂの加工時に使用するアライメントマーク１１ａ、１１ｂ、積層体Ｄａ、Ｄｂの加工時に使用するアライメントマーク１６ａ、１６ｂが形成される領域５ａ、５ｂには絶縁層３が露出するように、導体層２ａ、２ｂを除去する。これは、後に形成されるアライメントマーク１１ａ、１１ｂ、１６ａ、１６ｂの形状が崩れることを防止するために行う。

内層基板Ａのビアホール加工及びパターン回路形成が完成した後、絶縁層７及び導体層８から成る積層体Ｂａ、Ｂｂを、内層基材Ａに形成されたアライメントマーク６ａ、６ｂが露出するようにそれぞれ表裏に積層する。アライメントマーク６ａ、６ｂにより、積層体Ｂａ、Ｂｂにビアホール９ａ、９ｂを形成すると同時に、積層体Ｂａ、Ｂｂの回路パターン形成用アライメントマーク１０ａ、１０ｂを形成する。ビアホールを加工した後、メッキによりビアホール９ａ、９ｂに金属を充填させ積層体Ｂと内層基材Ａとの導通をとる。その際、絶縁層３が露出していた領域５ａ、５ｂにおいてもメッキが施されており、積層体Ｂａ、Ｂｂと同じ導体厚となる。

積層体上Ｂａ、Ｂｂの回路パターンの形成は、アライメントマーク１０ａ、１０ｂを使用して行う。アライメントマーク１０ａ、１０ｂは積層体Ｂａ、Ｂｂのビアホール加工によりそれぞれ形成されているため、回路パターン８ａ、８ｂとビアホール９ａ、９ｂの位置精度は良い。さらに、ビアホール９ａ、９ｂの加工はアライメントマーク６ａ、６ｂを使用しており、アライメントマーク６ａ、６ｂは内層基材Ａの回路パターン形成と同時に形成されている。ゆえに、積層体Ｂａ、Ｂｂにそれぞれ形成されたビアホール９ａ、９ｂと内層基材Ａの回路パターン２の位置精度も良好である。
一方、回路パターン８ａ、８ｂを形成すると同時に、後の積層体にビアホール加工での位置合わせとして使用するアライメントを形成する領域５ａ、５ｂの銅箔をエッチングし、絶縁層３を露出させる。そして、領域５ａ、５ｂ内にアライメントマーク６ａ、６ｂと重ならないようにアライメントマーク１１ａ、１１ｂの形成を行う。アライメントマーク１１ａ、１１ｂはそれぞれ領域５ａ、５ｂ内であればどこに形成してもよいが、Ｘ方向に対してアライメントマーク６ａ、６ｂの隣に形成することが好ましい。

積層体Ｂａ、Ｂｂのビアホールの加工及び配線回路パターンの形成が完成した後、絶縁層１２ａ、１２ｂ及び導体層１３ａ、１３ｂから成る積層体Ｃａ、Ｃｂを、内層基材Ａに形成されたアライメントマーク１１ａ、１１ｂが露出するようにそれぞれ表裏に積層する。アライメントマーク１１ａ、１１ｂより、積層体Ｃａ、Ｃｂにビアホール１４ａ、１４ｂを形成する。ビアホールを加工した後、両面にメッキを施し、ビアホール１４ａ、１４ｂに金属を充填させ積層体Ｃａ、Ｃｂと積層体Ｂａ、Ｂｂとの導通をとる。ここで、アライメントマーク１１ａ、１１ｂはアライメントマーク６ａ、６ｂの隣に形成されていることから、積層体Ｂａ、Ｂｂと同じ幅のものを使用することができる。

積層体上Ｃａ、Ｃｂの回路パターンの形成は、アライメントマーク１５ａ、１５ｂを使用して行う。アライメントマーク１５ａ、１５ｂは積層体Ｃａ、Ｃｂのビアホール加工によりそれぞれ形成されているため、回路パターン１３ａ、１３ｂとビアホール１４ａ、１４ｂの位置精度は良い。

さらに、ビアホール１４ａ、１４ｂの加工はアライメントマーク１１ａ、１１ｂを使用しており、アライメントマーク１１ａ、１１ｂは積層体Ｂａ、Ｂｂの回路パターン形成と同時に形成されている。ゆえに、積層体Ｃａ、Ｃｂにそれぞれ形成されたビアホール１４ａ、１４ｂと積層体Ｂａ、Ｂｂの回路パターン８ａ、８ｂの位置精度も良好である。
一方、回路パターン１３ａ、１３ｂを形成すると同時に、領域５ａ、５ｂ内にアライメントマーク６ａ、６ｂと重ならないようにアライメントマーク１６ａ、１６ｂの形成を行う。アライメントマーク１６ａ、１６ｂはそれぞれ領域５ａ、５ｂ内であればどこに形成してもよいが、Ｘ方向に対してアライメントマーク６ａ、６ｂ、１１ａ、１１ｂの隣に形成することが好ましい。

積層体Ｃａ、Ｃｂのビアホールの加工及び配線回路パターンの形成が完成した後、絶縁層１７ａ、１７ｂ及び導体層１８ａ、１８ｂから成る積層体Ｄａ、Ｄｂを、内層基材Ａに形成されたアライメントマーク１６ａ、１６ｂが露出するようにそれぞれ表裏に積層する。アライメントマーク１６ａ、１６ｂより、積層体Ｄａ、Ｄｂにビアホール１９ａ、１９ｂを形成する。ビアホールを加工した後、両面にメッキを施し、ビアホール１９ａ、１９ｂに金属を充填させ積層体Ｄａ、Ｄｂと積層体Ｃａ、Ｃｂとの導通をとる。ここで、アライメントマーク１６ａ、１６ｂはアライメントマーク６ａ、６ｂの隣に形成されていることから、積層体Ｂａ、Ｂｂ、Ｃａ、Ｃｂと同じ幅のものを使用することができる。

積層体Ｄａ、Ｄｂの回路パターンの形成は、それぞれアライメントマーク２０ａ、２０ｂを使用して行う。アライメントマーク２０ａ、２０ｂは積層体Ｃａ、Ｃｂのビアホール加工により形成されているため、回路パターン１８ａ、１８ｂとビアホール１９ａ、１９ｂのそれぞれの位置精度は良い。さらに、ビアホール１９ａ、１９ｂの加工はアライメントマーク１８ａ、１８ｂを使用しており、アライメントマーク１６ａ、１６ｂは積層体Ｃａ、Ｃｂの回路パターン形成と同時に形成されている。ゆえに、積層体Ｄａ、Ｄｂに形成されたビアホール１９ａ、１９ｂと積層体Ｃａ、Ｃｂの回路パターン１３ａ、１３ｂの位置精度もそれぞれ良好である。

各積層体のビアホールの加工を行うめのアライメントマークを形成する内層基板の領域５ａ、５ｂは、あらかじめ絶縁層３を露出させた領域を作製しておくことにより、積層体Ｂａ、Ｂｂの導体厚以下の導体層を得ることが出来る。よって、積層体Ｂａ、Ｂｂの回路パターンを形成すると同時にアライメントマーク１１ａ、１１ｂを、積層体Ｃａ、Ｃｂの回路パターンを形成すると同時にアライメントマーク１６ａ、１６ｂを形成することが可能となる。一方で、本発明における絶縁層３を露出した領域５ａ、５ｂが形成しない場合、領域５ａ、５ｂは積層体Ｂａ、Ｂｂ、Ｃａ、Ｃｂの導体厚よりも厚い導体層が形成されるため、積層体Ｂａ、Ｂｂ、Ｃａ、Ｃｂの回路パターンを形成すると同時のアライメントマーク１１ａ、１１ｂ、１６ａ、１６ｂの形成は困難になる。
よって、本発明では、アライメントマーク形状崩れを起こさずに、内層基材にアライメントマークを形成することが出来る。さらに、積層体の幅を狭めることなく積層することが可能となり、製品部として使用できる有効領域を維持することができるために、積層数を増やした場合でも図４に示すように多層回路基板２２を効率良く生産することが可能となる。また、常に下層の回路パターン時に形成されたアライメントマークを使用して、上層のビアホールの加工を行うため、上下層の回路パターンを正確に接続することが出来る。

なお、内層基板Ａ上に積層する絶縁層フィルム７ａ、７ｂ及び導体層フィルム８ａ、８ｂからなる積層体の上下方向幅は特に限定されるものでなく、内層基材Ａの上下方向幅の両端部に形成されるアライメントマークが被覆しないように積層すればよい。
回路パターンを形成するときや、ビアホールを加工するときに使用するアライメントマークは、任意の形状のものを使用でき、例えば、円形、ドーナツ型、四角型、井形等、中心部又は特定位置部分が確認できる形状であれば良い。特に、円形、ドーナツ型が好ましい。
アライメントマークの形成方法は、フォトリソ法、孔あけ加工法等を使用できる。フォトリソ法としては、フォトレジストによるアライメントマークの形成や、アディティブ法、セミアディティブ法、サブトラクティブ法によるアライメントマーク形成方法が挙げられる。この方式では、アライメントマークの形状を任意に設計することが可能である。また、工程によっては、回路パターンとアライメントマークを同時に形成することも可能であり、この場合には工程数を削減できる。孔あけ加工は、ドリル加工、レーザ加工又は金型による打ち抜き加工等が挙げられるが、アライメントマークとなる孔の形状は円形に限定される。
多層回路基板２２の製造方法は、枚葉の内層基板に限定されるものでなく、テープ状のフレキシブル基板を用いたロール・ツー・ロールの連続生産方法にも適用できる。
多層回路基板２２は、回路パターンが上下４層の場合であるが、上下５層、６層等のさらに高多層の回路基板にも広く適用することが可能である。
（実施例１）

次に、図５、図６及び図７を参照して、本発明による多層回路基板の製造方法の実施例について説明する。
図５（ａ）に示すように、テープ状の両面銅箔付ポリイミド基材（絶縁層３としてポリイミドに、導体層２ａ、２ｂの銅箔を両面に貼り付けた内層基材Ａ）に、金型にて打ち抜き加工を施し、貫通孔であるスルーホール１を形成し、ビアホール加工及び回路パターン形成のアライメントとした。

スルーホールアライメント１を基準として位置合わせを行い、銅箔からポリイミドと下側の銅箔の境界までレーザ照射を施し、ビアホール４を形成した。その後、メッキを行い、ビアホール内をメッキで充填するフィルドビアとし、導体層２ａと２ｂの電気的な接続を行った。内層基材Ａの表面に回路パターン形成用のポジ型レジストを塗布し、スルーホールアライメント１とフォトマスクのアライメントの位置合わせを行った。その後、一括現像により感光性樹脂の露光された部分を除去し、エッチング液によりエッチングレジストが除去され、露出した銅箔に化学的なエッチングを施し、不要となるエッチングレジストを剥離し、図５（ｂ）に示すように導体層２ａ、２ｂに回路パターンを形成した。これと同時に、積層体Ｂａ及びＢｂのビアホール加工に使用するアライメントマーク６ａ、６ｂを作製し、さらに、後の積層体にビアホール加工での位置合わせとして使用するアライメントを形成する領域５ａ、５ｂは銅箔をエッチングし、絶縁層３を露出させた状態にした。

内層基材Ａの回路パターン形成後、それぞれ積層体であるテープ状の片面銅箔付ポリイミド基材Ｂａ及びＢｂをラミネートにて積層を行った。その際、内層基材Ａの両面に作製したアライメントマーク６ａ、６ｂが被覆しないようにした。次に、アライメントマーク６ａ、６ｂを基準として位置合わせを行い、積層体Ｂａ、Ｂｂの銅箔からポリイミドと内層基材の銅箔の境界までレーザ照射を施し、図５（ｃ）に示すようにビアホール９ａ、９ｂを形成した。同時に、積層体Ｂａ及びＢｂにレジスト回路パターンを形成するために使用するアライメントマーク１０ａ、１０ｂを形成した。

図５（ｄ）に示すように、メッキを行い、ビアホール９ａ、９ｂはビアホール内をメッキで充填するフィルドビアとし、内層基材Ａとの電気的な接続を行った。そして、積層体Ｂａ、Ｂｂの表面に回路パターン形成用のポジ型レジストを塗布し、アライメントマーク１０ａ、１０ｂとフォトマスクのアライメントの位置合わせを行った。その後、一括現像により感光性樹脂の露光された部分を除去し、エッチング液によりエッチングレジストが除去され、露出した銅箔に化学的なエッチングを施し、不要となるエッチングレジストを剥離し、図５（ｅ）に示すように導体層８ａ、８ｂに回路パターンを形成した。これと同時に、積層体Ｃａ、Ｃｂのビアホール加工に使用するアライメントマーク１１ａ、１１ｂを作製し、さらに、後の積層体にビアホール加工での位置合わせとして使用するアライメントを形成する領域５ａ、５ｂは銅箔をエッチングし、絶縁層３を露出させた状態にした。

積層体Ｂａ、Ｂｂの回路パターン形成後、それぞれ積層体であるテープ状の片面銅箔付ポリイミド基材Ｃａ及びＣｂをラミネートにて積層を行った。その際、内層基材Ａの両面に作製したアライメントマーク１１ａ、１１ｂが被覆しないように、かつ、積層体Ｂａ、Ｂｂと同じ幅の片面銅箔付ポリイミド基材を使用した。次に、アライメントマーク１１ａ、１１ｂを基準として位置合わせを行い、積層体Ｃａ、Ｃｂの銅箔からポリイミドと積層体Ｂａ、Ｂｂの銅箔の境界までレーザ照射を施し、図６（ｆ）に示すように、ビアホール１４ａ、１４ｂを形成した。同時に、積層体Ｃａ、Ｃｂにレジスト回路パターンを形成するために使用するアライメントマーク１５ａ、１５ｂを形成した。
メッキを行い、ビアホール１４ａ、１４ｂはビアホール内をメッキで充填するフィルドビアとし、積層体Ｂａ及びＢｂとの導通をとる。積層体Ｃａ及びＣｂの表面に回路パターン形成用のポジ型レジストを塗布し、積層体Ｃａ、Ｃｂのそれぞれにおいて、アライメントマーク１５ａ、１５ｂとフォトマスクのアライメントの位置合わせを行った。その後、一括現像により感光性樹脂の露光された部分を除去し、エッチング液によりエッチングレジストが除去され、露出した銅箔に化学的なエッチングを施し、不要となるエッチングレジストを剥離し、図６（ｇ）に示すように導体層１３ａ、１３ｂに回路パターンを形成した。これと同時に、積層体Ｄａ、Ｄｂのビアホール加工に使用するアライメントマーク１６ａ、１６ｂを作製した。

積層体Ｃａ、Ｃｂの回路パターン形成後、それぞれ積層体であるテープ状の片面銅箔付ポリイミド基材Ｄａ、Ｄｂをラミネートにて、積層を行った。その際、内層基材Ａの両面に作製したアライメントマーク１６ａ、１６ｂが被覆しないように、かつ、積層体Ｃａ、Ｃｂと同じ幅の片面銅箔付ポリイミド基材を使用した。次に、アライメントマーク１６ａ、１６ｂを基準として位置合わせを行い、積層体Ｄａ、Ｄｂの銅箔からポリイミドと積層体Ｃａ、Ｃｂの銅箔の境界までレーザ照射を施し、図６（ｈ）に示すように、ビアホール１９ａ及び１９ｂを形成した。同時に、積層体Ｄａ、Ｄｂにレジスト回路パターンを形成するために使用するアライメントマーク２０ａ、２０ｂを形成した。
メッキを行い、ビアホール１９ａ、１９ｂはビアホール内をメッキで充填するフィルドビアとし、積層体Ｂａ、Ｂｂとの導通をとる。積層体Ｄａ、Ｄｂの表面に回路パターン形成用のポジ型レジストを塗布し、積層体Ｄａ、Ｄｂのそれぞれにおいて、アライメントマーク２０ａ、２０ｂとフォトマスクのアライメントの位置合わせを行った。その後、一括現像により感光性樹脂の露光された部分を除去し、エッチング液によりエッチングレジストが除去され、露出した銅箔に化学的なエッチングを施し、不要となるエッチングレジストを剥離し、図７（ｉ）に示すように導体層１８ａ、１８ｂに回路パターンを形成した。

図７（ｊ）に示すように、最外層Ｄａは半導体チップとの接続、最外層Ｄｂはプリント配線板との接続されるため、最外層Ｄａ、Ｄｂの回路パターン上に開口パッドが形成されるようにソルダーレジストパターン２１ａ、２１ｂを形成した。以上より、積層方向に上下に４層ずつ、合計８層の配線構造を有する長尺回路基板が完成した。この値に所定の位置で個片化すると、多層回路を有する半導体パッケージ２２が得られた。

以上説明したように、本発明の請求項１及び請求項６に記載された発明は、ビルドアップによる多層回路基板製造方法として、多層プリント配線板や半導体パッケージのような少なくとも絶縁層の表裏に配線パターンを有する２層以上の多層回路を有する長尺回路基板を製造する場合にも適用可能である。

１ａ、１ｂ……貫通孔（スルーホールアライメント）、
２ａ、２ｂ……導体層もしくは導体配線回路（内層基材上）、
３、７ａ、７ｂ、１２ａ、１２ｂ、１７ａ、１７ｂ……絶縁層、
４、９ａ、９ｂ、１４ａ、１４ｂ、１９ａ、１９ｂ……ビアホール、
５ａ、５ｂ……絶縁層が露出される領域、
６ａ、６ｂ……アライメントマーク（第１の積層体上のビアホール加工用アライメントマーク）、
８ａ、８ｂ……導体層もしくは導体配線回路（第１の積層体上）、
１０ａ、１０ｂ……アライメントマーク（第１の積層体上の回路パターン形成用アライメントマーク）、
１１ａ、１１ｂ……アライメントマーク（第２の積層体上のビアホール加工用アライメントマーク）、
１３ａ、１３ｂ……導体層もしくは導体配線回路（第２の積層体上）、
１５ａ、１５ｂ……アライメントマーク（第２の積層体上の回路パターン形成用アライメントマーク）、
１６ａ、１６ｂ……アライメントマーク（第３の積層体上のビアホール加工用アライメントマーク）、
１８ａ、１８ｂ……導体層もしくは導体配線回路（第３の積層体上）、
２０ａ、２０ｂ……アライメントマーク（第３の積層体上の回路パターン形成用アライメントマーク）、
２１ａ、２１ｂ……ソルダーレジスト、
２２……多層回路基板、
Ａ……内層基板、
Ｂａ、Ｂｂ……第１の積層体、
Ｃａ、Ｃｂ……第２の積層体、
Ｄａ、Ｄｂ……第３の積層体。

Claims (3)

1. 絶縁層の両面に導体を有する内層材において、フィルドビアにより導体間を電気的に接続し、前記導体から導体配線回路を形成した内層基板上に、絶縁層及び導体層を含む積層体を内層基板の片面、もしくは両面に積層した後、前記積層体にビアホール及び導体配線回路を形成してなる多層回路基板の製造方法であって、次の工程を含むことを特徴とする多層回路基板の製造方法。
   Ａ．前記内層材の導体配線回路形成と同時に前記積層体と前記内層基板を電気的に接続するためのビアホール形成用のアライメントマークを前記内層材に少なくとも１つ形成する工程。
   Ｂ．前記導体配線回路上に前記積層体を積層する際、前記ビアホール形成用のアライメントマークが露出するよう積層体を積層する工程。
   Ｃ．前記内層材に形成された前記アライメントマークの少なくとも１つをアライメントとして使用して前記積層体に、該積層体と前記内層基板を電気的に接続するためのビアホール及び前記積層体に回路パターンを形成するための回路パターン形成用アライメントマークを形成する工程。
   Ｄ．前記積層体に形成された前記回路パターン形成用アライメントマークをアライメントとして使用して導体配線回路を形成し、さらに導体配線回路形成と同時に、その導体配線回路上にさらに積層される積層体と電気的に接続するためのビアホール形成用のアライメントマークを前記内層基板上に少なくとも１つ形成する工程。
   Ｅ．前記Ｂ〜Ｄの工程を必要な配線の層数となるまで繰り返す工程。
2. 前記内層基板の導体配線回路の形成時において、内層基板に積層される積層体を第１の積層体としたとき、第１の積層体上に積層される第２の積層体から最外層の積層体のビアホール形成用のアライメントマークが配置される領域の導体層を予め除去し、絶縁層を露出し、さらに第Ｎ（Ｎ＝自然数とする）の積層体の導体配線回路の形成時において、第Ｎ＋１の積層体から最外層の積層体のビアホール形成用のアライメントマークが配置される領域の導体層を予め除去し、絶縁層を露出することを特徴とする請求項１記載の多層回路基板の製造方法。
3. 前記内層基板、前記積層体がテープ状の長尺基板により供給されるリール・ツー・リール方式によって、内層基板上に逐次積層体を貼り合わせることを特徴する請求項１記載の多層回路基板の製造方法。

Images