JP2014082493A - ハイブリッド積層基板及びその製造方法、並びにパッケージ基板 - Google Patents

ハイブリッド積層基板及びその製造方法、並びにパッケージ基板 Download PDF

Info

Publication number
JP2014082493A
JP2014082493A JP2013208883A JP2013208883A JP2014082493A JP 2014082493 A JP2014082493 A JP 2014082493A JP 2013208883 A JP2013208883 A JP 2013208883A JP 2013208883 A JP2013208883 A JP 2013208883A JP 2014082493 A JP2014082493 A JP 2014082493A
Authority
JP
Japan
Prior art keywords
insulating layer
layer
hybrid
pattern
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013208883A
Other languages
English (en)
Inventor
Seung Wook Park
パク・スン・ウク
Dong Hwan Lee
イ・ドン・ファン
Christian Romero
ロメロ・クリスチャン
Yong-Do Kwon
クォン・ヨン・ド
Jin-Gu Kim
キム・ジン・グ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014082493A publication Critical patent/JP2014082493A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】積層基板を製作する際に、微細ビアの加工が可能な感光性基板材料と非感光性基板材料とを適切に混合して積層することで、基板の構造及び工程コストを最小化する。
【解決手段】コア層１０と、コア層の上部、下部または上下部に感光性樹脂材質からなる少なくとも一つ以上の第１絶縁層３０と、コア層の上部、下部または上下部に非感光性樹脂材質からなる少なくとも一つ以上の第２絶縁層５０と、を含んでなるハイブリッド積層基板及びそれを含むパッケージ基板、並びにハイブリッド積層基板の製造方法である。
【選択図】図１Ａ

Description

本発明は、ハイブリッド積層基板及びその製造方法、並びにパッケージ基板に関し、より詳細には、感光性材質の絶縁層と非感光性材質の絶縁層とをハイブリッド積層したハイブリッド積層基板及びその製造方法、並びにパッケージ基板に関する。
従来のＰＣＢの場合、フォトビア法またはレーザービア法のうち一つのみを適用して積層基板を製造した。この場合、積層が容易であり、適用装置などに一貫性があるという長所がある。しかし、感光性材料は、材料自体のコスト負担は大きいが、フォトビアを用いて高密度化が可能であり、ビア数によるコスト負担が少ない。レーザービアを適用してプリプレグ（ＰＰＧ）を積層する場合には、コスト負担は少ないが、微細パターニングの限界によって積層数が増加する短所があり、デバイスの発達に伴うビア数の増加により、ビアの加工コストが上昇する短所がある。
通常、例えば、モバイル端末の場合、１層及び底部（Ｂｏｔｔｏｍ）にはシールド（ｓｈｉｅｌｄ）及びＳＭＴのためのパターンが適用されてルーティング（ｒｏｕｔｉｎｇ）が困難であり、その内層は、各層毎に信号伝送ライン、グランド（ＧＮＤ）、電力配電回路網（ＰＤＮ）などの機能を有する。この際、従来のように、フォトビア層のみを適用する場合、ビアのサイズを減らすことができ、これによって高密度ビアの適用が可能であるため、層を減らすことができる。また、フォトビアの場合、マスクパターンのサイズによってビアのサイズを自由に調節できるため、設計自由度が高いが、コスト負担が大きい。一方、レーザービア層を適用する場合には、微細パターニングの限界により積層数が増加し、レーザービア加工回数の増加によってコストが上昇するなどの短所がある。
また、最近、基板市場では、薄型の低層、及び低い反り特性を有する基板が要求されており、この要求に対応して、高密度基板に関する技術が要求されている。しかし、高密度を満たすために層を高めると基板の厚さが増加するため、このような要求を同時に満たすためには、基板のビアのサイズを減少させるとともに、パターンを微細化しなければならない。この際、ビアのサイズの減少及びパターンの微細化は、積層数を維持させるための設計の必要条件であるが、このような工程を行うためには工程コストが上昇するという問題がある。
米国登録特許公報ＵＳ６，５９４，８９３（２００３年７月２２日公開） 米国登録特許公報ＵＳ６，２７０，６０７（２００１年８月７日公開）
上記の問題を解決するために、本発明は、積層基板を製作する際に、微細ビアの加工が可能な感光性基板材料と非感光性基板材料とを適切に混合して積層することで、基板の構造及び工程コストを最小化することをその目的とする。
また、上記のデザイン及び構造に係る問題を解決して好適な基板構造及び工程を実現することをその目的とする。
上記の問題を解決するために、本発明の第１形態によると、コア層と、コア層の上部、下部または上下部に感光性樹脂材質からなる少なくとも一つ以上の第１絶縁層と、コア層の上部、下部または上下部に非感光性樹脂材質からなる少なくとも一つ以上の第２絶縁層と、を含んでなるハイブリッド積層基板が提案される。
この際、一例として、コア層の上部、下部または上下部に第１及び第２絶縁層が混合積層されたハイブリッド積層構造が形成される。
この際、他の一例として、ハイブリッド積層構造内に上下部を相互連結するためのスルーホールが形成されることができる。
また、一例によると、第１絶縁層は、上部及び下部に形成されたパターンを連結する少なくとも一つ以上の小さいサイズの微細ビアを含み、第２絶縁層は、上部及び下部に形成されたパターンを連結する少なくとも一つ以上の大きいサイズのワイドビアを含むことができる。
この際、他の一例として、微細ビアはフォトビアであって、第１絶縁層の上部に形成され、信号伝送ラインを含む微細パターン層がフォトビアと連結され、ワイドビアはレーザービアであって、第２絶縁層の上部に形成され、グランド及び電力配電回路網（ＰＤＮ）のうち何れか一つ以上を含むワイドパターン層がレーザービアと連結されることができる。
また、一例によると、微細ビアはフォトビアであり、ワイドビアはレーザービアであって、第１絶縁層に形成された多数のフォトビアは少なくとも２以上の異なるサイズを有することができる。
また、一例として、第１絶縁層の感光性樹脂材質は、感光性ポリヒドロキシスチレン（ＰＨＳ）、感光性ポリベンゾオキサゾール（ＰＢＯ）、感光性ポリイミド（ＰＩ）、感光性ベンゾシクロブテン（ＢＣＢ）、感光性ポリシロキサン、感光性エポキシ、ノボラック（Ｎｏｖｏｌａｃ）樹脂から選択される何れか一つ以上を含むことができる。
また、一例によると、第２絶縁層は、プリプレグ（ＰＰＧ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ ｂｕｉｌｄ−ｕｐ ｆｉｌｍ）、樹脂付き銅箔（ＲＣＣ、ｒｅｓｉｎ ｃｏａｔｅｄ ｃｏｐｐｅｒ ｆｏｉｌ）、液晶ポリマー（ＬＣＰ、Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）、テフロンのうち何れか一つの材料からなることができる。
さらに、他の一例として、ハイブリッド積層基板は、ハイブリッド積層基板の外層に形成された半田レジスト（ＳＲ）層をさらに含むことができる。
また、一例によると、コア層はキャビティを含み、キャビティに電子素子が内蔵されており、電子素子が内蔵されたコア層に前記第１及び第２絶縁層が積層されることができる。
または、他の例として、第１及び第２絶縁層が混合積層されたハイブリッド積層構造にキャビティが形成され、キャビティに電子素子が内蔵されることができる。
次に、上記の問題を解決するために、本発明の第２形態によると、ＩＣを含むパッケージ基板であって、上記の第１実施形態の何れか一つに記載のハイブリッド積層基板と、ハイブリッド積層基板上にまたは内部に実装されたＩＣチップと、を含むパッケージ基板が提案される。
この際、一例として、ＩＣチップは、コア層の上部、下部または上下部に第１及び第２絶縁層が混合積層されたハイブリッド積層構造の外側に実装され、ＩＣチップに近い絶縁層が第１絶縁層であり、ＩＣチップから遠ざかる内側に第２絶縁層が形成されることができる。
また、一例として、ＩＣチップは、コア層の上部、下部または上下部に第１及び第２絶縁層が混合積層されたハイブリッド積層構造の内側に形成されたキャビティに内蔵されることができる。
次に、上記の問題を解決するために、本発明の第３実施形態によると、コア層を準備した後、コア層上に回路パターンを形成する段階と、感光性樹脂材質からなる少なくとも一つ以上の第１絶縁層及び非感光性樹脂材質からなる少なくとも一つ以上の第２絶縁層をコア層の上部、下部または上下部に積層し、パターンを形成する段階と、を含んでなるハイブリッド積層基板の製造方法が提案される。
この際、一例として、第１及び第２絶縁層を積層する段階で、コア層の上部、下部または上下部に第１及び第２絶縁層が混合積層されたハイブリッド積層構造を形成することができる。
また、一例として、前記第１及び第２絶縁層を積層し、パターンを形成する段階で、積層された第１絶縁層に露光、現象及びめっきを行うことで、第１絶縁層の上部及び下部に形成されたパターンを連結する少なくとも一つ以上の小さいサイズの微細フォトビアを形成し、積層された第２絶縁層にレーザー穿孔を行うことで、第２絶縁層の上部及び下部に形成されたパターンを連結する少なくとも一つ以上の大きいサイズのワイドレーザービアを形成することができる。
この際、他の一例によると、前記第１及び第２絶縁層を積層し、パターンを形成する段階で、第１絶縁層の上部に、信号伝送ラインを含む微細パターン層を微細フォトビアと連結されるように形成し、第２絶縁層の上部に、グランド及び電力配電回路網（ＰＤＮ）のうち何れか一つ以上を含むワイドパターン層をワイドレーザービアと連結されるように形成することができる。
また、一例によると、ハイブリッド積層基板の製造方法は、前記第１及び第２絶縁層を積層し、パターンを形成する段階の後に、外側に半田レジスト（ＳＲ）層を形成する段階をさらに含むことができる。
本発明の実施形態によるハイブリッド積層基板の構造及び製造方法を用いれば、設計の最適化によって積層の厚さを減少させ、高いコストが要される積層材料及び工程を効率的に使用して積層基板のコストを低減することができる。
また、積層基板を製作する際に、微細ビア層、例えば、フォトビア層、及びワイドビア層、例えば、レーザービア層を適切に調整して、積層数を減少させることができる。
また、感光性材料及びプリプレグ（ＰＰＧ）などの通常の非感光性基板材料を併用することにより、工程コストを低減することができる。さらに、感光性材料と通常の非感光性基板材料を用いることにより、最適のパターン幅を各層に適用することができる。
また、基板を構成する際に、各層はそれぞれの主要な役割に応じて、グランド（ＧＮＤ）、電力配電回路網（ＰＤＮ）などのようにワイドパターンが適用される層と、信号伝送ラインなどのように微細パターンが要求される層とを混合積層して適切に組み合わせることで、積層数を低減し、基板の製造工程及び基板の積層構造を最適化することができる。
本発明の多様な実施形態により直接言及されていない多様な効果が本発明の実施形態による多様な構成から当該技術分野において通常の知識を有した者によって導き出されることができることは自明である。
本発明の一実施形態によるハイブリッド積層基板を概略的に示した断面図である。 本発明の他の一実施形態によるハイブリッド積層基板を概略的に示した断面図である。 図１に示すハイブリッド積層基板の製造方法を概略的に示した図面である。 図１に示すハイブリッド積層基板の製造方法を概略的に示した図面である。 図１に示すハイブリッド積層基板の製造方法を概略的に示した図面である。 図１に示すハイブリッド積層基板の製造方法を概略的に示した図面である。 図１に示すハイブリッド積層基板の製造方法を概略的に示した図面である。 図１に示すハイブリッド積層基板の製造方法を概略的に示した図面である。 本発明の他の一実施形態によるハイブリッド積層基板を概略的に示した断面図である。 図３に示すハイブリッド積層基板の製造方法を概略的に示した図面である。 図３に示すハイブリッド積層基板の製造方法を概略的に示した図面である。 図３に示すハイブリッド積層基板の製造方法を概略的に示した図面である。 図３に示すハイブリッド積層基板の製造方法を概略的に示した図面である。 図３に示すハイブリッド積層基板の製造方法を概略的に示した図面である。 図３に示すハイブリッド積層基板の製造方法を概略的に示した図面である。 本発明の他の一実施形態によるハイブリッド積層基板のハイブリッド積層構造を概略的に示した図面である。
上記の課題を果たすための本発明の実施形態を添付の図面を参照して説明する。本説明において、同一の符号は同一の構成を意味し、当該分野の通常の知識を有する者が本発明を容易に理解するように付加的な説明は省略され得る。
本明細書において、一つの構成要素が他の構成要素と連結、結合又は配置関係において「直接」という限定がない限り、「直接連結、結合又は配置」される形態だけでなく、それらの間にさらに他の構成要素が介在されて連結、結合又は配置される形態で存在することもできる。
本明細書に単数表現が記載されていても、発明の概念に反したり明らかに異なったり矛盾して解釈されない限り、複数の構成全体を代表する概念として用いられることができることに留意しなければならない。本明細書において「含む」、「有する」、「備える」、「含んでなる」などの記載は一つ又はそれ以上の他の構成要素又はそれらの組み合わせの存在又は付加の可能性があると理解するべきである。
本明細書において参照する図面は、本発明の実施形態を説明するための例示であって、形状、大きさ、厚さなどは技術的特徴を効果的に説明するために誇張して表現されることがある。
また、本明細書において「第１」及び「第２」の表現は、個数や順序を示すためのものではなく、一つの構成を他の類似の構成と区分するための表現である。
先ず、本発明の一実施形態によるハイブリッド積層基板を図面を参照して具体的に説明する。この際、参照する図面に記載されていない図面符号は同一の構成を示す他の図面における図面符号であることができる。
図１Ａは本発明の一実施形態によるハイブリッド積層基板を概略的に示した断面図であり、図１Ｂは本発明の他の一実施形態によるハイブリッド積層基板を概略的に示した断面図であり、図３は本発明の他の一実施形態によるハイブリッド積層基板を概略的に示した断面図であり、図５は本発明の他の一実施形態によるハイブリッド積層基板のハイブリッド積層構造を概略的に示した図面である。
図１Ａ、図１Ｂ、図３及び／または図５を参照すると、一例によるハイブリッド積層基板は、コア層１０と、少なくとも一つ以上の第１絶縁層３０と、少なくとも一つ以上の第２絶縁層５０と、を含んでなることができる。また、一例として、図１Ａ、図１Ｂ、図３及び／または図５に図示されたように、半田レジスト層７０をさらに含むことができる。また、図示されていないが、一例として、電子素子（不図示）が内蔵されたハイブリッド積層基板であることができる。ハイブリッド積層基板の実施形態はモバイル機器に適用されることができるが、これに限定されるものではない。
図１Ａ、図１Ｂ、図３及び／または図５を参照すると、例えば、コア層１０は積層基板の中心に形成され、積層基板の反り（ｗａｒｐａｇｅ）に対して安定性を維持させる。例えば、図１Ａ及び図３に図示されたように、コア層１０上に回路パターンが形成されることができる。この際、回路パターンは、信号伝送ラインなどの微細パターン２０、または／及びグランド、電力配電回路網などのワイドパターン４０であることができる。コア層１０は、通常的に基板に用いられるプリプレグを用いたＣＣＬ、またはインタポーザなどに用いられるシリコン、ガラス、セラミックなどの材料からなることができるが、コア層１０の材料はこれに限定されない。また、図５を参照すると、例えば、コア層１０は上下部に形成された回路パターンを相互連結するスルーホール６６を備えることができる。
次に、図１Ａ、図１Ｂ、図３及び／または図５を参照して、第１絶縁層３０及び第２絶縁層５０について説明する。第１絶縁層３０は、コア層１０の上部、下部または上下部に少なくとも一つ以上備えられることができる。図１Ａ、図１Ｂ及び図３には、コア層１０の上下方向にそれぞれ一つの第１絶縁層３０のみが備えられていることを図示したが、図５のように、コア層１０の上部、下部または上下部に多数の第１絶縁層３０が備えられてもよい。また、第２絶縁層５０も、コア層１０の上部、下部または上下部に少なくとも一つ以上備えられることができる。この際、コア層１０の上部、下部または上下部とは、コア層１０に接する場合だけでなく、コア層１０との間に他の一つまたは多数の絶縁層が介在される場合も含むことができる。コア層１０の上部、下部または上下部に少なくとも一つ以上の第１絶縁層３０及び少なくとも一つ以上の第２絶縁層５０を含むことにより、基板の製造コスト、基板の構造的安定性、及び高密度の要求を全て満たすことができる。
この際、第１絶縁層３０は感光性樹脂材質で形成される。例えば、第１絶縁層３０は、感光性樹脂フィルムが積層されたり、ペースト状または液状の感光性樹脂が塗布されることで形成されることができる。この際、一例として、感光性樹脂材質は、感光性ポリヒドロキシスチレン（ＰＨＳ）、感光性ポリベンゾオキサゾール（ＰＢＯ）、感光性ポリイミド（ＰＩ）、感光性ベンゾシクロブテン（ＢＣＢ）、感光性ポリシロキサン、感光性エポキシ、ノボラック（Ｎｏｖｏｌａｃ）樹脂から選択される何れか一つ以上を含むことができる。第１絶縁層３０が感光性樹脂材質からなることで、例えば、露光及び現象により小さいサイズの微細フォトビアが第１絶縁層３０に形成されることができる。
一方、第２絶縁層５０は非感光性樹脂材質で形成される。例えば、ＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）、ＰＰＧ（ＦＲ１、２、３、４）、テフロン、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ ｂｕｉｌｄ ｕｐ ｆｉｌｍ）、ＲＣＣ（Ｒｅｓｉｎ ｃｏａｔｅｄ ｃｏｐｐｅｒ ｆｏｉｌ）などの材料が第２絶縁層５０の材料として用いられることができるが、これに限定されない。一例として、プリプレグ（ＰＰＧ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ ｂｕｉｌｄ−ｕｐ ｆｉｌｍ）、樹脂付き銅箔（ＲＣＣ、Ｒｅｓｉｎ ｃｏａｔｅｄ ｃｏｐｐｅｒ ｆｏｉｌ）、液晶ポリマー（ＬＣＰ、Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）、テフロンのうち何れか一つの材料で第２絶縁層５０が形成されることができる。例えば、第２絶縁層５０は、プリプレグ（ＰＰＧ、ｐｒｅｐｒｅｇ）などのビルドアップ（ｂｕｉｌｄ−ｕｐ）フィルムを積層して形成されることができる。第２絶縁層５０が非感光性樹脂材質からなることで、感光性材料に比べコストが低減するとともに、ＣＮＣまたはレーザーにより適切なビア４５が形成されることができる。例えば、レーザー穿孔により、大きいサイズのワイドレーザービア４５が第２絶縁層５０に形成されることができる。
また、図１Ａ、図１Ｂ、図３及び／または図５を参照すると、一例として、第１絶縁層３０及び第２絶縁層５０がハイブリッド積層構造を形成する。第１絶縁層３０及び第２絶縁層５０のハイブリッド積層構造は、コア層１０の上部、下部または上下部に形成される。この際、第１絶縁層３０と第２絶縁層５０とが交互に積層されてもよく、図示されていないが、多数の第２絶縁層５０の間に一つ以上の第１絶縁層３０が挿入される形態に積層されてもよい。例えば、図１Ａに図示されたように、第１及び第２絶縁層３０、５０のハイブリッド積層構造は、第１絶縁層３０上に第２絶縁層５０が形成されたハイブリッド構造を含むことができる。この際、図５に図示されたように、第１絶縁層３０上に第２絶縁層５０が形成されたハイブリッド構造上に、さらに第１絶縁層３０が積層されてもよい。または、図３に図示されたように、第１及び第２絶縁層３０、５０のハイブリッド積層構造は、第２絶縁層５０上に第１絶縁層３０が形成されたハイブリッド構造を含むことができ、図５に図示されたように、第１絶縁層３０上に第２絶縁層５０が形成されたハイブリッド構造と、第２絶縁層５０上に第１絶縁層３０が形成されたハイブリッド構造とが混合していてもよい。第１絶縁層３０及び第２絶縁層５０のハイブリッド積層構造により、高密度化が可能になるとともに、積層基板の反り（ｗａｒｐａｇｅ）などに対して安定した構造を有することができる。また、必要に応じて、積層構造を変えて非対称に材料を積層することができる。
この際、図５を参照すると、一例として、第１及び第２絶縁層３０、５０のハイブリッド積層構造内に、上下部を相互連結するために、ＣＮＣまたはレーザーにより穿孔されたスルーホール６５、６５´、６５´´が形成されることができる。これにより、第１絶縁層３０は、例えば、露光及び現像により形成される微細フォトビア２５だけでなく、ＣＮＣまたはレーザーにより穿孔されたスルーホール６５、６５´、６５´´をさらに備えることができる。図５において、図面符号６５´はレーザーにより穿孔されたスルーホールであり、図面符号６５´´はＣＮＣにより穿孔されたスルーホールであって、このスルーホールは、めっきなどによって完全充填（ｆｕｌｌ ｆｉｌｌ）されたり、または外壁めっきなどの工程によって上下部を連結して形成されることができる。
図示されていないが、他の一例として、第１及び第２絶縁層３０、５０のハイブリッド積層構造は、異種の絶縁体間の結合を強固にするために、接着層（不図示）が第１絶縁層３０と第２絶縁層５０との間に介在されることができる。
また、一例として、図１Ａ、図１Ｂ、図３及び／または図５を参照して第１絶縁層３０及び第２絶縁層５０についてより具体的に説明する。
まず、第１絶縁層３０は、上部及び下部に形成されたパターンを連結するための少なくとも一つ以上の小さいサイズの微細ビア２５を含むことができる。本発明において、微細ビア２５とは、ワイドビア４５に比べ小さい直径を有するビアを意味し、例えば、露光／現像工程を用いたフォト工法により形成されることができる。
一例として、第１絶縁層３０に形成される微細ビア２５は、例えば、フォト工法により形成される微細フォトビア２５であることができる。感光性樹脂材質の第１絶縁層３０に露光／現像工程を用いたフォト工法でビアを形成すると、または物理的に加工すると、例えば、ＣＮＣやレーザーにより穿孔したビアより小さいサイズの微細ビアを形成することができる。第１絶縁層３０に微細フォトビア２５を形成することにより高密度化が可能になるため、第１絶縁層３０と第２絶縁層５０のハイブリッド積層構造において高密度が要される部分に第１絶縁層３０を形成することができる。勿論、この場合、第１絶縁層３０上に大きいサイズのビアが制限されずに形成されることができ、必要に応じて、微細ビア２５の他に、例えば、レーザー加工によるワイドビアや、図５に図示されたＣＮＣまたはレーザー加工によるスルーホール６５、６５´、６５´´が第１絶縁層３０に形成されてもよい。また、一例として、第１絶縁層３０に形成される多数のフォトビア２５は、少なくとも２以上の異なるサイズを有することができる。フォトビア２５は、マスクパターンのサイズによってビアのサイズが調節されることができる。
また、一例として、第１絶縁層３０の上部に微細パターン層２０が形成されることができる。第１絶縁層３０の上部に形成された微細パターン層２０は、信号伝送ラインを含み、フォトビア２５と連結されることができる。即ち、第１絶縁層３０の上部に形成されたパターンは、信号伝送ラインなどの微細パターン層２０であることができ、第１絶縁層３０の上部に形成された信号伝送ラインなどの微細パターン層２０と連結される第１絶縁層３０に形成された微細ビア２５も、第１絶縁層３０の上部に形成された微細パターン層２０とともに微細パターン２０の一部であることができる。一方、第１絶縁層３０の微細ビア２５と連結される第１絶縁層３０の下部に形成されたパターンは、図１に図示された第１絶縁層３０の下層を成すコア層１０、または図３に図示された第２絶縁層５０、または図示されていない他の第１絶縁層３０の上部に形成されたパターンであることができる。例えば、図１に、第１絶縁層３０の下層を成すコア層１０の上部に信号伝送ラインなどの微細パターン２０が形成されていることが図示されているが、図３のように、グランド、電力配電回路網などのワイドパターン４０が第１絶縁層３０の下部のコア層１０上に形成されてもよい。
例えば、第１絶縁層３０の上部に形成される信号伝送ラインなどの微細パターン層２０は、例えば、銅箔層（ＣＣＬ）を用いて形成されることができ、例えば、ＭＳＡＰまたはＡＭＳＡＰにより形成されることができる。
この際、第１絶縁層３０の内部を貫通するフォトビア２５とともに第１絶縁層３０の上部にフォト工法により微細パターン層２０を形成して、高密度のパターン層を形成することができる。
一方、第１絶縁層３０の上部に、微細パターン層２０だけでなく、必要に応じて、低密度パターンが要される場合には、ワイドパターン層４０が制限されずに形成されることができる。
次に、図１Ａ、図１Ｂ、図３及び／または図５を参照すると、第２絶縁層５０は、上部と下部に形成されたパターンを連結するための少なくとも一つ以上の大きいサイズのワイドビア４５を含むことができる。この際、第２絶縁層５０が非感光性樹脂材質からなるため、第２絶縁層５０に形成されるワイドビア４５は、露光／現像工程を用いたフォト工法で形成することが困難であって、例えば、レーザー穿孔により形成されたワイドレーザービア４５であることができる。レーザー穿孔により形成されたワイドレーザービア４５は、通常、感光性樹脂材質を用いてフォト工法により形成される微細フォトビア２５に比べ大きい直径を有する。
また、一例として、第２絶縁層５０の上部にはワイドパターン層４０が形成されることができる。第２絶縁層５０の上部に形成されるワイドパターン層４０は、グランド及び電力配電回路網（ＰＤＮ）のうち何れか一つ以上を含むことができる。この際、ワイドパターン層４０は第２絶縁層５０に形成された大きいサイズのワイドビア４５、例えばレーザービア４５と連結されることができる。例えば、レーザー加工により形成されたレーザービア４５が第２絶縁層５０の内部を貫通して、上部に形成されたワイドパターン層４０と下部に形成されたパターンを連結する。グランド、電力配電回路網（ＰＤＮ）ラインなどは高密度化が不要であるため、例えば、プリプレグなどの非感光性材質のビルドアップフィルムで形成される第２絶縁層５０上にレーザービア４５及びワイドパターン４０が形成されることができる。即ち、第２絶縁層５０に形成されたレーザービア４５と、第２絶縁層５０の上部に形成された、例えば、グランド、電力配電回路網（ＰＤＮ）パターンなどのワイドパターン層４０が、ワイドパターン４０の一部であることができる。また、第２絶縁層５０の下部に形成されたパターンは、図３に図示された第２絶縁層５０の下層を成すコア層１０、または図１Ａに図示された第１絶縁層３０、または図示されていない他の第２絶縁層５０の上部に形成されたパターンであることができる。
勿論、第２絶縁層５０の上部にグランドや電力配電回路網（ＰＤＮ）などのワイドパターン層４０が形成されることができるが、銅箔層（ＣＣＬ）を加工して、例えば、ＭＳＡＰまたはＡＭＳＡＰにより信号ラインなどの微細パターンが制限されずに形成されることができる。例えば、第２絶縁層５０上には、ワイドパターン層４０だけでなく、微細パターン２０が形成されることができる。但し、第２絶縁層５０は非感光性材質からなるため、第２絶縁層５０を貫通するビアはフォト工法によるフォトビアに形成することが困難であって、例えば、レーザー穿孔によりワイドビア４５を形成することができる。
上記のように、第１絶縁層３０と第２絶縁層５０のハイブリッド積層構造により、コア層１０上に、微細ビア２５であるフォトビア２５が形成された第１絶縁層３０だけでなく、ワイドビア４５であるレーザービア４５が形成された第２絶縁層５０が混合積層されることで、コストが低減し、積層基板の反り（ｗａｒｐａｇｅ）などに対して安定した構造を有することができる。即ち、高密度化が要される部分には、微細フォトビア２５及び微細パターン層２０が形成された第１絶縁層３０を用い、例えば、グランド、電力配電回路網（ＰＤＮ）パターンなどのように低密度で十分な部分には、ワイドレーザービア４５及びワイドパターン層４０が形成された第２絶縁層５０を用いることにより、製造コスト、基板の構造的安定性、及び高密度の要求を満たすことができる。
次に、図１Ａ、図１Ｂ及び図３を参照して、他の一例について説明する。
図１Ａ、図１Ｂ及び図３に図示されたように、ハイブリッド積層基板の外側に、より具体的には、第１及び第２絶縁層３０、５０のハイブリッド積層構造の外側に、半田レジスト（ＳＲ）層７０がさらに形成されることができる。半田レジスト層７０は、回路パターンが形成された配線層を保護する役割をする。半田レジスト層７０は、例えば、感光性樹脂材質で形成されることができる。また、図示されていないが、半田レジスト層７０は、積層基板の外部との電気的な連結のためのビアなどを備えることもできる。
次に、ハイブリッド積層基板の他の例について説明する。
一例によると、上記の実施形態によるハイブリッド積層基板において、コア層１０がキャビティ１１を含み、キャビティには電子素子１５が内蔵されることができる。内蔵される電子素子１５は、キャパシタなどの受動素子または能動素子であることができ、電子素子が内蔵される基板に通常的に適用される電子素子であればよい。また、この際、電子素子１５が内蔵されたコア層１０に、第１及び第２絶縁層３０、５０が積層されることができる。例えば、電子素子１５が内蔵されたコア層１０の上部、下部または上下部に、第１及び第２絶縁層３０、５０が混合積層されたハイブリッド積層構造が積層されることができる。
または、他の例として、図示されていないが、上記の実施形態によるハイブリッド積層基板において、第１及び第２絶縁層３０、５０が混合積層されたハイブリッド積層構造にキャビティ（不図示）が形成され、キャビティに電子素子（不図示）が内蔵されることができる。
次に、本発明の第２実施形態によるパッケージ基板について具体的に説明する。この際、上記の実施形態によるハイブリッド積層基板及び図１Ａ、図１Ｂ、図３及び図５が参照されることができ、その重複される説明は省略されえる。
図示されていないが、一例によるＩＣを含むパッケージ基板は、上記の第１実施形態の何れか一つによるハイブリッド積層基板と、ＩＣチップ（不図示）と、を含む。この際、ＩＣチップ（不図示）は、上記の第１実施形態によるハイブリッド積層基板上に、またはその内部に実装される。
例えば、図示されていないが、一例として、ＩＣチップ（不図示）は、コア層１０の上部、下部または上下部に第１及び第２絶縁層３０、５０が混合積層されたハイブリッド積層構造の外側に実装されることができる。この際、ＩＣチップ（不図示）に近い絶縁層が第１絶縁層３０であり、ＩＣチップ（不図示）から遠ざかる内側に第２絶縁層５０が形成されることができる。即ち、ＩＣチップ（不図示）は高密度化されているため、高密度パターンの形成が可能な第１絶縁層３０をＩＣチップ（不図示）に近い位置に配置し、低密度パターンで十分な部分は第２絶縁層５０にパターンを形成して、パッケージ基板の製造コスト、構造的安定性、及び高密度化を満たすことができる。
また、図示されていないが、一例として、ＩＣチップ（不図示）は、コア層１０の上部、下部または上下部に第１及び第２絶縁層３０、５０が混合積層されたハイブリッド積層構造の内側に形成されたキャビティ（不図示）に内蔵されることができる。この際、ＩＣチップ（不図示）と電気的に連結される部位は、例えば、微細パターン２０が形成される第１絶縁層３０であることができる。
次に、本発明の第３実施形態によるハイブリッド積層基板の製造方法を図面を参照して具体的に説明する。この際、上記の実施形態によるハイブリッド積層基板及び図１Ａ、図１Ｂ、図３及び図５が参照されることができるため、重複される説明は省略されえる。
図２Ａから図２Ｆは、図１Ａのハイブリッド積層基板の製造方法を概略的に示した図面であり、図４Ａから図４Ｆは、図３のハイブリッド積層基板の製造方法を概略的に示した図面である。
具体的に、図２Ａ及び図４Ａは回路パターンが形成されたコア層１０を示し、図２Ｂはコア層１０上に積層された第１絶縁層３０を示し、図４Ｂはコア層１０上に積層された第２絶縁層５０を示す。図２Ｃ及び図４Ｃはそれぞれ、第１絶縁層３０と第２絶縁層５０上に回路パターンが形成され、内部にビアが形成されたことを示し、図２Ｄ及び図４Ｄはそれぞれ、回路パターンが形成された下部層上にそれぞれ第２絶縁層５０と第１絶縁層３０が積層されたことを示しす。図２Ｅ及び図４Ｅはそれぞれ、第２絶縁層５０と第１絶縁層３０上に回路パターンが形成され、内部にビアが形成されたことを示し、図２Ｆ及び図４Ｆは半田レジスト層７０がさらに形成された構造を示す。
図２Ａ〜図２Ｅまたは／及び図４Ａ〜図４Ｅを参照すると、一例によるハイブリッド積層基板の製造方法は、コア層１０上に回路パターンを形成する段階（図２Ａまたは／及び図４Ａ参照）と、ハイブリッド積層構造を形成する段階（図２Ｂ〜図２Ｅまたは／及び図４Ｂ〜図４Ｅ参照）と、を含んでなることができる。また、図２Ｆまたは／及び図４Ｆを参照すると、他の一例として、半田レジスト層７０を形成する段階をさらに含むことができる。
まず、図２Ａまたは／及び図４Ａを参照すると、コア層１０を準備した後、コア層１０上に回路パターンを形成する。この際、コア層１０上に形成される回路パターンは、信号伝送ラインなどの微細パターン２０（図２Ａ参照）、または／及びグランド、電力配電回路網などのワイドパターン４０（図４Ａ参照）であることができる。コア層１０の回路パターンは、例えば、銅箔層（ＣＣＬ）をコア層１０に形成してエッチングしたり、パターニングされた銅箔層（ＣＣＬ）をコア層１０に形成することで具現することができる。銅箔層（ＣＣＬ）を有するコア層１０の表面に回路パターンを形成することは、通常、ＣＣＬエッチングによるテンティング（ｔｅｎｔｉｎｇ）工程や、ＣＣＬをシード層として用いてめっきによりパターンを形成するＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）またはＡＭＳＡＰ（Ａｄｖａｎｃｅｄ Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）などによりなされることができる。この際、ＭＳＡＰまたはＡＭＳＡＰにより形成される回路パターンが、テンティング工程により形成される回路パターンに比べ微細に形成されることができる。コア層１０の表面の回路パターニング工程は、層で要求される設計能力に応じて選択的に適用することができる。例えば、図２Ａに図示された微細パターン２０は、例えば、ＳＡＰ（Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）により形成されることができ、図示されていないが、シード層は、例えば、無電解またはスパッタリング（ｓｕｔｔｅｒｉｎｇ）工程などの方法により形成されることができる。回路パターニング工程において、絶縁層の表面によってＳＡＰのパターンの微細化が決定されるため、絶縁体の表面の荒さが大きいと絶縁体の表面上に微細パターンを形成することが困難である。工程の選択性などに応じて、めっきにより、または、例えばＣｕを積層した後テンティング（ｔｅｎｔｉｎｇ）工程を行うことによりパターンを形成することができる。
次に、図２Ｂ〜図２Ｅまたは／及び図４Ｂ〜図４Ｅを参照して、第１及び第２絶縁層を積層してパターンを形成する段階を説明する。
第１及び第２絶縁層を積層してパターンを形成する段階では、感光性樹脂材質からなる少なくとも一つ以上の第１絶縁層３０及び非感光性樹脂材質からなる少なくとも一つ以上の第２絶縁層５０を、コア層１０の上部、下部または上下部に積層し、パターンを形成する。第１絶縁層３０は感光性樹脂材質からなって、例えば、フォト露光及び現像により微細パターンを形成することができる。一方、第２絶縁層５０は非感光性材質からなって、ビアを形成する際に、例えば、レーザー穿孔を適用して、フォト工法により形成される微細フォトビア２５に比べ大きいサイズのワイドビア４５を形成することができる。
この際、第１絶縁層３０は、感光性樹脂フィルムを積層したり、ペースト状または液状の感光性樹脂を塗布することで形成することができる。例えば、図２Ｂに図示された回路パターンが形成されたコア層１０上に、または図４Ｄに図示されたワイドパターン層４０が形成された第２絶縁層５０上に、感光性樹脂フィルムを積層したり、ペースト状または液状の感光性樹脂を塗布することで、第１絶縁層３０を形成することができる。一例として、第１絶縁層３０に用いられる感光性樹脂材質は、感光性ポリヒドロキシスチレン（ＰＨＳ）、感光性ポリベンゾオキサゾール（ＰＢＯ）、感光性ポリイミド（ＰＩ）、感光性ベンゾシクロブテン（ＢＣＢ）、感光性ポリシロキサン、感光性エポキシ、ノボラック（Ｎｏｖｏｌａｃ）樹脂から選択される何れか一つ以上を含むことができる。
また、第２絶縁層５０としては、例えば、ＬＣＰ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｐｏｌｙｍｅｒ）、ＰＰＧ（ＦＲ１、２、３、４）、テフロン、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ ｂｕｉｌｄ ｕｐ ｆｉｌｍ）、ＲＣＣ（Ｒｅｓｉｎ ｃｏａｔｅｄ ｃｏｐｐｅｒ ｆｏｉｌ）などの材料が用いられることができるが、これに限定されない。
図２Ｂ〜図２Ｅまたは／及び図４Ｂ〜図４Ｅを参照すると、一例として、第１及び第２絶縁層を積層する段階で、コア層１０の上部、下部または上下部に第１及び第２絶縁層３０、５０が混合積層されたハイブリッド積層構造を形成することができる。この際、第１絶縁層３０と第２絶縁層５０とを交互に積層してもよく、多数の第２絶縁層５０の間に一つ以上の第１絶縁層３０が挿入される形態に積層してもよく、図５に図示されたように、多数の第１絶縁層３０の間に一つ以上の第２絶縁層５０が挿入される形態に積層してもよい。例えば、図２Ｂ〜図２Ｅに図示されたように、ハイブリッド積層構造は、第１絶縁層３０上に第２絶縁層５０が形成されたハイブリッド構造を含むように形成されてもよく、または、図４Ｂ〜図４Ｅに図示されたように、ハイブリッド積層構造は、第２絶縁層５０上に第１絶縁層３０が形成されたハイブリッド構造を含むように形成されてもよい。図示されていないが、ハイブリッド積層構造は、異種の絶縁体間の結合を強固にするために、第１絶縁層３０と第２絶縁層５０との間に接着層（不図示）を介在することができる。
さらに、図５を参照すると、第１及び第２絶縁層を積層してパターンを形成する段階で、第１及び第２絶縁層３０、５０のハイブリッド積層構造の上下部を相互連結するために、ＣＮＣまたはレーザーにより穿孔してスルーホール６５、６５´、６５´´を形成することができる。
また、一例として、第１及び第２絶縁層を積層してパターンを形成する段階を説明する。図２Ｃまたは／及び図４Ｅに図示されたように、第１絶縁層３０に少なくとも一つ以上の小さいサイズの微細ビア２５を形成し、図２Ｅまたは／及び図４Ｃに図示されたように、第２絶縁層５０に少なくとも一つ以上の大きいサイズのワイドビア４５を形成することができる。即ち、図２Ｃまたは／及び図４Ｅに図示されたように、微細ビア２５は、積層された第１絶縁層３０に露光、現像及びめっきを行うことにより形成することができ、図２Ｅまたは／及び図４Ｃに図示されたように、ワイドビア４５は、積層された第２絶縁層５０に、例えば、レーザー穿孔することにより形成することができる。
第１絶縁層３０は感光性材質からなるため、フォトレジストを塗布し、露光、現像及びめっき工程を行うことにより小さいサイズの微細フォトビア２５を形成して、高密度化を具現することができる。また、第１絶縁層３０には、微細フォトビア２５だけでなく、必要に応じて、高密度が不要な部分に、例えば、レーザー穿孔することにより、微細フォトビア２５より大きいサイズのワイドレーザービア４５を形成してもよく、または図５に図示されたように、ＣＮＣまたはレーザーによりスルーホール６５、６５´、６５´´を形成してもよい。フォト工法により形成される微細フォトビア２５は、通常、物理的な加工であるレーザー穿孔により形成されるビアより小さいサイズに形成される。また、フォトビア２５は、フォトマスクパターンのサイズによってビアのサイズを調節することができる。
一方、第２絶縁層５０に形成されるワイドレーザービア４５は、ＹａｇレーザーまたはＣＯ２レーザーなどにより穿孔された後、めっきまたは導電性物質を充填することにより形成することができる。この際、第２絶縁層５０は非感光性材質からなるため、フォト工法を用いて微細フォトビアを形成することが困難である。
第１絶縁層３０に形成された微細フォトビア２５を介して第１絶縁層３０の上部及び下部に形成されたパターンが連結され、第２絶縁層に形成されたワイドレーザービア４５を介して第２絶縁層５０の上部及び下部に形成されたパターンが連結されることができる。
また、図２Ｃまたは／及び図４Ｅを参照して一例を説明する。第１及び第２絶縁層を積層してパターンを形成する段階で、第１絶縁層３０の上部に、信号伝送ラインを含む微細パターン層２０を形成することができる。この際、信号伝送ラインを含む微細パターン層２０は、第１絶縁層３０に形成された微細フォトビア２５と連結されることができる。一方、第１絶縁層３０に形成された微細フォトビア２５と連結される第１絶縁層３０の下部に形成されたパターンは、図２に図示された第１絶縁層３０の下層を成すコア層１０、または図４Ｄに図示された第２絶縁層５０、または図示されていない他の第１絶縁層３０の上部に形成されたパターンであることができる。例えば、第１絶縁層３０上の微細パターン層２０は、例えば、銅箔層（ＣＣＬ）を加工して、例えば、ＭＳＡＰまたはＡＭＳＡＰなどにより形成することができる。一方、第１絶縁層３０の上部に、微細パターン層２０だけでなく、必要に応じて、低密度パターンが要される場合には、ワイドパターン層４０を形成してもよい。
次に、図２Ｅまたは／及び図４Ｃを参照すると、第１及び第２絶縁層を積層してパターンを形成する段階で、積層された第２絶縁層５０の上部に、グランド及び電力配電回路網（ＰＤＮ）のうち何れか一つ以上を含むワイドパターン層４０を形成することができる。この際、第２絶縁層５０の上部に形成されるワイドパターン層４０は、ワイドレーザービア４５と連結されることができる。また、第２絶縁層５０の内部を貫通するワイドレーザービア４５は、第２絶縁層５０の下部に形成されたパターンと連結される。第２絶縁層５０上のワイドパターン層４０は、例えば、銅箔層（ＣＣＬ）をエッチングし、例えば、テンティング工程により形成することができ、場合に応じて、ＭＳＡＰまたはＡＭＳＡＰにより形成してもよい。
次に、図２Ｆまたは／及び図４Ｆを参照して、他の一例を説明する。
図２Ｆまたは／及び図４Ｆに図示されたように、ハイブリッド積層基板の製造方法は、前記第１及び第２絶縁層を積層してパターンを形成する段階の後に、積層構造の外側に半田レジスト（ＳＲ）層７０を形成する段階をさらに含むことができる。即ち、図２Ｆに図示されたように、ワイドレーザービア４５が形成された第２絶縁層５０上に半田レジスト層７０を形成したり、図４Ｆに図示されたように、微細フォトビア２５が形成された第１絶縁層３０上に半田レジスト層７０を形成することができる。この際、半田レジスト層７０は、第１または第２絶縁層３０、５０上の回路パターンを保護する役割をする。例えば、半田レジスト層７０は感光性樹脂で形成することができる。
また、ハイブリッド積層基板が電子素子１５を内蔵する積層基板である場合、コア層１０上に回路パターンを形成する段階で、コア層１０にキャビティ１１を形成した後、キャビティ内に電子素子１５を内蔵することができる。
または、図示されていないが、第１及び第２絶縁層を積層してパターンを形成する段階で、第１及び第２絶縁層３０、５０を混合積層し、積層された第１及び第２絶縁層３０、５０のハイブリッド積層構造に、例えば、ＣＮＣ穿孔やその他の方法によりキャビティ（不図示）を形成した後、キャビティ（不図示）内に電子素子（不図示）を内蔵することで、第１及び第２絶縁層３０、５０のハイブリッド積層構造を形成することができる。
本発明の実施形態によるハイブリッド積層基板の構造及び製造方法を用いれば、設計の最適化によって積層の厚さを減少させ、高いコストが要される積層材料及び工程を効率的に使用して積層基板のコストを低減することができる。
また、積層基板を製作する際に、微細ビア層、例えば、フォトビア層、及びワイドビア層、例えば、レーザービア層を適切に調整して、積層数を減少させることができる。
また、感光性材料及びプリプレグ（ＰＰＧ）などの通常の非感光性基板材料を併用することにより、工程コストを低減することができる。さらに、感光性材料及び通常の非感光性基板材料を用いることにより、最適のパターン幅を各層に適用することができる。
以上、上記の実施形態及び添付の図面は、本発明の範疇を制限するためのものではなく、本発明の当該技術分野において通常の知識を有する者が容易に理解するために例示的に説明されたものである。また、上記の構成の多様な組み合わせによる実施形態が、上記の具体的な説明から当業者によって自明に具現されることができる。従って、本発明の多様な実施形態は、本発明の本質的な特性から外れない範囲で変形された形態に具現されることができ、本発明の範囲は、特許請求の範囲に記載の発明によって解釈されるべきであり、当該技術分野において通常の知識を有する者による多様な変更、代案、均等物などを含む。
１０ コア層
１１ キャビティ
１５ 電子素子
２０ 微細パターンまたは微細パターン層
２５ 微細ビアまたはフォトビア
３０ 第１絶縁層
４０ ワイドパターンまたはワイドパターン層
４５ ワイドビアまたはレーザービア
５０ 第２絶縁層
６５、６５´、６５´´ スルーホール
７０ 半田レジスト層

Claims (19)

  1. コア層と、
    前記コア層の上部、下部または上下部に感光性樹脂材質からなる少なくとも一つ以上の第１絶縁層と、
    前記コア層の上部、下部または上下部に非感光性樹脂材質からなる少なくとも一つ以上の第２絶縁層と、を含んでなる、ハイブリッド積層基板。
  2. 前記コア層の上部、下部または上下部に前記第１及び第２絶縁層が混合積層されたハイブリッド積層構造が形成される、請求項１に記載のハイブリッド積層基板。
  3. 前記ハイブリッド積層構造内に上下部を相互連結するためのスルーホールが形成される、請求項２に記載のハイブリッド積層基板。
  4. 前記第１絶縁層は、上部及び下部に形成されたパターンを連結する少なくとも一つ以上の小さいサイズの微細ビアを含み、
    前記第２絶縁層は、上部及び下部に形成されたパターンを連結する少なくとも一つ以上の大きいサイズのワイドビアを含む、請求項１に記載のハイブリッド積層基板。
  5. 前記微細ビアはフォトビアであって、前記第１絶縁層の上部に形成され、信号伝送ラインを含む微細パターン層が前記フォトビアと連結され、
    前記ワイドビアはレーザービアであって、前記第２絶縁層の上部に形成され、グランド及び電力配電回路網（ＰＤＮ）のうち何れか一つ以上を含むワイドパターン層が前記レーザービアと連結される、請求項４に記載のハイブリッド積層基板。
  6. 前記微細ビアはフォトビアであり、前記ワイドビアはレーザービアであって、
    前記第１絶縁層に形成された多数の前記フォトビアは少なくとも２以上の異なるサイズを有する、請求項４に記載のハイブリッド積層基板。
  7. 前記第１絶縁層の前記感光性樹脂材質は、感光性ポリヒドロキシスチレン（ＰＨＳ）、感光性ポリベンゾオキサゾール（ＰＢＯ）、感光性ポリイミド（ＰＩ）、感光性ベンゾシクロブテン（ＢＣＢ）、感光性ポリシロキサン、感光性エポキシ、ノボラック（Ｎｏｖｏｌａｃ）樹脂から選択される何れか一つ以上を含む、請求項１に記載のハイブリッド積層基板。
  8. 前記第２絶縁層は、プリプレグ（ＰＰＧ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ ｂｕｉｌｄ−ｕｐ ｆｉｌｍ）、樹脂付き銅箔（ＲＣＣ）、液晶ポリマー（ＬＣＰ）、テフロンのうち何れか一つの材料からなる、請求項１に記載のハイブリッド積層基板。
  9. 前記積層基板の外層に形成された半田レジスト（ＳＲ）層をさらに含む、請求項１に記載のハイブリッド積層基板。
  10. 前記コア層はキャビティを含み、
    前記キャビティに電子素子が内蔵されており、
    前記電子素子が内蔵された前記コア層に前記第１及び第２絶縁層が積層される、請求項１乃至９の何れか一項に記載のハイブリッド積層基板。
  11. 前記第１及び第２絶縁層が混合積層されたハイブリッド積層構造にキャビティが形成され、
    前記キャビティに電子素子が内蔵される、請求項１乃至９の何れか一項に記載のハイブリッド積層基板。
  12. ＩＣを含むパッケージ基板であって、
    請求項１乃至９の何れか一項に記載のハイブリッド積層基板と、
    前記ハイブリッド積層基板上にまたは内部に実装されたＩＣチップと、を含むパッケージ基板。
  13. 前記ＩＣチップは、前記コア層の上部、下部または上下部に前記第１及び第２絶縁層が混合積層されたハイブリッド積層構造の外側に実装され、
    前記ＩＣチップに近い絶縁層が前記第１絶縁層であり、前記ＩＣチップから遠ざかる内側に前記第２絶縁層が形成される、請求項１２に記載のパッケージ基板。
  14. 前記ＩＣチップは、前記コア層の上部、下部または上下部に前記第１及び第２絶縁層が混合積層されたハイブリッド積層構造の内側に形成されたキャビティに内蔵される、請求項１２に記載のパッケージ基板。
  15. コア層を準備した後、前記コア層上に回路パターンを形成する段階と、
    感光性樹脂材質からなる少なくとも一つ以上の第１絶縁層及び非感光性樹脂材質からなる少なくとも一つ以上の第２絶縁層を前記コア層の上部、下部または上下部に積層し、パターンを形成する段階と、を含んでなる、ハイブリッド積層基板の製造方法。
  16. 前記第１及び第２絶縁層を積層する段階で、前記コア層の上部、下部または上下部に前記第１及び第２絶縁層が混合積層されたハイブリッド積層構造を形成する、請求項１５に記載のハイブリッド積層基板の製造方法。
  17. 前記第１及び第２絶縁層を積層し、パターンを形成する段階で、
    積層された前記第１絶縁層に露光、現象及びめっきを行うことで、前記第１絶縁層の上部及び下部に形成されたパターンを連結する少なくとも一つ以上の小さいサイズの微細フォトビアを形成し、
    積層された前記第２絶縁層にレーザー穿孔を行うことで、前記第２絶縁層の上部及び下部に形成されたパターンを連結する少なくとも一つ以上の大きいサイズのワイドレーザービアを形成する、請求項１５に記載のハイブリッド積層基板の製造方法。
  18. 前記第１及び第２絶縁層を積層し、パターンを形成する段階で、
    前記第１絶縁層の上部に、信号伝送ラインを含む微細パターン層を前記微細フォトビアと連結されるように形成し、
    前記第２絶縁層の上部に、グランド及び電力配電回路網（ＰＤＮ）のうち何れか一つ以上を含むワイドパターン層を前記ワイドレーザービアと連結されるように形成する、請求項１７に記載のハイブリッド積層基板の製造方法。
  19. 前記第１及び第２絶縁層を積層し、パターンを形成する段階の後に、
    外側に半田レジスト（ＳＲ）層を形成する段階をさらに含む、請求項１５に記載のハイブリッド積層基板の製造方法。
JP2013208883A 2012-10-16 2013-10-04 ハイブリッド積層基板及びその製造方法、並びにパッケージ基板 Pending JP2014082493A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0114668 2012-10-16
KR1020120114668A KR101472633B1 (ko) 2012-10-16 2012-10-16 하이브리드 적층기판, 그 제조방법 및 패키지 기판

Publications (1)

Publication Number Publication Date
JP2014082493A true JP2014082493A (ja) 2014-05-08

Family

ID=50455862

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013208883A Pending JP2014082493A (ja) 2012-10-16 2013-10-04 ハイブリッド積層基板及びその製造方法、並びにパッケージ基板

Country Status (5)

Country Link
US (1) US20140104798A1 (ja)
JP (1) JP2014082493A (ja)
KR (1) KR101472633B1 (ja)
CN (1) CN103731979A (ja)
TW (1) TW201422093A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106373939A (zh) * 2016-11-18 2017-02-01 江阴长电先进封装有限公司 一种封装基板的结构及其封装方法
KR20170142811A (ko) * 2016-06-20 2017-12-28 삼성전기주식회사 팬-아웃 반도체 패키지
JP2017228756A (ja) * 2016-06-20 2017-12-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
JP2021510935A (ja) * 2018-04-13 2021-04-30 安徽▲雲▼塔▲電▼子科技有限公司 インダクタ積層構造

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6513786B2 (ja) * 2014-05-06 2019-05-15 インテル コーポレイション 集積アンテナを備えた多層パッケージ
CN105592639B (zh) * 2014-10-23 2019-01-25 碁鼎科技秦皇岛有限公司 电路板及其制作方法
KR102356809B1 (ko) * 2014-12-26 2022-01-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP6160656B2 (ja) * 2015-06-18 2017-07-12 ウシオ電機株式会社 配線基板の製造方法、配線基板及び配線基板製造装置
US10356916B2 (en) 2015-06-29 2019-07-16 Samsung Electro-Mechanics Co., Ltd. Printed circuit board with inner layer and outer layers and method of manufacturing the same
KR20170002179A (ko) * 2015-06-29 2017-01-06 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
KR20170033191A (ko) * 2015-09-16 2017-03-24 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
KR20170050192A (ko) * 2015-10-29 2017-05-11 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조방법
CN106373938B (zh) * 2016-11-18 2019-02-26 江阴长电先进封装有限公司 一种混合密度封装基板的结构及其封装方法
WO2018165819A1 (zh) * 2017-03-13 2018-09-20 深圳修远电子科技有限公司 电路连线方法
TWI642333B (zh) * 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
TWI642334B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
US11488881B2 (en) 2018-03-26 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
CN109461716A (zh) * 2018-10-29 2019-03-12 中国电子科技集团公司第十三研究所 混合型多芯片组件及其制备方法
JP7293056B2 (ja) * 2019-09-12 2023-06-19 キオクシア株式会社 半導体装置およびその製造方法
KR20210155981A (ko) * 2020-06-17 2021-12-24 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
JP2022032293A (ja) * 2020-08-11 2022-02-25 日本メクトロン株式会社 配線体およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154938A (ja) * 1997-07-31 1999-02-26 Kyocera Corp 多層配線基板
WO2010010911A1 (ja) * 2008-07-23 2010-01-28 日本電気株式会社 半導体装置及びその製造方法
WO2010134511A1 (ja) * 2009-05-20 2010-11-25 日本電気株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990047208A (ko) * 1997-12-03 1999-07-05 이형도 다층인쇄회로기판의 제조방법
JP3956204B2 (ja) * 2002-06-27 2007-08-08 日本特殊陶業株式会社 積層樹脂配線基板及びその製造方法、積層樹脂配線基板用金属板
US7186919B2 (en) * 2004-08-16 2007-03-06 Samsung Electro-Mechanics Co., Ltd. Printed circuit board including embedded capacitors and method of manufacturing the same
US20100006334A1 (en) * 2008-07-07 2010-01-14 Ibiden Co., Ltd Printed wiring board and method for manufacturing the same
US20110110061A1 (en) * 2009-11-12 2011-05-12 Leung Andrew Kw Circuit Board with Offset Via
KR101085727B1 (ko) * 2010-05-25 2011-11-21 삼성전기주식회사 임베디드 인쇄회로기판 및 이의 제조 방법
JP2012204831A (ja) * 2011-03-23 2012-10-22 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1154938A (ja) * 1997-07-31 1999-02-26 Kyocera Corp 多層配線基板
WO2010010911A1 (ja) * 2008-07-23 2010-01-28 日本電気株式会社 半導体装置及びその製造方法
WO2010134511A1 (ja) * 2009-05-20 2010-11-25 日本電気株式会社 半導体装置及び半導体装置の製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170142811A (ko) * 2016-06-20 2017-12-28 삼성전기주식회사 팬-아웃 반도체 패키지
JP2017228756A (ja) * 2016-06-20 2017-12-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． ファン−アウト半導体パッケージ
KR102003390B1 (ko) * 2016-06-20 2019-07-24 삼성전자주식회사 팬-아웃 반도체 패키지
US10600748B2 (en) 2016-06-20 2020-03-24 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US10714437B2 (en) 2016-06-20 2020-07-14 Samsung Electronics Co., Ltd. Fan-out semiconductor package
US11011482B2 (en) 2016-06-20 2021-05-18 Samsung Electronics Co., Ltd. Fan-out semiconductor package
CN106373939A (zh) * 2016-11-18 2017-02-01 江阴长电先进封装有限公司 一种封装基板的结构及其封装方法
CN106373939B (zh) * 2016-11-18 2019-04-19 江阴长电先进封装有限公司 一种封装基板的结构及其封装方法
JP2021510935A (ja) * 2018-04-13 2021-04-30 安徽▲雲▼塔▲電▼子科技有限公司 インダクタ積層構造
US11631516B2 (en) 2018-04-13 2023-04-18 Anhui Yunta Electronic Technologies Co., Ltd. Inductor stack structure

Also Published As

Publication number Publication date
KR101472633B1 (ko) 2014-12-15
CN103731979A (zh) 2014-04-16
KR20140048563A (ko) 2014-04-24
US20140104798A1 (en) 2014-04-17
TW201422093A (zh) 2014-06-01

Similar Documents

Publication Publication Date Title
JP2014082493A (ja) ハイブリッド積層基板及びその製造方法、並びにパッケージ基板
KR102333084B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
US8941016B2 (en) Laminated wiring board and manufacturing method for same
JP6711509B2 (ja) プリント回路基板、半導体パッケージ及びその製造方法
KR20150046615A (ko) 다층 인쇄회로기판
KR20110076804A (ko) 다층 배선기판의 제조방법 및 다층 배선기판
JP2007173775A (ja) 回路基板構造及びその製法
KR20080074030A (ko) 다층 배선 기판의 제조 방법
KR102186148B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
WO2011024921A1 (ja) プリント配線板及びその製造方法
KR102134933B1 (ko) 배선 기판 및 배선 기판의 제조 방법
JP2010171387A (ja) 回路基板構造及びその製造方法
TWI678952B (zh) 線路板結構及其製作方法
JP2015185828A (ja) 電子部品内蔵多層配線板およびその製造方法
JP4792673B2 (ja) 高密度多層ビルドアップ配線板の製造方法
JP2010103435A (ja) 配線基板及びその製造方法
TWI628772B (zh) 具有嵌設元件的積體電路封裝系統及製造該積體電路封裝系統的方法
JP5407470B2 (ja) 多層回路基板の製造方法
JP2011151348A (ja) 積層配線基板及びその製造方法
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
TWM599067U (zh) 具有前和後側窗口大小不同的通孔的低懸伸部件承載件
KR102281458B1 (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR20120026368A (ko) 인쇄회로기판 및 그 제조방법
TW201230276A (en) Package substrate and fabrication method thereof
KR20170087765A (ko) 인쇄회로기판

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140603

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140903

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140908

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20141003

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20141008

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150407