KR20210155981A

KR20210155981A - 인쇄회로기판 및 이의 제조 방법

Info

Publication number: KR20210155981A
Application number: KR1020200073583A
Authority: KR
Inventors: 김용석; 김정한
Original assignee: 엘지이노텍 주식회사
Priority date: 2020-06-17
Filing date: 2020-06-17
Publication date: 2021-12-24
Also published as: WO2021256869A1; US20230269872A1; CN115956402A

Abstract

실시 예에 따른 인쇄회로기판은 복수의 절연층을 포함하는 절연부; 상기 복수의 절연층의 표면에 각각 형성된 회로 패턴; 및 상기 복수의 절연층 내에 각각 형성된 비아를 포함하고, 상기 절연부는, 적어도 하나의 절연층을 포함하는 제1 절연부; 상기 제1 절연부 위에 배치되고, 복수의 절연층으로 구성되는 제2 절연부; 및 상기 제1 절연부 아래에 배치되고, 복수의 절연층으로 구성되는 제3 절연부를 포함하고, 상기 제1 절연부는, 유리 섬유를 포함하는 프리프레그로 구성되고, 상기 제2 절연부 및 제3 절연부 중 적어도 하나는, RCC(resin coated copper) 및 상기 RCC 상에 배치되는 솔더 레지스트를 포함하고, 상기 회로 패턴 및 상기 비아는, 상기 솔더 레지스트의 표면 및 상기 솔더 레지스트 내에 각각 형성된다.

Description

인쇄회로기판 및 이의 제조 방법{PRINTED CIRCUIT BOARD}

실시 예는 인쇄회로기판에 관한 것으로, 특히 프리프레그, 동박적층수지 및 솔더레지스트의 혼합 구조의 절연층 적층 구조로 이루어진 인쇄회로기판 및 이의 제조 방법에 관한 것이다.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로패턴을 평판 표면에 인쇄하여 고정한 인쇄회로기판을 의미한다.

상기 인쇄회로기판 상에 실장되는 부품들은 각 부품들에 연결되는 회로 패턴에 의해 부품에서 발생되는 신호가 전달될 수 있다.

한편, 최근의 휴대용 전자 기기 등의 고기능화에 수반하여, 대량의 정보의 고속 처리를 하기 위해 신호의 고주파화가 진행되고 있어, 고주파 용도에 적합한 인쇄회로기판의 회로 패턴이 요구되고 있다.

이러한 인쇄회로기판의 회로 패턴은 신호의 전송 손실을 최소화하여, 고주파 신호의 품질을 저하시키지 않으면서 신호 전송이 가능하도록 해야 한다.

인쇄회로기판의 회로 패턴의 전송 손실은, 구리와 같은 금속 박막에 기인하는 도체 손실과, 절연층과 같은 절연체에 기인하는 유전체 손실로 주로 이루어진다.

금속 박막에 기인하는 도체손실은 회로 패턴의 표면 조도와 관계가 있다. 즉, 회로 패턴의 표면 조도가 증가될 수록 스킨 이펙트(skin effect) 효과에 의해 전송 손실이 증가될 수 있다.

따라서, 회로 패턴의 표면 조도를 감소시키면, 전송 손실 감소를 방지할 수 있는 효과가 있으나, 회로 패턴과 절연층의 접착력이 감소되는 문제점이 있다.

또한, 유전체에 따른 감소하기 위해 유전율이 작은 물질을 이용하여 인쇄회로기판의 절연층으로 사용할 수 있다.

그러나, 고주파 용도의 인쇄회로기판에서 절연층은 낮은 유전율 이외에도 인쇄회로기판에 사용하기 위한 화학적, 기계적 특성이 요구된다.

자세하게, 고주파 용도의 인쇄회로기판에 사용되는 절연층은 회로 패턴 설계 및 공정의 용이성을 위한 전기적 성질의 등방성, 금속배선 물질과의 낮은 반응성, 낮은 이온 전이성 및 화학적ㆍ기계적 연마(chemical mechanical polishing, CMP) 등의 공정에 견딜 수 있는 충분한 기계적 강도, 박리 또는 유전율 상승을 방지할 수 있는 낮은 흡습율, 공정 가공 온도를 견딜 수 있는 내열성, 온도 변화에 따른 균열을 없애기 위한 낮은 열팽창계수를 가져야 한다.

또한, 고주파 용도의 인쇄회로기판에 사용되는 절연층은 다른 물질(예를 들어 금속 박막)과의 계면에서 발생될 수 있는 각종 응력 및 박리를 최소화할 수 있는 접착력, 내크랙성, 낮은 스트레스 및 낮은 고온 기체 발생성 등 다양한 조건을 만delami족해야 한다.

이에 따라, 고주파 용도의 인쇄회로기판에 사용되는 절연층은 우선적으로 저유전율 및 저열팽창계수 특성을 가지고 있어야 하며, 이에 따라 전체적인 인쇄회로기판의 두께를 슬림화할 수 있다.

그러나, 한계점 이상의 얇은 저유전 소재의 절연층을 사용하여 인쇄회로기판을 제작하는 경우, 휨, 크랙 및 박리와 같은 신뢰성 문제가 발생하고 있으며, 이는 저유전 소재의 절연층의 층수가 증가할수록 휨, 크랙 및 박리와 같은 신뢰성 문제 정도가 커지게 된다.

따라서, 저유전 소재의 절연층을 사용하여 인쇄회로기판을 슬림화하면서, 휨, 크랙 및 박리와 같은 신뢰성 문제도 해결할 수 있는 방안이 요구되고 있는 실정이다.

실시 예에서는 인쇄회로기판의 슬림화를 달성할 수 있도록 한다.

또한, 실시 예에서는 낮은 유전율을 가지는 절연층 및 낮은 신호 손실을 가지는 회로패턴을 포함한 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.

또한, 실시 예에서는 낮은 열팽창계수를 가지는 RCC(Resin coated copper)를 포함하는 인쇄회로기판 및 이의 제조 방법을 제공할 수 있도록 한다.

또한, 실시 예에서는 RCC 및 프리프레그의 혼합 적층 구조를 가지는 하이브리드 타입의 인쇄회로기판 및 이의 제조 방법을 제공할 수 있도록 한다.

또한, 실시 예에서는 인쇄회로기판의 최외측에 배치되는 솔더레지스트를 절연층의 일부로 활용하여 전체 층수를 줄일 수 있는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.

또한, 실시 예에서는 외측 절연층으로 사용되는 솔더레지스트에 캐비티를 형성하고, 상기 형성된 캐비티 내에 소자를 실장할 수 있도록 하여 칩 실장으로 인한 몰드 두께를 획기적으로 줄일 수 있는 인쇄회로기판 및 이의 제조 방법을 제공하도록 한다.

제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

또한, 상기 제2 절연부는, 상기 제1 절연부의 상면에 배치되는 제1 RCC와, 상기 제1 RCC의 상면 위에 배치되는 제1 솔더 레지스트를 포함하고, 상기 제3 절연부는, 상기 제1 절연부의 하면에 배치되는 제2 RCC와, 상기 제2 RCC의 하면에 배치되는 제3 RCC를 포함한다.

또한, 상기 제2 RCC의 하면에 배치되는 제2 솔더 레지스트를 포함하고, 상기 제2 솔더 레지스트에는 상기 회로 패턴 및 비아가 배치되지 않는다.

또한, 상기 회로 패턴은, 상기 제1 RCC의 상면에 배치되는 제1 패드를 포함하고, 상기 제1 솔더 레지스트는 상기 제1 패드의 상면을 노출하는 제1 오픈 영역을 포함한다.

또한, 상기 제1 솔더 레지스트의 상기 제1 오픈 영역에서의 상면은, 상기 제1 RCC의 상면보다 높고, 상기 제1 패드의 상면보다 낮게 위치한다.

또한, 상기 제2 절연부는, 상기 제1 절연부의 상면에 배치되는 제1 RCC와, 상기 제1 RCC의 상면 위에 배치되는 제1 솔더 레지스트를 포함하고, 상기 제3 절연부는, 상기 제1 절연부의 하면에 배치되는 제2 RCC와, 상기 제2 RCC의 하면에 배치되는 제2 솔더 레지스트를 포함한다.

또한, 상기 제1 솔더 레지스트 및 상기 제2 솔더 레지스트 각각의 표면에는 회로 패턴이 형성되고, 상기 제1 솔더 레지스트 및 상기 제2 솔더 레지스트 각각의 내부에는 비아가 형성된다.

또한, 상기 회로 패턴은, 상기 제1 RCC의 상면에 배치되는 제1 패드와, 상기 제2 RCC의 하면에 배치되는 제2 패드를 포함하고, 상기 제1 솔더 레지스트는 상기 제1 패드의 상면을 노출하는 제1 오픈 영역을 포함하고, 상기 제2 솔더 레지스트는 상기 제2 패드의 하면을 노출하는 제2 오픈 영역을 포함한다.

또한, 상기 제2 절연부는, 상기 제1 절연부의 상면에 배치되는 제1 RCC와, 상기 제1 RCC의 상면 위에 배치되는 제1-1 솔더 레지스트와, 상기 제1-1 솔더 레지스트의 상면 위에 배치되는 제1-2 솔더 레지스트를 포함하고, 상기 제3 절연부는, 상기 제1 절연부의 하면에 순차적으로 배치되는 제2 내지 제4 RCC를 포함하고, 상기 제1-1 솔더 레지스트 및 상기 제1-2 솔더 레지스트 각각의 표면에는 회로 패턴이 형성되고, 상기 제1-1 솔더 레지스트 및 상기 제1-2 솔더 레지스트 각각의 내부에는 비아가 형성된다.

또한, 상기 회로패턴은, 상기 제1 RCC의 상면에 배치되는 제1 패드를 포함하고, 상기 제1-1 솔더 레지스트 및 상기 제1-2 솔더 레지스트를 공통으로 오픈하여 형성되고, 상기 제1 패드의 상면을 노출하는 제1 개구 영역을 포함한다.

또한, 상기 회로 패턴 및 상기 비아가 배치되는 솔더 레지스트는, 2층 구조를 가지며, 상기 비아는 상기 2층 구조의 솔더 레지스트를 공통으로 관통하며 형성된다.

한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 절연층에 회로패턴을 형성하고, 상기 절연층을 관통하는 비아를 형성하는 공정을 복수 회 진행하여 복수의 절연층의 적층 구조를 가지는 인쇄회로기판을 형성하는 것을 포함하고, 상기 복수의 절연층의 적층 구조는, 적어도 하나의 절연층을 포함하는 제1 절연부; 상기 제1 절연부 위에 배치되고, 복수의 절연층으로 구성되는 제2 절연부; 및 상기 제1 절연부 아래에 배치되고, 복수의 절연층으로 구성되는 제3 절연부를 포함하고, 상기 제1 절연부는, 유리 섬유를 포함하는 프리프레그로 구성되고, 상기 제2 절연부 및 제3 절연부 중 적어도 하나는, RCC(resin coated copper) 및 상기 RCC 상에 배치되는 솔더 레지스트를 포함하고, 상기 회로 패턴 및 상기 비아는, 상기 솔더 레지스트의 표면 및 상기 솔더 레지스트 내에 각각 형성된다.

또한, 상기 제2 절연부는, 상기 제1 절연부의 상면에 배치되는 제1 RCC와, 상기 제1 RCC의 상면 위에 배치되는 제1 솔더 레지스트를 포함하고, 상기 제3 절연부는, 상기 제1 절연부의 하면에 배치되는 제2 RCC와, 상기 제2 RCC의 하면에 배치되는 제3 RCC를 포함하고, 상기 제2 RCC의 하면에는 제2 솔더 레지스트가 배치되고, 상기 제2 솔더 레지스트에는 상기 회로 패턴 및 비아가 배치되지 않는다.

또한, 상기 회로 패턴은, 상기 제1 RCC의 상면에 배치되는 제1 패드를 포함하고, 상기 제1 솔더 레지스트에 상기 제1 패드의 상면을 노출하는 제1 오픈 영역을 형성하는 것을 포함하며, 상기 제1 솔더 레지스트의 상기 제1 오픈 영역에서의 상면은, 상기 제1 RCC의 상면보다 높고, 상기 제1 패드의 상면보다 낮게 위치한다.

또한, 상기 제2 절연부는, 상기 제1 절연부의 상면에 배치되는 제1 RCC와, 상기 제1 RCC의 상면 위에 배치되는 제1 솔더 레지스트를 포함하고, 상기 제3 절연부는, 상기 제1 절연부의 하면에 배치되는 제2 RCC와, 상기 제2 RCC의 하면에 배치되는 제2 솔더 레지스트를 포함하며, 상기 제1 솔더 레지스트 및 상기 제2 솔더 레지스트 각각의 표면에는 회로 패턴이 형성되고, 상기 제1 솔더 레지스트 및 상기 제2 솔더 레지스트 각각의 내부에는 비아가 형성된다.

또한, 상기 회로 패턴은, 상기 제1 RCC의 상면에 배치되는 제1 패드와, 상기 제2 RCC의 하면에 배치되는 제2 패드를 포함하고, 상기 제1 솔더 레지스트에 상기 제1 패드의 상면을 노출하는 제1 오픈 영역을 형성하고, 상기 제2 솔더 레지스트에 상기 제2 패드의 하면을 노출하는 제2 오픈 영역을 형성하는 것을 포함한다.

또한, 상기 회로 패턴 및 상기 비아가 배치되는 솔더 레지스트는, 제1 및 제2 서브 솔더 레지스트를 포함하는 2층 구조를 가지며, 상기 비아는 상기 2층 구조의 제1 및 제2 서브 솔더 레지스트를 공통으로 관통하며 형성된다.

실시 예에서는 인쇄회로기판을 구성하는 절연층의 일부를 솔더 레지스트로 구성한다. 여기에서, 솔더 레지스트도 절연층의 일종일 수 있다. 다만, 실시 예에서 의미하는 절연층은 회로 패턴이 배치되고, 그에 따라 이의 내부에 서로 다른 층에 배치된 회로 패턴들을 서로 전기적으로 연결하는 비아가 배치된 층을 의미할 수 있다. 다시 말해서, 실시 예에서의 절연층은 회로 패턴이 배치되고, 내부에 비아가 배치된 층을 의미한다. 또한, 솔더 레지스트는 절연층의 표면을 보호하는 보호층을 의미할 수 있다. 여기에서, 실시 예에서는 절연층의 표면을 보호하는 기능을 하는 솔더 레지스트를 이용하여 절연층을 구성한다. 이에 따라, 실시 예에서는 최외측에 배치되는 솔더 레지스트를 제거할 수 있으며, 이에 대응하는 두께만큼 인쇄회로기판의 두께를 감소시킬 수 있다.

또한, 실시 예에서는 솔더 레지스트에 오픈 영역을 형성하여 전자부품이 실장될 캐비티를 형성하도록 한다. 이에 따라, 실시 예에서는 상기 솔더 레지스트를 통해 오픈된 오픈 영역 내에 전자부품을 실장하도록 함으로써, 상기 오픈 영역의 깊이만큼 인쇄회로기판의 전체 두께를 감소시킬 수 있으며, 이에 따른 슬림화를 달성할 수 있다.

실시예에 따른 회로기판은 절연층과 회로 패턴 사이에 배치되는 버퍼층을 포함할 수 있다. 즉, 실시예에 따른 회로 기판은 회로 패턴의 표면에 버퍼층을 형성하거나, 절연층 상에 버퍼층을 형성할 수 있다. 상기 버퍼층은 상기 절연층과 상기 회로 패턴 사이에 배치되어 상기 절연층과 상기 회로 패턴의 밀착력을 향상시킬 수 있다.

즉, 상기 절연층과 상기 회로 패턴은 각각 수지물질 및 금속을 포함하는 이종물질로서, 상기 절연층 상에 상기 회로 패턴을 형성할 때, 접착력이 저하되는 문제점이 있다.

따라서, 상기 절연층과 상기 회로 패턴 사이에 상기 절연층과 상기 회로 패턴과 각각 화학적으로 결합되는 버퍼층을 배치하여, 상기 절연층과 상기 회로 패턴의 밀착력을 향상시킬 수 있다.

즉, 상기 버퍼층은 상기 절연층과 상기 회로 패턴과 결합되는 복수의 작용기들을 포함하고, 상기 작용기들이 상기 절연층 및 상기 회로 패턴과 공유결합 또는 배위결합에 의해 화학적으로 결합됨으로써, 상기 절연층과 상기 회로 패턴의 밀착력을 향상시킬 수 있다.

이에 따라, 상기 절연층의 표면 조도를 감소시켜도, 상기 절연층과 상기 회로 패턴의 밀착 신뢰성을 확보할 수 있다.

따라서, 실시예에 따른 회로기판을 고주파 용도로 사용하는 경우에도 회로 패턴의 표면 조도를 낮게 유지하여 고주파 신호의 전송 손실을 감소시킬 수 있고, 회로 패턴의 표면 조도를 낮게 유지하여도, 버퍼층에 의해 절연층과 회로 패턴의 밀착력을 확보할 수 있으므로, 회로 패턴의 전체적인 신뢰성을 확보할 수 있다.

또한, 실시예에 따른 회로기판은 낮은 유전율 및 낮은 열팽창 계수를 가지고 향상된 강도를 가지는 절연층을 포함할 수 있다.

자세하게, 상기 절연층은 낮은 유전율 및 향상된 강도를 가지는 제 1 물질과 제 2 물질을 포함하고, 상기 절연층 내에서 상기 제 1 물질이 상기 제 2 물질의 네트워크 구조의 내부에 배치되도록 형성함에 따라, 상기 제 1 물질과 상기 제 2 물질의 상분리를 방지할 수 있다. 따라서, 상기 절연층은 상기 제 1 물질과 상기 제 2 물질을 단일상으로 형성할 수 있어, 절연층의 강도를 향상시킬 수 있다.

즉, 크로스 링킹에 의해 네트워크 구조를 가지는 상기 제 2 물질의 프리 볼륨 즉, 분자 운동(mole motion)을 증가시켜, 네트워크 구조를 가지는 고분자 사슬이 가깝게 배치되지 않게 구조화할 수 있고, 네트워크 구조의 내부에는 상기 제 1 물질이 부분적으로 배치됨에 따라, 상기 제 1 물질과 상기 제 2 물질을 절연층의 내부에서 단일상으로 형성시킬 수 있다.

따라서, 실시예에 따른 회로기판을 고주파 용도로 사용하는 경우에도 절연층의 유전율을 감소시켜 고주파 신호의 전송 손실을 감소시킬 수 있고, 절연층의 열팽창계수 및 기계적 강도를 향상시켜, 회로 기판의 전체적인 신뢰성을 확보할 수 있다.

또한, 실시 예에 따른 회로기판은 낮은 유전율 및 낮은 열창창 계수를 가지는 절연층을 포함함에 따라, 기존의 유리 섬유를 포함하는 절연층의 일부를 대체할 수 있다. 구체적으로, 실시 예에 따른 회로 기판은 다수의 절연층 중 일부 절연층 내에 포함된 유리 섬유를 제거할 수 있다. 구체적으로, 실시 예에 따른 회로기판은 RCC(Resin coated copper)를 구성하는 레진과 필러를 이용하여 절연층의 유전율 및 열팽창계수를 용이하게 조절 가능하며, 이에 따라 기존의 유리 섬유를 포함하지 않는 RCC로 절연층을 구성함에 따라 인쇄회로기판의 전체적인 두께를 감소시킬 수 있다. 더 나아가, 실시 예에 따른 회로 기판은 낮은 열팽창계수를 가지는 절연층으로 구성됨에 따라 강도 확보를 위한 코어층을 제거할 수 있을뿐 아니라, 절연층의 두께를 줄일 수 있으며, 이에 따라 회로패턴의 두께보다 작은 두께를 가진 절연층을 제공할 수 있다.

도 1은 제1 실시예에 따른 인쇄회로기판의 단면도를 도시한 도면이다.
도 2는 실시 예에 따른 제6 절연층에 형성된 제1 오픈 영역을 설명하기 위한 도면이다.
도 3 내지 도 6은 실시 예의 버퍼층의 위치 및 배치 관계를 설명하기 위한 도면들이다.
도 7은 실시예에 따른 회로기판의 버퍼층의 간략한 구조식을 도시한 도면이다.
도 8은 실시예에 따른 회로기판의 절연층이 포함하는 제 2 물질의 구조를 도시한 도면이다.
도 9는 실시예에 따른 회로기판의 절연층이 포함하는 제 1 물질 및 제 2 물질의 배열 구조를 설명하기 위해 도시한 도면이다.
도 10 내지 도 15는 도 1에 도시된 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.
도 16은 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 17은 제3 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.

또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.

또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한개이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함 할 수 있다.

또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.

그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.

또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다.

또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.

이하, 도면들을 참조하여, 실시예들에 따른 인쇄회로기판을 설명한다.

도 1은 제1 실시예에 따른 인쇄회로기판의 단면도를 도시한 도면이다.

도 1을 참조하면, 제1 실시예에 따른 인쇄회로기판(1000)은 제1 내지 제3 절연부(110, 120, 130)를 포함하는 절연기판, 제 1 패드(160), 제2 솔더 레지스트(SR2), 솔더 페이스트(200), 전자 부품(300)을 포함할 수 있다.

상기 제1 내지 제3 절연부(110, 120, 130)를 포함하는 절연기판은 평판 구조를 가질 수 있다. 상기 절연기판은 인쇄회로기판(PCB: Printed Circuit Board)일 수 있다. 여기에서, 상기 절연기판은 단일 기판으로 구현될 수 있으며, 이와 다르게 다수 개의 절연층이 연속적으로 적층된 다층 기판으로 구현될 수 있다.

이에 따라, 상기 절연기판은 복수의 절연부(110, 120, 130)를 포함할 수 있다. 도 1에 도시된 바와 같이, 복수의 절연부는 제1 절연부(110), 상기 제1 절연부(110)의 상부에 배치된 제2 절연부(120) 및 상기 제1 절연부(110)의 하부에 배치된 제3 절연부(130)를 포함한다.

이때, 상기 제1 절연부(110), 제2 절연부(120) 및 제3 절연부(130)는 서로 다른 절연물질로 구성될 수 있다. 바람직하게, 상기 제1 절연부(110)는 유리 섬유를 포함할 수 있다. 그리고, 제2 절연부(120) 및 제3 절연부(130)는 상기 제1 절연부(110)와는 다르게 상기 유리 섬유를 포함하지 않을 수 있다.

이에 따라, 상기 제1 절연부(110)를 구성하는 각 절연층의 두께는 상기 제2 절연부(120) 및 제3 절연부(130)를 구성하는 각 절연층의 두께와 다를 수 있다. 다시 말해서, 상기 제1 절연부(110)를 구성하는 각 절연층의 두께는 상기 제2 절연부(120) 및 제3 절연부(130)를 구성하는 각 절연층의 두께보다 클 수 있다.

즉, 상기 제1 절연부(110)에는 유리 섬유를 포함하고 있다. 상기 유리 섬유는 일반적으로 12㎛ 정도의 두께를 가진다. 이에 따라, 상기 제1 절연부(110)를 구성하는 각 절연층의 두께는 상기 유리 섬유의 두께를 포함하며, 19㎛ 내지 23㎛ 사이의 범위를 가질 수 있다.

이와 다르게, 상기 제2 절연부(120)에는 상기 유리 섬유가 포함되어 있지 않다. 바람직하게, 상기 제2 절연부(120)는 복수의 층으로 구성될 수 있다. 상기 제2 절연부(120)는 서로 다른 절연물질을 포함하는 절연층을 포함할 수 있다. 상기 제2 절연부(120)는 RCC(Resin coated Copper)를 포함할 수 있다. 또한, 상기 제2 절연부(120)는 제1 솔더 레지스트(SR1)를 포함할 수 있다. 즉, 실시 예에서는 인쇄회로기판의 절연층 적층 구조에서, 최상측에 배치된 절연층을 솔더 레지스트로 구성한다. 이에 따라, 실시 예에서는 인쇄회로기판의 양측에 각각 배치되는 솔더 레지스트 중 하나를 제거할 수 있으며, 이에 따른 인쇄회로기판을 슬림화할 수 있다.

상기 제2 절연부(120)를 구성하는 각 절연층의 두께는 10㎛ 내지 15㎛ 사이의 범위를 가질 수 있다. 바람직하게, 상기 제2 절연부(120)를 구성하는 RCC 및 솔더 레지스트의 각 두께는 15㎛를 초과하지 않는 범위 내에서 형성될 수 있다.

또한, 상기 제3 절연부(130)에는 상기 유리 섬유가 포함되어 있지 않다. 바람직하게, 상기 제3 절연부(130)를 구성하는 각 절연층은 RCC로 구성될 수 있다. 예를 들어, 상기 제3 절연부(130)는 복수의 절연층을 포함할 수 있다. 그리고, 상기 제3 절연부(130)를 구성하는 복수의 절연층 각각은 RCC로 구성될 수 있다. 이에 따라, 상기 제3 절연부(130)를 구성하는 각 절연층의 두께는 10㎛ 내지 15㎛ 사이의 범위를 가질 수 있다.

즉, 비교 예에서의 인쇄회로기판을 구성하는 절연부는 복수의 절연층을 포함하며, 상기 복수의 절연층은 모두 유리 섬유를 포함하는 프리프레그(PPG)로 구성되었다. 이때, 비교 예에서의 인쇄회로기판은 PPG를 기준으로 유리 섬유의 두께를 줄이기가 어렵다. 이는, 상기 PPG의 두께가 감소하는 경우, 상기 PPG에 포함된 유리 섬유가 상기 PPG의 표면에 배치된 회로패턴과 전기적으로 접속될 수 있으며, 이에 따른 크랙 리스트가 유발되기 때문이다. 이에 따라, 비교 예에서의 인쇄회로기판은 PPG의 두께를 감소시키는 경우, 이에 따른 유전체 파괴 및 회로패턴의 손상이 발생할 수 있었다. 이에 따라, 비교 예에서의 인쇄회로기판은 PPG를 구성하는 유리 섬유의 두께로 인해 전체적인 두께를 감소시키는데 한계가 있었다.

또한, 비교 예에서의 인쇄회로기판은 유리 섬유를 포함한 PPG로만의 절연층으로 구성되기 때문에, 높은 유전율을 가지고 있다. 그러나, 높은 유전율을 가지는 유전체의 경우, 고주파 대용으로 접근하기가 어려운 문제가 있다. 즉, 비교 예에서의 인쇄회로기판은 유리 섬유의 유전율이 높은 관계로 고주파수 대역에서 유전율이 파괴되는 현상이 발생하게 된다.

이에 따라, 실시 예에서는 저유전율의 RCC를 이용하여 절연층을 구성하도록 하여, 이에 따른 인쇄회로기판의 두께를 슬림하게 하면서 고주파수 대역에서도 신호 손실을 최소화할 수 있는 신뢰성 높은 인쇄회로기판을 제공할 수 있다. 나아가, 실시 예에서는 인쇄회로기판의 최외측에 배치되는 솔더 레지스트를 이용하여 절연층을 구성한다.

여기에서, 솔더 레지스트도 절연층의 일종일 수 있다. 다만, 상기에서 설명하는 절연층은 회로 패턴이 배치되고, 그에 따라 이의 내부에 서로 다른 층에 배치된 회로 패턴들을 서로 전기적으로 연결하는 비아가 배치된 층을 의미할 수 있다. 다시 말해서, 일반적인 절연층은 회로 패턴이 배치되고, 내부에 비아가 배치된 층을 의미한다. 또한, 솔더 레지스트는 절연층의 표면을 보호하는 보호층을 의미할 수 있다. 여기에서, 실시 예에서는 절연층의 표면을 보호하는 기능을 하는 솔더 레지스트를 이용하여 절연층을 구성한다. 이에 따라, 실시 예에서는 최외측에 배치되는 솔더 레지스트를 제거할 수 있으며, 이에 대응하는 두께만큼 인쇄회로기판의 두께를 감소시킬 수 있다.

제1 절연부(110)는 아래에서부터 제1 절연층(111), 제2 절연층(112), 제3 절연층(113) 및 제4 절연층(114)을 포함할 수 있다. 그리고, 제1 절연층(111), 제2 절연층(112), 제3 절연층(113) 및 제4 절연층(114)은 각각 유리 섬유를 포함하는 PPG로 구성될 수 있다.

한편, 본원의 실시 예에서 절연 기판은 절연층을 기준으로 8층으로 구성될 수 있다. 그러나, 실시 예는 이에 한정되지 않으며 상기 절연층의 전체 층 수는 증가 또는 감소할 수 있을 것이다.

또한, 제1 실시 예에서 상기 제1 절연부(110)는 4층으로 구성될 수 있다. 예를 들어, 제1 실시 예에서 상기 제1 절연부(110)는 4층의 프리프레그로 구성될 수 있다.

또한, 제2 절연부(120)는 아래에서부터 제5 절연층(121) 및 제6 절연층(SR1)을 포함할 수 있다. 상기 제2 절연부(120)를 구성하는 제5 절연층(121)은 저유전율 및 저열팽창계수의 RCC로 구성될 수 있다. 또한, 상기 제2 절연부(120)를 구성하는 제6 절연층(SR1)은 솔더 레지스트로 구성될 수 있다. 이에 따라, 실시 예에서는 제6 절연층(SR1)의 상면에 배치되는 솔더 레지스트를 삭제할 수 있으며, 이에 대응하여 인쇄회로기판의 두께를 슬림화할 수 있다.

즉, 제1 실시 예에서 상기 제2 절연부(120)는 2층으로 구성될 수 있다. 예를 들어, 제1 실시 예에서 상기 제2 절연부(120)는 1층의 RCC 및 1층의 솔더 레지스트로 구성될 수 있다.

한편, 상기 제2 절연부(120)를 구성하는 제6 절연층(SR1)는 복수의 층으로 구성될 수 있다. 구체적으로, 상기 제6 절연층(SR1)은 상기 제5 절연층(121)의 상면에 배치되는 제1-1 서브 솔더 레지스트(SR1-1)와, 상기 제1-1 서브 솔더 레지스트(SR1-1)의 상면 위에 배치되는 제1-2 서브 솔더 레지스트(SR1-2)를 포함할 수 있다. 즉, 상기 제6 절연층(SR1)은 솔더 레지스트로 형성되고, 이에 따라 비아 및 회로 패턴을 형성하기 위해 일정 두께를 가져야 한다. 다만, 솔더 레지스트를 1층으로 일정 두께 이상으로 형성하기에는 한계가 있으며, 1층으로 구성된다 하더라도 평탄도 문제 등이 발생할 수 있다.

따라서, 실시 예에서는 상기 제6 절연층(SR1)을 솔더 레지스트로 형성함에 있어, 이를 2층으로 구성하도록 하여 상기와 같은 문제를 해결할 수 있도록 한다. 한편, 상기 제6 절연층(SR1)은 상기 제5 절연층(121)의 상면에 배치된 회로 패턴 중 제1 패드(160)를 노출하는 제1 오픈 영역(OR1)을 포함할 수 있다. 상기 제1 오픈 영역(OR1)은 홈 형태로 형성될 수 있다. 즉, 일반적인 오픈 영역은 홀 형태로 형성된다. 예를 들어, 상기 제6 절연층(SR1)에 오픈 영역이 형성되는 경우, 비교 예에서는 상기 오픈 영역에서 제5 절연층(121)의 상면을 노출하는 홀 형태를 가진다. 이와 다르게, 실시 예에서의 제1 오픈 영역(OR1)은 상기 제5 절연층(121)의 상면을 모두 덮으면서, 상기 제1 패드(160)의 상면을 선택적으로 노출하며 형성될 수 있다. 예를 들어, 실시 예에서의 제1 오픈 영역(OR1)에서의 제6 절연층(SR1)의 상면의 높이는, 상기 제5 절연층(121)의 상면보다는 높고, 제1 패드(160)의 상면보다는 낮게 위치할 수 있다. 이에 대해서는 하기에서 설명하기로 한다.

또한, 제3 절연부(130)는 위에서부터 제7 절연층(131) 및 제8 절연층(132)을 포함할 수 있다. 상기 제3 절연부(130)를 구성하는 제7 절연층(131) 및 제8 절연층(132)은 저유전율 및 저열팽창계수의 RCC로 구성될 수 있다. 즉, 제1 실시 예에서 상기 제3 절연부(130)는 2층으로 구성될 수 있다. 예를 들어, 제1 실시 예에서 상기 제3 절연부(130)는 2층의 RCC로 구성될 수 있다.

한편, 제1 실시 예에서는 절연층의 전체 층 수가 8층이고, 이 중 프리프레그로 형성된 제1 절연부(110)가 4층으로 형성되고, RCC 및 솔더 레지스트의 혼합 구조로 형성되는 제2 절연부(120)가 2층으로 형성되며, RCC로 구성되는 제3 절연부(130)가 2층으로 형성되는 것으로 도시하였으나, 이에 한정되지 않으며, 제1 절연부(110)를 구성하는 절연층의 수는 증가하거나 감소할 수 있을 것이다.

다만, 실시 예에서는 상기 제2 절연부(120) 및 제3 절연부(130) 내에서의 RCC의 층 수에 따라, 상기 제2 절연부(120) 및 제3 절연부(130)을 구성하는 RCC 절연층의 열팽창계수(CTE)가 결정될 수 있다.

바람직하게, 실시 예에서 RCC는 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)을 포함한다. 그리고, RCC로 구성되는 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)의 열팽창계수(CTE)는 상기 제1 절연부(110)를 구성하는 프리프레그의 열팽창계수(CTE)에 의해 결정될 수 있다. 구체적으로, 상기 RCC로 구성되는 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)는 기본적으로 상기 제1 절연부(110)를 구성하는 프리프레그의 열팽창계수(CTE)에 상응하는 제1 범위의 열팽창계수(CTE)를 가질 수 있다. 나아가, RCC로 구성되는 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)는 RCC로 구성된 절연층의 총 수에 따라 상기 제1 범위보다 작은 제2 범위의 열팽창계수(CTE)를 가질 수 있다. 이때, 상기 제2 범위의 열팽창계수(CTE)는 상기 제1 범위 내에 포함될 수 있을 것이다. 한편, RCC로 구성되는 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)의 열팽창계수(CTE)는 상기 RCC 내에 포함되는 필러의 함량을 조절하는 것에 의해 용이하게 조절 가능하다.

상기와 같이, 제1 실시 예에서의 인쇄회로기판은 제1 절연부(110), 제2 절연부(120) 및 제3 절연부(130)를 포함하고, 제1 절연부(110)는 유리 섬유를 포함한 프리프레그로 구성될 수 있고, 제2 절연부(120) 및 제3 절연부(130) 중 일부는 고주파 용도에 적용되는 인쇄회로기판에 사용하기 위해 낮은 유전율을 가지는 RCC로 구성될 수 있다. 이에 따라, 실시 예에서는 RCC의 특성을 이용하여, 낮은 유전율을 가지는 동시에 기계적/화학적 안전성을 확보하여 인쇄회로기판의 신뢰성을 향상시킬 수 있다. 또한, 실시 예에서는 제2 절연부(120)를 구성하는 절연층의 일부를 솔더 솔더 레지스트로 형성한다. 이에 따라, 실시 예에서는 최외측의 보호층을 제거할 수 있으며, 이에 따른 인쇄회로기판의 슬림화를 달성할 수 있다.

한편, 상기 제1 절연부(110), 제2 절연부(120) 및 제3 절연부(130) 각각을 구성하는 절연층의 표면에는 회로 패턴(140)이 배치될 수 있다.

바람직하게, 제1 절연층(111), 제2 절연층(112), 제3 절연층(113), 제4 절연층(114), 제5 절연층(121), 제6 절연층(SR1), 제7 절연층(131) 및 제8 절연층(132)의 각각의 적어도 일면에는 회로 패턴(140)이 배치될 수 있다.

상기 회로 패턴(140)은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 회로패턴(140)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다.

또한, 상기 회로패턴(140)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 회로패턴(140)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.

또한, 상기 회로패턴(140)의 두께는 12㎛±2㎛를 가질 수 있다. 즉, 회로 패턴(140)의 두께는 10㎛ 내지 14㎛ 사이의 범위를 가질 수 있다.

상기 회로패턴(140)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.

한편, 상기 회로패턴(140)은 제1 패드(160)를 포함할 수 있다. 예를 들어, 상기 제5 절연층(121)의 상면에 배치된 회로 패턴은 제6 절연층(SR1)의 제1 오픈 영역(OR1)을 통해 상면이 노출되는 제1 패드(160)를 포함할 수 있다. 상기 제1 패드(160)는 실시 예에 따른 소자가 실장되는 소자 실장 영역에 형성될 수 있다. 예를 들어, 상기 제1 패드(160)는 실시 예에 따른 소자가 실장되는 소자 실장 패드일 수 있다.

한편, 상기 제1 절연부(110), 제2 절연부(120) 및 제3 절연부(130)를 구성하는 각각 절연층 및/또는 상기 회로패턴(140)의 표면에는 버퍼층(400)이 배치될 수 있다. 자세하게, 상기 버퍼층(400)은 상기 회로 패턴(140)의 상면, 하면 및 측면들 중 적어도 하나의 회로 패턴의 표면 상에 또는 상기 회로 패턴이 배치되는 상기 절연층의 표면 상에 배치될 수 있다.

상기 절연층 또는 상기 회로 패턴에 형성되는 버퍼층에 대해서는 이하에서 상세하게 설명한다.

상기 제1 절연부(110), 제2 절연부(120) 및 제3 절연부(130)를 구성하는 각각의 복수의 절연층 중 적어도 하나에는 적어도 하나의 비아(150)가 형성된다. 상기 비아(150)는 상기 복수의 절연층 중 적어도 하나의 절연층을 관통하며 배치된다. 상기 비아(150)는 상기 복수의 절연층 중 어느 하나의 절연층만을 관통할 수 있으며, 이와 다르게 상기 복수의 절연층 중 적어도 2개의 절연층을 공통으로 관통하며 형성될 수도 있다. 이에 따라, 상기 비아(150)는 서로 다른 절연층의 표면에 배치되어 있는 회로 패턴을 상호 전기적으로 연결한다.

여기에서, 실시 예에서는 제6 절연층(SR1) 내에도 비아(150)가 형성될 수 있다. 나아가, 실시 예에서는 제6 절연층(SR1)의 상면에 회로패턴이 배치될 수 있다. 그리고, 제6 절연층(SR1) 내에 배치되는 비아는, 상기 제6 절연층(SR1)의 상면에 배치되는 회로 패턴과 상기 제5 절연층(121)의 상면에 배치되는 회로 패턴 사이를 전기적으로 연결할 수 있다.

상기 비아(150)는 상기 복수의 절연층 중 적어도 하나의 절연층을 관통하는 관통 홀(도시하지 않음) 내부를 전도성 물질로 충진하여 형성할 수 있다.

상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO₂ 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 절연층을 개방할 수 있다.

한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.

또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.

상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO₂ 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO₂ 레이저는 절연층만 가공할 수 있는 레이저이다.

상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 비아(150)를 형성한다. 상기 비아(150)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.

상기 설명한 바와 같이, 제6 절연층(SR1)의 제1 오픈 영역(OR1)을 통해 제1패드(160)가 노출될 수 있다. 상기 제1 패드(160)는 복수 개로 구성될 수 있다. 그리고, 상기 제 1 패드(160) 중 일부는 신호 전달을 위한 패턴 역할을 하며, 다른 일부는 상기 전자부품(300)과 전기적으로 연결되는 이너 리드 역할을 할 수 있다.

그리고, 상기 제 1 패드(160) 위에는 표면 처리층(미도시)이 배치될 수 있다. 상기 표면 처리층은 상기 제 1 패드(160)를 보호하면서, 솔더링 특성을 향상시킬 수 있다.

이를 위해, 상기 표면 처리층은 금(Au)을 포함하는 금속으로 형성될 수 있다. 바람직하게, 표면 처리층은 순수 금(순도 99% 이상)만을 포함할 수 있으며, 이와 다르게 금(Au)을 포함하는 합금으로 형성될 수 있다. 상기 표면 처리층이 금을 포함하는 합금으로 형성되는 경우, 상기 합금을 코발트를 포함하는 금 합금으로 형성될 수 있다.

한편, 상기 제1 패드(160) 위에는 솔더페이스트(200)가 배치된다. 상기 솔더 페이스트(200)는 상기 절연기판에 부착되는 전자부품(300)을 고정시키는 접착제이다. 이에 따라, 상기 솔더페이스트(200)는 접착제라 이름할 수도 있을 것이다. 상기 접착제는 전도성 접착제일 수 있으며, 이와 다르게 비전도성 접착제일 수 있다. 즉, 상기 인쇄회로기판은 와이어 본딩 방식으로 상기 전자부품(300)이 부착되는 기판일 수 있으며, 이에 따라 상기 접착제 상에는 상기 전자부품(300)의 단자(도시하지 않음)가 배치되지 않을 수 있다. 또한, 상기 접착제는 상기 전자부품(300)과 전기적으로 연결되지 않을 수 있다. 따라서, 상기 접착제는 비전도성 접착제를 사용할 수 있으며, 이와 다르게 전도성 접착제를 사용할 수도 있다.

상기 전도성 접착제는, 크게 이방성 도전 접착제(anisotropic conductive adhesive)와 등방성 도전 접착제(isotropic conductive adhesive)로 구분되며, 기본적으로 Ni, Au/고분자, 또는 Ag 등의 도전성 입자들과, 열경화성, 열가소성, 또는 이 둘의 특성을 혼합한 혼합형 절연수지(blend type insulating resin)로 구성된다.

또한, 비전도성 접착제는 폴리머 접착제일 수 있으며, 바람직하게, 열경화성수지, 열가소성수지, 충전제, 경화제, 및 경화촉진제를 포함하는 비전도 폴리머 접착제일 수 있다.

여기에서, 상기 전자부품(300)은 소자나 칩을 모두 포함할 수 있다. 상기 소자는 능동 소자와 수동 소자로 구분될 수 있으며, 상기 능동 소자는 비선형 부분을 적극적으로 이용한 소자이고, 수동 소자는 선형 및 비선형 특성이 모두 존재하여도 비선형 특성은 이용하지 않는 소자를 의미한다. 그리고, 상기 수동 소자에는 트랜지스터, IC 반도체 칩 등이 포함될 수 있으며, 상기 수동 소자에는 콘덴서, 저항 및 인덕터 등을 포함할 수 있다. 상기 수동 소자는 능동 소자인 반도체 칩의 신호 처리 속도를 높이거나, 필터링 기능 등을 수행하기 위해, 통상의 반도체 패키지와 함께 기판 위에 실장된다.

결론적으로, 상기 전자부품(300)은 반도체 칩, 발광 다이오드 칩 및 기타 구동 칩을 모두 포함할 수 있다.

그리고, 상기 최상부의 절연층 위에는 수지 몰딩부(미도시)가 형성될 수 있으며, 그에 따라 상기 전자부품(300), 제1 패드(160)는 상기 수지 몰딩부에 의해 보호될 수 있다.

한편, 일반적으로 인쇄회로기판의 최상측 절연층의 표면에는 솔더 레지스트가 배치된다. 이때, 실시 예에서는 최상측 절연층을 솔더 레지스트로 구성하였으며, 이에 따라 제6 절연층(SR1) 상에 추가로 배치되는 솔더 레지스트를 생략할 수 있다.

한편, 상기 복수의 절연층 중 최하부의 절연층 아래에는 제 2 솔더 레지스트(SR2)가 배치된다. 상기 제 2 솔더 레지스트(SR2)는 제8 절연층(132)의 하면을 보호하는 보호층일 수 있다.

도 2는 실시 예에 따른 제6 절연층에 형성된 제1 오픈 영역을 설명하기 위한 도면이다.

도 2를 참조하면, 실시 예에서의 제5 절연층(121)의 상부 영역은 제1 영역(R1) 및 제2 영역(R2)을 포함할 수 있다. 상기 제1 영역(R1)은 전자 부품(300)이 배치되는 부품 실장 영역일 수 있다. 상기 제2 영역(R2)은 상기 제1 영역(R1) 이외의 영역일 수 있다.

그리고, 상기 제6 절연층(SR1)에는 상기 제1 영역(R1)에 대응하게 제1 오픈 영역(OR1)이 형성될 수 있다. 상기 제1 오픈 영역(OR1)은 상기 제1 영역(R1)에 배치된 제1 패드(160)의 상면을 노출할 수 있다.

이때, 상기 제1 패드(160)는 제1 높이(H1)를 가질 수 있다. 그리고, 상기 제6 절연층(SR1)은 상기 제1 오픈 영역(OR1)에서의 상면이 상기 제1 높이(H1)보다 낮은 제2 높이(H2)를 가질 수 있다. 예를 들어, 상기 제2 높이(H2)는 상기 제1 높이(H1)의 5% 내지 95%의 범위를 가질 수 있다. 예를 들어, 상기 제2 높이(H2)는 상기 제1 높이(H1)의 10% 내지 90%의 범위를 가질 수 있다. 예를 들어, 상기 제2 높이(H2)는 상기 제1 높이(H1)의 20% 내지 80%의 범위를 가질 수 있다.

이때, 상기 제2 높이(H2)가 상기 제1 높이(H1)의 5%보다 낮으면, 상기 제1 오픈 영역(OR1)의 형성 과정에서, 공정 편차로 인해 상기 제5 절연층(121)의 표면에 제거되는 문제가 발생할 수 있다. 또한, 상기 제2 높이(H2)가 상기 제1 높이(H1)의 5%보다 낮으면, 상기 제1 오픈 영역(OR1)의 형성 과정에서, 공정 편차로 인해 상기 제1 패드(160)가 손상되는 문제가 발생할 수 있다.

또한, 상기 제2 높이(H2)가 상기 제1 높이(H1)의 95%보다 크면, 상기 제1 오픈 영역(OR1)의 형성 과정에서, 공정 편차로 인해 상기 제1 패드(160)가 상기 제6 절연층(SR1)에 의해 덮이는 문제가 발생할 수 있다. 또한, 상기 제2 높이(H2)가 상기 제1 높이(H1)의 95%보다 크면, 상기 제1 오픈 영역(OR1)의 형성 과정에서, 상기 제1 패드(160)의 표면에 상기 제6 절연층(SR1)에 대응하는 레진이 잔존할 수 있으며, 이에 따른 회로 연결 특성에서의 신뢰성을 저하시킬 수 있다.

한편, 앞서 설명하였듯이. 상기 절연층 또는 상기 회로 패턴(140)의 적어도 하나의 표면에는 버퍼층이 배치될 수 있다.

자세하게, 상기 버퍼층(400)은 상기 절연층과 상기 회로 패턴(140)이 중첩되는 영역에서 상기 절연층과 상기 회로 패턴(140) 사이에 배치될 수 있다.

상기 버퍼층(400)은 상기 절연층의 표면에 처리되는 표면 처리층일 수 있다. 상기 버퍼층(400)은 상기 회로 패턴(140)의 표면에 처리되는 표면 처리층일 수 있다.

상기 버퍼층(400)은 상기 절연층과 상기 회로 패턴 사이에 배치되는 중간층일 수 있다. 상기 버퍼층(400)은 상기 절연층과 상기 회로 패턴 사이에 배치되는 코팅층일 수 있다. 상기 버퍼층(400)은 상기 절연층과 상기 회로 패턴의 밀착력을 향상시키는 기능층 즉, 밀착력 강화층일 수 있다.

도 3 내지 도 6은 상기 버퍼층(400)의 위치 및 배치 관계를 설명하기 위한 도면들이다. 이하에서는, 복수의 절연부 중 제2 절연부(120)의 제5 절연층(121)에 배치되는 버퍼층(400)의 위치 및 배치 관계에 대해 설명한다. 다만, 제1 절연부(110) 및 제3 절연부(130)를 구성하는 절연층에도 이하에서 설명하는 위치 및 배치 관계에 대응하게 버퍼층(400)이 배치될 수 있을 것이다.

도 3을 참조하면, 상기 버퍼층(400)은 상기 회로 패턴의 표면 상에 배치될 수 있다. 예를 들어, 상기 버퍼층(400)은 상기 회로 패턴의 상부면 및 하부면에 배치될 수 있다. 즉, 상기 버퍼층(400)은 상기 회로 패턴의 표면들 중 상기 절연층과 접촉되는 또는 마주보는 표면 상에 배치될 수 있다.

또는, 도 4를 참조하면, 상기 버퍼층(400)은 상기 회로 패턴의 표면 상에 배치될 수 있다. 예를 들어, 상기 버퍼층(400)은 상기 회로 패턴의 상부면, 하부면 및 양측면들에 배치될 수 있다. 즉, 상기 버퍼층(400)은 상기 회로 패턴의 전체 표면을 둘러싸며 배치될 수 있다.

또는, 도 5를 참조하면, 상기 버퍼층(400)은 상기 절연층의 표면 상에 배치될 수 있다. 예를 들어, 상기 버퍼층(400)은 상기 절연층의 상부면 및 하부면에 배치될 수 있다. 즉, 상기 버퍼층(400)은 상기 절연층의 표면들 중 상기 회로 패턴(140)과 접촉되는 또는 마주보는 표면 상에 배치될 수 있다. 즉, 상기 버퍼층(400)은 상기 회로 패턴(140)이 배치되는 상기 절연층의 전체 표면 상에 배치될 수 있다.

또는, 도 6을 참조하면, 상기 버퍼층(400)은 상기 절연층의 표면 상에 배치될 수 있다. 예를 들어, 상기 버퍼층(400)은 상기 절연층의 상부면, 하부면에 배치될 수 있다. 즉, 상기 버퍼층(400)은 상기 절연층의 표면들 중 상기 회로 패턴(140)과 접촉되는 또는 마주보는 표면 상에 배치될 수 있다. 즉, 상기 버퍼층(400)은 상기 회로 패턴(140)이 배치되는 상기 절연층의 면에서 상기 회로 패턴(140)이 배치되는 영역에만 배치될 수 있다.

즉, 상기 버퍼층(400)은 상기 절연층과 상기 회로 패턴(140) 사이에 배치될 수 있다. 자세하게, 상기 버퍼층(400)은 상기 절연층과 상기 회로 패턴(140) 사이에 배치되고, 상기 버퍼층(400)은 상기 절연층의 일면 및 상기 회로 패턴(140)의 일면과 결합 될 수 있다. 즉, 상기 버퍼층의 말단기와 상기 절연층의 말단기, 상기 버퍼층의 말단기와 상기 회로 패턴의 말단기가 화학적으로 결합될 수 있다.

상기 버퍼층(400)은 일정한 두께로 형성될 수 있다. 자세하게, 상기 버퍼층(400)은 박막으로 형성될 수 있다. 자세하게, 상기 버퍼층(400)은 500㎚ 이하의 두께로 형성될 수 있다. 더 자세하게, 상기 버퍼층(400)은 5㎚ 내지 500㎚의 두께로 형성될 수 있다.

상기 버퍼층(400)의 두께를 5㎚ 이하로 형성하는 경우, 버퍼층의 두께가 너무 얇아 절연층과 회로 패턴의 접착력을 충분하게 확보할 수 없고, 상기 버퍼층의 두께를 500㎚을 초과하여 형성하는 경우, 두께에 따른 접착력 향샹 효과가 미미하며, 인쇄회로기판의 전체적인 두께가 증가 될 수 있으며, 절연층의 유전율이 증가하여 고주파 용도시 인쇄회로기판의 전송 손실이 증가될 수 있다.

상기 버퍼층(400)은 복수의 원소들을 포함할 수 있다. 상기 버퍼층(400)에 포함되는 복수의 원소들은 버퍼층 내에서 서로 결합되어 분자형태로 포함되거나 또는 이온 형태로 포함되고, 상기 분자들, 상기 분자 및 상기 이온은 서로 화학적으로 결합되어 버퍼층을 형성할 수 있다.

상기 버퍼층(400)은 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 및 금속 원소 중 적어도 하나의 원소를 포함할 수 있다. 자세하게, 상기 버퍼층(400) 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 및 금속 원소를 모두 포함할 수 있다.

상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 및 금속 원소는 각각 버퍼층 내에서 서로 결합되어 분자 형태로 존재하거나 또는 단독의 이온 형태로 존재할 수 있다.

상기 복수의 원소들 중, 상기 산소 원소, 상기 탄소 원소, 상기 질소 원소는 상기 절연층과 결합되는 상기 버퍼층의 작용기와 관련될 수 있다. 즉, 상기 산소 원소, 상기 탄소 원소, 상기 질소 원자 등을 포함하는 분자들에 의해 형성되는 작용기는 상기 절연층과 화학적으로 결합될 수 있다.

또한, 상기 복수의 원소들 중 상기 탄소 원소, 상기 질소 원소, 상기 규소 원소, 상기 황 원소는 상기 회로 패턴과 결합되는 상기 버퍼층의 작용기와 관련될 수 있다. 즉, 상기 탄소 원소, 상기 질소 원소, 상기 규소 원소, 상기 황 원소 등을 포함하는 분자들에 의해 형성되는 작용기가 상기 회로패턴과 화학적으로 결합될 수 있다.

또한, 상기 금속 원소는 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소들에 의해 형성되는 분자들을 서로 결합할 수 있다. 즉, 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소들에 의해 형성되는 분자들은 상기 금속 원소를 통해 화학적으로 결합되어 버퍼층을 형성할 수 있다. 즉, 상기 금속 원소는 상기 분자들 사이에 배치되어, 상기 분자들을 화학적으로 결합하는 매개체 역할을 할 수 있다.

이를 위해, 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 및 금속 원소는 일정한 질량 비율로 포함될 수 있다. 자세하게, 복수의 원소들 중, 상기 금속 원소는 다른 원소들보다 가장 많이 포함할 수 있고, 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소는 상기 금속 원소를 기준으로 하여 각각 일정한 질량 비율로 포함될 수 있다.

자세하게, 금속 원소에 대한 탄소 원소의 비((탄소원소/구리원소)*100)는 5 내지 7일 수 있다,

또한, 상기 금속 원소에 대한 질소 원소의 비((질소원소/구리원소)*100)는 1.5 내지 7일 수 있다.

또한, 상기 금속 원소에 대한 산소 원소의 비((산소원소/구리원소)*100)는 1.1 내지 1.9일 수 있다.

또한, 상기 금속 원소에 대한 규소 원소의 비((규소원소/구리원소)*100)는 0.5 내지 0.9일 수 있다.

또한, 상기 금속 원소에 대한 황 원소의 비((황원소/구리원소)*100)는 0.5 내지 1.5일 수 있다.

상기 금속 원소에 대한 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소의 비는 상기 절연층 또는 상기 인쇄회로기판의 결합력과 관계될 수 있다.

자세하게, 상기 금속 원소에 대한 탄소 원소의 비((탄소원소/구리원소)*100)가 5 내지 7 범위를 벗어나는 경우, 상기 버퍼층과 상기 인쇄회로기판 또는 상기 버퍼층과 상기 절연층의 결합력이 약해질 수 있다.

또한, 상기 금속 원소에 대한 질소 원소의 비((질소원소/구리원소)*100)가 1.5 내지 7 범위를 벗어나는 경우, 상기 버퍼층과 상기 인쇄회로기판 또는 상기 버퍼층과 상기 절연층의 결합력이 약해질 수 있다.

또한, 상기 금속 원소에 대한 산소 원소의 비((산소원소/구리원소)*100)가 1.1 내지 1.9 범위를 벗어나는 경우, 상기 버퍼층과 상기 절연층의 결합력이 약해질 수 있다.

또한, 상기 금속 원소에 대한 규소 원소의 비((규소원소/구리원소)*100)가 0.5 내지 0.9 범위를 벗어나는 경우, 상기 버퍼층과 상기 인쇄회로기판의 결합력이 약해질 수 있다.

또한, 상기 금속 원소에 대한 황 원소의 비((황원소/구리원소)*100)가 0.5 내지 1.5 범위를 벗어나는 경우, 상기 버퍼층과 상기 인쇄회로기판의 결합력이 약해질 수 있다.

한편, 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 및 금속 원소는 상기 버퍼층 내에서 분자 또는 이온 형태로 존재하며, 상기 분자들 및 상기 이온들은 서로 결합되어 연결될 수 있다.

자세하게, 상기 버퍼층(400)은 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 및 금속 원소들에 의해 형성되는 분자 및 금속 이온을 포함할 수 있다. 상기 버퍼층(400)에 포함되는 분자들은 분자의 크기 또는 분자량의 크기에 따라 적어도 2 종류의 분자들을 포함할 수 있다. 자세하게, 상기 분자는 마크로 분자(Macromolecule) 및 단분자(Unimolecular)를 포함할 수 있다.

상기 마크로 분자, 상기 단분자 및 상기 금속 이온은 상기 버퍼층 내에서 서로 결합되어 연결되는 구조로 형성될 수 있다.

자세하게, 상기 마크로 분자, 상기 단분자 및 상기 금속 이온은 상기 버퍼층 내에서 공유결합 및 배위결합에 의해 화학적으로 결합되어 서로 연결되는 구조로 형성될 수 있다.

상기 금속 이온은 상기 마크로 분자들, 상기 단분자들 또는 상기 마크로 분자와 상기 단분자를 서로 연결할 수 있다. 자세하게, 상기 마크로 분자들, 상기 단분자들 또는 상기 마크로 분자와 상기 단분자는 상기 금속 이온과 배위 결합을 하고, 이에 따라, 상기 마크로 분자들, 상기 단분자들 또는 상기 마크로 분자와 상기 단분자는 화학적으로 결합될 수 있다.

상기 금속 이온은 상기 회로 패턴과 동일한 물질을 포함할 수 있다. 또는, 상기 금속 이온은 상기 회로 패턴과 다른 물질을 포함할 수 있다. 예를 들어, 상기 회로 패턴이 구리를 포함하는 경우, 상기 금속 이온은 구리를 포함하거나 또는 구리 이외의 다른 금속을 포함할 수 있다.

자세하게, 상기 금속 이온은 상기 회로 패턴에 의해 형성될 수 있다. 자세하게, 별도의 산화제를 이용하여 금속을 포함하는 상기 회로 패턴을 이온화 시켜 금속 이온이 형성될 수 있다. 이에 따라, 이온화된 금속 이온이 상기 버퍼층 내에서 상기 마크로 분자 및 상기 단분자와 배위 결합을 하여 분자들을 서로 연결함으로써 버퍼층을 구성할 수 있다.

또는, 상기 버퍼층 형성시 별도의 금속 이온을 첨가하고, 상기 금속 이온은 상기 버퍼층 내에서 상기 마크로 분자 및 상기 단분자와 배위 결합을 하여 분자들을 서로 연결함으로써 버퍼층을 구성할 수 있다. 이때, 별도로 첨가되는 금속 이온은 상기 회로 패턴의 금속과 동일하거나 또는 상이할 수 있다.

상기 마크로 분자 및 상기 단분자는 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 중 적어도 하나를 포함할 수 있다.

즉, 상기 마크로 분자 및 상기 단분자는 상기 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 중 적어도 하나를 포함하는 분자일 수 있다.

자세하게, 상기 마크로 분자는 상기 탄소 원소, 상기 질소 원소를 포함하는 분자를 포함할 수 있다. 자세하게, 상기 마크로 분자는 상기 탄소 원소, 상기 질소 원소를 포함하는 아졸 그룹을 포함할 수 있다.

또한, 상기 마크로 분자는 상기 규소 원소를 포함하는 분자를 포함할 수 있다. 자세하게, 상기 마크로 분자는 상기 규소 원소를 포함하는 실란 그룹을 포함할 수 있다.

또한, 상기 단분자는 상기 탄소 원소, 상기 질소 원소 및 상기 황 원소를 포함할 수 있다. 즉, 상기 단분자는 상기 탄소 원소, 상기 질소 원소 및 상기 황 원소를 포함하는 분자일 수 있다. 예를 들어, 상기 단분자는 티오시아네이트기(-SCN)가 연결되는 SCN 그룹을 포함할 수 있다.

도 7을 참조하면, 상기 버퍼층(400)은 복수의 작용기를 포함할 수 있다. 자세하게, 상기 버퍼층(400)은 상기 절연층과 화학적으로 결합되는 제 1 작용기와 상기 회로 패턴(140)과 화학적으로 졀합되는 제 2 작용기를 포함할 수 있다.

즉, 상기 마크로 분자 및 상기 단분자들은 상기 절연층 및 상기 회로 패턴과 화학적으로 결합되는 복수의 말단기 즉, 작용기들을 포함할 수 있다. 이러한 작용기 들에 의해 상기 절연층과 상기 회로 패턴은 상기 버퍼층에 의해 화학적으로 단단하게 결합되어, 상기 절연층과 상기 회로 패턴의 밀착력이 향상될 수 있다.

상기 제 1 작용기 및 상기 제 2 작용기는 상기 마크로 분자, 상기 단원자 또는 상기 금속 원자 중 하나와 연결되는 버퍼층의 말단기로 정의될 수 있다.

상기 제 1 작용기는 상기 절연층과 공유결합에 의해 결합될 수 있다. 상기 제 1 작용기는 상기 절연층과 공유결합되는 작용기들을 포함할 수 있다. 자세하게, 상기 제 1 작용기는 하이드록시기(-OH) 및 아졸 그룹의 N기를 포함할 수 있다.

또한, 상기 제 2 작용기는 상기 회로 패턴(140)과 배위결합에 의해 결합될 수 있다. 상기 제 2 작용기는 상기 회로 패턴(140)과 배위결합되는 작용기들을 포함할 수 있다. 자세하게, 상기 제 2 작용기는 실란 그룹의 Si기 및 티오시아네이트기(-SCN)를 포함할 수 있다.

상기 버퍼층에 포함되는 제 1 작용기 및 제 2 작용기들은 각각 상기 절연층 및 상기 회로패턴과 화학적으로 결합될 수 있다. 이에 따라, 상기 절연층과 상기 회로 패턴 사이에 배치되는 상기 버퍼층에 의해 이종 물질인 절연층과 회로 패턴의 밀착력을 향상시킬 수 있다.

한편, 앞서 설명하였듯이, RCC로 구성되는 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)은 낮은 유전율과 함께 기계적/화학적 신뢰성을 확보할 수 있는 물질을 포함할 수 있다.

자세하게, 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)은 3.0 이하의 유전율(Dk)을 가질 수 있다. 더 자세하게, 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)은 2.03 내지 2.7의 유전율을 가질 수 있다. 따라서, 상기 절연층은 낮은 유전율을 가질 수 있어, 절연층을 고주파 용도의 인쇄회로기판에 적용할 때, 절연층의 유전율 크기에 따른 전송 손실을 감소시킬 수 있다.

제1 실시 예에서의 전체 절연층의 적층 구조에서, RCC는 3층으로 구성될 수 있다. 예를 들어, 제1 실시 예에서의 인쇄회로기판은 프리프레그로 형성된 절연층이 4층으로 구성될 수 있고, RCC로 형성된 절연층이 3층으로 구성될 수 있으며, 솔더 레지스트로 형성된 절연층이 1층으로 구성될 수 있다.

예를 들어, 제1 실시 예에서의 인쇄회로기판은 절연층의 전체 층수에서, RCC가 20% 내지 50%의 범위의 층수를 차지할 수 있다.

예를 들어, 제1 실시 예에서의 인쇄회로기판은 절연층의 전체 두께에서, RCC 가 20% 내지 50%의 범위의 두께를 가질 수 있다. 여기에서, 절연층의 전체 두께는 인쇄회로기판의 전체 두께에서 회로 패턴의 두께, 버퍼층의 두께 및 보호층의 두께를 제외한 순수한 절연층들만의 두께를 의미할 수 있다.

이때의, 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)은 50(10^-6m/m·k) 이하의 열팽창 계수를 가질 수 있다. 여기에서, 상기 열팽창계수의 단위에서 알 수 있듯이, 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)는 50(10^-6m/m·k) 이하의 선팽창계수를 가질 수 있다. 자세하게, 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)는 10 내지 50(10^-6m/m·k) 범위의 열팽창계수를 가질 수 있다.

즉, 제1 실시 예에서의 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)은 전체 절연층의 적층 구조에서, 20% 내지 50%의 층수 또는 두께를 차지할 수 있고, 이의 일 예로 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)는 3층으로 구성될 수 있고, 이때의 RCC는 각각 10 내지 50(10^-6m/m·k) 범위의 열팽창계수를 가질 수 있다.

이때, 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)의 열팽창계수는 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132) 내에 포함되는 필러의 함량을 조절하는 것에 의해 용이하게 조절 가능하다.

즉, 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)을 구성하는 RCC는 10 내지 50(10^-6m/m·k) 범위의 열팽창계수를 가지기 위해, 55중량% 내지 73중량%의 필러를 포함할 수 있다.

이때, 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)을 구성하는 RCC의 열팽창계수가 10 내지 50(10^-6m/m·k) 범위를 벗어나는 경우, 상기 인쇄회로기판의 전체적인 신뢰성에 문제가 발생할 수 있다. 예를 들어, 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)을 구성하는 RCC의 열팽창계수가 50(10^-6m/m·k) 보다 큰 경우, 상기 제1 절연부(110)를 구성하는 프리프레그가 가지는 열팽창계수와의 미스매칭에 의해 인쇄회로기판의 적층 공정에서 휨이 발생할 수 있다.

즉, 인쇄회로기판은 프레프레그와 RCC로 구성되는 이종의 절연층을 순차적으로 적층하여 제조된다. 이때, 상기 프리프레그와 RCC를 순차적으로 적층하는 공정에서 열에 의한 지속적인 스트레스가 인쇄회로기판에 전달될 수 있다. 그리고, 상기와 같은 스트레스에 의해, 상기 인쇄회로기판의 휨 발생 정도가 증가한다.

이에 따라, 실시 예에서는 프리프레그와 RCC로 구성되는 하이브리드 타입의 인쇄회로기판의 적층 공정시에 발생하는 스트레스를 최소화하기 위해, 상기 RCC의 신축률이 상기 프리프레그의 신축률에 대응되도록 하여, 상기 인쇄회로기판의 휨 발생 정도를 최소화할 수 있도록 한다.

상기와 같은 실시 예에서의 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)은 낮은 열팽창 계수를 가질 수 있어, 온도 변화에 따른 절연층의 크랙을 최소화할 수 있다.

이를 위해, 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)은 2개의 물질로 형성될 수 있다. 자세하게, 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)은 2개의 화합물이 혼재된 물질을 포함할 수 있다. 자세하게, 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)은 제 1 화합물과 제 2 화합물을 포함할 수 있다.

상기 제 1 물질과 상기 제 2 물질은 일정한 비율 범위로 포함될 수 있다. 자세하게, 상기 제 1 물질과 상기 제 2 물질은 4:6 내지 6:4의 비율로 포함될 수 있다.

또한, 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)은 추가적으로 필러를 더 포함할 수 있다. 자세하게, 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)은 이산화규소(SiO₂) 등의 필러를 더 포함할 수 있다. 그리고, 제1 실시 예에서, 상기 필러는 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132) 전체에 대해 약 55 중량% 내지 73 중량% 만큼 포함될 수 있다.

상기 필러의 비율이 상기 범위를 벗어나는 경우, 상기 필러에 의해 열팽창 계수 또는 유전율의 크기가 증가되어 절연층의 특성이 저하될 수 있고, 상기 프리프레그와의 열팽창계수 미스매칭에 의한 휨 현상이 발생할 수 있다.

또한, 상기 제 1 물질과 상기 제 2 물질은 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132) 내에서 서로 화학적으로 비결합될 수 있다. 그러나, 실시예는 이에 제한되지 않고, 상기 제 1 화합물을 포함하는 제 1 물질과 상기 제 2 화합물을 포함하는 제 2 물질은 직접 또는 별도의 연결기에 의해 화학적으로 결합될 수도 있다.

상기 제1 물질은 절연특성을 가지는 물질을 포함할 수 있다. 또한, 상기 제 1 물질은 높은 충격 강도를 가져 향상된 기계적 특성을 가질 수 있다. 자세하게, 상기 제 1 물질은 수지물질을 포함할 수 있다. 예를 들어, 상기 제 1 물질은 하기의 화학식 1로 표현되는 폴리페닐에테르(Polyphenyl Ether, PPE)를 포함하는 제 1 화합물을 포함할 수 있다.

[화학식 1]

상기 제 1 물질은 상기 제 1 화합물을 복수로 포함할 수 있으며, 제 1 화합물들은 서로 화학적으로 결합되어 형성될 수 있다. 자세하게, 하기 화학식 2와 같이 상기 제 1 화합물은 공유결합 즉, 파이파이 결합(π-π)에 의해 서로 선형적으로 연결될 수 있다.

[화학식 2]

즉, 상기 제 1 화합물들은 상기 제 1 물질이 분자량이 약 300 내지 500의 분자량을 가지도록 서로 화학적으로 결합되어 형성될 수 있다.

또한, 상기 제 2 물질은 제 2 화합물을 포함할 수 있다. 자세하게, 상기 제 2 물질은 복수의 제 2 화합물들이 서로 화학적으로 결합되어 형성될 수 있다.

상기 제 2 화합물은 낮은 유전율 및 열팽창계수를 가지는 물질을 포함할 수 있다. 또한, 상기 제 2 화합물은 향상된 기계적 강도를 가지는 물질을 포함할 수 있다.

상기 제 2 화합물은 트리사이클로데케인(tricyclodecane) 및 상기 트리사이클로데케인과 연결되는 말단기를 포함할 수 있다. 상기 트리사이클로데케인과 연결되는 말단기는 상기 제 2 화합물들이 서로 탄소 이중결합(C=C 본딩)으로 연결될 수 있는 다양한 물질을 포함할 수 있다. 자세하게, 상기 트리사이클로데케인과 연결되는 말단기는 아크릴레이트기, 에폭사이드기, 카르복실기, 하이드록실기, 이소시아네이트기를 포함할 수 있다.

상기 제 2 화합물들은 상기 트리사이클로데케인에 연결된 말단기들끼리 서로 연결될 수 있다, 자세하게, 상기 제 2 화합물들은 상기 말단기들끼리 탄소 이중결합(C=C 본딩)으로 크로스 링킹(cross-linked)되어 네트워크 구조를 형성할 수 있다.

자세하게, 도 8을 참조하면, 상기 제 2 화합물들은 크로스 링킹(cross-linked)되어 네트워크 구조를 형성하여 연결될 수 있다. 즉, 상기 제 2 화합물들은 복수의 네트워크 구조를 가지는 결합의 집합체일 수 있다.

이에 따라, 상기 제 2 화합물들에 의해 형성되는 상기 제 2 물질은 물질 특성에 따른 낮은 유전율 및 열팽창 계수를 가지면서, 네트워크 구조에 의해 향상된 기계적 강도를 가질 수 있다.

도 9는 상기 절연층을 구성하는 상기 제1 물질과 상기 제 2 물질의 배열을 설명하기 위한 도면이다.

상기 제 1 물질과 상기 제 2 물질은 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132) 내에서 각각 하나의 단일상으로 형성될 수 있다. 도 8을 참조하면, 상기 제 1 화합물의 공유결합에 의해 연결되는 상기 제 1 물질은, 서로 크로스 링킹되어 네트워크 구조를 형성하는 제 2 화합물에 의해 형성되는 제 2 물질의 내부에 배치될 수 있다.

자세하게, 상기 제 1 화합물은 상기 제 2 화합물이 화학적으로 결합되어 형성되는 상기 제 2 물질의 네트워크 구조의 내부에 배치되어 상기 제 1 물질과 상기 제 2 물질이 분리되는 것을 방지할 수 있다.

즉, 상기 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132) 내에 포함된 상기 제 1 물질과 상기 제 2 물질은 절연층 내에서 상분리되어 배치되지 않고, 하나의 단일상 구조로 형성될 수 있다. 이에 따라, 상기 제 1 물질과 상기 제 2 물질의 물질 특성에 의해 낮은 유전율 및 낮은 열팽창 계수를 가지면서, 하나의 단일상으로 형성될 수 있으므로, 높은 기계적 강도를 가질 수 있다.

한편, 제1 실시 예에서는 제1 절연부(110)는 유리 섬유를 포함하는 PPG로 절연층이 구성되어 있고, 제2 절연부(120)는 RCC 및 솔더 레지스트로 구성되었으며, 제3 절연부(130)는 RCC로 구성되었다. 그리고, 상기 제2 절연부(120)의 RCC 및 제3 절연부(130)의 RCC는 상기 설명한 바와 같은 저유전율 및 저열팽창계수를 가진 RCC로 구성되었다.

상기와 같이, 제1 실시 예에서는 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)의 열팽창 계수가 10 내지 50(10^-6m/m·k) 범위를 가지도록 한다. 이를 위해, 제1 실시 예에서의 제5 절연층(121), 제7 절연층(131) 및 제8 절연층(132)은 RCC로 구성되고, 여기에는 55중량% 내지 73중량%의 필러를 포함할 수 있다.

상기와 같이 제1 실시 예에서는 제2 절연부(120) 및 제3 절연부(130)를 구성하는 RCC가 총 3층으로 구성됨에 따라, 상기 RCC의 열팽창계수가 제1 범위 내에 포함되도록 한다.

이때, 상기 RCC의 열팽창계수는 층 수에 따라 상기 제1 범위보다 작은 제2 범위를 가질 수 있고, 상기 제1 범위보다 큰 제3 범위를 가질 수 있다. 즉, RCC의 열팽창계수는 층 수가 증가(5층 이상)하는 경우, 상기 제1 범위보다 작은 제2 범위를 가질 수 있다. 또한, 상기 RCC의 열팽창계수는 층 수가 감소(3층 이하)하는 경우 상기 제1 범위보다 큰 제3 범위를 가질 수 있다.

이하, 상기 제2 절연부의 일부 및 제3 절연부의 전체를 구성하는 RCC가 가지는 본원의 실시 예 및 비교예들에 따른 유전율 측정을 통하여 본 발명을 좀더 상세하게 설명한다. 이러한 실시예는 본 발명을 좀 더 상세하게 설명하기 위하여 예시로 제시한 것에 불과하다. 따라서 본 발명이 이러한 실시예에 한정되는 것은 아니다.

실시예 1

절연층 상에 구리층을 형성하였다. 이때 상기 회로층의 표면들 중 상기 절연층과 접촉하는 면 상에 탄소 원소, 질소 원소, 산소 원소, 규소 원소, 황 원소 및 금속 원소를 포함하는 코팅층을 코팅한 후, 구리층과 절연층을 접착하였다.

이어서, 상기 구리층을 패터닝하여 회로 패턴을 형성하여 인쇄회로기판을 제조하였다.

이때, 상기 버퍼층은 하이드록시기(-OH) 및 아졸 그룹의 N기를 포함하는 제 1 작용기 및 실란 그룹의 Si기 및 티오시아네이트기(-SCN)를 포함하는 제 2 작용기를 포함하였다.

이어서, 상기 회로패턴의 조도 크기에 따른 접착력 및 신뢰성 평가를 진행하였다.

비교예 1

구리층에 코팅층을 형성하지 않고, 상기 절연층 상에 직접 구리층을 접착하여 구리층을 형성하여, 구리층을 패터닝하여 회로 패턴을 형성하였다는 점을 제외하고는 실시예와 동일하게 회로 패턴을 형성한 후, 상기 회로패턴의 조도 크기에 따른 접착력 및 신뢰성 평가를 진행하였다.

접착력/신뢰성 측정방법

실시예 및 비교예에 따른 회로 패턴의 접착력 평가는 UTM 장비를 이용하여 UTM 90° Peel 값을 측정하였다.

또한, 신뢰성 평가는 회로 패턴의 peel strength(kgf/cm)가 0.6 미만인 경우 MG로 평가하였다.

회로패턴의 조도 (Ra, ㎜)	실시예 1 (peel strength, kgf/cm)	비교예 1 (peel strength, kgf/cm)
0.1	0.65	0.37
0.2	0.72	0.41
0.3	0.73	0.45
0.4	0.74	0.52
0.5	0.78	0.60
0.6	0.81	0.67

회로패턴의 조도 (Ra, ㎜)	실시예 1 (신뢰성, 박리여부)	비교예 1 (신뢰성, 박리여부)
0.1	OK	NG
0.2	OK	NG
0.3	OK	NG
0.4	OK	NG
0.5	OK	NG
0.6	OK	OK

표 1 및 표 2를 참조하면, 실시예 1에 따른 인쇄회로기판은 비교예 1에 따른 인쇄회로기판에 비해 향상된 신뢰성을 가지는 것을 알 수 있다.자세하게, 실시예 1에 따른 인쇄회로기판은 절연층 상에 코팅층이 코팅된 회로 패턴을 형성한다. 이에 따라, 코팅층이 절연층과 회로 패턴에 화학적으로 단단하게 결합됨에 따라 회로 패턴의 필값(peel strength)을 증가시켜, 회로 패턴의 접착력 및 인쇄회로기판의 신뢰성을 향상시킬 수 있는 것을 알 수 있다.즉, 실시예 1에 따른 인쇄회로기판은 회로 패턴의 조도가 감소되어도 인쇄회로기판의 신뢰성을 확보할 수 있는 접착력을 가질 수 있는 것을 알 수 있다. 자세하게, 실시예 1에 따른 인쇄회로기판은 회로 패턴의 표면 조도가 0.5 이하 또는 0.1 내지 0.5의 범위에서도 인쇄회로기판의 신뢰성을 확보할 수 있는 접착력을 가질 수 있는 것을 알 수 있다.즉, 실시예 1에 따른 인쇄회로기판은 고주파 용도에 적용할 때, 회로 패턴의 조도를 감소시켜, 표피 효과(skin effect)에 따른 전송 손실을 감소시킬 수 있고, 낮은 표면 조도를 가져도 코팅층에 의해 회로 패턴의 접착력을 향상시켜 회로 패턴의 신뢰성을 확보할 수 있다.

반면에, 비교예 1에 따른 인쇄회로기판의 경우 절연층 상에 직접 회로 패턴이 형성된다. 따라서, 절연층과 회로 패턴이 이종 물질로 형성됨에 따라 회로 패턴의 접착력 즉, 필값(peel strength)이 매우 낮은 것을 알 수 있다.

즉, 비교예 1에 따른 인쇄회로기판은 회로 패턴의 표면 조도를 증가시켜야만 신뢰성을 확보할 수 있고, 회로 패턴이 낮은 표면 조도를 가지는 경우 인쇄회로기판의 신뢰성이 저하되는 것을 알 수 있다.

따라서, 비교예 1에 따른 인쇄회로기판은 고주파 용도에 적용할 때, 회로 패턴의 표면 조도에 의해 표피 효과(skin effect)에 따른 전송 손실이 증가되는 것을 알 수 있다.

실시예 2

절연층 상에 구리층을 형성하였다.

이때, 상기 절연층은 폴리페닐에테르(Polyphenyl Ether, PPE) 및 트리사이클로데케인(tricyclodecane)에 아크릴레이트가 연결된 Tricyclodecane based di-acrylete를 톨루엔 용매에 넣은 후 약 100℃의 온도에서 혼합을 진행한 후, Azo 화합물 개시제와 과산화물 개시제를 넣어 형성하였다.

이어서, 주파수 크기를 다르게 하여, 상기 폴리페닐에테르(A)와 Tricyclodecane based di-acrylete(B)의 중량비에 따른 절연층의 유전율, 신뢰성 및 열팽창 계수를 측정하였다.

A와 B의 중량비	Dk			Df
A와 B의 중량비	1㎓	500MHz	100MHz	1㎓	500MHz	100MHz
8:2	2.53	2.54	2.52	0.018	0.016	0.016
6:4	2.13	2.15	2.20	0.012	0.011	0.011
4:6	2.03	2.04	2.08	0.008	0.007	0.007
2:8	3.06	3.15	3.4	0.043	0.049	0.046

A와 B의 중량비	열팽창계수(ppm/℃)
6:4	35
4:6	39

A와 B의 중량비	신뢰성 평가
8:2	NG(크랙 발생)
6:4	OK
4:6	OK
2:8	NG(크랙 발생)

표 3 내지 표 5를 참조하면, 실시예에 따른 절연층은 폴리페닐에테르(A)와 Tricyclodecane based di-acrylete(B)가 4:6 내지 6:4의 비를 만족할 때, 낮은 유전율과 열팽창 계수를 가지는 동시에 향상된 기계적 강도에 의해 향상된 신뢰성을 가지는 것을 알 수 있다.반면에, 상기 절연층이 폴리페닐에테르(A)와 Tricyclodecane based di-acrylete(B)의 비를 만족하지 못하는 경우, 기계적 강도가 저하되어 절연층에 크랙이 발생할 수 있고, 유전율이 증가되어 고주파용 인쇄회로기판의 절연층으로 사용하기 부적합한 것을 알 수 있다.

한편, 실시 예에서는 제2 절연부(120)의 일부 및 제3 절연부(130)의 전체를 RCC로 구성하고, 상기 제2 절연부(120)의 나머지 일부는 솔더 레지스트로 구성함에 따라, 상기 제2 절연부(120) 및 제3 절연부(130)를 구성하는 각각의 절연층의 두께를 감소시킬 수 있다.

도 10 내지 도 15는 도 1에 도시된 실시 예에 따른 인쇄회로기판의 제조 방법을 공정 순으로 나타낸 도면이다.

도 10을 참조하면, 실시 예에서는 우선적으로 인쇄회로기판의 내층 기판을 제조하는 공정을 진행할 수 있다. 내층 기판은 제1 절연부(110)를 포함할 수 있다.

즉, 실시 예에서는 내층 기판을 제조하기 위해, 우선적으로 프리프레그를 포함하는 절연층을 준비하고, 이 프리프레그로 구성된 절연층 내에 비아(150)를 형성할 수 있다.

또한, 실시 예에서는 상기 프리프레그로 구성된 절연층의 표면에 회로패턴(140)를 형성하는 공정을 진행할 수 있다. 이때, 상기와 같은 내층 기판의 제조 공정은 본 발명이 속하는 기술분야에서 공지된 기술이므로, 이에 대한 상세한 설명은 생략하기로 한다.

다음으로, 도 11을 참조하면, 내층기판의 상면 및 하면에 각각 제5 절연층(121) 및 제7 절연층(131)을 적층하는 공정을 진행할 수 있다. 상기 제5 절연층(121) 및 제7 절연층(131)은 각각 상기 설명한 RCC로 구성될 수 있다.

그리고, 실시 예에서는 상기 제5 절연층(121)의 상면 및 상기 제7 절연층(131)의 상면에 각각 회로패턴(140)을 형성할 수 있다.

또한, 실시 예에서는 상기 제5 절연층(121) 및 상기 제7 절연층(131)에 각각 비아(150)를 형성하는 공정을 진행할 수 있다.

한편, 상기 제5 절연층(121)의 상면에 형성된 회로 패턴은 전자부품(300)이 실장되는 실장 패드인 제1 패드(160)를 포함할 수 있다.

도 12를 참조하면, 실시 예에서는 제5 절연층(121) 위에 제6 절연층(SR1)을 형성하고, 상기 제7 절연층(131)의 아래에 제8 절연층(132)을 형성하는 공정을 진행할 수 있다.

이때, 상기 제6 절연층(SR1)은 솔더 레지스트이다. 그리고, 상기 제6 절연층(SR1)은 1단으로 원하는 높이를 형성하기 어려운 점을 고려하여, 2단으로 형성될 수 있다.

즉, 제6 절연층(SR1)은 복수의 층으로 구성될 수 있다. 구체적으로, 상기 제6 절연층(SR1)은 상기 제5 절연층(121)의 상면에 배치되는 제1-1 서브 솔더 레지스트(SR1-1)와, 상기 제1-1 서브 솔더 레지스트(SR1-1)의 상면 위에 배치되는 제1-2 서브 솔더 레지스트(SR1-2)를 포함할 수 있다. 즉, 상기 제6 절연층(SR1)은 솔더 레지스트로 형성되고, 이에 따라 비아 및 회로 패턴을 형성하기 위해 일정 두께를 가져야 한다. 다만, 솔더 레지스트를 1층으로 일정 두께 이상으로 형성하기에는 한계가 있으며, 1층으로 구성된다 하더라도 평탄도 문제 등이 발생할 수 있다.

따라서, 실시 예에서는 상기 제6 절연층(SR1)을 솔더 레지스트로 형성함에 있어, 이를 2층으로 구성하도록 하여 상기와 같은 문제를 해결할 수 있도록 한다.

한편, 제8 절연층(132)은 RCC로 구성될 수 있다. 즉, 상기 제8 절연층(132)은 하면에 동박층(ML)을 포함할 수 있다.

다음으로, 도 13을 참조하면, 실시 예에서는 상기 제6 절연층(SR1) 및 제8 절연층(132)에 각각 비아 홀(VH)을 형성하는 공정을 진행할 수 있다.

또한, 실시 예에서는 상기 제6 절연층(SR1)에 상기 제1 패드(160)의 표면을 노출하는 제1 오픈 영역(OR1)을 형성하는 공정을 진행할 수 있다.

즉, 상기 제6 절연층(SR1)은 상기 제5 절연층(121)의 상면에 배치된 회로 패턴 중 제1 패드(160)를 노출하는 제1 오픈 영역(OR1)을 포함할 수 있다. 상기 제1 오픈 영역(OR1)은 홈 형태로 형성될 수 있다. 즉, 일반적인 오픈 영역은 홀 형태로 형성된다. 예를 들어, 상기 제6 절연층(SR1)에 오픈 영역이 형성되는 경우, 비교 예에서는 상기 오픈 영역에서 제5 절연층(121)의 상면을 노출하는 홀 형태를 가진다. 이와 다르게, 실시 예에서의 제1 오픈 영역(OR1)은 상기 제5 절연층(121)의 상면을 모두 덮으면서, 상기 제1 패드(160)의 상면을 선택적으로 노출하며 형성될 수 있다. 예를 들어, 실시 예에서의 제1 오픈 영역(OR1)에서의 제6 절연층(SR1)의 상면의 높이는, 상기 제5 절연층(121)의 상면보다는 높고, 제1 패드(160)의 상면보다는 낮게 위치할 수 있다.

다음으로, 도 14에 도시된 바와 같이, 실시 예에서는 제6 절연층(SR1) 및 제8 절연층(132)에 각각 비아 및 회로 패턴을 형성하는 공정을 진행할 수 있다.

또한, 실시 예에서는 제8 절연층(132)의 하면에 상기 제8 절연층(132)의 하면을 보호하는 제2 솔더 레지스트(SR2)를 형성하는 공정을 진행할 수 있다.

다음으로, 도 15에 도시된 바와 같이, 상기 제6 절연층(SR1)의 제1 오픈 영역(OR1)을 통해 노출된 제1 패드(160) 위에 솔더 페이스트(200)를 배치하고, 상기 솔더 페이스트(200)를 이용하여 전자부품(300)을 실장하는 공정을 진행할 수 있다.

도 16은 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.

도 16을 참조하면, 인쇄회로기판(1000A)는 제1 내지 제3 절연부를 포함하는 절연 기판, 제 1 패드(160), 제2 패드(170), 솔더 페이스트(200, 400), 전자 부품(300, 500)을 포함할 수 있다.

상기 절연기판은 복수의 절연층을 포함하는 절연부로 구성될 수 있다.

상기 절연부는 프리프레그로 구성되는 제1 절연부(110), 상기 제1 절연부(110) 위에 배치되고 RCC 및 솔더 레지스트의 혼합 층 구조로 구성되는 제2 절연부(120), 상기 제1 절연부(110) 아래에 배치되고 RCC 및 솔더 레지스트의 혼합 층 구조로 구성되는 제3 절연부(130A)를 포함할 수 있다.

이때, 제2 실시 예에서는 제1 실시 예와 다르게 제3 절연부(130A)의 층 구조가 RCC와 솔더 레지스트의 혼합 층 구조로 구성될 수 있다.

즉, 제2 실시 예에서의 제1 절연부 및 제2 절연부는 도 1에 도시된 제1 절연부 및 제2 절연부와 실질적으로 동일하며, 이에 대한 상세한 설명은 생략하기로 한다.

제2 실시 예에서의 제3 절연부(130A)는 제7 절연층(131) 및 제8 절연층(SR2A)을 포함할 수 있다.

이때, 제1 실시 예에서의 제8 절연층은 RCC로 구성되었으나, 제2 실시 예에서의 제8 절연층(SR2A)은 솔더 레지스트로 구성될 수 있다.

상기 제8 절연층(SR2A)은 제6 절연층(SR1)과 동일하게 2층 구조를 가질 수 있다. 예를 들어, 제8 절연층(SR2A)은 제2-1 서브 솔더 레지스트(SR2-1)와, 제2-2 서브 솔더 레지스트(SR2-2)를 포함할 수 있다.

또한, 제8 절연층(SR2A)에는 제2 오픈 영역(OR2)이 형성될 수 있다. 이때, 제7 절연층(131)의 하면에 형성된 회로 패턴은 제2 전자 부품(500)이 배치될 제2 패드(170)를 포함한다. 그리고, 상기 제8 절연층(SR2A)의 제2 오픈 영역(OR2)은 상기 제2 패드(170)의 하면을 노출하며 형성될 수 있다.

이때, 실시 예에서의 인쇄회로기판의 적층 구조 중 RCC는 2층으로 구성될 수 있다. 즉, 제2 실시 예에서의 인쇄회로기판의 적층 구조 중 RCC는 제5 절연층(121)과 제7 절연층(131)을 포함할 수 있다.

도 17은 제3 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.

도 17을 참조하면, 인쇄회로기판(1000B)는 제1 내지 제3 절연부를 포함하는 절연 기판, 제 1 패드(160), 솔더 페이스트(200), 전자 부품(300)을 포함할 수 있다.

상기 절연부는 프리프레그로 구성되는 제1 절연부(110A), 상기 제1 절연부(110) 위에 배치되고 솔더 레지스트로 구성되는 제2 절연부(120), 상기 제1 절연부(110) 아래에 배치되고 RCC로 구성되는 제3 절연부(130B)를 포함할 수 있다.

이때, 제1 실시 예에서의 제1 절연부는 프리프레그로 구성되고 4층 구조를 가졌으나, 제3 실시 예에서의 제1 절연부는 2층의 프리프레그로 구성될 수 있다. 이에 따라, 제3 실시 예에서의 제1 절연부는 제1 절연층(111a)과 제2 절연층(112a)만을 포함할 수 있다.

또한, 제1 실시 예에서의 제3 절연부는 2층의 RCC로 구성되었으나, 제3 실시 예에서의 제3 절연부는 3층의 RCC로 구성될 수 있다. 이에 따라, 제3 실시 예에서의 제3 절연부는 제6 절연층(131B), 제7 절연층(132B) 및 제8 절연층(133B)을 포함할 수 있다.

이때, 제3 실시 예에서의 제2절연부(120)는 1층의 RCC와 2층의 솔더 레지스트로 구성될 수 있다.

제3 실시 예에서의 제2 절연부(130)는 제3 절연층(121), 제4 절연층(SR1A) 및 제5 절연층(SR1B)을 포함할 수 있다.

실시 예에서는 제2 절연부를 2층의 솔더 레지스트로 구성하기 위해, 제1 절연부를 2층의 프리프레그로 구성하고, 상기 제3 절연부를 3층의 RCC로 구성하였으며, 이에 따른 신뢰성을 확보하였다.

그리고, 상기 제3 절연층(121)의 상면에는 제1 패드(160B)가 배치된다.

그리고, 제4 절연층(SR1A)과 제5 절연층(SR1B)은 각각 솔더 레지스트로 구성될 수 있다. 즉, 제3 실시 예에서의 제2 절연부는 2층의 솔더 레지스트를 포함한다.

이에 따라, 실시 예에서의 제4 절연층(SR1A)은 복수의 층 구조를 가질 수 있다. 즉, 제3 실시 예에서 제4 절연층(SR1A)이 솔더 레지스트로 구성됨에 따라, 이는 2층의 솔더 레지스트(SR1-1A, SR1-2A)로 구성될 수 있다. 또한, 이와 마찬가지로, 제5 절연층(SR1B)도 2층의 솔더 레지스트(SR1-1B, SR1-2B)로 구성될 수 있다.

한편, 제3 실시 예에서의 전자 부품이 실장될 오픈 영역은 상기 제4 절연층(SR1A) 및 제5 절연층(SR1B)에 형성될 수 있다. 즉, 제1 실시 예에서는 하나의 절연층에만 오픈 영역이 형성되었으나, 제3 실시 예에서는 2개의 절연층을 공통으로 오픈하여 오픈 영역(OR1)이 형성될 수 있다. 이에 따라, 제3 실시 예에서의 오픈 영역(OR1)은 제4 절연층(SR1A)에 형성되는 제1 부분과, 제5 절연층(SR1B)에 형성되는 제2 부분을 포함할 수 있다.

상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

복수의 절연층을 포함하는 절연부;
상기 복수의 절연층의 표면에 각각 형성된 회로 패턴; 및
상기 복수의 절연층 내에 각각 형성된 비아를 포함하고,
상기 절연부는,
적어도 하나의 절연층을 포함하는 제1 절연부;
상기 제1 절연부 위에 배치되고, 복수의 절연층으로 구성되는 제2 절연부; 및
상기 제1 절연부 아래에 배치되고, 복수의 절연층으로 구성되는 제3 절연부를 포함하고,
상기 제1 절연부는,
유리 섬유를 포함하는 프리프레그로 구성되고,
상기 제2 절연부 및 제3 절연부 중 적어도 하나는,
RCC(resin coated copper) 및 상기 RCC 상에 배치되는 솔더 레지스트를 포함하고,
상기 회로 패턴 및 상기 비아는,
상기 솔더 레지스트의 표면 및 상기 솔더 레지스트 내에 각각 형성되는
인쇄회로기판.
제1항에 있어서,
상기 제2 절연부는,
상기 제1 절연부의 상면에 배치되는 제1 RCC와, 상기 제1 RCC의 상면 위에 배치되는 제1 솔더 레지스트를 포함하고,
상기 제3 절연부는,
상기 제1 절연부의 하면에 배치되는 제2 RCC와, 상기 제2 RCC의 하면에 배치되는 제3 RCC를 포함하는
인쇄회로기판.
제2항에 있어서,
상기 제2 RCC의 하면에 배치되는 제2 솔더 레지스트를 포함하고,
상기 제2 솔더 레지스트에는 상기 회로 패턴 및 비아가 배치되지 않는,
인쇄회로기판.
제2항에 있어서,
상기 회로 패턴은, 상기 제1 RCC의 상면에 배치되는 제1 패드를 포함하고,
상기 제1 솔더 레지스트는 상기 제1 패드의 상면을 노출하는 제1 오픈 영역을 포함하는
인쇄회로기판.
제4항에 있어서,
상기 제1 솔더 레지스트의 상기 제1 오픈 영역에서의 상면은,
상기 제1 RCC의 상면보다 높고, 상기 제1 패드의 상면보다 낮게 위치하는,
인쇄회로기판.
제1항에 있어서,
상기 제2 절연부는,
상기 제1 절연부의 상면에 배치되는 제1 RCC와, 상기 제1 RCC의 상면 위에 배치되는 제1 솔더 레지스트를 포함하고,
상기 제3 절연부는,
상기 제1 절연부의 하면에 배치되는 제2 RCC와, 상기 제2 RCC의 하면에 배치되는 제2 솔더 레지스트를 포함하는,
인쇄회로기판.
제6항에 있어서,
상기 제1 솔더 레지스트 및 상기 제2 솔더 레지스트 각각의 표면에는 회로 패턴이 형성되고,
상기 제1 솔더 레지스트 및 상기 제2 솔더 레지스트 각각의 내부에는 비아가 형성되는,
인쇄회로기판.
제7항에 있어서,
상기 회로 패턴은,
상기 제1 RCC의 상면에 배치되는 제1 패드와,
상기 제2 RCC의 하면에 배치되는 제2 패드를 포함하고,
상기 제1 솔더 레지스트는 상기 제1 패드의 상면을 노출하는 제1 오픈 영역을 포함하고,
상기 제2 솔더 레지스트는 상기 제2 패드의 하면을 노출하는 제2 오픈 영역을 포함하는,
인쇄회로기판.
제1항에 있어서,
상기 제2 절연부는,
상기 제1 절연부의 상면에 배치되는 제1 RCC와, 상기 제1 RCC의 상면 위에 배치되는 제1-1 솔더 레지스트와, 상기 제1-1 솔더 레지스트의 상면 위에 배치되는 제1-2 솔더 레지스트를 포함하고,
상기 제3 절연부는,
상기 제1 절연부의 하면에 순차적으로 배치되는 제2 내지 제4 RCC를 포함하고,
상기 제1-1 솔더 레지스트 및 상기 제1-2 솔더 레지스트 각각의 표면에는 회로 패턴이 형성되고,
상기 제1-1 솔더 레지스트 및 상기 제1-2 솔더 레지스트 각각의 내부에는 비아가 형성되는,
인쇄회로기판.
제9항에 있어서,
상기 회로패턴은,
상기 제1 RCC의 상면에 배치되는 제1 패드를 포함하고,
상기 제1-1 솔더 레지스트 및 상기 제1-2 솔더 레지스트를 공통으로 오픈하여 형성되고, 상기 제1 패드의 상면을 노출하는 제1 개구 영역을 포함하는
인쇄회로기판.
제1항에 있어서,
상기 회로 패턴 및 상기 비아가 배치되는 솔더 레지스트는, 2층 구조를 가지며,
상기 비아는 상기 2층 구조의 솔더 레지스트를 공통으로 관통하며 형성되는
인쇄회로기판.
절연층에 회로패턴을 형성하고, 상기 절연층을 관통하는 비아를 형성하는 공정을 복수 회 진행하여 복수의 절연층의 적층 구조를 가지는 인쇄회로기판을 형성하는 것을 포함하고,
상기 복수의 절연층의 적층 구조는,
적어도 하나의 절연층을 포함하는 제1 절연부;
상기 제1 절연부 위에 배치되고, 복수의 절연층으로 구성되는 제2 절연부; 및
상기 제1 절연부 아래에 배치되고, 복수의 절연층으로 구성되는 제3 절연부를 포함하고,
상기 제1 절연부는,
유리 섬유를 포함하는 프리프레그로 구성되고,
상기 제2 절연부 및 제3 절연부 중 적어도 하나는,
RCC(resin coated copper) 및 상기 RCC 상에 배치되는 솔더 레지스트를 포함하고,
상기 회로 패턴 및 상기 비아는,
상기 솔더 레지스트의 표면 및 상기 솔더 레지스트 내에 각각 형성되는
인쇄회로기판의 제조 방법.
제12항에 있어서,
상기 제2 절연부는,
상기 제1 절연부의 상면에 배치되는 제1 RCC와, 상기 제1 RCC의 상면 위에 배치되는 제1 솔더 레지스트를 포함하고,
상기 제3 절연부는,
상기 제1 절연부의 하면에 배치되는 제2 RCC와, 상기 제2 RCC의 하면에 배치되는 제3 RCC를 포함하고,
상기 제2 RCC의 하면에는 제2 솔더 레지스트가 배치되고,
상기 제2 솔더 레지스트에는 상기 회로 패턴 및 비아가 배치되지 않는,
인쇄회로기판의 제조 방법.
제13항에 있어서,
상기 회로 패턴은, 상기 제1 RCC의 상면에 배치되는 제1 패드를 포함하고,
상기 제1 솔더 레지스트에 상기 제1 패드의 상면을 노출하는 제1 오픈 영역을 형성하는 것을 포함하며,
상기 제1 솔더 레지스트의 상기 제1 오픈 영역에서의 상면은,
상기 제1 RCC의 상면보다 높고, 상기 제1 패드의 상면보다 낮게 위치하는,
인쇄회로기판의 제조 방법.
제12항에 있어서,
상기 제2 절연부는,
상기 제1 절연부의 상면에 배치되는 제1 RCC와, 상기 제1 RCC의 상면 위에 배치되는 제1 솔더 레지스트를 포함하고,
상기 제3 절연부는,
상기 제1 절연부의 하면에 배치되는 제2 RCC와, 상기 제2 RCC의 하면에 배치되는 제2 솔더 레지스트를 포함하며,
상기 제1 솔더 레지스트 및 상기 제2 솔더 레지스트 각각의 표면에는 회로 패턴이 형성되고,
상기 제1 솔더 레지스트 및 상기 제2 솔더 레지스트 각각의 내부에는 비아가 형성되는,
인쇄회로기판의 제조 방법.
제15항에 있어서,
상기 회로 패턴은,
상기 제1 RCC의 상면에 배치되는 제1 패드와,
상기 제2 RCC의 하면에 배치되는 제2 패드를 포함하고,
상기 제1 솔더 레지스트에 상기 제1 패드의 상면을 노출하는 제1 오픈 영역을 형성하고,
상기 제2 솔더 레지스트에 상기 제2 패드의 하면을 노출하는 제2 오픈 영역을 형성하는 것을 포함하는,
인쇄회로기판의 제조 방법.
제12항에 있어서,
상기 제2 절연부는,
상기 제1 절연부의 상면에 배치되는 제1 RCC와, 상기 제1 RCC의 상면 위에 배치되는 제1-1 솔더 레지스트와, 상기 제1-1 솔더 레지스트의 상면 위에 배치되는 제1-2 솔더 레지스트를 포함하고,
상기 제3 절연부는,
상기 제1 절연부의 하면에 순차적으로 배치되는 제2 내지 제4 RCC를 포함하고,
상기 제1-1 솔더 레지스트 및 상기 제1-2 솔더 레지스트 각각의 표면에는 회로 패턴이 형성되고,
상기 제1-1 솔더 레지스트 및 상기 제1-2 솔더 레지스트 각각의 내부에는 비아가 형성되는,
인쇄회로기판의 제조 방법.
제12항에 있어서,
상기 회로 패턴 및 상기 비아가 배치되는 솔더 레지스트는, 제1 및 제2 서브 솔더 레지스트를 포함하는 2층 구조를 가지며,
상기 비아는 상기 2층 구조의 제1 및 제2 서브 솔더 레지스트를 공통으로 관통하며 형성되는
인쇄회로기판의 제조 방법.