KR20210006674A - 회로기판 - Google Patents

회로기판 Download PDF

Info

Publication number
KR20210006674A
KR20210006674A KR1020190082572A KR20190082572A KR20210006674A KR 20210006674 A KR20210006674 A KR 20210006674A KR 1020190082572 A KR1020190082572 A KR 1020190082572A KR 20190082572 A KR20190082572 A KR 20190082572A KR 20210006674 A KR20210006674 A KR 20210006674A
Authority
KR
South Korea
Prior art keywords
inorganic filler
insulating layer
circuit board
thermal expansion
coefficient
Prior art date
Application number
KR1020190082572A
Other languages
English (en)
Inventor
유도혁
양의열
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020190082572A priority Critical patent/KR20210006674A/ko
Priority to PCT/KR2020/007027 priority patent/WO2020246755A1/ko
Priority to CN202080041866.0A priority patent/CN113994768B/zh
Publication of KR20210006674A publication Critical patent/KR20210006674A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203—Fillers and particles
    • H05K2201/0206—Materials
    • H05K2201/0209—Inorganic, non-metallic particles
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important

Abstract

실시예에 따른 회로기판은, 제 1 절연층; 상기 제 1 절연층 상부의 회로 패턴; 및 상기 회로 패턴 상부의 제 2 절연층을 포함하고, 상기 제 1 절연층 및 상기 제 2 절연층 중 적어도 하나의 절연층은 무기 필러를 포함하고, 상기 무기 필러는 제 1 무기 필러 및 제 2 무기 필러를 포함하고, 상기 제 1 무기 필러는 양의 열팽창 계수를 가지고, 상기 제 2 무기 필러는 음의 열팽창 계수를 가진다.

Description

회로기판{CIRCUIT BOARD}
실시예는 회로기판에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.
일반적으로, 상기와 같은 인쇄회로기판에 포함된 회로 패턴의 표면처리 방법으로, OSP(Organic Solderability Preservative), 전해 니켈/골드, 전해 니켈/골드-코발트 합금, 무전해 니켈/팔라듐/골드 등이 사용되고 있다.
이때, 상기 사용되는 표면 처리 방법들은 그의 용도에 따라 달라지는데, 예를 들어, 상기 용도에는 솔더링 용도, 와이어 본딩 용도 및 커넥터 용도 등이 있다.
상기 인쇄회로기판 상에 실장되는 부품들은 각 부품들에 연결되는 회로 패턴에 의해 부품에서 발생되는 신호가 전달될 수 있다.
한편, 최근의 휴대용 전자 기기 등의 고기능화에 수반하여, 대량의 정보의 고속 처리를 하기 위해 신호의 고주파화가 진행되고 있어, 고주파 용도에 적합한 인쇄회로기판의 회로 패턴이 요구되고 있다.
이러한 인쇄회로기판의 회로 패턴은 고주파 신호의 품질을 저하시키지 않고 전송 가능하게 하기 위해, 전송 손실의 저감이 요망된다.
인쇄회로기판의 회로 패턴의 전송 손실은, 구리박에 기인하는 도체 손실과, 절연체에 기인하는 유전체 손실로 주로 이루어진다.
한편, 인쇄회로기판의 제조 공정 중에는 높은 열과 압력이 발생하며, 고주파수의 인쇄회로기판을 구동시, 인쇄회로기판에서는 높은 온도의 열이 발생되기에, 높은 열과 압력에 따른 인쇄회로기판의 손상을 방지하기 위해 인쇄회로기판의 열적 안정성이 요구된다.
실시예는 향상된 열적 신뢰성을 가지는 인쇄회로기판을 제공하고자 한다.
실시예에 따른 회로기판은, 제 1 절연층; 상기 제 1 절연층 상부의 회로 패턴; 및 상기 회로 패턴 상부의 제 2 절연층을 포함하고, 상기 제 1 절연층 및 상기 제 2 절연층 중 적어도 하나의 절연층은 무기 필러를 포함하고, 상기 무기 필러는 제 1 무기 필러 및 제 2 무기 필러를 포함하고, 상기 제 1 무기 필러는 양의 열팽창 계수를 가지고, 상기 제 2 무기 필러는 음의 열팽창 계수를 가진다.
실시예에 따른 회로기판은 절연층(111)의 내부에 절연층의 전체적인 열팽창 계수를 감소시킬 수 있는 복수의 무기 필러들을 포함하여 절연층의 높은 열팽창 계수에 따른 상기와 같은 문제점을 해결할 수 있어, 회로기판의 신뢰성을 향상시킬 수 있다.
또한, 실시예에 따른 회로기판은 절연층의 내부에 서로 다른 특성 및 서로 다른 크기의 열팽창 계수를 가지는 복수의 무기 필러들을 포함할 수 있다. 따라서, 실시예에 따른 회로기판은 절연층 내부에 음의 열팽창 계수를 가지는 무기 필러와 양의 열팽창 계수를 가지는 무기 필러를 함께 첨가하여, 절연층의 전체적인 열팽창 계수를 감소시킬 수 있다.
따라서, 실시예에 따른 회로기판은 절연층과 전자 부품의 열팽창 계수 차이를 완화하여 절연층과 전자 부품의 열팽창 계수의 차이에 따른 회로기판의 크랙을 방지할 수 있다.
또한, 실시예에 따른 회로기판은 음의 열팽창 계수를 가지는 무기 필러와 함께 열전도율 및 유전율이 향상된 금속 계열의 무기 필러를 함께 사용할 수 있다. 이에 따라, 열팽창 계수가 높지만 열전도율이 높고 유전율이 낮은 금속 계열의 무기 필러를 사용하여 회로기판의 열전도 특성 및 유전율을 감소시켜, 회로기판의 신호 전달 특성을 향상시킬 수 있다. 또한, 음의 열팽창 계수를 가지는 무기 필러를 함께 사용함으로써, 금속 계열의 무기 필러에 의한 열팽창 계수의 증가를 완화하여 절연층의 전체적인 열팽창 계수의 크기를 감소시킬 수 있다.
즉, 실시예에 따른 회로기판의 절연층은 복수의 제 1 무기 필러 및 제 2 무기 필러를 포함하며, 이에 따라, 상기 절연층은 약 5 ppm/℃ 내지 약 8ppm/℃의 열팽창 계수를 가질 수 있다.
도 1은 실시예에 따른 회로기판의 단면도를 도시한 도면이다.
도 2는 도 1의 A 영역의 확대도를 도시한 도면이다.
도 3은 제 2 무기 필러의 중량%에 따른 절연층의 전체적인 열팽창 계수의 크기 및 유전율을 설명하기 위한 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, “A 및(와) B, C중 적어도 하나(또는 한개이상)”로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나이상을 포함 할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다.
또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 도면들을 참조하여, 실시예들에 따른 회로기판을 설명한다.
도 1을 참조하면, 실시예에 따른 회로기판은 절연기판(110), 제 1 패드(120), 제 1 상부 금속층(130), 제 2 패드(140), 제 2 상부 금속층(150), 제 1 보호층(160), 제 2 보호층(170), 솔더 페이스트(180), 전자 부품(190)을 포함할 수 있다.
상기 절연기판(110)은 평판 구조를 가질 수 있다. 상기 절연기판(110)은 인쇄회로기판(PCB: Printed Circuit Board)일 수 있다. 여기에서, 상기 절연기판(110)은 단일 기판으로 구현될 수 있으며, 이와 다르게 다수 개의 절연층이 연속적으로 적층된 다층 기판으로 구현될 수 있다.
이에 따라, 상기 절연기판(110)은 복수의 절연층(111)을 포함할 수 있다. 도 2에 도시된 바와 같이, 상기 복수의 절연층(111)은 최하부에서부터 제 1 절연층(111a), 제 2 절연층(111b), 제 3 절연층(111c), 제 4 절연층(111d) 및 제 5 절연층(111e)을 포함할 수 있다. 그리고, 상기 제 1 내지 5 절연층의 표면 각각에는 회로 패턴(112)이 배치될 수 있다.
상기 복수의 절연층(111)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 절연층의 표면에 회로 패턴(112)을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
상기 복수의 절연층(111)은 유리섬유를 포함하는 프리프레그(prepreg)를 포함할 수 있다. 자세하게, 상기 복수의 절연층(111)은 에폭시 수지 및 상기 에폭시 수지에 유리 섬유 및 실리콘계 필러(Si filler)가 분산된 물질을 포함할 수 있다.
또한, 상기 복수의 절연층(111)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 절연층(111)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 절연층(111)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.
또한, 상기 절연층(111)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 절연층(111)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.
또한, 상기 절연층(111)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 절연층(111)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 절연층(111)의 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
또한, 상기 절연층(111)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 절연층(111)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다. 이때, 절연층(111)은, 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 전기 부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.
한편, 상기 제 1 내지 제 5 절연층들 중 적어도 하나의 절연층에는 복수의 무기 필러들을 포함할 수 있다. 상기 복수의 무기 필러들은 상기 절연층의 내부에 분산되어, 상기 절연층의 열전도율 및/또는 열팽창 계수를 향상시킬 수 있다. 상기 절연층 내부에 분산되는 상기 무기 필러들에 대해서는 이하에서 상세하게 설명한다.
상기 절연층(111)의 표면에는 각각 회로패턴(112)이 배치된다. 상기 회로패턴(112)은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 회로패턴(112)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다.
또한, 상기 회로패턴(112)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 회로패턴(112)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
상기 회로패턴(112)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
상기 절연층(111)에는 적어도 하나의 비아(113)가 형성된다. 상기 비아(113)는 상기 복수의 절연층(111) 중 적어도 하나의 절연층을 관통하며 배치된다. 상기 비아(113)는 상기 복수의 절연층(111) 중 어느 하나의 절연층만을 관통할 수 있으며, 이와 다르게 상기 복수의 절연층(111) 중 적어도 2개의 절연층을 공통으로 관통하며 형성될 수도 있다. 이에 따라, 상기 비아(113)는 서로 다른 절연층의 표면에 배치되어 있는 회로패턴을 상호 전기적으로 연결한다.
상기 비아(113)는 상기 복수의 절연층(111) 중 적어도 하나의 절연층을 관통하는 관통 홀(도시하지 않음) 내부를 전도성 물질로 충진하여 형성할 수 있다.
상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 CO2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 절연층(111)을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 CO2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, CO2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 비아(113)를 형성한다. 상기 비아(113)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
상기 복수의 절연층(111) 중 최상부에 배치된 절연층 위에는 제 1 패드(120)가 배치되고, 상기 복수의 절연층(111) 중 최하부에 배치된 절연층 아래에는 제 2 패드(140)가 배치된다.
다시 말해서, 상기 복수의 절연층(111) 중 전자부품(190)이 형성될 최상부의 절연층(111) 위에는 제 1 패드(120)가 배치된다. 상기 제 1 패드(120)는 상기 최상부의 절연층 위에 복수 개 형성될 수 있다. 그리고, 상기 제 1 패드(120) 중 일부는 신호 전달을 위한 패턴 역할을 하며, 다른 일부는 상기 전자부품(190)과 와이어등을 통해 전기적으로 연결되는 이너 리드 역할을 할 수 있다. 다시 말해서, 상기 제 1 패드(120)는 와이어 본딩 용도를 위한 와이어 본딩 패드를 포함할 수 있다.
그리고, 상기 복수의 절연층(111) 중 외부 기판(도시하지 않음)이 부착될 최하부의 절연층 아래에는 제 2 패드(140)가 배치된다. 상기 제 2 패드(140)도 상기 제 1 패드(120)와 마찬가지로, 일부는 신호 전달을 위한 패턴 역할을 하며, 나머지 일부는 상기 외부 기판의 부착을 위해 접착부재(175)가 배치되는 아우터 리드 역할을 할 수 있다. 다시 말해서, 상기 제 2 패드(140)는 솔더링 용도를 위한 솔더링 패드를 포함할 수 있다.
그리고, 상기 제 1 패드(120) 위에는 상기 제 1 상부 금속층(130)이 배치되고, 상기 제 2 패드(140) 아래에는 제 2 상부 금속층(150)이 배치된다. 상기 제 1 상부 금속층(130) 및 상기 제 2 상부 금속층(150)은 서로 동일한 물질로 형성되며, 각각 상기 제 1 패드(120) 및 상기 제 2 패드(140)를 보호하면서, 상기 와이어 본딩 또는 상기 솔더링 특성을 증가시킨다.
이를 위해, 상기 제 1 상부 금속층(130) 및 상기 제 2 상부 금속층(150)은 금(Au)을 포함하는 금속으로 형성된다. 바람직하게, 상기 제 1 상부 금속층(130) 및 상기 제 2 상부 금속층(150)은 순수 금(순도 99% 이상)만을 포함할 수 있으며, 이와 다르게 금(Au)을 포함하는 합금으로 형성될 수 있다. 상기 제 1 상부 금속층(130) 및 상기 제 2 상부 금속층(150)이 금을 포함하는 합금으로 형성되는 경우, 상기 합금을 코발트를 포함하는 금 합금으로 형성될 수 있다.
상기 복수의 절연층 중 상기 최상부에 배치된 절연층 위에는 솔더페이스트(180)가 배치된다. 상기 솔더 페이스트는 상기 절연기판(110)에 부착되는 전자부품(190)을 고정시키는 접착제이다. 이에 따라, 상기 솔더페이스트(180)는 접착제라 이름할 수도 있을 것이다. 상기 접착제는 전도성 접착제일 수 있으며, 이와 다르게 비전도성 접착제일 수 있다. 즉, 상기 인쇄회로기판(100)은 와이어 본딩 방식으로 상기 전자부품(190)이 부착되는 기판일 수 있으며, 이에 따라 상기 접착제 상에는 상기 전자부품(190)의 단자(도시하지 않음)가 배치되지 않을 수 있다. 또한, 상기 접착제는 상기 전자부품(190)과 전기적으로 연결되지 않을 수 있다. 따라서, 상기 접착제는 비전도성 접착제를 사용할 수 있으며, 이와 다르게 전도성 접착제를 사용할 수도 있다.
상기 전도성 접착제는, 크게 이방성 도전 접착제(anisotropic conductive adhesive)와 등방성 도전 접착제(isotropic conductive adhesive)로 구분되며, 기본적으로 Ni, Au/고분자, 또는 Ag 등의 도전성 입자들과, 열경화성, 열가소성, 또는 이 둘의 특성을 혼합한 혼합형 절연수지(blend type insulating resin)로 구성된다.
또한, 비전도성 접착제는 폴리머 접착제일 수 있으며, 바람직하게, 열경화성수지, 열가소성수지, 충전제, 경화제, 및 경화촉진제를 포함하는 비전도 폴리머 접착제일 수 있다.
또한, 상기 최상부의 절연층 위에는 상기 제 1 상부 금속층(130)의 표면을 적어도 일부 노출하는 제 1 보호층(160)이 배치된다. 상기 제 1 보호층(160)은 상기 최상부의 절연층의 표면을 보호하기 위해 배치되며, 예를 들어 솔더레지스트일 수 있다.
그리고, 상기 제 1 상부 금속층(130)에는 솔더 페이스트(180)가 배치되며, 그에 따라 상기 제 1 패드(120)와 상기 전자부품(190)은 전기적으로 연결될 수 있다.
여기에서, 상기 전자부품(190)은 소자나 칩을 모두 포함할 수 있다. 상기 소자는 능동 소자와 수동 소자로 구분될 수 있으며, 상기 능동 소자는 비선형 부분을 적극적으로 이용한 소자이고, 수동 소자는 선형 및 비선형 특성이 모두 존재하여도 비선형 특성은 이용하지 않는 소자를 의미한다. 그리고, 상기 수동 소자에는 트랜지스터, IC 반도체 칩 등이 포함될 수 있으며, 상기 수동 소자에는 콘덴서, 저항 및 인덕터 등을 포함할 수 있다. 상기 수동 소자는 능동 소자인 반도체 칩의 신호 처리 속도를 높이거나, 필터링 기능 등을 수행하기 위해, 통상의 반도체 패키지와 함께 기판 위에 실장된다.
결론적으로, 상기 전자부품(190)은 반도체 칩, 발광 다이오드 칩 및 기타 구동 칩을 모두 포함할 수 있다.
그리고, 상기 최상부의 절연층 위에는 수지 몰딩부가 형성될 수 있으며, 그에 따라 상기 전자부품(190), 제 1 상부 금속층(130)은 상기 수지 몰딩부에 의해 보호될 수 있다.
한편, 상기 복수의 절연층 중 최하부의 절연층 아래에는 제 2 보호층(170)이 배치된다. 상기 제 2 보호층(170)은 상기 제 2 상부 금속층(150)의 표면을 노출하는 개구부를 갖는다. 상기 제 2 보호층(170)을 솔더레지스트로 형성될 수 있다.
이하에서는, 도 2 내지 도 4를 참조하여, 실시예에 따른 절연층 및 상기 절연층 내부에 배치되는 무기 필러를 구체적으로 설명한다.
앞서 설명하였듯이, 상기 절연층은 최하부에서부터 제 1 절연층(111a), 제 2 절연층(111b), 제 3 절연층(111c), 제 4 절연층(111d) 및 제 5 절연층(111e)을 포함할 수 있다.
상기 제 1 절연층(111a), 상기 제 2 절연층(111b), 상기 제 3 절연층(111c), 상기 제 4 절연층(111d) 및 상기 제 5 절연층(111e)은 절연층의 내부에 복수의 무기 필러들을 포함할 수 있다.
또는, 상기 제 1 절연층(111a), 상기 제 2 절연층(111b), 상기 제 3 절연층(111c), 상기 제 4 절연층(111d) 및 상기 제 5 절연층(111e) 중 적어도 하나의 절연층에는 절연층의 내부에 복수의 무기 필러들을 포함할 수 있다.
도 2를 참조하면, 상기 절연층(111)은 상기 절연층(111)의 내부에서 분산되는 복수의 무기 필러(200)들을 포함할 수 있다. 자세하게, 상기 무기 필러(200)는 제 1 무기 필러(210) 및 제 2 무기 필러(220)를 포함할 수 있다.
예를 들어, 상기 절연층(111)은 프리프레그(prepreg, PPG) 물질로 형성되고, 상기 프리프레그 내부에는 제 1 무기 필러(210) 및 제 2 무기 필러(220)가 분산되어 배치될 수 있다.
상기 절연층(111)과 상기 무기 필러(200)는 서로 다른 열팽창 계수를 가질 수 있다. 자세하게, 상기 절연층(111)을 구성하는 물질의 열팽창 계수는 상기 무기 필러(200)를 구성하는 물질의 열팽창 계수보다 클 수 있다.
즉, 실시예에 따른 회로기판의 절연층(111)은 상기 절연층(111)의 내부에 상기 절연층의 열팽창 계수보다 열팽창 계수가 작은 복수의 무기 필러들을 배치하여 절연층(111)의 전체적인 열팽창 계수를 감소시킬 수 있다.
일반적으로, 절연층(111) 상에 배치되는 전자부품들 즉, 소자나 칩의 열팽창 계수는 6 ppm/℃ 내지 7 ppm/℃일 수 있다. 한편, 상기 절연층(111)을 구성하는 물질 일례로, 에폭시 수지의 열팽창 계수는 20 ppm/℃ 내지 40 ppm/℃일 수 있다. 이에 따라, 절연층과 전자부품들의 열팽창 계수의 차이로 인해 회로기판 제조시 회로기판에 크랙 등이 발생하여 회로기판의 신뢰성이 저하될 수 있다. 또한, 회로기판 제조시 절연층의 높은 열팽창 계수로 인해 프레스 공정 또는 솔더링 공정에서 뒤틀림(warpage) 또는 박리(delamination) 현상이 발생하여 역시 회로기판의 신뢰성이 저하될 수 있다.
따라서, 실시예에 따른 회로기판은 절연층(111)의 내부에 절연층의 전체적인 열팽창 계수를 감소시킬 수 있는 복수의 무기 필러들을 포함하여 절연층의 높은 열팽창 계수에 따른 상기와 같은 문제점을 해결할 수 있어, 회로기판의 신뢰성을 향상시킬 수 있다.
한편, 상기 제 1 무기 필러(210)와 상기 제 2 무기 필러(220)는 서로 다른 열팽창 계수를 가질 수 있다.
자세하게, 상기 제 1 무기 필러(210)와 상기 제 2 무기 필러(220)는 서로 다른 열팽창 특성을 가질 수 있다. 예를 들어, 상기 제 1 무기 필러(210)는 포지티브 열팽창 특성을 가지고, 상기 제 2 무기 필러(220)는 네거티브 열팽창 특성을 가질 수 있다. 즉, 상기 제 1 무기 필러(210)는 열이 인가되면 팽창하는 특성을 가질 수 있고, 상기 제 2 무기 필러(220)는 열이 인가되며 수축하는 특성을 가질 수 있다.
또한, 상기 제 1 무기 필러(210)와 상기 제 2 무기 필러(220)는 서로 다른 크기의 열팽창 계수를 가질 수 있다. 예를 들어, 상기 제 1 무기 필러(210)는 양의 열팽창 계수를 가질 수 있다. 자세하게, 상기 제 1 무기 필러(210)는 0.5 ppm/℃ 내지 10 ppm/℃의 열팽창 계수를 가질 수 있다. 또한, 상기 제 2 무기 필러(210)는 읨의 열팽창 계수를 가질 수 있다. 자세하게, 상기 제 2 무기 필러(220)의 열팽창 계수는 0 미만이고, -5 ppm/℃ 이상일 수 있다.
예를 들어, 상기 제 1 무기 필러(210)는 세라믹 무기 필러 또는 금속 무기 필러를 포함할 수 있다. 일례로, 상기 제 1 무기 필러(210)는 이산화규소(SiO2) 등의 세라믹 무기 필러 또는 산화알루미늄(Al2O3) 또는 질화알루미늄(AlN) 등의 금속 무기 필러를 포함할 수 있다.
또한, 상기 제 2 무기 필러(220)는 Mn3XN(X는 Cu-Sn, Zn-Sn) 및 ZrMo2O8 중 적어도 하나의 물질을 포함할 수 있다.
상기 무기 필러(200)는 상기 절연층 전체에 대해 약 70 부피% 내지 약 90 부피% 만큼 포함될 수 있다.
또한, 상기 제 1 무기 필러(210)와 상기 제 2 무기 필러(220)는 상기 절연층(110) 내부에서 서로 다른 양 만큼 포함될 수 있다. 자세하게, 상기 제 1 무기 필러(210)는 상기 제 2 무기 필러(220)보다 많은 양으로 포함될 수 있다. 예를 들어, 상기 제 2 무기 필러는 상기 무기 필러 전체에 대해 5 중량% 내지 50 중량% 미만으로 포함될 수 있다.
도 3 및 도 4를 참조하면, 상기 제 2 무기 필러가 5 중량% 미만으로 포함되는 경우, 절연층의 열팽창 계수의 감소 효과가 미미할 수 있다. 또한, 상기 제 2 무기 필러가 약 50 중량% 이상으로 포함되는 경우, 절연층의 유전율이 증가되어 고주파 용도의 회로기판의 절연층으로 사용되는 경우, 신호손실이 증가되어 특성이 저하될 수 있다.
한편, 상기 제 2 무기 필러는 상기 제 1 무기 필러의 열팽창 계수의 크기에 따라, 다른 중량%로 포함될 수 있다.
자세하게, 상기 제 1 무기 필러가 세라믹 무기 필러를 포함하는 경우, 상기 제 1 무기 필러는 0.5 ppm/℃ 내지 3 ppm/℃의 열팽창 계수를 가질 수 있다. 이때, 상기 제 2 무기 필러는 상기 무기 필러 전체에 대해 약 10 중량% 내지 약 20 중량% 만큼 포함될 수 있다.
또한, 상기 제 1 무기 필러가 금속 무기 필러를 포함하는 경우, 상기 제 1 무기 필러는 약 5 ppm/℃ 내지 10 ppm/℃의 열팽창 계수를 가질 수 있다. 이때, 상기 제 2 무기 필러는 상기 무기 필러 전체에 대해 약 30 중량% 내지 약 40 중량% 만큼 포함될 수 있다.
즉, 상기 금속 무기 필러의 경우 세라믹 무기 필러에 비해 열팽창 계수는 높지만 열전달율이 높고 유전율이 낮을 수 있다. 따라서, 제 1 무기 필러로서 금속 무기 필러를 포함하는 경우, 절연층의 전체적인 열팽창 계수를 감소시키기 위해, 세라믹 무기 필러를 포함하는 경우에 비해 더 많은 제 2 무기 필러가 포함될 수 있다.
즉, 실시예에 따른 절연층은 세라믹 계열의 제 1-1 무기 필러와 제 2 무기 필러를 포함하거나, 금속 계열의 제 1-2 무기 필러와 제 2 무기 필러를 포함하거나 또는 세라믹 계열의 제 1-1 무기 필러, 금속 계열의 제 1-2 무기 필러 및 제 2 무기 필러를 포함할 수 있다.
실시예에 따른 회로기판은 절연층의 내부에 서로 다른 특성 및 서로 다른 크기의 열팽창 계수를 가지는 복수의 무기 필러들을 포함할 수 있다. 따라서, 실시예에 따른 회로기판은 절연층 내부에 음의 열팽창 계수를 가지는 무기 필러와 양의 열팽창 계수를 가지는 무기 필러를 함께 첨가하여, 절연층의 전체적인 열팽창 계수를 감소시킬 수 있다.
따라서, 실시예에 따른 회로기판은 절연층과 전자 부품의 열팽창 계수 차이를 완화하여 절연층과 전자 부품의 열팽창 계수의 차이에 따른 회로기판의 크랙을 방지할 수 있다.
또한, 실시예에 따른 회로기판은 음의 열팽창 계수를 가지는 무기 필러와 함께 열전도율 및 유전율이 향상된 금속 계열의 무기 필러를 함께 사용할 수 있다. 이에 따라, 열팽창 계수가 높지만 열전도율이 높고 유전율이 낮은 금속 계열의 무기 필러를 사용하여 회로기판의 열전도 특성 및 유전율을 감소시켜, 회로기판의 신호 전달 특성을 향상시킬 수 있다. 또한, 음의 열팽창 계수를 가지는 무기 필러를 함께 사용함으로써, 금속 계열의 무기 필러에 의한 열팽창 계수의 증가를 완화하여 절연층의 전체적인 열팽창 계수의 크기를 감소시킬 수 있다.
즉, 실시예에 따른 회로기판의 절연층은 복수의 제 1 무기 필러 및 제 2 무기 필러를 포함하며, 이에 따라, 상기 절연층은 약 5 ppm/℃ 내지 약 8ppm/℃의 열팽창 계수를 가질 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 제 1 절연층;
    상기 제 1 절연층 상부의 회로 패턴; 및
    상기 회로 패턴 상부의 제 2 절연층을 포함하고,
    상기 제 1 절연층 및 상기 제 2 절연층 중 적어도 하나의 절연층은 무기 필러를 포함하고,
    상기 무기 필러는 제 1 무기 필러 및 제 2 무기 필러를 포함하고,
    상기 제 1 무기 필러는 양의 열팽창 계수를 가지고,
    상기 제 2 무기 필러는 음의 열팽창 계수를 가지는 회로기판.
  2. 제 1항에 있어서,
    상기 제 2 무기 필러는 0 미만이고, -5 ppm/℃ 이상의 열팽창 계수를 가지는 회로기판.
  3. 제 1항에 있어서,
    상기 무기필러는 상기 절연층 전체에 대해 약 70 부피% 내지 90 부피% 만큼 포함되는 회로기판.
  4. 제 3항에 있어서,
    상기 무기 필러 전체에 대한 상기 제 2 무기 필러의 양은 상기 무기 필러 전체에 대한 상기 제 1 무기 필러의 양보다 작은 회로기판.
  5. 제 4항에 있어서,
    상기 제 2 무기 필러는 상기 무기 필러 전체에 대해 5 중량% 내지 50 중량% 미만으로 포함되는 회로기판.
  6. 제 4항에 있어서,
    상기 제 1 무기 필러는 0.5ppm/℃ 내지 3ppm/℃의 열팽창 계수를 가지고,
    상기 제 2 무기 필러는 상기 무기 필러 전체에 대해 10 중량% 내지 20 중량% 으로 포함되는 회로기판.
  7. 제 4항에 있어서,
    상기 제 1 무기 필러는 5ppm/℃ 내지 10ppm/℃의 열팽창 계수를 가지고,
    상기 제 2 무기 필러는 상기 무기 필러 전체에 대해 10 중량% 내지 20 중량% 으로 포함되는 회로기판.
  8. 제 1항에 있어서,
    상기 제 1 무기 필러는 세라믹 무기 필러 및 금속 무기 필러 중 적어도 하나의 무기 필러를 포함하는 회로기판
  9. 제 1항에 있어서,
    상기 제 2 무기 필러는 Mn3XN(X는 Cu-Sn, Zn-Sn) 및 ZrMo2O8 중 적어도 하나의 물질을 포함하는 회로기판.
  10. 제 1항에 있어서,
    상기 절연층은 5 ppm/℃ 내지 8ppm/℃의 열팽창 계수를 가지는 회로기판
KR1020190082572A 2019-06-04 2019-07-09 회로기판 KR20210006674A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190082572A KR20210006674A (ko) 2019-07-09 2019-07-09 회로기판
PCT/KR2020/007027 WO2020246755A1 (ko) 2019-06-04 2020-05-29 회로기판
CN202080041866.0A CN113994768B (zh) 2019-06-04 2020-05-29 电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190082572A KR20210006674A (ko) 2019-07-09 2019-07-09 회로기판

Publications (1)

Publication Number Publication Date
KR20210006674A true KR20210006674A (ko) 2021-01-19

Family

ID=74237332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190082572A KR20210006674A (ko) 2019-06-04 2019-07-09 회로기판

Country Status (1)

Country Link
KR (1) KR20210006674A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220002794U (ko) 2021-05-18 2022-11-25 성기봉 페달엔진 상하 구동 시 회전 토르크 발생 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220002794U (ko) 2021-05-18 2022-11-25 성기봉 페달엔진 상하 구동 시 회전 토르크 발생 장치

Similar Documents

Publication Publication Date Title
US20220256699A1 (en) Circuit board
TWI759667B (zh) 印刷電路板
US20230047621A1 (en) Circuit board
CN112042283A (zh) 印刷电路板和印刷电路板条带
CN113424663B (zh) 电路板
KR20210006674A (ko) 회로기판
US11974388B2 (en) Circuit board
US20220287174A1 (en) Circuit board
CN113994768B (zh) 电路板
KR20200139416A (ko) 회로기판
US20230240005A1 (en) Circuit board
US11979985B2 (en) Printed circuit board
KR20210000607A (ko) 회로기판
KR20210091497A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210155981A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210155977A (ko) 동박부착수지 및 이를 포함하는 인쇄회로기판

Legal Events

Date Code Title Description
A201 Request for examination