CN112042283A - 印刷电路板和印刷电路板条带 - Google Patents
印刷电路板和印刷电路板条带 Download PDFInfo
- Publication number
- CN112042283A CN112042283A CN201980024690.5A CN201980024690A CN112042283A CN 112042283 A CN112042283 A CN 112042283A CN 201980024690 A CN201980024690 A CN 201980024690A CN 112042283 A CN112042283 A CN 112042283A
- Authority
- CN
- China
- Prior art keywords
- insulating layer
- printed circuit
- circuit board
- wafer
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 235000012431 wafers Nutrition 0.000 claims abstract description 108
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- 239000007769 metal material Substances 0.000 claims description 10
- 229910010293 ceramic material Inorganic materials 0.000 claims description 8
- 229910003471 inorganic composite material Inorganic materials 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 226
- 238000000034 method Methods 0.000 description 35
- 238000004519 manufacturing process Methods 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 239000011241 protective layer Substances 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- 230000000149 penetrating effect Effects 0.000 description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 239000010931 gold Substances 0.000 description 8
- 238000009413 insulation Methods 0.000 description 8
- 239000011347 resin Substances 0.000 description 7
- 229920005989 resin Polymers 0.000 description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 6
- DNIAPMSPPWPWGF-UHFFFAOYSA-N Propylene glycol Chemical compound CC(O)CO DNIAPMSPPWPWGF-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 239000000654 additive Substances 0.000 description 4
- 229910002092 carbon dioxide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- JNDMLEXHDPKVFC-UHFFFAOYSA-N aluminum;oxygen(2-);yttrium(3+) Chemical compound [O-2].[O-2].[O-2].[Al+3].[Y+3] JNDMLEXHDPKVFC-UHFFFAOYSA-N 0.000 description 3
- 239000001569 carbon dioxide Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910019901 yttrium aluminum garnet Inorganic materials 0.000 description 3
- 239000004713 Cyclic olefin copolymer Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000001311 chemical methods and process Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000002952 polymeric resin Substances 0.000 description 2
- 239000004926 polymethyl methacrylate Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229920003002 synthetic resin Polymers 0.000 description 2
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 2
- 229920001169 thermoplastic Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 238000001994 activation Methods 0.000 description 1
- 239000005354 aluminosilicate glass Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005238 degreasing Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 150000002576 ketones Chemical class 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 239000012041 precatalyst Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- FZHAPNGMFPVSLP-UHFFFAOYSA-N silanamine Chemical compound [SiH3]N FZHAPNGMFPVSLP-UHFFFAOYSA-N 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000005341 toughened glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
根据实施例的印刷电路板包括：第一绝缘层；多个第一腔体，形成在第一绝缘层的中心区域中；多个第二腔体，形成在第一绝缘层的除中心区域之外的外部区域中；多个真实晶片，分别设置在所述多个第一腔体中；多个虚拟晶片，分别设置在所述多个第二腔体中；第二绝缘层，形成在所述第一绝缘层上并填充所述第一腔体和所述第二腔体；以及第三绝缘层，设置在所述第一绝缘层的下方，其中所述真实晶片包括多个基本驱动元件，而所述虚拟晶片不包括这些驱动元件。
Description
技术领域
实施例涉及印刷电路板，更具体而言涉及部件嵌入式印刷电路板和包括这种印刷电路板的印刷电路板条带。
背景技术
随着电子设备的小型化，电子部件包括更多功能、或者其尺寸可减小。
特别地，为了减小诸如移动电话或便携式计算机等便携式终端的厚度，需要显著减小安装在其中的部件的厚度。为了使部件小型化，越来越需要减小部件封装的厚度，并且越来越需要通过在一个部件封装中安装用于多种功能的多个集成电路芯片来实现高功能。为此目的，已经开发出诸如芯片嵌入式(chip-embedded，嵌入芯片的)印刷电路板的部件封装技术，其中芯片被嵌入在上印刷电路板与下印刷电路板之间。在芯片嵌入式印刷电路板技术中，可以通过在多个印刷电路板之间嵌入芯片来使全部封装部件小型化，并且期望通过提高部件的安装密度来改善高频特性的效果，从而改善电气特性。
具有嵌入其中的电子部件的印刷电路板(PCB)是通过形成腔体(在该腔体中，电子部件将被设置在中心绝缘层内)、将电子部件插入到所形成的腔体中、并在电子部件被插入的状态下压制附加绝缘层而制造的。
同时，在传统的印刷电路板中，腔体仅形成在设有包括实体器件的真实晶片(die，裸片)的区域中。此时，中央绝缘层可以被分成其中形成腔体的区域和其他区域。另外，上绝缘层设置在中心绝缘层上且同时填充腔体。此外，下绝缘层可以设置在中心绝缘层下方。
此时，为了均等地调节上绝缘层的厚度和下绝缘层的厚度，需要考虑填充在腔体中的树脂量。因此，在相关技术中，构成上绝缘层的绝缘材料比构成下绝缘层的绝缘材料厚。
然而，当通过调节绝缘材料的厚度来均等地调节上绝缘层的厚度和下绝缘层的厚度时，上绝缘层中的形成腔体的区域的厚度与其他区域的厚度之间产生差异，从而导致印刷电路板的翘曲现象。
此外，近年来为了通过制造板封装提高工艺过程的生产率，制造了一种条带结构(strip structure)，在这种条带结构中，多个印刷电路板的单元被统一配置，其通常被称作印刷电路板条带。
此时，在印刷电路板条带中，这些印刷电路板单元被设置在中心区域中，并且在外部区域中形成用于自动进行条带检查过程或组装过程的多个对准孔。
然而，当制造印刷电路板条带时，构成印刷电路板单元的真实晶片被设置在中心区域中，但在外部区域中未设置晶片。此时，如上文所述，在外部区域中产生绝缘层的厚度之间的差异。因此，在相关技术中，在外部区域严重地发生条带缠绕现象。因此，难以使条带检查过程和组装过程自动化。
发明内容
【技术问题】
实施例提供了一种包括虚拟晶片(dummy die，假裸片)的印刷电路板，其能够使部件嵌入式印刷电路板的缠绕现象最小化。
实施例提供了一种印刷电路板条带，其能够通过在印刷电路板条带的外部区域中插入虚拟晶片来使发生于外部区域中的缠绕现象最小化。
这些实施例所解决的技术问题不限于上述的技术问题，并且通过下文的描述，此处未描述的其他技术问题对于本领域技术人员来说将变得显而易见。
【技术方案】
根据用于实现上述目的之一个方面，一种印刷电路板包括：第一绝缘层；多个第一腔体，形成在第一绝缘层的中心区域中；多个第二腔体，形成在第一绝缘层的除上述中心区域之外的外部区域中；真实晶片，设置在上述多个第一腔体的每一个中；虚拟晶片，设置在上述多个第二腔体的每一个中；第二绝缘层，设置在第一绝缘层上；以及第三绝缘层，设置在第一绝缘层下方。真实晶片包括驱动器件(driving device，驱动装置)，而虚拟晶片不包括驱动器件。
此外，上述多个第二腔体的整个面积可以占据第一绝缘层的外部区域的整个面积的至少30％。
虚拟晶片可以由半导体材料、陶瓷材料、金属材料或有机/无机复合材料中的任何一种形成。
虚拟晶片的高度可以等于真实晶片的高度。
虚拟晶片的高度可以等于第一绝缘层的高度。
虚拟晶片的上表面可以直接与第二绝缘层的下表面接触，虚拟晶片的下表面可以直接与第三绝缘层的上表面接触。
上述印刷电路板还可以包括：第一电路图案，设置在虚拟晶片上；第二电路图案，设置在虚拟晶片下方；以及导通孔(via，穿孔部)，形成为贯穿虚拟晶片。
第二腔体可以包括：多个第(2-1)腔体，沿第一绝缘层的长轴方向设置；以及多个第(2-2)腔体，沿第一绝缘层的短轴方向设置，这些第(2-1)腔体之间的间隙可以等于上述多个第一腔体之间的间隙。
这些第(2-1)腔体之间的间隙可以小于这些第(2-2)腔体之间的间隙。
一种印刷电路板条带包括：框架区域，位于印刷电路板条带的中心区域中，并包括设置在其中的多个印刷电路板单元，在所述印刷电路板单元中嵌入至少一个真实晶片；以及虚拟区域，位于印刷电路板条带的外部区域中，并且包括其中嵌入多个虚拟晶片的虚拟区域。真实晶片包括驱动器件，而虚拟晶片不包括驱动器件。
此外，在虚拟区域中形成有多个腔体，上述虚拟晶片插入到这些腔体中，且上述多个腔体的整个面积占据虚拟区域的整个面积的30％或更多。
虚拟区域可以是接地区域。
【发明效果】
在上述实施例中，当部件嵌入式印刷电路板被制造时，在嵌入部件的绝缘层中，即使在不包括该部件的区域中也形成腔体，并且虚拟晶片被插入到所形成的该腔体中。此时，虚拟晶片并不包括真实的芯片。也就是说，虚拟晶片可以由诸如硅(Si)或砷化镓(GAAS)的半导体材料、诸如玻璃的陶瓷材料、诸如铜或铝的金属材料或有机/无机复合材料中的任何一种形成。此外，腔体占据绝缘层的整个区域中除了安装有上述部件的区域之外的区域的30％或更多。根据上述实施例，在部件嵌入式印刷电路板中，能够基于中心绝缘层而使上绝缘层的厚度与下绝缘层的厚度之间的差异最小化。此外，根据该实施例，借助具有一定刚度的虚拟晶片，能够使发生在板的外部的翘曲现象最小化。
此外，在这些实施例中，上述的虚拟物(dummy)适用于印刷电路板条带。也就是说，具有嵌入其中的部件的多个印刷电路板单元被设置在印刷电路板条带的中心区域中。此外，虚拟晶片与腔体一起被插设到对应于印刷电路板条带的接地区域的外部区域中。因此，可以使在印刷电路板条带的外部区域中发生的翘曲现象最小化，并提高可靠性。
附图说明
图1是示出根据一实施例的印刷电路板的结构的剖视图。
图2是图1的第一绝缘层的平面图。
图3至图10是依序地展示制造图1所示的印刷电路板的方法的多个剖视图。
图11是示出根据第二实施例的印刷电路板的剖视图。
图12是根据一实施例的印刷电路板条带的平面图。
图13是图12所示的印刷电路板条带的剖视图。
具体实施方式
在下文中，将参照附图详细描述这些实施例的配置和操作。为了参照附图进行简要的描述，相同或等同的部件可以具有相同的附图标记，并且其描述将不再重复。诸如“第一”和“第二”的用语可用于描述各种不同的部件，但是这些部件不应受这些用语的限制。这些用语仅用于区分一个部件和另一个部件。
在下文中，将通过附图和实施例的描述清楚地揭示各个实施例。在这些实施例的描述中，应当理解的是，当诸如层(膜)、区域、图案或结构之类的元件被称为形成在例如基板、层(膜)、区域、垫(pad)或图案之类的另一个元件“上”或“下”时，其可以直接位于另一元件“上”或“下”，或者以间接的方式(在其间形成有中间元件)。在附图中，为了描述方便和清楚起见，每层的厚度或尺寸可以被放大、省略或示意性地示出，并且每个部件的尺寸并非始终是实际尺寸。在下文中，将参照附图描述多个实施例。
图1是示出根据一实施例的印刷电路板的结构的剖视图。图2是图1的第一绝缘层的平面图。图3至图10是展示制造图1所示的印刷电路板的方法的多个剖视图。
参照图1，印刷电路板100包括：第一绝缘层110；第一腔体C1和第二腔体C2，形成在第一绝缘层100中；第一电路图案111，设置在第一绝缘层110的上表面；第二电路图案112，设置在第一绝缘层110的下表面；第一导通孔113，形成为穿透第一绝缘层110；第二绝缘层120，设置在第一绝缘层110上；第三电路图案121，设置在第二绝缘层120上；第二导通孔122，设置为穿透第二绝缘层120；第三绝缘层130，设置在第一绝缘层110下方；第四电路图案131，设置在第三绝缘层130下方；第三导通孔132，形成为穿透第三绝缘层130；第四绝缘层140，设置在第二绝缘层120上；第五电路图案141，设置在第四绝缘层140上；第四导通孔142，形成为穿透第四绝缘层140；第五绝缘层150，设置在第三绝缘层130下方；第六电路图案151，设置在第五绝缘层150下方；第五导通孔152，形成为穿透第五绝缘层150；第一保护层160，设置在第四绝缘层140上；第二保护层170，设置在第五绝缘层150下方；真实晶片180，插入第一腔体C1；以及虚拟晶片190，插入第二腔体C2。
在印刷电路板100中，连接电子部件的电气布线(electrical wiring，电线)的电路图案可由基于电路设计的布线图来表示，并且导电体可以形成在绝缘材料上。此外，印刷电路板100可以具有嵌设于其中的电子部件(其可以是真实晶片)，可以形成电连接电子部件的电路图案，并且除了具有电连接功能的电子部件之外的部件可被机械地固定。
第一绝缘层110可以是其上形成有单个电路图案的印刷电路板100的支撑基板，并且可以意指具有多个堆叠结构的印刷电路板100的一绝缘区域(该绝缘区域内形成有任何一个电路图案)。
优选地，印刷电路板100具有六层结构(6个金属层)，因此印刷电路板100包括五个绝缘层。
第一绝缘层110可以是印刷电路板100的中心绝缘层，并且可以是芯绝缘层。
在第一绝缘层110中形成有多个腔体。此时，所述多个腔体中的至少一个可以是其中插设真实晶片180的第一腔体C1，而所述多个腔体中的至少另一个可以是其中插设虚拟晶片190的第二腔体C2。
第一电路图案111和第二电路图案112设置在第一绝缘层110的表面上。
此外，电连接第一电路图案111和第二电路图案112的第一导通孔113可以形成在第一绝缘层110中。
第一电路图案111和第二电路图案112可以由选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料形成。此外，第一电路图案111和第二电路图案112可以由包括金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)的膏料(paste，糊剂)或焊膏(solder paste)形成。
同时，第一电路图案111和第二电路图案112可以使用加成工艺(additiveprocess)、减成工艺(subtractive process)、改进的半加成工艺(MSAP)和半加成工艺(SAP)形成，这些工艺是制造印刷电路板的一般方法。这里将省略其详细描述。
此外，可以通过用导电材料填充穿透第一绝缘层110的通孔(未示出)的内部来形成第一导通孔113。
可以通过机械、激光或化学工艺中的任何一种来形成该通孔。
当通过机械工艺形成通孔时，可以使用铣削、钻孔或布线方法。当通过激光工艺形成通孔时，可以使用紫外线(UV)或二氧化碳(CO2)激光方法。当通过化学工艺形成通孔时，可以使用包括氨基硅烷、酮等的化学物质来为第一绝缘层110开孔。
同时，激光加工是一种通过将光能集中在一表面上以熔化和蒸发一部分材料来形成所需形状的切割方法。通过这种工艺，能够通过计算机程序容易地形成复杂的形状，并且可以处理难以用其他方法切割的复杂材料。
此外，激光加工具有可达0.005毫米(mm)的最小切割直径，且具有广泛的厚度范围。
作为激光加工钻孔，优选使用钇铝石榴石(YAG)激光、CO2激光或紫外线(UV)。YAG激光可以同时加工铜箔层和绝缘层，而CO2激光可以仅加工绝缘层。
当形成通孔时，通孔的内部被填充导电材料，从而形成第一导通孔113。形成第一导通孔113的导电材料可以是选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)中的任何一种，并且可以使用非电解镀(electroless plating，化学镀)、电镀、丝网印刷、溅射、蒸发、喷墨和配涂(dispensing，分配)中的任何一种或其组合来执行导电材料的填充。
第二绝缘层120设置在第一绝缘层110上。第二绝缘层120可以在设置在第一绝缘层110上的同时填充形成在第一绝缘层110中的第一腔体C1的一部分和第二腔体C2的一部分。第二绝缘层120可以是热固性或热塑性聚合物基板、陶瓷基板、有机/无机复合基板或玻璃纤维浸渍基板，并且当包括聚合物树脂时可以包括环氧基绝缘树脂，或者包括聚酰亚胺基树脂。
此外，第三绝缘层130设置在第一绝缘层110下方。
第二绝缘层120和第三绝缘层130可以大体具有相同的厚度。此时，由于第二绝缘层120填充第一腔体C1和第二腔体C2，因此可形成比构成第三绝缘层130的树脂量更大的树脂量。
第三电路图案121设置在第二绝缘层120上。此外，在第二绝缘层120中，形成穿透第二绝缘层120的第二导通孔122。
第二导通孔122可以电连接第一电路图案111和第三电路图案121。
第四电路图案131设置在第三绝缘层130下方。此外，在第三绝缘层130中，形成穿透第三绝缘层130的第三导通孔132。第三导通孔132可以电连接第二电路图案112和第四电路图案131。
第四绝缘层140可以设置在第二绝缘层120上。此外，第五电路图案141可以设置在第四绝缘层140上。此外，在第四绝缘层140中，形成穿透第四绝缘层140的第四导通孔142。
第四导通孔142可以电连接第三电路图案121和第五电路图案141。
第五绝缘层150设置在第三绝缘层130下方。此外，第六电路图案151设置在第五绝缘层150下方。此外，在第五绝缘层150中，可以形成穿透第五绝缘层150的第五导通孔152。第五导通孔122可以电连接第四电路图案131和第六电路图案151。
同时，第一保护层160设置在第四绝缘层140上。第一保护层160可被设置为覆盖形成在第四绝缘层140上的第五电路图案141的表面。第一保护层160可以包括使用阻焊剂(SR)、氧化物和金中的一种或多种的一个或多个层。
第二保护层170设置在第五绝缘层150下方。此时，第二保护层170可以包括一开口(未示出)用以暴露设置在第五绝缘层150下方的第六电路图案151的表面。第二保护层170可以包括使用阻焊剂(SR)、氧化物和金中的一种或多种材料的一个或多个层。
同时，如上文所述，在第一绝缘层110中，形成第一腔体C1和第二腔体C2。
将包括基本(substantial)驱动器件的真实晶片180插入到第一腔体C1。因此，第一腔体C1可形成在将设置真实晶片180的区域中。也就是说，第一腔体C1可形成在安装有驱动器件的区域中。
在第一腔体C1中，安装了真实晶片180。真实晶片180可以包括电子部件(例如各种器件)中的任何一个。此外，这些器件可以包括有源器件和无源器件中的任何一个。
有源器件(active device，主动器件)是指主动地使用非线性部分的器件，无源器件(passive device，被动器件)是指不使用非线性特性的器件(即使线性特性和非线性特性都存在)。此外，无源器件可以包括晶体管、集成电路半导体芯片等，而且无源器件可以包括电容器、电阻器、电感器等。无源元件与总体的半导体封装一起安装在板上，以便增加作为有源元件的半导体芯片的信号处理速度，或者执行过滤功能。
优选地，上述电子部件可包括：有源器件(未示出)，该有源器件包括在其一个表面上的端子(terminal，终端)185；以及无源器件，在该无源器件中，端子形成在围绕该器件的本体的侧表面的结构中。
此时，参照图2，第一腔体C1可以形成在第一绝缘层110的上表面的中心区域A中。也就是说，当第一腔体C1设置在第一绝缘层110的外部区域B中时，真实晶片180可能被外部冲击所损坏，因此第一腔体C1可以设置在除去外部区域B之外的中心区域A中。
同时，第二腔体C2可以选择性地设置在除中心区域A之外的外部区域B中。
第二腔体C2可以形成在将要插入虚拟晶片190的区域中。与真实晶片180不同，虚拟晶片190不包括基本驱动器件。
依照第一腔体C1的构造(formation，形成)，可以形成第二腔体C2以解决在第二绝缘层120填充第一腔体C1的所述部分时出现的第二绝缘层120的厚度差异。也就是说，第二绝缘层120的中心区域填充第一腔体C1，而外部区域仅形成在第一绝缘层110的表面上。因此，在与第一腔体C1在竖向上重叠的中心区域中的第二绝缘层120的厚度与在外部区域中的第二绝缘层的厚度之间存在差异。
因此，在该实施例中，如上文所述，第二腔体C2形成在第一绝缘层110的外部区域中。依照第二腔体C2的构造，第二绝缘层120的外部区域填充第二腔体C2的一部分(类似于中心区域)，从而解决中心区域的厚度与外部区域的厚度之间的差异。
此外，可以将虚拟晶片190插入第二腔体C2，从而确保印刷电路板100的外部区域的刚性。此外，虚拟晶片可以防止外部冲击被传递到真实晶片180。
虚拟晶片190可以由诸如硅或砷化镓之类的半导体材料、诸如玻璃之类的陶瓷材料、诸如铜或铝之类的金属材料或有机/无机复合材料形成。此外，第二腔体C2形成为占据第一绝缘层110的整个区域中除去安装有真实晶片180的中心区域之外的外部区域的面积的30％或更多。
此时，当第二腔体C2的面积小于外部区域的整个面积的30％时，不可能完全解决第二绝缘层120的外部区域与中心区域的厚度之间的差异。因此，在外部区域中出现翘曲现象。
同时，第二腔体C2不超过外部区域的整个面积的70％。也就是说，当第二腔体C2超过外部区域的整个面积的70％时，在制造印刷电路板的工艺过程中(依照第二腔体C2的构造)，不可能确保第一绝缘层110的刚性。因此，制造印刷电路板的工艺过程的可靠性可能降低。
同时，第一腔体C1可以具有与第二腔体C2相同的尺寸。
优选地，第二腔体C2可以在第一方向上具有2.95毫米的宽度，而在第二方向上具有2.54毫米的宽度。此外，虚拟晶片190可以在第一方向上具有2.82毫米的宽度，并且在第二方向上具有2.41毫米的宽度。
同时，第二腔体C2可被选择性地设置在除了第一绝缘层110的上表面的拐角区域之外的外部区域中。
在该实施例中，当制造部件嵌入式印刷电路板时，在部件被嵌入到的绝缘层中，即使在不包括部件的区域中也形成腔体，并且将虚拟晶片插入到所形成的腔体中。此时，虚拟晶片不包括真实的芯片。也就是说，虚拟晶片可以由诸如硅或砷化镓之类的半导体材料、诸如玻璃之类的陶瓷材料、诸如铜或铝之类的金属材料或有机/无机复合材料中的任何一种形成。此外，腔体形成为占据绝缘层的整个区域中除去安装有部件的区域之外的外部区域的面积的30％或更多。根据该实施例，在部件嵌入式印刷电路板中，能够使基于中心绝缘层的上绝缘层与下绝缘层的厚度之间的差异最小化。此外，根据该实施例，借助具有一定刚度的虚拟晶片，能够使在板的外部发生的翘曲现象最小化。
在下文中，将参照图3至图10详细描述制造图1所示的印刷电路板的方法。
首先，参照图3，制备用于制造印刷电路板的基础材料。该基础材料可包括第一绝缘层110和设置在第一绝缘层110的上表面和下表面上的第一金属层115。
第一绝缘层110可以是热固性或热塑性聚合物基板、陶瓷基板、有机/无机复合基板或玻璃纤维浸渍基板，并且当包括聚合物树脂时可包括环氧基绝缘树脂，或者包括聚酰亚胺基树脂。
也就是说，第一绝缘层110是在其上设置有能够改变布线的电路的板，并且可包括印刷板或布线板(wiring board，接线板)、以及由绝缘材料制成并具有能够在其表面上形成的导体图案的绝缘板。
第一绝缘层110可以是刚性的或柔性的。例如，绝缘层110可以包括玻璃或塑料。具体而言，绝缘层110包括：化学钢化/半钢化玻璃，诸如钠钙玻璃或铝硅酸盐玻璃；增强或软性塑料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)或聚碳酸酯(PC)；或蓝宝石。
此外，第一绝缘层110可以包括光学各向同性膜。例如，绝缘层110可以包括环烯烃共聚物(COC)、环烯烃聚合物(COP)、光学各向同性聚碳酸酯(PC)或光学各向同性聚甲基丙烯酸甲酯(PMMA)。
此外，第一绝缘层110可以是弯曲的，同时具有部分曲形表面。也就是说，第一绝缘层110可以是弯曲的且同时具有部分平坦表面和部分曲形表面。具体而言，第一绝缘层110的一端可以在弯曲的同时具有曲形表面，并且可以在具有包括随机曲率的表面的同时被弯折或弯曲。
此外，第一绝缘层110可以是具有柔性(易弯曲)特性的柔性板。
此外，第一绝缘层110可以是曲形或弯曲的板。此时，在第一绝缘层110中，连接电路部件的电线由基于电路设计的布线图表示，且导电体可以形成在绝缘材料上。此外，可以安装电子部件，可以形成用于连接电子部件的布线，并且可以机械方式固定除了具有电气连接功能的部件之外的那些部件。
第一金属层115可以不通过非电解镀形成在第一绝缘层110的表面上，而是可以使用普通覆铜薄层压板(CCL)形成。
此时，当通过非电解镀形成第一金属层115时，可以通过向第一绝缘层110的上表面提供照明来平滑地进行镀覆(plating)。
非电解镀方法可以按以下顺序来执行：脱脂工艺(degreasing process，除油工艺)、软腐蚀工艺、预催化剂处理工艺、催化剂处理工艺、活化工艺、非电解镀工艺和防氧化工艺。此外，第一金属层115可以通过使用等离子体溅射金属颗粒而不是镀覆来形成。
此时，在镀覆第一金属层115之前，可以进一步执行从第一绝缘层110的表面去除污渍的去污工艺(desmear process)。通过向第一绝缘层110的表面提供光照，执行去污工艺以增加用于形成第一金属层115的镀覆功率(plating power)。
接下来，参照图4，在第一绝缘层110中，形成第一腔体C1和第二腔体C2。第一腔体C1可以设置在第一绝缘层110的中心区域，第二腔体C2可以设置在第一绝缘层110的外部区域，同时包围第一腔体C1。
此外，通过去除形成在第一绝缘层110的上表面和下表面中的每一个上的第一金属层115来形成第一电路图案111和第二电路图案112。
此时，在形成第一电路图案111和第二电路图案112之前，可以形成穿透第一绝缘层110的通孔，并用金属材料将其填充，从而形成第一导通孔113。
接下来，参照图5，将粘合构件200附着到第一绝缘层110的下表面，从而阻挡形成在第一绝缘层110中的第一腔体C1和第二腔体C2的下部。此外，真实晶片180附着到被粘合构件200阻挡的第一腔体C1，而虚拟晶片190形成在第二腔体C2上。
也就是说，第二腔体C2形成在第一绝缘层110的外部区域中。依照第二腔体C2的构造，第二腔体C2的一部分填充在第二绝缘层120的外部区域中(类似于中心区域)，从而解决了中心区域的厚度与外部区域的厚度之间的差异。
此外，虚拟晶片190被插入到第二腔体C2中，从而确保印刷电路板100的外部区域中的刚性。此外，虚拟晶片可以防止外部冲击被传递到真实晶片180。
虚拟晶片190可以由诸如硅或砷化镓之类的半导体材料、诸如玻璃之类的陶瓷材料、诸如铜或铝之类的金属材料或有机/无机复合材料形成。此外，第二腔体C2形成为占据第一绝缘层110的整个区域中的除去安装有真实晶片180的中心区域之外的外部区域的面积的30％或更多。
此时，当第二腔体C2的面积小于外部区域的整个面积的30％时，可能不能够完全解决第二绝缘层120的外部区域与中心区域的厚度之间的差异。因此，在外部区域出现翘曲现象。
同时，第二腔体C2不超过外部区域的整个面积的70％。也就是说，当第二腔体C2超过外部区域的整个面积的70％时，在依照第二腔体C2的构造制造印刷电路板的过程中，不能够确保第一绝缘层110的刚性。因此，制造印刷电路板的过程的可靠性可能降低。
同时，第一腔体C1可以具有与第二腔体C2相同的尺寸。
优选地，第二腔体C2可以在第一方向上具有2.95毫米的宽度，在第二方向上具有2.54毫米的宽度。此外，虚拟晶片190可以在第一方向上具有2.82毫米的宽度，在第二方向上具有2.41毫米的宽度。
同时，第二腔体C2可以选择性地设置在除了第一绝缘层110的上表面的拐角区域之外的外部区域中。
接下来，参照图6，当插入真实晶片180和虚拟晶片190时，移除设置在第一绝缘层110下方的粘合构件200。
此外，填充第一腔体C1和第二腔体C2的第二绝缘层120被设置在第一绝缘层110上。此时，第二金属层125可以设置在第二绝缘层120上。
此外，第三绝缘层130形成在第一绝缘层110下方。此时，第三绝缘层125可以设置在第三绝缘层130下方。
此后，参照图7，通过去除第二金属层125和穿透第二绝缘层120的第二导通孔122来形成第三电路图案121。此外，在第三绝缘层130中，通过去除第三金属层135和穿透第三绝缘层130的第三导通孔132来形成第四电路图案131。
接下来，参照图8，第四绝缘层140设置在第二绝缘层120上。此时，第四金属层145可以设置在第四绝缘层140上。
此外，第五绝缘层150形成在第二绝缘层120下方。此时，第五金属层155可以设置在第五绝缘层150下方。
此后，参照图9，通过去除第四金属层145和穿透第四绝缘层140的第四导通孔142来形成第五电路图案141。此外，在第五绝缘层150中，通过去除第五金属层155和穿透第五绝缘层150的第五导通孔152来形成第六电路图案151。
接下来，参照图10，覆盖第五电路图案的第一保护层160被形成在第四绝缘层140上。此外，覆盖第六电路图案151的第二保护层170被形成在第五绝缘层150下方。此时，第二保护层170可以具有开口用以暴露第六电路图案151的表面的至少一部分。
图11是示出根据第二实施例的印刷电路板的剖视图。
参照图11，印刷电路板100A包括：第一绝缘层110；第一腔体C1和第二腔体C2，形成在第一绝缘层100中；第一电路图案111，设置在第一绝缘层110的上表面上；第二电路图案112，设置在第一绝缘层110的下表面上；第一导通孔113，形成为穿透第一绝缘层110；第二绝缘层120，设置在第一绝缘层110上；第三电路图案121，设置在第二绝缘层120上；第二导通孔122，设置为穿透第二绝缘层120；第三绝缘层130，设置在第一绝缘层110下方；第四电路图案131，设置在第三绝缘层130下方；第三导通孔132，形成为穿透第三绝缘层130；第四绝缘层140，设置在第二绝缘层120上；第五电路图案141，设置在第四绝缘层140上；第四导通孔142，形成为穿透第四绝缘层140；第五绝缘层150，形成在第三绝缘层130下方；第六电路图案151，设置在第五绝缘层150下方；第五导通孔152，形成为穿透第五绝缘层150；第一保护层160，设置在第四绝缘层140上；第二保护层170，设置在第五绝缘层150下方；真实晶片180，插入第一腔体C1中；以及虚拟晶片190，插入第二腔体C2中。
此时，图11的印刷电路板与图1的印刷电路板的不同之处在于，电路图案设置在虚拟晶片190上，并且进一步形成穿透虚拟晶片190的导通孔。
也就是说，在图1的印刷电路板中，导通孔并不设置在与设置虚拟晶片190的区域在竖向上重叠的区域中。
此时，如上文所述，当导通孔并不设置在与设置虚拟晶片190的区域在竖向上重叠的区域中时，在电路设计中可能存在限制。因此，在该实施例中，导通孔甚至可以设置在与虚拟晶片190在竖向上重叠的区域中。
为此目的，第一电路图案111可包括设置在虚拟晶片190的上表面上的第(1-1)图案111a。第(1-1)图案111a可被设置成与虚拟晶片190的上表面直接接触。此外，第二电路图案111可包括设置在虚拟晶片190的下表面上的第(2-1)图案111a。第(2-1)图案121a可以设置成与虚拟晶片190的下表面直接接触。此外，第(1-1)通孔113a可以设置在虚拟晶片190内以穿透虚拟晶片190。
此时，虚拟晶片190可以由诸如硅或砷化镓之类的半导体材料(而非金属材料之外)、诸如玻璃之类的陶瓷材料或有机/无机复合材料形成，为了形成第(1-1)图案、第(2-1)图案和第(1-1)导通孔。
同时，本实施例的虚拟晶片190的构造适用于印刷电路板条带。
通常，通过将半导体芯片安装在印刷电路板(PCB)框架上，将半导体芯片电连接到形成在PCB框架上的预定电路图案，并用模制树脂进行模制，来制造板上芯片(chip onboard，COB)型半导体封装。近年来，这种方法被广泛应用于IC卡。这里，制造PCB框架，或者制造其中形成多个PCB框架的条带结构以便提高半导体封装制造过程的产量，其通常被称为印刷电路板条带。
图12是根据一实施例的印刷电路板条带的平面图。图13是图12所示的印刷电路板条带的剖视图。
参照图12和图13，印刷电路板条带300可包括其中设置有多个印刷电路板单元PU的框架区域，以及除框架区域之外的虚拟区域。
此时，框架区域可以包括第一框架区域310和第二框架区域320，在第一框架区域中设置有多个印刷电路板单元PU，而第二框架区域与第一框架区域310间隔开预定距离，并且包括多个印刷电路板单元PU。
此外，印刷电路板设置在第一框架区域310和第二框架区域320中。印刷电路板可以等同于图1所示的印刷电路板。然而，优选的是，设置在第一框架区域和第二框架区域中的印刷电路板可以包括图1所示的印刷电路板的中心区域，不包括设置虚拟晶片190的外部区域。
因此，在第一框架区域和第二框架区域中，可以设置其中嵌入至少一个真实晶片180的多个印刷电路板单元PU。
第一框架区域310和第二框架区域320可以是印刷电路板条带300的上表面的中心区域。
此外，可以在第一框架区域310和第二框架区域320周围包括虚拟区域，该虚拟区域对应于印刷电路板条带300的上表面的外部区域。
该虚拟区域可以包括：第一外部区域330，设置在第一框架区域310上方；第二外部区域340，设置在第二框架区域320上方；第三外部区域350，设置在第一框架区域310下方；第四外部区域360，设置在第二框架区域320下方；第五外部区域370，设置在第一框架区域310的左侧；以及第六外部区域380，设置在第二框架区域320的右侧。此外，虚拟区域还可以包括第一框架区域310与第二框架区域320之间的区域390。此时，虚拟区域可以是印刷电路板条带300的接地区域。
此外，在包括第一外部区域至第六外部区域的虚拟区域中，包括上述第二腔体C2和设置在第二腔体中的虚拟晶片190。
此时，第二腔体C2可以形成为占据印刷电路板条带300中除去第一框架区域310和第二框架区域320之外的虚拟区域的整个面积的30％或更多。也就是说，当制造印刷电路板条带300时，如果仅是包括印刷电路板单元PU的第一框架区域310和第二框架区域320被包括，则在虚拟区域中出现第二绝缘层的厚度差，从而在虚拟区域中出现翘曲现象。
在该实施例中，上述问题可以通过将第二腔体和虚拟晶片190插设到印刷电路板条带300的虚拟区域来解决。
同时，构成虚拟晶片190的所述多个外部区域可以包括沿印刷电路板条带300的长轴方向设置的外部区域和沿短轴方向设置的外部区域。此时，翘曲现象主要发生在长轴方向。因此，在该实施例中，设置在长轴方向上的外部区域中的第二腔的开口率大于设置在短轴方向上的外部区域中的第二腔的开口率。
换言之，设置在长轴方向上的外部区域中的第二腔体的数量可以大于设置在短轴方向上的外部区域中的第二腔体的数量。设置在长轴方向上的外部区域中的第二腔体之间的间隙可以大于设置在短轴方向上的外部区域中的第二腔体之间的间隙。
同时，在印刷电路板条带300的拐角区域中，可以形成用于执行印刷电路板条带300的检查过程和组装过程的对准孔AH。
在相关技术中，在印刷电路板条带300的外部区域(即，虚拟区域)中，不包括第二腔体和虚拟晶片。因此，在相关技术中，可以看到在外部区域出现7毫米的翘曲(warpage)。
然而，根据本实施例，可以看到，通过在印刷电路板条带300的外部区域中形成第二腔体和虚拟晶片190，外部区域中的最大翘曲被减小到1毫米。
在该实施例中，当制造部件嵌入式印刷电路板时，在部件被嵌入到的绝缘层中，即使在不包括该部件的区域中也形成腔体，并且将虚拟晶片插入到所形成的腔体中。此时，虚拟晶片不包括真实的芯片。也就是说，虚拟晶片可以由诸如硅或砷化镓之类的半导体材料、诸如玻璃之类的陶瓷材料、诸如铜或铝之类的金属材料或者有机/无机复合材料中的任何一种形成。此外，腔体占据绝缘层的整个区域中除去安装部件的区域之外的区域的30％或更多。根据该实施例，在部件嵌入式印刷电路板中，能够基于中心绝缘层而使上绝缘层与下绝缘层的厚度之间的差异最小化。此外，根据该实施例，借助具有一定刚度的虚拟晶片，能够使板的外部发生的翘曲现象最小化。
此外，上述的虚拟物适用于印刷电路板条带。也就是说，具有嵌入其中的部件的多个印刷电路板单元被设置在印刷电路板条带的中心区域内。此外，虚拟晶片与腔体一起被插入到对应于印刷电路板条带的接地区域的外部区域中。因此，能够使得在印刷电路板条带的外部区域中发生的翘曲现象最小化并且提高可靠性。
上述实施例中描述的特征、结构、效果等被包括在至少一个实施例中，且并非一定仅限于一个实施例。此外，每个实施例中示出的特征、结构、效果等可以由本实施例所属领域的普通技术人员针对其他实施例进行组合或修改。因此，与这种组合和修改相关的内容应被解释为包括在实施例的范围内。
尽管已经为了说明之目的而公开了各个实施例，但是这些实施例仅是示例性的，而不是对实施例的限制。本领域技术人员应理解的是，在不脱离实施例的情况下，各种修改和应用是可能的。例如，实施例中所描述的部件可被修改和具体化。此外，与这种修改和应用相关的差异应当被解释为包括在由随附的权利要求所限定的实施例的范围内。
Claims (10)
1.一种印刷电路板，包括：
第一绝缘层；
多个第一腔体，形成在所述第一绝缘层的中心区域中；
多个第二腔体，形成在除去所述中心区域之外的所述第一绝缘层的外部区域中；
真实晶片，设置在所述多个第一腔体的每一个中；
虚拟晶片，设置在所述多个第二腔体的每一个中；
第二绝缘层，设置在所述第一绝缘层上；以及
第三绝缘层，设置在所述第一绝缘层下方，
其中，所述真实晶片包括驱动器件，以及
其中，所述虚拟晶片不包括所述驱动器件。
2.根据权利要求1所述的印刷电路板，其中，所述多个第二腔体的整个面积是所述第一绝缘层的外部区域的整个面积的至少30％。
3.根据权利要求1所述的印刷电路板，其中，所述虚拟晶片由半导体材料、陶瓷材料、金属材料或有机/无机复合材料中的任一种形成。
4.根据权利要求1所述的印刷电路板，其中，所述虚拟晶片的高度等于所述真实晶片的高度。
5.根据权利要求1所述的印刷电路板，其中，所述虚拟晶片的高度等于所述第一绝缘层的高度。
6.根据权利要求1所述的印刷电路板，
其中，所述虚拟晶片的上表面与所述第二绝缘层的下表面直接接触，以及
其中，所述虚拟晶片的下表面与第三绝缘层的上表面直接接触。
7.根据权利要求1所述的印刷电路板，还包括：
第一电路图案，设置在所述虚拟晶片上；
第二电路图案，设置在所述虚拟晶片下方；以及
导通孔，形成为穿透所述虚拟晶片。
8.根据权利要求1所述的印刷电路板，
其中，所述第二腔体包括：
多个第(2-1)腔体，沿所述第一绝缘层的长轴方向设置；以及
多个第(2-2)腔体，沿所述第一绝缘层的短轴方向设置，以及
其中，所述第(2-1)腔体之间的间隙等于所述多个第一腔体之间的间隙。
9.根据权利要求8所述的印刷电路板，其中，所述第(2-1)腔体之间的间隙小于所述第(2-2)腔体之间的间隙。
10.一种印刷电路板条带，包括：
框架区域，位于所述印刷电路板条带的中心区域内，并包括设置在其中的多个印刷电路板单元，至少一个真实晶片嵌入所述多个印刷电路板单元中；以及
虚拟区域，位于所述印刷电路板条带的外部区域内，并包括嵌入有多个虚拟晶片的虚拟区域，
其中，所述真实晶片包括驱动器件，以及
其中，所述虚拟晶片不包括所述驱动器件。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020180039191A KR20190115911A (ko) | 2018-04-04 | 2018-04-04 | 인쇄회로기판 및 인쇄회로기판 스트립 |
| KR10-2018-0039191 | 2018-04-04 | ||
| PCT/KR2019/003832 WO2019194517A1 (ko) | 2018-04-04 | 2019-04-02 | 인쇄회로기판 및 인쇄회로기판 스트립 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410185363.0A Division CN117979538A (zh) | 2018-04-04 | 2019-04-02 | 电路板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112042283A true CN112042283A (zh) | 2020-12-04 |
| CN112042283B CN112042283B (zh) | 2024-03-08 |
Family
ID=68100835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980024690.5A Active CN112042283B (zh) | 2018-04-04 | 2019-04-02 | 印刷电路板和印刷电路板条带 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11039536B2 (zh) |
| KR (1) | KR20190115911A (zh) |
| CN (1) | CN112042283B (zh) |
| WO (1) | WO2019194517A1 (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9922964B1 (en) * | 2016-09-19 | 2018-03-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Package structure with dummy die |
| US10741483B1 (en) * | 2020-01-28 | 2020-08-11 | Advanced Semiconductor Engineering, Inc. | Substrate structure and method for manufacturing the same |
| KR20230072140A (ko) * | 2021-11-17 | 2023-05-24 | 삼성전기주식회사 | 인쇄회로기판 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070222077A1 (en) * | 2006-03-27 | 2007-09-27 | Oki Data Corporation | Composite semiconductor device, led head that employs the composite semiconductor device, and image forming apparatus that employs the led head |
| CN103713785A (zh) * | 2012-10-05 | 2014-04-09 | 三星显示有限公司 | 触摸屏面板 |
| CN103903557A (zh) * | 2012-12-24 | 2014-07-02 | 乐金显示有限公司 | 包括驱动单元的显示装置 |
| KR20150028031A (ko) * | 2013-09-05 | 2015-03-13 | 삼성전기주식회사 | 인쇄회로기판 |
| US20160284770A1 (en) * | 2015-03-23 | 2016-09-29 | Samsung Display Co., Ltd. | Flexible display device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070019359A (ko) | 2005-08-12 | 2007-02-15 | 삼성전자주식회사 | 밀봉 수지 주입용 개구부를 구비하는 양면 실장형 기판 및그를 이용하는 멀티 칩 패키지의 제조방법 |
| US8779599B2 (en) * | 2011-11-16 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages including active dies and dummy dies and methods for forming the same |
| KR20140112687A (ko) | 2013-03-14 | 2014-09-24 | 대덕전자 주식회사 | 고기능 회로기판 제조방법 |
| US9613931B2 (en) | 2015-04-30 | 2017-04-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fan-out stacked system in package (SIP) having dummy dies and methods of making the same |
| KR102435128B1 (ko) | 2015-09-16 | 2022-08-24 | 삼성전기주식회사 | 인쇄회로기판 |
-
2018
- 2018-04-04 KR KR1020180039191A patent/KR20190115911A/ko not_active Application Discontinuation
-
2019
- 2019-04-02 WO PCT/KR2019/003832 patent/WO2019194517A1/ko active Application Filing
- 2019-04-02 US US17/043,369 patent/US11039536B2/en active Active
- 2019-04-02 CN CN201980024690.5A patent/CN112042283B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070222077A1 (en) * | 2006-03-27 | 2007-09-27 | Oki Data Corporation | Composite semiconductor device, led head that employs the composite semiconductor device, and image forming apparatus that employs the led head |
| CN103713785A (zh) * | 2012-10-05 | 2014-04-09 | 三星显示有限公司 | 触摸屏面板 |
| CN103903557A (zh) * | 2012-12-24 | 2014-07-02 | 乐金显示有限公司 | 包括驱动单元的显示装置 |
| KR20150028031A (ko) * | 2013-09-05 | 2015-03-13 | 삼성전기주식회사 | 인쇄회로기판 |
| US20160284770A1 (en) * | 2015-03-23 | 2016-09-29 | Samsung Display Co., Ltd. | Flexible display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210022250A1 (en) | 2021-01-21 |
| US11039536B2 (en) | 2021-06-15 |
| CN112042283B (zh) | 2024-03-08 |
| WO2019194517A1 (ko) | 2019-10-10 |
| KR20190115911A (ko) | 2019-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106165554B (zh) | 印刷电路板、封装基板及其制造方法 | |
| CN112042283B (zh) | 印刷电路板和印刷电路板条带 | |
| KR102647325B1 (ko) | 회로기판 및 이를 포함하는 반도체 패키지 | |
| KR20150035251A (ko) | 외부접속단자부와 외부접속단자부를 갖는 반도체 패키지 및 그들의 제조방법 | |
| KR20210046978A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
| CN109587928B (zh) | 印刷电路板 | |
| KR20210121776A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
| EP3897078A1 (en) | Printed circuit board | |
| KR102356810B1 (ko) | 전자부품내장형 인쇄회로기판 및 그 제조방법 | |
| KR20220013675A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| KR20230066541A (ko) | 회로기판 | |
| KR20210112779A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
| KR20220080306A (ko) | 회로기판의 제조 방법 및 이에 의해 제조된 회로기판 | |
| CN117979538A (zh) | 电路板 | |
| CN116547802A (zh) | 电路板 | |
| KR20220001183A (ko) | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 | |
| KR20210030733A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| KR101124784B1 (ko) | 배선 기판 및 그 제조 방법 | |
| KR20210006674A (ko) | 회로기판 | |
| KR20210080833A (ko) | 인쇄회로기판 및 이의 제조 방법 | |
| US11470721B2 (en) | Printed circuit board | |
| US20230413425A1 (en) | Circuit board | |
| CN113784529B (zh) | 电路板及其制作方法 | |
| KR102502866B1 (ko) | 인쇄회로기판 및 이를 포함하는 패키지 기판 | |
| KR20210153458A (ko) | 인쇄회로기판 및 이를 포함하는 패키지 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |