CN116547802A - 电路板 - Google Patents

电路板 Download PDF

Info

Publication number
CN116547802A
CN116547802A CN202180077518.3A CN202180077518A CN116547802A CN 116547802 A CN116547802 A CN 116547802A CN 202180077518 A CN202180077518 A CN 202180077518A CN 116547802 A CN116547802 A CN 116547802A
Authority
CN
China
Prior art keywords
insulating layer
cavity
circuit pattern
thickness
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180077518.3A
Other languages
English (en)
Inventor
申钟培
李秀旻
郑载勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN116547802A publication Critical patent/CN116547802A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0145—Polyester, e.g. polyethylene terephthalate [PET], polyethylene naphthalate [PEN]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate

Abstract

根据实施例的电路板包括：第一绝缘层；第一电路图案，设置在所述第一绝缘层上；以及第二绝缘层，设置在第一绝缘层上并包括腔体，其中第一绝缘层的上表面包括：第一区域，所述第一区域不与腔体垂直地重叠；第二区域，所述第二区域与所述腔体垂直地重叠；以及边界区域，所述边界区域在第一区域与第二区域之间，第一电路图案包括设置在第一绝缘层的边界区域上的1‑1电路图案，所述1‑1电路图案包括：第一部分，所述第一部分不与腔体垂直地重叠；以及第二部分，所述第二部分与第一部分连接并与腔体垂直地重叠，所述1‑1电路图案的第一部分的厚度与1‑1电路图案的第二部分的厚度不同。

Description

电路板
技术领域
实施例涉及一种电路板及包括该电路板的封装基板。
背景技术
电路板具有下述结构：在该结构中各器件的安装位置确定并且对器件进行连接的电路图案被印刷在平板的表面上，以便在平板上密集地安装各种器件，或者电路板由嵌入结构组成，在该嵌入结构中器件被嵌入到电路板。
最近，为了实现电子元件的小型化和多功能化，电路板被用于能够高密度集成的多层结构中。
一般来说，传统的嵌入式电路板使用钻头形成用于使器件嵌入的腔体，或者使用诸如离型膜的辅助材料来安置器件，或者使用喷砂形成用于使器件嵌入的腔体。
然而，包括在常规电路板中的腔体的内壁的倾斜角相对于腔体的底表面以150°或更大形成，为了在腔体中提供器件的安装空间，必须考虑内壁的倾斜角，并且相应地，形成腔体所需的空间变得相对较大。因此，传统的电路板具有下述问题，即随着腔体形成空间增加，电路的集成密度降低，电路板的整体体积增加。
发明内容
技术问题
实施例提供一种电路板、封装基板以及其制造方法，能够改善腔体的内壁的倾斜角。
此外，实施例提供一种电路板、封装基板以及其制造方法，能够在所需区域内形成具有所需深度的腔体。
实施例中要实现的技术问题并不限于上述技术问题，本领域的普通技术人员将从以下描述中清楚地理解实施例中未提及的其他技术问题。
技术方案
根据实施例的电路板包括：第一绝缘层；第一电路图案，所述第一电路图案设置在所述第一绝缘层上；以及第二绝缘层，所述第二绝缘层设置在所述第一绝缘层上并且包括腔体，其中所述第一绝缘层的上表面包括：第一区域，所述第一区域不与所述腔体垂直地重叠；第二区域，所述第二区域与所述腔体垂直地重叠；以及边界区域，所述边界区域在所述第一区域与所述第二区域之间，所述第一电路图案包括设置在所述第一绝缘层的所述边界区域上的1-1电路图案，所述1-1电路图案包括不与所述腔体垂直地重叠的第一部分以及与所述第一部分连接并与所述腔体垂直重叠的第二部分，并且所述1-1电路图案的所述第一部分的厚度与所述1-1电路图案的所述第二部分的厚度不同。
此外，所述1-1电路图案的所述第一部分的厚度比所述1-1电路图案的所述第二部分的厚度大。
此外，所述1-1电路图案的所述第二部分的上表面位于比所述第一部分的上表面低的位置。
此外，所述第一电路图案包括设置在所述第一绝缘层的上表面上的所述第二区域中的1-2电路图案；并且所述1-2电路图案的厚度与所述1-1电路图案的所述第一部分的厚度对应。
此外，所述第一电路图案包括设置在所述第一绝缘层的上表面上的所述第一区域中的1-3电路图案；并且所述1-3电路图案的厚度与所述1-1电路图案的所述第一部分的厚度和所述1-2电路图案的厚度对应。
此外，所述第一电路图案包括设置在所述第一绝缘层上的1-1金属层以及设置在所述1-1金属层上的1-2金属层，其中，所述1-1电路图案的所述第一部分的所述1-1金属层的厚度与所述1-1电路图案的所述第二部分的所述1-1金属层的厚度对应；并且所述1-1电路图案的所述第一部分的所述1-2金属层的厚度比所述1-1电路图案的所述第二部分的所述1-2金属层的厚度大。
此外，所述1-1电路图案的所述第一部分的厚度和所述第二部分的厚度之差与所述1-1金属层的厚度对应。
此外，所述腔体的内壁包括第一内壁以及第二内壁，其中所述第一内壁与所述1-1电路图案的上表面连接并且具有第一倾斜角，所述第二内壁从所述第一内壁延伸并且具有与所述第一倾斜角不同的第二倾斜角。
此外，所述第一倾斜角比所述第二倾斜角大。
此外，所述第一倾斜角具有130度至160度的范围，并且所述第二倾斜角具有92度至130度的范围。
此外，所述第二绝缘层的厚度具有5um至20um的范围。
此外，所述第二绝缘层包括RCC(树脂涂层铜)。
另一方面，根据实施例的封装基板包括：第一绝缘层；第二绝缘层，所述第二绝缘层设置在所述第一绝缘层上并包括腔体；1-1电路图案和1-2电路图案，所述1-1电路图案和所述1-2电路图案设置在所述第一绝缘层的上表面上；连接部，所述连接部设置在所述1-2电路图案上；以及电子器件，所述电子器件设置在所述连接部上，其中，所述第一绝缘层的上表面包括：第一区域，所述第一区域被所述第二绝缘层覆盖；第二区域，所述第二区域通过所述第二绝缘层的所述腔体暴露；以及边界区域，所述边界区域在所述第一区域与所述第二区域之间，所述1-1电路图案设置在所述边界区域上，所述1-2电路图案设置在所述第二区域上并通过所述腔体暴露；所述1-1电路图案包括埋设在所述第二绝缘层中的第一部分以及与所述第一部分连接并通过所述腔体暴露的第二部分；并且所述第二部分的厚度比所述第一部分的厚度小。
此外，所述封装基板进一步包括设置在所述第一绝缘层的所述第一区域上的1-3电路图案，并且所述1-1电路图案的所述第一部分的厚度与所述1-2电路图案的厚度和所述1-3电路图案的厚度对应。
此外，所述1-1电路图案包括设置在所述第一绝缘层上的1-1金属层以及设置在所述1-1金属层上的1-2金属层，其中所述1-1电路图案的所述第一部分的所述1-1金属层的厚度与所述1-1电路图案的所述第二部分的所述1-1金属层的厚度对应；并且所述1-1电路图案的所述第一部分的所述1-2金属层的厚度比所述1-1电路图案的所述第二部分的所述1-2金属层的厚度大。
此外，所述1-1电路图案的所述第一部分的厚度与所述第二部分的厚度之差与所述1-1金属层的厚度对应。
此外，所述腔体的内壁包括第一内壁以及第二内壁，其中所述第一内壁与所述1-1电路图案的上表面连接并且具有第一倾斜角，所述第二内壁从所述第一内壁延伸并且具有比所述第一倾斜角小的第二倾斜角。
此外，所述第二绝缘层的厚度具有5um至20um的范围。
此外，所述第二绝缘层包括RCC(树脂涂层铜)。
此外，所述封装基板进一步包括设置在所述腔体中并覆盖所述电子器件的至少一部分的模制层。
另一方面，根据实施例的电路板的制造方法包括：制备第一绝缘层，所述第一绝缘层包括第一区域、第二区域以及所述第一区域与所述第二区域之间的边界区域；形成第一电路图案，所述第一电路图案在所述第一绝缘层的所述第一区域至所述第三区域上包括1-1金属层以及通过电镀所述1-1金属层作为种子层而获得的1-2金属层；在设置在所述第一绝缘层的所述第二区域上的所述第一电路图案上形成掩模；蚀刻并移除设置在所述第一绝缘层的所述第一区域和所述边界区域中的所述第一电路图案的所述1-1金属层；在移除所述掩模后，在所述第一绝缘层的一个表面上形成第二绝缘层；形成第二电路图案，所述第二电路图案包括在所述第二绝缘层的一个表面上的2-1金属层以及通过在所述2-1金属层的一个表面上电镀所述2-1金属层作为种子层而获得的2-2金属层；移除所述第二电路图案的所述2-1金属层的除了与腔体区域相邻的第二掩模图案之外的部分；利用所述1-1金属层和所述第二区域的所述第二掩模图案在所述第二绝缘层中形成腔体；蚀刻并移除所述第二区域中的所述1-1金属层，其中所述第二绝缘层包括RCC(树脂涂层铜)，所述第一电路图案包括设置在所述第一绝缘层的所述边界区域上的1-1电路图案、形成在所述第二区域上的1-2电路图案以及形成在所述第一区域上的1-3电路图案，所述1-1电路图案可以包括埋设在所述第二绝缘层中的第一部分以及与所述第一部分连接并通过所述腔体暴露的第二部分，并且所述第二部分的厚度比所述第一部分的厚度小。
此外，所述1-1电路图案的第一部分的厚度与所述1-2电路图案的厚度和所述1-3电路图案的厚度对应。
此外，所述1-1电路图案的所述第一部分的所述1-1金属层的厚度与所述1-1电路图案的所述第二部分的所述1-1金属层的厚度对应，其中所述1-1电路图案的所述第一部分的所述1-2金属层的厚度比所述1-1电路图案的所述第二部分的所述1-2金属层的厚度大，并且所述1-1电路图案的所述第一部分的厚度与所述第二部分的厚度之差与所述1-1金属层的厚度对应。
此外，所述腔体的内壁包括第一内壁以及第二内壁，其中所述第一内壁与所述1-1电路图案的上表面连接并且具有第一倾斜角，所述第二内壁从所述第一内壁延伸并且具有比所述第一倾斜角小的第二倾斜角。
有益效果
本实施例能够利用电路图案的一部分对绝缘层中的腔体进行加工。也就是说，本实施例使用电路图案的一部分作为激光加工用的阻挡层或掩模。因此，在使用激光进行腔体加工的过程中，不需要单独形成阻挡层或掩膜，从而可以实现工序的简化和产品成本的降低。
此外，本实施例中的电路板的腔体包括内壁。在这种情况下，腔体的内壁包括具有第一倾斜角的第一部分以及延伸至第一部分并具有第二倾斜角的第二部分。在这种情况下，第一倾斜角和第二倾斜角彼此不同。换句话说，本实施例中的腔体的内壁可以包括拐点，在该拐点处，在第一部分与第二部分之间倾斜角发生变化。在这种情况下，第一倾斜角和第二倾斜角中的每一个可以指与通过腔体暴露的第一绝缘层的上表面的内部角度。此外，第一倾斜角可以比第二倾斜角小。优选的是，在本实施例中，构成腔体最外部的内壁的第二部分具有第二倾斜角，内壁的第一部分可以具有比第二倾斜角大的第一倾斜角。在上述实施例中，与比较例相比，内壁的第二部分的倾斜角可以减小，与比较例相比，在设置相同器件的情况下，形成腔体所需的空间可以被最小化，因此电路的集成密度可以得到改善。换句话说，本实施例通过减少内壁的第二部分的倾斜角，可以在相同的面积内与比较例相比形成更多的电路，因此可以减少电路板的整体体积。
此外，实施例的封装基板包括设置在腔体中的模制层。在这种情况下，腔体的内壁的第一部分和第二部分设置为与模制层接触。在这种情况下，腔体的内壁的第一部分和第二部分可以根据拐点具有不同的倾斜角，而不是单一的倾斜角。根据上述实施例的腔体的结构可以增加与模制层接触的表面积，从而改善模制层与电路板之间的粘合力。
此外，本实施例允许通过激光加工使用电路图案来形成腔体。例如，当使用激光形成腔体时，需要在腔体的下部区域中的第一掩模图案以确定腔体的深度，以及在腔体的上部区域中的第二掩模图案以包围腔体并确定腔体的上部宽度。在这种情况下，比较例允许使用单独的金属层提供第一掩模图案和第二掩模图案。相反，本实施例允许使用电路图案或用于形成电路图案的种子层作为第一掩模图案和第二掩模图案。在这种情况下，第一掩模图案和第二掩模图案的至少一部分在垂直方向上重叠。也就是说，比较例中的第一掩模图案和第二掩模图案被布置为在垂直方向上不相互重叠。因此，在比较例中，由于激光加工过程中的工序偏差，对第二掩模图案外侧的区域进行激光加工，相应地，可能出现加工第一绝缘层的一部分的问题。与此相对，本实施例将第一掩模图案和第二掩模图案布置为如上所述部分地重叠，这样可以在腔体加工区域中精确地加工腔体，从而可以提高可靠性。
此外，本实施例允许形成在腔体的下部区域中的阻挡层的上表面具有台阶。例如，用作阻挡层的电路图案可以包括设置在第二绝缘层中的第一部分以及从第一部分延伸并通过腔体暴露的第二部分。电路图案的第一部分的厚度可以与第二部分的厚度不同。例如，第二部分的厚度可以比第一部分的厚度小。也就是说，电路图案的第二部分是在两个阶段中被蚀刻的，因此其厚度比其他电路图案的厚度小。如上所述，本实施例可以使通过腔体暴露的电路图案的第二部分的厚度比其他部分的厚度小，这样可以防止腔体的面积由于第二部分减少，从而提高可靠性。
附图说明
图1a是示出根据第一实施例的电路板的视图；
图1b是示出根据第二实施例的电路板的视图；
图2a是图1a的腔体区域的放大图；
图2b是图1b的腔体区域的放大图；
图2c是示出根据实施例的包括掩模图案的产品的图片的视图；
图3是示出根据第一实施例的封装基板的视图；
图4是示出根据第二实施例的封装基板的视图；
图5至图14是示出按工序顺序制造图2a所示的电路板的方法的视图。
具体实施方式
下面，将参考附图对本发明的优选实施例进行详细描述。
然而，本发明的技术精神并不限于所描述的一些实施例，而是可以以各种不同的形式来实现，只要在本发明的技术精神的范围内，实施例之间可以选择性地组合和替换其中的一个或多个组件。
此外，在本发明的实施例中使用的术语(包括技术和科学术语)，除非明确定义和描述，否则可以解释为本发明相关技术的普通技术人员可以普遍理解的含义，而常用术语如预定义术语的含义可以考虑相关技术的上下文含义来进行解释。此外，在本发明的实施例中使用的术语是用于描述实施例的，而不是为了限制本发明。
在本说明书中，除非在短语中特别说明，否则单数也可以包括复数，当描述为“A和(以及)B和C中的至少一个(或多于一个)”时，可以包括可与A、B和C结合的所有组合中的一个或多个。此外，在描述本发明的实施例的组件时，可使用诸如第一、第二、A、B、(a)、(b)等术语。
这些术语仅用于将组件与其他组件区分开来，并不以该术语限定组件的本质、顺序或次序。而且，当描述一个组件与另一个组件“连接”、“结合”或“接触”时，该组件不仅与另一个组件直接连接、结合或接触，而且还可能包括通过其他元件之间的另一元件与该组件“连接”、“结合”或“接触”的情况。
此外，当描述为形成或设置在每个组件“上(上方)或下(下方)”时，上(上方)或下(下方)不仅包括两个组件彼此直接接触的情况，而且还包括如上所述的另一个组件形成或设置在两个组件之间的情况。另外，当表述为“上(上方)或下(下方)”时，不仅可以包括基于一个组件的向上方向，还可以包括基于一个组件的向下的方向的含义。
下面，将参考附图详细描述本发明的实施例。
图1a是示出根据第一实施例的电路板的视图，图1b是示出根据第二实施例的电路板的视图，图2a是图1a的腔体区域的放大图，图2b是图1b的腔体区域的放大图，图2c是示出包括根据实施例的掩模图案的产品的图片的视图。
参考图1a、图1b、图2a、图2b和图2c，电路板100包括第一绝缘层110、第二绝缘层120、第三绝缘层130、电路图案141、142、143、144、145、146、147、148、通孔(via)V1、V2、V3、V4、V5、V6、V7，以及保护层151和152。
第一绝缘层110可以是设置在电路板100的中央的绝缘层。
第二绝缘层120设置在第一绝缘层110上。
此外，第三绝缘层130设置在第一绝缘层110的下方。
在这种情况下，在图中第一绝缘层110被示出为设置在电路板100的整个层叠结构中的中心层中，但本实施例不限于此。也就是说，第一绝缘层110可以设置在电路板100的整个层叠结构中偏向于上侧的位置处，或者反过来，第一绝缘层110可以设置在偏向于下侧的位置处。
这里，参考图1a，第二绝缘层120设置在第一绝缘层110上。在这种情况下，第二绝缘层120具有多个层结构。例如，第二绝缘层120可以包括设置在第一绝缘层110的上表面上的2-1绝缘层121、设置在2-1绝缘层121的上表面上的2-2绝缘层122以及设置在2-2绝缘层122的上表面上的2-3绝缘层123。在这种情况下，图中示出了第二绝缘层120具有三层结构，但本实施例不限于此。也就是说，第二绝缘层120可以由两层或更少的层组成，或者可替代地，第二绝缘层120可以由四层或更多的层的结构组成。
此外，参考图1a，第三绝缘层130设置在第一绝缘层110的下方。在这种情况下，第三绝缘层130具有多层结构。例如，第三绝缘层130可以包括设置在第一绝缘层110的下表面下方的3-1绝缘层131、设置在3-1绝缘层131的下表面下方的3-2绝缘层132以及设置在3-2绝缘层132的下表面下方的3-3绝缘层133。在这种情况下，图中示出了第三绝缘层130具有三层结构，但本实施例不限于此。也就是说，第二绝缘层130可以由两层或更少的层组成，或者可替代地，可以由四层或更多的层的结构组成。
此外，电路板100在图中被示出为具有基于绝缘层的七层结构，但本实施例不限于此。例如，电路板100可以具有基于绝缘层的六层或更少的层数，或者可替代地，可以具有八层或更多的层数。
同时，第二绝缘层120和第三绝缘层130在图1a中已经被示出为具有多层结构，但不限于此。例如，第二绝缘层120和第三绝缘层130可以由单层组成。
即，在第一绝缘层110的上表面上设置一层的第二绝缘层120，并且可以在第一绝缘层110的下表面上设置一层的第三绝缘层130，如图1b所示。
相应地，在图1a中由多个层组成的第二绝缘层120中形成腔体(将在后面描述)，因此该腔体可以具有多层结构。
此外，在图1b中可以在由单层组成的第二绝缘层120中形成腔体。
也就是说，图1a中的第一实施例与图1b中的第二实施例之间的区别在于第二绝缘层是由多层组成还是由单层组成。此外，图1a中的第一实施例与图1b中的第二实施例之间的区别在于在第二绝缘层中形成的腔体是通过加工多个层还是单层形成的。
换句话说，实施例中的第二绝缘层120可以由多个层组成，也可以不同地由单层组成。此外，可以在多层或单层的第二绝缘层120中形成腔体。
第一绝缘层110、第二绝缘层120和第三绝缘层130是在其上形成能够改变布线的电路的基板，它可以包括印刷电路板和由能够在其表面上形成电路图案的绝缘材料制成的绝缘基板。
例如，第一绝缘层110可以是刚性的或柔性的。例如，第一绝缘层110可以包括玻璃或塑料。具体而言，第一绝缘层110可以包括：化学回火/半回火玻璃，例如碱石灰玻璃、铝硅酸盐玻璃等；回火或柔性塑料，例如聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、丙二醇(PPG)、聚碳酸酯(PC)等；或者蓝宝石。
此外，第一绝缘层110可以包括光学各向同性膜。作为示例，第一绝缘层110可以包括环烯烃共聚物(COC)、环烯烃聚合物(COP)、光学各向同性PC、光学各向同性聚甲基丙烯酸甲酯(PMMA)等。
此外，第一绝缘层110可以具有弯曲表面的同时部分地弯曲。也就是说，第一绝缘层110可以部分地具有平面，并且可以具有弯曲表面的同时部分地弯曲。具体而言，第一绝缘层110的端部可以具有弯曲表面的同时弯曲，或者包括具有随机曲率的表面的同时弯曲或弯折。
此外，第一绝缘层110可以是具有柔性的柔性基板。此外，第一绝缘层110可以是弯曲的或弯折的基板。
同时，第二绝缘层120和第三绝缘层130可以由RCC组成。
即，第一实施例中由多个层组成的第二绝缘层120和第三绝缘层130中的每一个可以由RCC组成。
此外，第二实施例中第二绝缘层120和第三绝缘层130中的每一个的单层可以由RCC组成。
相应地，第二绝缘层120和第三绝缘层130可以具有5μm至20μm的厚度。例如，当第二绝缘层120具有多层结构时，多个层中的每一个可以具有5μm至20μm的厚度。此外，当第二绝缘层120具有单层时，第二绝缘层120的单层的厚度可以是5μm至20μm。
即，比较例中构成电路板的绝缘层由含有玻璃纤维的预浸料(PPG)构成。在这种情况下，在比较例中，基于电路板的PPG，很难减少玻璃纤维的厚度。这是因为，当PPG的厚度减少时，包括在PPG中的玻璃纤维可能与设置在PPG表面上的电路图案电连接，从而诱发裂纹风险。因此，当在比较例中减少电路板上的PPG的厚度时，会引起介电击穿和对电路图案的损坏。因此，比较例中的电路板由于构成PPG的玻璃纤维的厚度，在减少整体厚度方面存在限制。
此外，比较例中的电路板通过仅由含有玻璃纤维的PPG制得的绝缘层组成，因此具有高介电常数。但是，在具有高介电常数的电介质的情况下，存在着难以用于高频的问题。也就是说，比较例的电路板具有高介电常数的玻璃纤维，这导致在高频段上介电常数被破坏的现象。
相应地，本实施例使用低介电常数RCC构成绝缘层，从而减少了电路板的厚度，并提供高可靠性的电路板，其中即使在高频段也能使信号损失降到最低。
同时，本实施例允许第二绝缘层120由RCC制成，因此与由PPG制成的比较例相比，电路板的厚度可以显著减少。相应地，本实施例通过使用由低介电常数材料制成的RCC，与比较例相比，可以将电路板的厚度减少至少5μm。
然而，与比较例相比，即使在使用具有2.7的低介电常数的RCC(从作为PPG的介电常数的3.0的水平改进了10％)时，厚度的减少也只有10％。因此，通过使用由低介电常数材料制成的RCC，与比较例相比，实施例可以使印刷电路板的厚度减少至少5μm。
在这种情况下，第一绝缘层110、第二绝缘层120和第三绝缘层130中的至少一个将基于电路设计连接电路元件的电气布线表现为布线图，并且可以在绝缘体上再现电导体。此外，第一绝缘层110、第二绝缘层120和第三绝缘层130中的至少一个可以安装电气元件并形成以电路方式连接电气元件的布线，并且可以以机械方式固定其电气连接功能以外的部件。
电路图案可以设置在第一绝缘层110、第二绝缘层120和第三绝缘层130的表面上。例如，当第二绝缘层120由单层形成时，电路图案143可以设置在第二绝缘层120的单层的上表面上。
此外，当第二绝缘层120由多个层组成时，第一电路图案141可以设置在第一绝缘层110的上表面上。在这种情况下，多个第一电路图案141可以彼此间隔开预定距离的同时设置在第一绝缘层110的上表面上。
第二电路图案142可以设置在第一绝缘层110的下表面下。多个第二电路图案142可以彼此间隔开预定距离的同时设置在第一绝缘层110的下表面上。
此外，电路图案可以设置在第二绝缘层120的表面上。例如，多个第三电路图案143可以设置在2-1绝缘层121的上表面上，以彼此间隔开预定距离。此外，多个第四电路图案144可以设置在2-2绝缘层122的上表面上，以彼此间隔开预定距离。此外，多个第五电路图案145可以设置在2-3绝缘层123的上表面上，以彼此间隔开预定距离。
此外，电路图案可以设置在第三绝缘层130的表面上。例如，当第三绝缘层130由单层形成时，第六电路图案146可以设置在第三绝缘层130的单层的下表面上。
此外，当第三绝缘层130由多个层组成时，多个第六电路图案146可以设置在3-1绝缘层131的下表面上，以彼此间隔开预定距离。此外，多个第七电路图案147可以设置在3-2绝缘层132的下表面上，以彼此间隔开预定距离。此外，多个第八电路图案148可以设置在3-3绝缘层133的下表面上，以彼此间隔开预定距离。
同时，如上所述的第一电路图案至第八电路图案141、142、143、144、145、146、147和148是传输电信号的布线，并且可以由具有高导电性的金属材料形成。为此，第一电路图案至第八电路图案141、142、143、144、145、146、147和148可以由选自金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料形成。此外，第一电路图案至第八电路图案141、142、143、144、145、146、147和148可以由浆料或焊膏形成，该浆料或焊膏包括选自具有优良结合强度的金(Au)、银(Ag)、铂(Pt)、钛(Ti)、锡(Sn)、铜(Cu)和锌(Zn)中的至少一种金属材料。优选地，第一电路图案至第八电路图案141、142、143、144、145、146、147和148可以由铜(Cu)形成，铜(Cu)具有高导电性且相对便宜。
第一电路图案至第八电路图案141、142、143、144、145、146、147和148可以通过加法工艺、减法工艺、改良半加法工艺(MSAP)和半加法工艺(SAP)方法形成，它们是典型的电路板制造工艺，在此将省略其详细描述。
第一电路图案141按照位置可以大致分为三种图案。
例如，第一电路图案141可以包括1-1电路图案。第一电路图案141可以指下面描述的第一掩模图案141b。即，1-1电路图案的一部分可以被埋设在第二绝缘层120中，并且剩余部分可以通过腔体160暴露。也就是说，1-1电路图案的上表面可以具有台阶。也就是说，1-1电路图案可以位于形成腔体160的边界区域中。以下，1-1电路图案将被描述为第一掩模图案141b。
此外，第一电路图案141可以包括1-2电路图案。1-2电路图案可通过腔体160暴露。也就是说，1-2电路图案可以形成在形成有腔体160的区域中。1-2电路图案也可以被称为焊盘(pad)141a。以下，1-2电路图案将被描述为焊盘141a。
此外，第一电路图案141可以包括1-3电路图案。1-3电路图案可以设置在第一绝缘层110的上表面上并被第二绝缘层120覆盖。
换句话说，第一电路图案141根据布置位置包括1-1电路图案至1-3电路图案。1-2电路图案可以形成在第一绝缘层110的上表面上与腔体160垂直地重叠的区域中。此外，1-3电路图案可以形成在第一绝缘层110的上表面上不与腔体160垂直地重叠的区域中。此外，1-1电路图案可以与腔体160的内壁垂直地重叠。因此，1-1电路图案的一部分可以与腔体160垂直地重叠，1-1电路图案的其余部分可以不与腔体160垂直地重叠。
以下，将详细描述与1-1电路图案和1-2电路图案相对应的第一掩模图案141b和焊盘141a。
第一电路图案141可以包括设置在第一绝缘层110的上表面上的同时与腔体160垂直地重叠的焊盘141a。焊盘141a可以与安装在腔体160中的电子器件(将在后面描述)电连接。例如，焊盘141a可以是通过布线与安装在腔体160中的电子器件连接的布线接合焊盘。或者，焊盘141a可以是直接连接到安装在腔体160中的电子器件的端子的倒装芯片接合焊盘。这将在下文中更详细地描述。
此外，第一电路图案141可以包括设置在第一绝缘层110的上表面上并且与腔体160部分地垂直重叠的第一掩模图案141b。例如，第一掩模图案141b的一部分可以被第二绝缘层120覆盖。
第一掩模图案141b可以包括不与腔体160垂直地重叠的第一部分141b-1(例如，被第二绝缘层120覆盖)以及与腔体160垂直地重叠的第二部分141b-2(例如，通过腔体暴露)。
此外，第一掩模图案141b的第一部分141b-1和第二部分141b-2可以具有不同的厚度。例如，第一掩模图案141b的第一部分141b-1的厚度可以比第二部分141b-2的厚度大。也就是说，第一掩膜图案141b的第一部分141b-1可以通过单一蚀刻工序形成。此外，第一掩模图案141b的第二部分141b-2可以通过两个蚀刻工序形成。相应地，随着附加蚀刻工序，第一掩模图案141b的第二部分141b-2可以具有比第一部分141b-1更薄的厚度。
相应地，第一掩模图案141b的上表面可以具有台阶。此外，通过腔体160暴露的第一掩模图案141b的第二部分141b-2可以具有比第一部分141b-1的厚度小的厚度，并且相应地，它不影响在腔体160中安装电子器件。相应地，本实施例即使在包括第一掩模图案141b的结构中也可以提高可靠性。
下面将更详细地描述第一掩模图案141b。
同时，第一电路图案至第八电路图案141、142、143、144、145、146、147和148中的每一个可以包括连接到通孔用于层间传导的图案、用于信号传输的图案以及连接到电子器件等的焊盘。
可以在第一绝缘层110、第二绝缘层120和第三绝缘层130中设置将设置在不同层上的电路图案相互电连接的通孔V1、V2、V3、V4、V5、V6和V7。通孔V1、V2、V3、V4、V5、V6和V7可以设置为穿过第一绝缘层110、第二绝缘层120和第三绝缘层130中的至少一个。此外，通孔V1、V2、V3、V4、V5、V6和V7的两端分别与设置在不同绝缘层上的电路图案相连，因此它可以传输电信号。
第一通孔V1可以设置在第一绝缘层110中。第一通孔V1可以设置为穿过第一绝缘层110的上表面和下表面。第一通孔V1可以电连接设置在第一绝缘层110的上表面上的第一电路图案141和设置在第一绝缘层110的下表面上的第二电路图案142。
可以在第二绝缘层120中设置多个通孔。即，第二通孔V2可以设置在2-1绝缘层121中。第二通孔V2可以电连接设置在第一绝缘层110的上表面上的第一电路图案141和设置在2-1绝缘层121的上表面上的第三电路图案143。
此外，第三通孔V3可以设置在2-2绝缘层122中。第三通孔V3可以电连接设置在2-2绝缘层122的上表面上的第四电路图案144和设置在2-1绝缘层121的上表面上的第三电路图案143。
此外，可以在2-3绝缘层123中设置第四通孔V4。第四通孔V4可以电连接设置在2-3绝缘层123的上表面上的第五电路图案145和设置在2-2绝缘层122的上表面上的第四电路图案144。
此外，当第二绝缘层120由单层形成时，仅第二通孔V2可以设置在第二绝缘层120的单层中。
可以在第三绝缘层130中设置多个通孔。即，可以在3-1绝缘层131中设置第五通孔V5。第五通孔V5可以电连接设置在第一绝缘层110的下表面上的第二电路图案142和设置在3-1绝缘层131的下表面上的第六电路图案146。
此外，第六通孔V6可以设置在3-2绝缘层132中。第六通孔V6可以电连接设置在3-2绝缘层132的下表面上的第七电路图案147和设置在3-1绝缘层131的下表面上的第六电路图案146。
另外，可以在3-3绝缘层133中设置第七通孔V7。第七通孔V7可以电连接设置在3-3绝缘层133的下表面上的第八电路图案148和设置在3-2绝缘层132的下表面上的第七电路图案147。
此外，当第三绝缘层130由单层形成时，可以在第三绝缘层130的单层中只设置第五通孔V5。
同时，通孔V1、V2、V3、V4、V5、V6和V7可以穿过第一绝缘层110、第二绝缘层120和第三绝缘层130中的仅一个绝缘层，或者可替代地，可以设置为共同穿过多个绝缘层。相应地，通孔V1、V2、V3、V4、V5、V6和V7可以连接设置在彼此相隔至少两个或更多个绝缘层而不是相邻的绝缘层的表面上的电路图案。
同时，通孔V1、V2、V3、V4、V5、V6和V7可以通过在穿过多个绝缘层中的至少一个绝缘层的贯穿孔(through hole)(未示出)的内部填充导电材料而形成。
贯穿孔可以通过机械、激光和化学加工方法中的任何一种形成。当通路孔(viahole)通过机械加工形成时，可采用诸如铣削、钻孔、镂空等方法，当通路孔通过激光加工形成时，可采用紫外激光或CO2激光的方法，当通路孔通过化学加工形成时，可采用包括氨基硅烷、酮等的化学物质，相应地，多个绝缘层中的至少一个绝缘层可以开口。
同时，激光加工是切割方法，其中通过在表面处集中光能使部分材料熔融和蒸发，以形成所需的形状。可以很容易地进行基于计算机程序的复杂成型，也可以加工用其他方法难以切割的复合材料。
此外，基于激光的加工可以具有至少0.005mm的切割直径，并具有可被加工的大范围的厚度。
优选地使用钇铝石榴石(YAG)激光器或CO2激光器或紫外线(UV)激光器作为激光加工钻。YAG激光器是能够加工铜箔层和绝缘层的激光器，CO2激光器是只能够加工绝缘层的激光器。
当形成贯穿孔时，第一通孔至第七通孔V1、V2、V3、V4、V5、V6和V7可以通过用导电材料填充贯穿孔的内部而形成。形成第一通孔至第七通孔V1、V2、V3、V4、V5、V6和V7的金属材料可以是选自铜(Cu)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)和钯(Pd)中的任何一种材料，并且导电材料填充可以使用无电解镀、电解镀、丝网印刷、溅射、蒸发、喷墨和分配中的任何一种或组合。
同时，可以在第一绝缘层110、第二绝缘层120和第三绝缘层130中的最外绝缘层的表面上设置保护层151和152。例如，第一保护层151可以设置在多个绝缘层中的最上绝缘层的上表面上。例如，第一保护层151可以设置在设置于第二绝缘层120的最上部上的2-3绝缘层123的上表面上。此外，第二保护层152可以设置在设置于多个绝缘层中的最下部的绝缘层的下表面上。例如，第二保护层152可以设置在设置于第三绝缘层130的最下部的3-3绝缘层133的下表面上。
此外，当第二绝缘层120和第三绝缘层130中的每一个由单层组成时，第一保护层151可以设置在第二绝缘层120的上表面上，并且第二保护层152可以设置在第三绝缘层130的下表面下方。
第一保护层151和第二保护层152可以各自具有开口。例如，第一保护层151可以具有开口，该开口暴露设置于2-3绝缘层123的上表面上的第五电路图案145中的要暴露的第五电路图案的表面。
此外，第二保护层152可以具有开口，该开口暴露设置于3-3绝缘层133的下表面上的第八电路图案148中的要暴露的第八电路图案的表面。
第一保护层151和第二保护层152可以包括绝缘材料。第一保护层151和第二保护层152可以包括各种材料，这些材料可以在应用于保护电路图案的表面之后通过加热而固化。第一保护层151和第二保护层152可以是抗蚀层。例如，第一保护层151和第二保护层152可以是包括有机聚合物材料的阻焊层。例如，第一保护层151和第二保护层152可以包括环氧丙烯酸酯基树脂。详细地说，第一保护层151和第二保护层152可以包括树脂、固化剂、光引发剂、颜料、溶剂、填料、添加剂、丙烯基单体等。然而，本实施例不限于此，第一保护层151和第二保护层152可以是光阻焊层、覆盖膜(cover-lay)和聚合物材料中的任何一种。
第一保护层151和第二保护层152的厚度可以是1μm至20μm。第一保护层151和第二保护层152的厚度可以是1μm至15μm。例如，第一保护层151和第二保护层152的厚度可以是5μm至20μm。当第一保护层151和第二保护层151的厚度大于20μm时，电路板的厚度可以增加。当第一保护层151和第二保护层152的厚度小于1μm时，包括在电路板中的电路图案的可靠性可能会恶化。
同时，可以在第二绝缘层120中形成腔体160。在这种情况下，腔体160可以通过使由多个层组成的第二绝缘层120共同开口而形成。
也就是说，第一实施例中的腔体160设置在第二绝缘层120中。也就是说，腔体160形成在2-1绝缘层121、2-2绝缘层122和2-3绝缘层123中。此外，第二实施例中的腔体160可以通过使由一层组成的第二绝缘层120开口来形成。
下面，将首先描述如在第一实施例中由多个层组成的第二绝缘层120中形成的腔体的结构。
在该实施例中，腔体160可以通过使2-1绝缘层121、2-2绝缘层122和2-3绝缘层123开口而形成。
相应地，与腔体160垂直地重叠的区域中的第一绝缘层110的上表面可以通过腔体160暴露。
即，腔体160可以包括使2-1绝缘层121开口的第一部分P1、使2-2绝缘层122开口的第二部分P2以及使2-3绝缘层123开口的第三部分P3。这里，腔体160被说明为由第一部分至第三部分P1、P2和P3组成，因为本实施例的第二绝缘层122具有三层结构，但本实施例不限于此。例如，当第二绝缘层120具有两层结构时，腔体160可以只包括第一部分和第二部分。例如，当第二绝缘层122具有五层结构时，腔体160可以包括第一部分至第五部分。
2-1绝缘层121可以具有第一厚度T1。这里，2-1绝缘层121的第一厚度T1可以指2-1绝缘层121的下表面到上表面的高度。
2-1绝缘层121的第一厚度T1可以是5μm至20μm。例如，2-1绝缘层121的第一厚度T1与由一层RCC组成的2-1绝缘层121的厚度对应，相应地，它的厚度可以是5μm至20μm。
在本实施例中，焊盘141a可以具有第二厚度T2。焊盘141a的第二厚度T2可以比2-1绝缘层121的第一厚度T1小。例如，焊盘141a的第二厚度T2可以是5μm至10μm。
同时，参考图1a和2a，腔体160包括内壁S1和S2。
腔体160的内壁S1和S2可以具有特定的表面粗糙度。在这种情况下，腔体160的内壁S1和S2的表面粗糙度不通过额外的工序提供。例如，腔体160的内壁S1和S2的表面粗糙度可以通过在形成腔体160的过程中执行的激光工序提供。
同时，腔体160的内壁可以被划分为多个部分。例如，腔体160的内壁可以从下侧(例如，与第一绝缘层的上表面相邻的部分)划分为第一内壁S2和第二内壁S1。在这种情况下，第一内壁S2和第二内壁S1中的每一个的倾斜角可以彼此不同。
第一内壁S2和第二内壁S1通过激光工序和去污工序形成，并且可以具有与其对应的表面粗糙度。
同时，本实施例允许使用高斯光束形成腔体160。在这种情况下，使用高斯光束的中心点对腔体160的最外部进行加工。也就是说，在高斯光束的中心点处产生具有最大强度的激光，并且相应地，在最外部处的腔体160的内壁的倾斜角可以比比较例的倾斜角小。
换言之，腔体160的内壁可以具有第一内壁S2和第二内壁S1从下侧彼此连接的形状。腔体160的第一内壁S2可以与设置在第一绝缘层110的上表面上的电路图案连接。例如，腔体160的第一内壁S2可以与设置在第一绝缘层110的上表面上的第一掩模图案141b连接。在这种情况下，第一内壁S2可以在第一掩模图案141b的第一部分141b-1与第二部分141b-2之间的边界区域中向上连接。
腔体160的第一内壁S2可以具有第一倾斜角θ2。例如，腔体160的第一内壁S2的第一倾斜角θ2可以是指连接第一内壁S2的一端E1和另一端E3的假想直线相对于基准表面BS的倾斜角。例如，基准表面BS可以是第一绝缘层110的上表面，但不限于此。
此外，腔体160的第二内壁S1可以具有第二倾斜角θ1。例如，腔体160的第二内壁S1的第二倾斜角θ1可以比第一内壁S2的第一倾斜角θ2小。第二内壁S1的第二倾斜角θ1可以指连接第二内壁S1的一端E2和另一端E1的假想直线的倾斜角。
也就是说，腔体160的内壁的第二内壁S1是使用高斯光束的中心点加工的部分，相应地，它可以具有比第一内壁S2的第一倾斜角θ2小的第二倾斜角θ1。
腔体160的内壁的第一内壁S2的第一倾斜角θ2可以具有130度至160度的范围。此外，腔体160的第二内壁S1的第二倾斜角θ1可以在92度至130度的范围内小于第一内壁S2的第一倾斜角θ2。
如上所述，当形成腔体160的最外部时，本实施例可以通过使用高斯光束的中心点来形成比比较例更小的倾斜角，因此，可以减少腔体160所占据的整个区域。
换句话说，本实施例中腔体160的内壁可以具有拐点。例如，实施例中的腔体160的内壁可以包括拐点E1。
此外，实施例中的腔体160可以根据拐点E1被划分为具有第一倾斜角θ2的第一内壁S2和具有第二倾斜角的第二内壁S1。
此外，拐点E1的高度可以高于焊盘141a的上表面且低于2-1绝缘层121的上表面。
如上所述，当形成腔体160时，本实施例可以使腔体160的最外部的第二内壁S1具有第二倾斜角θ1，并且使与第二内壁S1相遇的第一内壁S2具有第一倾斜角θ2。
这可以通过使用作为电路图案的一部分的第一掩模图案141b作为阻挡层来形成腔体160的同时，使用高斯光束的中心点来处理腔体160的最外部来实现，相应地，与比较例相比，腔体160的最外部的倾斜角可以减少，因此可以大幅度地减少腔体形成所需的空间。
相应地，本实施例中的腔体160可以包含包括第二内壁S1的第一区域R1、包括第一内壁S2的第二区域R2以及除第一区域R2和第二区域R3之外的第三区域。
与第二区域R2对应的腔体160的内壁的第一内壁S2可以与第一部分S3具有第二倾斜角θ2的同时向上延伸，该第一部分S3是腔体160的第三区域R3的末端。
此外，与第一区域R1对应的第二内壁S1可以具有第三倾斜角θ1的同时从第一内壁S2向上延伸。
同时，在本实施例中，第一掩模图案141b的至少一部分可以暴露在腔体160中。第一掩模图案141b可以设置为包围腔体160的区域。例如，第一掩模图案141b可以具有围绕形成有腔体160的区域的闭合环形。
在这种情况下，第一掩模图案141b可以包括设置在第二绝缘层120中的第一部分141b-1以及通过腔体160暴露的第二部分141b-2。
第一掩模图案141b的第一部分141b-1可以具有第二厚度T2。第一掩模图案141b的第一部分141b-1的第二厚度T2可以比2-1绝缘层121的第一厚度T1小。例如，第一掩模图案141b的第一部分141b-1的第二厚度T2可以是5μm至10μm。
第一掩模图案141b的第二部分141b-2可以具有第三厚度T3。第一掩模图案141b的第二部分141b-2的第三厚度T2可以比第一部分141b-1的第二厚度T2小。例如，第一掩模图案141b的第二部分141b-2的第三厚度T3可以是4μm至8μm。
也就是说，本实施例中的第一掩模图案141b的第二部分141b-2是通过经由蚀刻种子层的两阶段蚀刻工序的两次蚀刻工序而形成的部分。此外，第二部分141b-2的第三厚度T3可以比第一部分141b-1的第二厚度T2小种子层的厚度。
具体而言，实施例中包括的第一电路图案至第八电路图案141、142、143、144、145、146、147和148中的每一个可以具有两层结构。
例如，第一电路图案至第八电路图案141、142、143、144、145、146、147和148中的每一个可以包括第一金属层140a和第二金属层140b。
第一金属层140a可以设置在每个绝缘层的一个表面上。例如，构成第一电路图案141的第一金属层140a可以直接接触第一绝缘层110的上表面，并且可以设置在第一绝缘层110的上表面上。第一金属层140a可以是化学镀铜层。例如，第一金属层140a可以是无电解镀层。第一金属层140a可以是用于电镀第二金属层140b的种子层。第二金属层140b可以是通过电镀作为种子层的第一金属层140a而形成的电解电镀层。第二金属层140b的厚度可以比第一金属层140a的厚度大。第一金属层140a的厚度可以根据第一金属层140a的电镀方法而变化。例如，化学镀铜层可以根据厚度分别分为重度镀铜(2μm以上)、中度镀铜(1-2μm)和轻度镀铜(1μm以下)。在这种情况下，实施例中的第一金属层140a可以通过中度镀铜或轻度镀铜而具有满足0.5μm至1.5μm的厚度。第二金属层140b可以具有在8.5μm至13.5μm的范围内的厚度。因此，第一电路图案至第八电路图案141、142、143、144、145、146、147和148中的每一个可以具有在10μm至14μm的范围内的厚度。
此外，第一掩模图案141b-1的第一部分141b-1的第二厚度T2可以具有10μm至14μm的范围，这是该电路图案的厚度。然而，第一掩模图案141b的第二部分141b-2的第三厚度T3可以在第一部分141b-1中与第一金属层140a的厚度一样薄。
这意味着第一掩模图案141b的第一部分141b-1是通过蚀刻种子层一次而形成的，第二部分141b-2是通过蚀刻种子层两次而形成的。相应地，第二部分141b-2可以形成得比第一部分141b-2薄与种子层对应的第一金属层140a的厚度。
另一方面，腔体可以如第二实施例那样在由单层组成的第二绝缘层120中形成。
可以在具有单层的第二绝缘层120中形成腔体160。在这种情况下，腔体160可以通过使第二绝缘层120开口而形成。因此，在与腔体160垂直地重叠的区域中的第一绝缘层110的上表面可以被暴露。
也就是说，腔体160可以仅包括在第二绝缘层120中形成的一部分。第二绝缘层120可以具有第一厚度T1。这里，第二绝缘层120的第一厚度T1可以指一层的第二绝缘层120的下表面到上表面的高度。
相应地，第二实施例中的腔体的形状可以实质上与第一实施例中的腔体的形状对应，因此将省略其详细描述。
另一方面，本实施例中腔体160的内壁的第一内壁S2与第二内壁S1的比率在腔体加工过程中根据激光束的移动间距而可能变化，并且通过调整激光束的移动间距可以将第一内壁S2与第二内壁S1的长度比调整为1∶9至9∶1。
本实施例能够利用电路图案的一部分对绝缘层中的腔体进行加工。也就是说，本实施例使用电路图案的一部分作为激光加工用的阻挡层或掩膜。因此，在使用激光进行腔体加工的过程中，不需要单独形成阻挡层或掩膜，从而可以实现工序简化和产品成本降低。
此外，本实施例中的电路板的腔体包括内壁。在这种情况下，腔体的内壁包括具有第一倾斜角的第一部分以及延伸至第一部分并具有第二倾斜角的第二部分。在这种情况下，第一倾斜角和第二倾斜角彼此不同。换句话说，本实施例中的腔体的内壁可以包括在第一部分和第二部分之间倾斜角发生变化的拐点。在这种情况下，第一倾斜角和第二倾斜角中的每一个可以指与通过腔体暴露的第一绝缘层的上表面的内角。此外，第一倾斜角可以比第二倾斜角小。优选的是，在本实施例中构成腔体的最外部的内壁的第二部分具有第二倾斜角，内壁的第一部分可以具有比第二倾斜角大的第一倾斜角。在上述实施例中，与比较例相比，内壁的第二部分的倾斜角可以减小，与比较例相比，在放置相同器件的情况下，形成腔体所需的空间可以最小化，因此，电路的集成密度可以得到改善。换句话说，本实施例可以通过减少内壁的第二部分的倾斜角使得在相同的区域内比比较例形成更多的电路，因此可以减少电路板的整体体积。
此外，本实施例的封装基板包括设置在腔体中的模制层。在这种情况下，腔体的内壁的第一部分和第二部分设置为与模制层接触。在这种情况下，腔体的内壁的第一部分和第二部分可以根据拐点具有不同的倾斜角，而不是单一的倾斜角。根据上述实施例的腔体的结构可以增大与模制层接触的表面积，从而改善模制层与电路板之间的粘合力。
此外，本实施例能够使用电路图案通过激光加工形成腔体。例如，当使用激光形成腔体时，需要腔体的下部区域中的第一掩模图案来确定腔体的深度，并需要腔体的上部区域中的第二掩模图案以包围腔体并确定腔体的上部宽度。在这种情况下，比较例允许使用单独的金属层提供第一掩模图案和第二掩模图案。相反，本实施例允许使用电路图案或用于形成电路图案的种子层作为第一掩模图案和第二掩模图案。在这种情况下，第一掩模图案和第二掩模图案的至少一部分在垂直方向上重叠。也就是说，比较例中的第一掩模图案和第二掩模图案被布置成在垂直方向上不相互重叠。因此，在比较例中，由于激光加工过程中的工艺偏差，对第二掩模图案以外的区域进行激光加工，相应地，可能出现加工第一绝缘层的一部分的问题。与此相反，本实施例将第一掩模图案和第二掩模图案布置为如上所述部分地重叠，因此可以在腔体加工区域中精确地加工腔体，从而可以提高可靠性。
此外，本实施例使形成在腔体的下部区域中的阻挡层的上表面具有台阶。例如，用作阻挡层的电路图案可以包括设置在第二绝缘层中的第一部分以及从第一部分延伸并通过腔体暴露的第二部分。电路图案的第一部分的厚度可以与第二部分的厚度不同。例如，第二部分的厚度可以比第一部分的厚度小。也就是说，电路图案的第二部分是分两个阶段蚀刻的，因此其厚度比其他电路图案的厚度小。如上所述，本实施例可以使通过腔体暴露的电路图案的第二部分具有比其他部分的厚度小的厚度，从而可以防止腔体的面积由于第二部分而减少，从而提高可靠性。
下面，将描述包括第一实施例中的电路板的结构的封装基板及其制造方法。
图3是示出根据第一实施例的封装基板的视图。
参考图3，实施例中的封装基板200包括图1所示的电路板100以及安装在电路板100的腔体160中的电子器件180。
图1a、图1b、图2a和图2b中描述的电路板100可以被用作封装基板200，以用于在其上安装电子器件180。
在这种情况下，由于上文已经详细描述了电路板100，将省略对其的描述。
电路板100包括腔体160，并且第一掩模图案141b和焊盘141a可以暴露在腔体160中。具体而言，第一电路图案141的第二部分141b-2和焊盘141a可以暴露在腔体160中。
在这种情况下，电子器件180可以是设置在电路板100的腔体160中的电子元件，并且可以被分为有源器件和无源器件。此外，有源器件是指主动使用非线性部分的器件，无源器件是指即使线性特性和非线性特性都存在也不使用非线性特性的器件。此外，无源器件可以包括晶体管、IC半导体芯片等，无源器件可以包括电容器、电阻器和电感器。无源器件被安装在传统的电路板上，以提高作为有源器件的半导体芯片的信号处理速度，或执行滤波功能。
同时，连接部170可以设置在焊盘141a上。连接部170的平面形状可以是矩形。连接部170设置在焊盘141a上，以在固定电子器件180的同时电连接电子器件180和焊盘141a。为此，焊盘141a可以由导电材料形成。例如，连接部170可以是焊球。连接部170可以包含焊料中的异质成分的材料。该焊料可以由SnCu、SnPb和SnAgCu中的至少一种组成。此外，异质成分的材料可以包括Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe中的任何一种。
同时，电子器件180的上表面可以位于比电路板100的最上表面高的位置。然而，本实施例不限于此，并且电子器件180的上表面可以根据电子器件180的类型而设置在与电路板100的最上表面相同的高度，或者可替代地，电子器件180的上表面可以设置为比电路板100的最上表面低。
图4是示出根据第二实施例的封装基板的视图。
参考图4，实施例中的封装基板200A包括电路板100以及安装在电路板100的腔体160中的电子器件180a。
此外，封装基板200A设置在腔体160中，并且进一步包括覆盖电子器件180a的模制层190。
模制层190可以选择性地设置在腔体160中，以保护安装在腔体160中的电子器件180a。
模制层190可以由用于模制的树脂制成，并且例如可以是EMC(Epoxy MoldingCompound，环氧模制化合物)。然而，本实施例不限于此，并且模制层190可以由除EMC之外的各种其他模制树脂构成。
电路板100可以作为用于安装电子器件180a的封装板200A使用。
电路板100包括腔体160，并且焊盘141a可以暴露在腔体160中。
在实施例中，模制层190设置为接触腔体160的第一内壁S2和第二内壁S1。在这种情况下，腔体160的第一内壁S2和第二内壁S1可以具有基于拐点E1的不同倾斜角，而不是单一倾斜角。如上所述的腔体160的结构可以增大与模制层190接触的表面积，并且相应地，可以改善模制层190与电路板100之间的粘合力。
下面，将参考附图描述根据实施例的电路板的制造方法。
图5至图14是按工序顺序示出图2a中所示的电路板的制造方法的视图。也就是说，将在下面描述在第二绝缘层120由单层组成的情况下的制造方法。然而，本实施例可以通过应用这样的方法在包括具有如图1a所示的多层结构的第二绝缘层的电路板中形成腔体。
参考图5，制备第一绝缘层110，在第一绝缘层110的表面上形成第一电路图案141和第二电路图案142，并且可以形成穿过第一绝缘层110以电连接第一电路图案141和第二电路图案142的第一通孔V1。
在这种情况下，第一电路图案141和第二电路图案142可以由多个层组成。
例如，第一电路图案141可以包括1-1金属层141-1和1-2金属层141-2。例如，第二电路图案142可以包括2-1金属层142-1和2-2金属层142-1。
简要说明形成第一电路图案141的工序，本实施例可以进行通过在第一绝缘层110的表面上进行无电解镀来形成1-1金属层141-1的工序。此后，本实施例可以进行在1-1金属层141-1上形成掩模的工序。此后，本实施例可以进行下述工序，即通过曝光和显影掩模，形成与要形成1-2金属层141-2的区域垂直地重叠的开口。此后，本实施例可以进行电镀1-1金属层141-1作为种子层的工序，以形成填充该开口的1-2金属层141-2。另一方面，第一电路图案141可以包括之后与电子器件电连接的同时通过腔体160暴露的焊盘141a。此外，第一电路图案141可以包括用于在之后形成腔体160的第一掩模图案141b。
同时，如上所述最初形成的第一电路图案141的厚度可以具有第二’厚度T2’。这可能比第一电路图案141应该实质上具有的第二厚度T2大。例如，与第二厚度T2相比，第二’厚度T2’可以与和种子层对应的1-1金属层141-1的厚度一样厚。
接下来，本实施例可以进行在1-1金属层141-1的上表面上形成掩模M的工序。掩模M可以设置为覆盖形成在第一掩模图案141b内的1-1金属层141-1和1-2金属层141-2。
接下来，参考图6，当1-2金属层141-2和2-2金属层142-2被形成时，本实施例可以进行移除用作种子层的1-1金属层141-1和2-1金属层142-1的工序。
在这种情况下，本实施例使得在不移除用作种子层的整个金属层的情况下，设置在待形成腔体160的区域中的金属层被保留而不被移除。
具体而言，腔体160可以在设置在1-1金属层141-1上的第二绝缘层120中形成。相应地，本实施例使1-1金属层141-1的与待形成腔体160的区域对应的部分保留而不被移除。例如，1-1金属层141-1中未被移除的区域可以是被掩模M覆盖的区域。
也就是说，1-1金属层141-1中在垂直方向上不与1-2金属层141-2重叠的所有部分通常在第一电路图案141形成后全部被移除。在这种情况下，本实施例使腔体160保留，而不移除位于1-1金属层141-1的在垂直方向上不与1-2金属层141-2重叠的部分中待形成的区域中的部分。
具体而言，1-1金属层141-1可以整体地形成在第一绝缘层110的上表面上。
在这种情况下，1-1金属层141-1可以包括1-1部分P1-1，1-1部分P1-1在不形成腔体的区域中与1-2金属层141-2垂直地重叠。此外，1-1金属层141-1可以在不形成腔体的区域中包括1-2部分P1-2，1-2部分P1-2不与1-2金属层141-2垂直地重叠。此外，1-1金属层141-1可以包括设置在腔体形成区域中的1-3部分P1-3和141-1a。
这里，当1-2金属层141-2被电镀并在一般电路板的制造工序中完成第一电路图案141的制造时，包括1-2部分P1-2和1-3部分P1-3的1-1金属层141-1被移除。
可选地，当在一般电路板制造工序中随着1-2金属层141-2被电镀而第一电路图案141的制造完成时，本实施例移除1-1金属层141-1的1-2部分P1-2的同时使1-1金属层141-1的1-3部分P1-3保留而不被移除。
相应地，1-3部分P1-3掩模M所覆盖，因此，在该部分中不执行蚀刻。换句话说，设置在掩模M中的1-1金属层141-1和1-2金属层141-2不被移除。
然而，在1-3部分P1-3以外的区域中的1-1金属层141-1和1-2金属层141-2被蚀刻。也就是说，蚀刻是将1-1金属层141-1从不形成1-2金属层141-2的部分中移除的工序。然而，在移除1-1金属层141-1的过程中1-2金属层141-2也被蚀刻。
相应地，第一掩模图案141b在第一蚀刻工序之后可以具有第二厚度T2。
接下来，如图7所示，本实施例进行在第一绝缘层110的上表面形成第二绝缘层120的工序。此外，本实施例进行在第一绝缘层110的下表面下形成第三绝缘层130的工序。在这种情况下，第二绝缘层120和第三绝缘层130可以分别由RCC组成。
此外，本实施例可以进行在第二绝缘层120的表面上形成电路图案的工序。例如，本实施例可以进行在第二绝缘层120的上表面上形成第三电路图案143的工序。
此外，本实施例可以进行在第三绝缘层130的表面上形成电路图案的工序。例如，本实施例可以进行在第三绝缘层130的下表面上形成第六电路图案146的工序。
第三电路图案143和第六电路图案146中的每一个也可以具有多个层结构。例如，第三电路图案143可以包括3-1金属层143-1和3-2金属层143-2。例如，第六电路图案146可以包括4-1金属层146-1和4-2金属层146-2。
此外，该实施例可以进行在第二绝缘层120中形成通孔的工序。此外，本实施例可以进行在第三绝缘层130中形成通孔的工序。
同时，根据本发明的实施例，设置在第二绝缘层120的上表面上的第三电路图案143包括3-1金属层143-1和3-1金属层143-2。
在这种情况下，当在制造第三电路图案143的工序中3-2金属层143-2的电镀完成时，用作3-2金属层143-2的电镀种子层的3-1金属层143-1被移除。在这种情况下，本实施例并不整体移除用作3-2金属层143-2的种子层的3-1金属层143-1，从而本实施例使设置在待形成腔体160的区域中的金属层保留而不被移除。
具体而言，本实施例使在围绕待形成腔体160的在腔体外侧的区域中设置的3-1金属层143-1的一部分保留而不被移除。
也就是说，在第三电路图案143形成之后，3-1金属层143-1的在垂直方向上不与3-2金属层143-2重叠的所有部分通常全部被移除。在这种情况下，本实施例使腔体160保留，而不移除位于在垂直方向上不与3-2金属层143-2重叠的3-1金属层143-1的部分中待形成的区域中的部分。
具体而言，3-1金属层143-1可以整体地形成在第二绝缘层120的上表面上。
在这种情况下，3-1金属层143-1可以包括在垂直方向上与3-2金属层143-2重叠的2-1部分P2-1。此外，3-1金属层143-1可以在不形成腔体的区域中包括在垂直方向上不与3-2金属层143-2重叠的部分。在这种情况下，3-1金属层143-1的不与3-2金属层143-2垂直重叠的部分可以包括2-2部分P2-2，2-2部分P2-2与待形成腔体160的区域重叠或与待形成腔体的区域间隔开。此外，3-1金属层143-1的不与3-2金属层143-2垂直地重叠的部分可以包括与待形成腔体160的腔体区域相邻的2-3部分P2-3。
在此，当在一般电路板的制造过程中随着3-2金属层143-2被电镀而第三电路图案143的制造完成时，包括2-2部分P2-2和2-3部分P2-3的3-1金属层143-1被移除。
可替代地，当在一般电路板的制造过程中第三电路图案143的制造随着3-2金属层143-2被电镀而完成时，本实施例移除3-1金属层143-1的2-2部分P2-2的同时使3-1金属层143-1的2-3部分P2-3保留而不被移除。
3-1金属层143-1的2-3部分P2-3可以位于在第二绝缘层120的上表面上待形成腔体160的区域与除此之外的区域之间的边界区域中。例如，3-1金属层143-1的2-3部分P2-3可以形成在第二绝缘层120的上表面上待形成腔体160的区域之外的区域中。例如，3-1金属层143-1的2-3部分P2-3可以设置为围绕在第二绝缘层120的上表面上待形成腔体160的区域。
在这种情况下，3-1金属层143-1的2-3部分P2-3可以具有特定宽度。在这种情况下，3-1金属层143-1的2-3部分P2-3的宽度可以比后续激光工序中的光束大小的半径大。也就是说，本实施例可以进行与高斯激光工序中光束的中心部分对应的腔体加工工序。相应地，高斯光束的中心部分位于腔体160的边缘区域处。此外，当3-1金属层143-1的2-3部分P2-3的宽度比光束大小的半径小时，第二绝缘层120的腔体形成区域以外的区域可以通过高斯光束加工。相应地，本实施例的3-1金属层143-1的2-3部分P2-3可以具有比高斯光束的半径大的宽度。
另一方面，第一掩模图案141b、以及3-1金属层143-1的2-3部分P2-3可以设置为至少一部分在垂直方向上相互重叠。
也就是说，比较例设置为在激光工序过程中掩膜图案和3-1金属层143-1的2-3部分P2-3在垂直方向上不相互重叠。在这种情况下，如果激光工序的精度高，即使在如上所述的掩模的布置结构中，也可以形成具有高可靠性的腔体。然而，在制造电路板的工序中，由于各种环境导致可能会出现工艺偏差。因此，在比较例的掩模结构中可能会出现可靠性问题。例如，当激光束由于工艺偏差而变形时，激光束可能加工第二绝缘层的下部区域中1-1金属层141-1的1-2部分P1-2以外的区域。而且，在这种情况下，可以额外地对第一绝缘层加工与除第二绝缘层之外的偏离区域同样多。此外，当第一绝缘层被加工时，可能会出现可靠性问题。
相应地，本实施例使第一掩模图案141b和3-1金属层143-1的2-3部分P2-3包括重叠区域OR，在重叠区域OR中它们在垂直方向上相互重叠。因此，即使在出现激光工序偏差时，也可以防止第一绝缘层被重叠区域OR额外加工的情况，相应地，可以解决可靠性问题。同时，3-1金属层143-1的2-3部分P2-3也可以被称为第二掩膜图案。第一掩膜图案与第二掩膜图案的区别在于：第一掩膜图案具有包括多个金属层的结构，但第二掩膜图案具有包括与种子层对应的仅一个金属层的结构。
接下来，参考图8，本实施例可以进行在第二绝缘层120中形成腔体160的工序。在这种情况下，腔体160可以通过使由单层组成的第二绝缘层120开口而形成，或者可以通过使由多个层组成的第二绝缘层120开口而形成。
在这种情况下，腔体160可以通过使用高斯光束的激光工序形成。
在这种情况下，本实施例使得腔体160的最外部区域使用高斯光束200的中心线CP形成。在这种情况下，位于高斯光束200的中心线的右侧的光束位于腔体区域内，但是左侧的光束位于腔体区域外。
相应地，本实施例通过使用3-1金属层143-1的2-3部分P2-3作为掩模图案，来防止腔体区域之外的位置处的第二绝缘层被加工。
图9是用于说明根据实施例的腔体加工方法的视图，图10是用于说明根据比较例的腔体加工方法的视图。
参考图9，实施例使得基于3-1金属层143-1的2-3部分P2-3使用高斯光束的中心线的光束来执行腔体160的最外部区域的加工。此外，实施例使得在将高斯光束移动一定距离的同时对腔体160的整个区域进行加工。
在这种情况下，实施例使用第一高斯光束的中心线来加工腔体的最外部区域。此外，当使用第一高斯光束的腔体加工完成时，在与第一高斯光束间隔开预定距离的位置处提供第二高斯光束。在这种情况下，第一高斯光束和第二高斯光束间隔开预定距离，因此，本实施例中的腔体160可以包括具有在最外部区域中的第二倾斜角θ1的第二内壁S1以及从第二内壁S1延伸并具有第一倾斜角θ2的第一内壁S2。
另一方面，参考图10，比较例在激光束的外侧部分位于腔体的最外部之后，进行腔体加工工序。
相应地，比较例中腔体最外部的内壁具有160度或更大的倾斜角。另一方面，本实施例中腔体的最外部的内壁具有92度至130度范围内的第二倾斜角。
例如，当在比较例的工序中在具有600μm大小的区域中加工腔体时，由于腔体内壁的倾斜角，腔体形成为比600μm小的500μm。这是因为腔体的下部区域实际上被用作在其中安装器件的腔体，但由于内壁的倾斜角，不能使用约100μm的空间。
另一方面，当根据实施例在600μm的区域内加工腔体时，实施例可以改善腔体内壁的倾斜角，从而使本发明实施例的腔体形成为550μm，其大于比较例的腔体。相应地，本实施例可以减少形成腔体所需的空间，从而提高电路集成密度。
参考图11，本实施例能够通过使用上述的高斯光束使第二绝缘层120开口来形成腔体160。
在这种情况下，可以在暴露第一掩模图案141b和1-1金属层141-1的1-2部分P1-2的同时形成腔体160。优选地，腔体160可以从第二绝缘层的上表面形成到第一掩模图案141b和1-1金属层141-1的1-2部分P1-2的上表面。
这里，第一掩模图案141b和3-1金属层143-1的2-3部分P2-3的至少一部分包括在垂直方向上重叠的重叠区域OR。
相应地，第一掩模图案141b的至少一部分的上表面不与腔体垂直地重叠。
参考图12，本实施例可以进行去污(de-smearing)工序。去污工序可以是腔体形成工序的一个步骤。也就是说，实施例在通过激光加工形成腔体后通过去污工序形成最终的腔体。
去污工序可以保持由激光加工形成的腔体的形状的同时增大腔体的整体宽度。也就是说，去污工序可以移除在通过激光加工形成的腔体的内壁上包括的异物的同时增加腔体的整体宽度。
也就是说，第一掩模图案141b包括不与腔体垂直地重叠的区域的第一部分以及与腔体垂直地重叠的区域的第二部分。此外，去污工序可以是增加第一掩模图案141b的第二部分的宽度的工序。也就是说，在执行去污工序之前的第一掩模图案141b的第二部分的宽度可以比执行去污工序之后的第一掩模图案141b的第二部分的宽度小。
接下来，参考图13，本实施例可以进行移除在激光加工期间用作掩模图案的1-1金属层141-1的1-2部分P1-2和3-1金属层143-1的2-3部分P2-3的工序。
如上所述，可以通过移除1-1金属层141-1的1-2部分P1-2来形成最终腔体160。
也就是说，通过上述工序形成的腔体160的内壁可以被划分为多个部分。例如，腔体160可以被分为第一内壁S2和第二内壁S1。
接下来，参考图14，本实施例可以进行移除与腔体160垂直地重叠的区域中的1-1金属层141-1的工序。
也就是说，本实施例的用于激光工序的阻挡层可以具有包括与第一电路图案141和第一掩模图案141b连接的1-1金属层141-1的环形结构。此外，腔体160中的1-1金属层141-1可以在腔体160形成之后被移除。
焊盘141a和第一掩模图案141b可以在在其中形成腔体160的区域内暴露。
在这种情况下，第一掩模图案141b在包括在腔体160区域以外的区域中的1-1金属层141-1的蚀刻工序中已经被蚀刻一次。
此外，第一掩模图案141b和焊盘141a可以在腔体160区域中的1-1金属层141-1的蚀刻工序中被蚀刻。
在这种情况下，焊盘141a可以具有第二’厚度T2’，然后在蚀刻工序之后具有第二厚度T2。
然而，只有除第一部分141b-1以外的第一掩模图案141b的第二部分141b-2通过腔体160暴露。第二部分141b-2与第一部分141b-1不同在在其中形成腔体160的区域中移除1-1金属层141-1的工序中再次被蚀刻。因此，第一掩模图案141b的第一部分141b-1具有第二厚度T2，通过腔体160暴露的第二部分141b-2具有比第二厚度T2小的第三厚度T3。
此外，本实施例进行在第二绝缘层120和第三绝缘层130的最外部上形成保护层151和152的工序。
例如，第一保护层151可以设置在多个绝缘层中的最上绝缘层的上表面上。例如，第一保护层151可以设置在第二绝缘层120的上表面上。此外，第二保护层152可以设置在多个绝缘层中的最下绝缘层的下表面上。例如，第二保护层152可以设置在第三绝缘层130的下表面上。
上述实施例中描述的特征、结构、效果等包括在至少一个实施例中，并且不一定只限于一个实施例。此外，每个实施例中说明的特征、结构、效果等可以由该实施例所属技术的普通技术人员对其他实施例进行组合或修改。因此，与这种组合和修改有关的内容应被解释为包括在实施例的范围内。
在上述内容中，主要描述了本发明的实施例，但这只是示例，并不限制本发明的实施例，本发明所属技术领域的普通技术人员将理解，在不脱离本发明实施例的本质特征的情况下，上文未说明的各种修改和应用是可能的。例如，实施例中具体示出的每个组件都可以通过修改来实现。而与这种修改和应用有关的差异应被理解为包括在所附权利要求中提出的实施例的范围内。

Claims (10)

1.一种电路板，包括：
第一绝缘层；
第一电路图案，所述第一电路图案设置在所述第一绝缘层上；以及
第二绝缘层，所述第二绝缘层设置在所述第一绝缘层上并且包括腔体，
其中，所述第一绝缘层的上表面包括：
第一区域，所述第一区域不与所述腔体在垂直方向上重叠；
第二区域，所述第二区域与所述腔体在垂直方向上重叠；以及
边界区域，所述边界区域在所述第一区域与所述第二区域之间，
其中，所述第一电路图案包括设置在所述第一绝缘层的所述边界区域上的1-1电路图案，
其中，所述1-1电路图案包括：
第一部分，所述第一部分不与所述腔体在垂直方向上重叠；以及
第二部分，所述第二部分与所述第一部分连接并与所述腔体在垂直方向上重叠，并且
其中，所述1-1电路图案的所述第一部分的厚度与所述1-1电路图案的所述第二部分的厚度不同。
2.根据权利要求1所述的电路板，其中，所述1-1电路图案的所述第一部分的厚度比所述1-1电路图案的所述第二部分的厚度大。
3.根据权利要求1所述的电路板，其中，所述1-1电路图案的所述第二部分的上表面位于比所述第一部分的上表面的上表面低的位置。
4.根据权利要求1至3中任一项所述的电路板，其中，所述第一电路图案包括在所述第一绝缘层的上表面上的所述第二区域中设置的1-2电路图案；并且
其中，所述1-2电路图案的厚度与所述1-1电路图案的所述第一部分的厚度对应。
5.根据权利要求4所述的电路板，其中，所述第一电路图案包括在所述第一绝缘层的上表面上的所述第一区域中设置的1-3电路图案；并且
其中，所述1-3电路图案的厚度与所述1-1电路图案的所述第一部分的厚度和所述1-2电路图案的厚度对应。
6.根据权利要求1至3中任一项所述的电路板，其中，所述第一电路图案包括：
1-1金属层，所述1-1金属层设置在所述第一绝缘层上；以及
1-2金属层，所述1-2金属层设置在所述1-1金属层上，
其中，所述1-1电路图案的所述第一部分的所述1-1金属层的厚度与所述1-1电路图案的所述第二部分的所述1-1金属层的厚度对应；并且
其中，所述1-1电路图案的所述第一部分的所述1-2金属层的厚度比所述1-1电路图案的所述第二部分的所述1-2金属层的厚度大。
7.根据权利要求6所述的电路板，其中，所述1-1电路图案的所述第一部分的厚度与所述第二部分的厚度之差与所述1-1金属层的厚度对应。
8.根据权利要求1至3中任一项所述的电路板，其中，所述腔体的内壁包括：
第一内壁，所述第一内壁与所述1-1电路图案的上表面连接并且具有第一倾斜角；以及
第二内壁，所述第二内壁从所述第一内壁延伸并且具有与所述第一倾斜角不同的第二倾斜角。
9.根据权利要求8所述的电路板，其中，所述第一倾斜角比所述第二倾斜角大。
10.根据权利要求8所述的电路板，其中，所述第一倾斜角具有130度至160度的范围，并且
其中，所述第二倾斜角具有92度至130度的范围。
CN202180077518.3A 2020-09-18 2021-09-17 电路板 Pending CN116547802A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200120509A KR20220037713A (ko) 2020-09-18 2020-09-18 회로기판, 패키지 기판 및 이의 제조 방법
KR10-2020-0120509 2020-09-18
PCT/KR2021/012807 WO2022060166A1 (ko) 2020-09-18 2021-09-17 회로기판

Publications (1)

Publication Number Publication Date
CN116547802A true CN116547802A (zh) 2023-08-04

Family

ID=80776231

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180077518.3A Pending CN116547802A (zh) 2020-09-18 2021-09-17 电路板

Country Status (6)

Country Link
US (1) US20230328886A1 (zh)
EP (1) EP4216267A1 (zh)
JP (1) JP2023542353A (zh)
KR (1) KR20220037713A (zh)
CN (1) CN116547802A (zh)
WO (1) WO2022060166A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240022056A (ko) * 2022-08-10 2024-02-20 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
KR101164957B1 (ko) * 2010-03-16 2012-07-12 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
JP2012164952A (ja) * 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
US9686866B2 (en) * 2015-08-23 2017-06-20 Unimicron Technology Corp. Package structure and manufacturing method thereof
KR102102322B1 (ko) * 2018-05-28 2020-04-20 주식회사 심텍 3차원 회로설계 구조를 갖는 캐비티 인쇄회로기판 및 그 제조 방법

Also Published As

Publication number Publication date
KR20220037713A (ko) 2022-03-25
US20230328886A1 (en) 2023-10-12
EP4216267A1 (en) 2023-07-26
WO2022060166A1 (ko) 2022-03-24
JP2023542353A (ja) 2023-10-06

Similar Documents

Publication Publication Date Title
US11842893B2 (en) Printed circuit board and package substrate including same
US20220377902A1 (en) Printed circuit board
KR20210121776A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
CN112042283B (zh) 印刷电路板和印刷电路板条带
KR20210112779A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
EP4216267A1 (en) Circuit board
JP2023530107A (ja) 回路基板
KR20220013675A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210114196A (ko) 인쇄회로기판 및 이의 제조 방법
KR20220001183A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20220087049A (ko) 회로기판 및 이의 제조 방법
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
KR20220001202A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20210080833A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210030733A (ko) 인쇄회로기판 및 이의 제조 방법
US20240138077A1 (en) Circuit board and package substrate comprising same
CN113196890B (zh) 印刷电路板
US20220304147A1 (en) Printed circuit board
US20240120243A1 (en) Circuit board and package substrate comprising same
CN116889106A (zh) 电路板和包括该电路板的封装基板
KR20230071537A (ko) 회로기판 및 이를 포함하는 패키지 기판
CN116250378A (zh) 电路板
KR20220001193A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20220086995A (ko) 회로기판 및 이의 제조 방법
KR20220085270A (ko) 회로기판 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination