KR20220001202A - 인쇄회로기판, 패키지 기판 및 이의 제조 방법 - Google Patents

인쇄회로기판, 패키지 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR20220001202A
KR20220001202A KR1020200079248A KR20200079248A KR20220001202A KR 20220001202 A KR20220001202 A KR 20220001202A KR 1020200079248 A KR1020200079248 A KR 1020200079248A KR 20200079248 A KR20200079248 A KR 20200079248A KR 20220001202 A KR20220001202 A KR 20220001202A
Authority
KR
South Korea
Prior art keywords
insulating layer
cavity
inclination angle
layer
metal layer
Prior art date
Application number
KR1020200079248A
Other languages
English (en)
Inventor
신종배
이수민
정재훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020200079248A priority Critical patent/KR20220001202A/ko
Priority to JP2022581620A priority patent/JP2023533233A/ja
Priority to CN202180053271.1A priority patent/CN116250378A/zh
Priority to US18/013,624 priority patent/US20230290716A1/en
Priority to PCT/KR2021/008143 priority patent/WO2022005152A1/ko
Publication of KR20220001202A publication Critical patent/KR20220001202A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

실시 예에 따른 인쇄회로기판은 제1 절연층; 및 상기 제1 절연층 위에 배치되고, 캐비티를 포함하는 제2 절연층;을 포함하고, 상기 캐비티는 상기 제2 절연층을 관통하며 형성되고, 상기 캐비티의 내벽은, 상기 제1 절연층의 상면과 접촉하고, 제1 경사각을 가지는 제1 부분과, 상기 제1 부분으로부터 연장되고, 상기 제1 경사각과 다른 제2 경사각을 가지는 제2 부분과, 상기 제2 부분으로부터 연장되고, 상기 제1 및 제2 경사각과 다른 제3 경사각을 가지는 제3 부분을 포함한다.

Description

인쇄회로기판, 패키지 기판 및 이의 제조 방법{PRINTED CIRCUIT BOARD, PACKAGE BOARD AND MANUFACTURING METHOD THEREOF}
실시 예는 인쇄회로기판, 패키지 기판 및 이의 제조 방법에 관한 것이다.
인쇄회로기판은 여러 종류의 소자를 평판 위에 밀집 탑재시키기 위하여 각 소자의 장착 위치를 확정하고 소자를 연결하는 회로패턴을 평판 표면에 인쇄하여 고정하는 구조로 구성하거나, 인쇄회로기판의 내부에 소자가 매립되는 형태의 임베디드(embedded) 구조로 구성된다.
최근에는 전자 부품의 소형화 및 다기능을 실현하기 위하여, 인쇄회로기판을 고밀도 집적화가 가능한 다층의 구조로 사용되고 있다.
일반적으로, 종래의 임베디드 인쇄회로기판은 드릴 비트(drill bit)를 이용하여 소자를 내장하기 위한 캐비티(cavity)를 형성하거나, 소자의 안착을 위하여 이형 필름 등의 부자재를 사용하거나, 샌드블러스트(sand blast)를 이용하여 소자를 내장하기 위한 캐비티를 형성하였다.
그러나, 종래의 인쇄회로기판에 포함된 캐비티는 내벽의 경사각이 캐비티의 바닥면을 기준으로 150° 이상으로 형성되며, 이에 따라 상기 캐비티 내에 소자의 실장 공간을 마련하기 위해서는, 상기 내벽의 경사각을 고려함에 따라 상대적으로 캐비티 형성을 위해 필요한 공간이 커지는 문제가 있다. 이에 따라, 종래의 인쇄회로기판은 회로의 집적도가 감소하며, 캐비티 형성 공간이 커짐에 따른 인쇄회로기판의 전체 부피가 증가하는 문제가 있다.
실시 예에서는 캐비티의 내벽의 경사각을 개선시킬 수 있는 인쇄회로기판, 패키지 기판 및 이의 제조 방법에 관한 것이다.
또한, 실시 예에서는 캐비티의 형성 공정에서, 캐비티의 바닥면에 필요로 한 스탑 레이어(stop layer)를 별도로 형성하지 않고도 원하는 영역에 원하는 깊이의 캐비티를 형성할 수 있는 인쇄회로기판, 패키지 기판 및 이의 제조 방법을 제공할 수 있도록 한다.
제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
실시 예에 따른 인쇄회로기판은 제1 절연층; 및 상기 제1 절연층 위에 배치되고, 캐비티를 포함하는 제2 절연층;을 포함하고, 상기 캐비티는 상기 제2 절연층을 관통하며 형성되고, 상기 캐비티의 내벽은, 상기 제1 절연층의 상면과 접촉하고, 제1 경사각을 가지는 제1 부분과, 상기 제1 부분으로부터 연장되고, 상기 제1 경사각과 다른 제2 경사각을 가지는 제2 부분과, 상기 제2 부분으로부터 연장되고, 상기 제1 및 제2 경사각과 다른 제3 경사각을 가지는 제3 부분을 포함한다.
상기 제1 경사각은 상기 제2 및 제3 경사각보다 작고, 상기 제2 경사각은 상기 제1 및 제3 경사각보다 크고, 상기 제3 경사각은, 상기 제1 경사각보다 크면서 상기 제2 경사각보다 작다.
상기 제1 경사각은 89도 내지 91도 사이의 범위를 가지고, 상기 제2 경사각은 130도 내지 160도 범위를 가지고, 상기 제2 경사각은 92도 내지 130도 범위를 가진다.
또한, 상기 캐비티는 상기 내벽의 제1 부분과 제2 부분 사이에 제1 변곡점과, 상기 내벽의 제2 부분과 제3 부분 사이에 제2 변곡점을 포함한다.
또한, 상기 제1 절연층의 상면 위에 배치되고, 상기 캐비티를 통해 노출되는 패드를 포함하고, 상기 제2 변곡점은, 상기 패드의 상면보다 낮게 위치한다.
또한, 상기 패드는, 상기 제1 절연층의 상면 위에 배치되는 제1 금속층과, 상기 제1 금속층의 상면 위에 배치되는 제2 금속층을 포함하고, 상기 제1 변곡점은 상기 제1 금속층과 동일 높이를 가진다.
또한, 상기 제2 절연층의 두께는 5um 내지 20um 범위를 가진다.
또한, 상기 제2 절연층은 RCC(Resin Coated Copper)을 포함한다.
또한, 상기 캐비티의 내벽의 제1 부분의 표면 거칠기는, 상기 캐비티의 내벽의 제2 부분 또는 제3 부분의 표면 거칠기와 다르다.
한편, 실시 예에 따른 패키지 기판은 제1 절연층; 상기 제1 절연층 위에 배치되고, 캐비티를 포함하는 제2 절연층; 상기 제1 절연층 위에 배치되고, 상기 캐비티를 통해 상면이 노출되는 패드; 상기 패드 위에 배치되는 접속부; 및 상기 접속부 위에 배치되는 전자소자를 포함하고, 상기 캐비티의 내벽은, 상기 제1 절연층의 상면과 접촉하고, 제1 경사각을 가지는 제1 부분과, 상기 제1 부분으로부터 연장되고, 상기 제1 경사각과 다른 제2 경사각을 가지는 제2 부분과, 상기 제2 부분으로부터 연장되고, 상기 제1 및 제2 경사각과 다른 제3 경사각을 가지는 제3 부분을 포함하고, 상기 제1 경사각은 상기 제2 및 제3 경사각보다 작고, 상기 제2 경사각은 상기 제1 및 제3 경사각보다 크고, 상기 제3 경사각은, 상기 제1 경사각보다 크면서 상기 제2 경사각보다 작다.
또한, 상기 제1 경사각은 89도 내지 91도 사이의 범위를 가지고, 상기 제2 경사각은 130도 내지 160도 범위를 가지고, 상기 제2 경사각은 92도 내지 130도 범위를 가진다.
또한, 상기 캐비티는 상기 내벽의 제1 부분과 제2 부분 사이에 제1 변곡점과, 상기 내벽의 제2 부분과 제3 부분 사이에 제2 변곡점을 포함하고, 상기 제2 변곡점은, 상기 패드의 상면보다 낮게 위치한다.
또한, 상기 패드는, 상기 제1 절연층의 상면 위에 배치되는 제1 금속층과, 상기 제1 금속층의 상면 위에 배치되는 제2 금속층을 포함하고, 상기 제1 변곡점은 상기 제1 금속층과 동일 높이를 가진다.
또한, 상기 제2 절연층은 5um 내지 20um 범위의 두께를 가지는 RCC(Resin Coated Copper)을 포함한다.
또한, 상기 캐비티의 내벽의 제1 부분의 표면 거칠기는, 상기 캐비티의 내벽의 제2 부분 또는 제3 부분의 표면 거칠기와 다르다.
또한, 상기 캐비티 내에 배치되고, 상기 전자 소자의 적어도 일부를 덮는 몰딩층을 포함한다.
한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 제1 절연층을 준비하고, 상기 제1 절연층의 일면 상에, 제1-1 금속층 및 상기 제1-1 금속층의 일면 상에 상기 제1-1 금속층을 시드층으로 도금한 제1-2 금속층을 포함하는 제1 회로 패턴을 형성하고, 상기 제1 회로 패턴의 제1-1 금속층 중 캐비티 영역에 대응하는 제1 부분을 제외한 나머지 부분을 제거하고, 상기 제1 절연층의 일면 상에 제2 절연층을 형성하고, 상기 제2 절연층의 일면 상에, 제2-1 금속층 및 상기 제2-1 금속층의 일면 상에 상기 제2-1 금속층을 시드층으로 도금한 제2-2 금속층을 포함하는 제2 회로 패턴을 형성하고, 상기 제2 회로 패턴의 제2-1 금속층 중 캐비티 영역의 인접 영역에 대응하는 제2 부분을 제외한 나머지 부분을 제거하고, 상기 제1-1 금속층의 제1 부분과 상기 제2-1 금속층의 제2 부분을 기준으로 형성된 상기 제2 절연층의 캐비티 영역을 가공하여 캐비티를 형성하는 것을 포함하고, 상기 제2 절연층은 RCC(Resin Coated Copper)을 포함하며, 상기 캐비티를 형성하는 것은, 레이저를 이용하여 상기 제2 절연층을 개방하는 것을 포함하고, 상기 제2 절연층에 형성된 캐비티의 내벽은, 상기 제1 절연층의 상면과 접촉하고, 제1 경사각을 가지는 제1 부분과, 상기 제1 부분으로부터 연장되고, 상기 제1 경사각과 다른 제2 경사각을 가지는 제2 부분과, 상기 제2 부분으로부터 연장되고, 상기 제1 및 제2 경사각과 다른 제3 경사각을 가지는 제3 부분을 포함하고, 상기 제1 경사각은 상기 제2 및 제3 경사각보다 작고, 상기 제2 경사각은 상기 제1 및 제3 경사각보다 크고, 상기 제3 경사각은, 상기 제1 경사각보다 크면서 상기 제2 경사각보다 작다.
또한, 상기 제1 경사각은 89도 내지 91도 사이의 범위를 가지고, 상기 제2 경사각은 130도 내지 160도 범위를 가지고, 상기 제2 경사각은 92도 내지 130도 범위를 가진다.
또한, 상기 캐비티는 상기 내벽의 제1 부분과 제2 부분 사이에 제1 변곡점과, 상기 내벽의 제2 부분과 제3 부분 사이에 제2 변곡점을 포함하고, 상기 제2 변곡점은, 상기 패드의 상면보다 낮게 위치한다.
또한, 상기 패드는, 상기 제1 절연층의 상면 위에 배치되는 제1 금속층과, 상기 제1 금속층의 상면 위에 배치되는 제2 금속층을 포함하고, 상기 제1 변곡점은 상기 제1 금속층과 동일 높이를 가진다.
실시 예에서는 레이저를 이용하여 절연층 내에 캐비티를 가공할 때 필요한 스톱 레이어나 마스크를 별도로 형성하지 않는다. 구체적으로, 실시 예에서는 절연층의 표면에 회로 패턴을 형성할 때 사용한 시드층을 그대로 이용하여 캐비티 형성을 위한 스톱 레이어나 마스크로 사용한다. 이에 따르면, 실시 예에서는 레이저를 이용한 캐비티 가공 시에 스톱 레이어나 마스크를 별도로 형성하지 않아도 되며, 이에 따른 공정 간소화 및 제품 단가 절감을 달성할 수 있다.
실시 예에서의 인쇄회로기판은 내벽을 가지는 캐비티를 포함하는 제2 절연층을 포함한한다. 상기 캐비티의 내벽은 제1 절연층의 상면으로부터 연장하고, 제1 경사각을 가지는 제1 부분과, 제2 경사각을 가지는 제2 부분과, 제3 경사각을 가지는 제3 부분을 포함한다. 이때, 상기 제1 내지 제3 경사각은 서로 다르다. 예를 들어, 캐비티의 내벽의 제1 부분과 제2 부분 사이에는 제1 변곡점이 형성되고, 제2 부분과 제3 부분 사이에는 제2 변곡점이 형성된다. 그리고, 상기 제1 부분의 제1 경사각은 상기 제2 부분의 제2 경사각보다 작을 수 있다. 또한, 상기 제2 부분의 제2 경사각은 상기 제3 부분의 제3 경사각보다 클 수 있다. 또한, 상기 제3 부분의 제3 경사각은 상기 제1 부분의 제1 경사각보다는 크고, 제2 부분의 제2 경사각보다는 작을 수 있다. 상기와 같은 실시 예에서는 상기 제1 부분과 제3 부분의 경사각을 비교 예 대비 작게 형성할 수 있으며, 이에 따른 비교 예 대비 캐비티 형성을 위해 필요한 공간을 최소화할 수 있다. 나아가, 실시 예에서는 동일 공간 내에서 회로 집적도를 향상시킬 수 있으다. 나아가, 실시 예에서는 상기 캐비티의 내벽의 평균 경사각을 비교 예 대비 줄일 수 있으며, 이에 따라 동일 면적 내에서 비교 예 대비 더 많은 회로 형성이 가능하고, 이에 따른 전체적인 인쇄회로기판의 부피를 감소시킬 수 있다.
또한 실시 예에서의 패키지 기판에는 캐비티 내에 배치되는 몰딩층을 포함한다. 이때, 상기 캐비티의 내벽의 제1 부분, 제2 부분 및 제3 부분은 접촉하며 배치된다. 이때, 상기 캐비티의 내벽의 제1 부분, 제2 부분 및 제3 부분은 단일 경사각이 아닌, 제1 변곡점 및 제2 변곡점을 기준으로 서로 다른 경사각을 가질 수 있다. 상기와 같은 실시 예의 캐비티의 구조는 상기 몰딩층과의 접촉하는 표면면적을 증가시킬 수 있으며, 이에 따라 상기 몰딩층과 인쇄회로기판 사이의 접합력을 향상시킬 수 있다.
또한, 실시 예에서는 회로 패턴의 시드층을 이용하여 레이저 가공을 통한 캐비티가 형성될 수 있도록 한다. 예를 들어, 레이저를 이용하여 캐비티를 형성하기 위해서는, 캐비티의 하부 영역에서 상기 캐비티의 깊이를 결정하도록 하는 제1 마스크 패턴과, 캐비티의 상부 영역에서 상기 캐비티의 주위를 둘러싸며 배치되어 상기 캐비티의 상부 폭을 결정하도록 하는 제2 마스크 패턴을 포함한다. 이때, 비교 예에서는 상기 제1 마스크 패턴과 제2 마스크 패턴을 별도의 금속층을 이용하여 형성하였다. 이와 다르게, 실시 예에서는 회로 패턴을 형성하는데 사용한 시드층을 상기 제1 마스크 패턴과 제2 마스크 패턴으로 이용할 수 있도록 한다. 이때, 상기 제1 마스크 패턴과 제2 마스크 패턴은 수직 방향에서 적어도 일부가 중첩된다. 즉, 비교 예에서의 제1 마스크 패턴과 제2 마스크 패턴은 수직 방향에서 중첩되지 않도록 배치된다. 이에 따라, 비교 예에서는 레이저 가공 시의 공정 편차에 의해 상기 제2 마스크 패턴을 벗어난 영역으로의 레이저 가공이 이루어지고, 이에 따라 제1 절연층의 일부가 가공되는 문제가 발생할 수 있다. 이와 다르게 실시 예에서는 상기와 같이 제1 마스크 패턴과 제2 마스크 패턴을 일부 중첩되도록 배치하여, 캐비티 가공 영역에 정확히 캐비티를 가공할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.
도 1a는 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 1b는 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이다.
도 2a는 도 1a의 캐비티 영역을 확대한 도면이다.
도 2b는 도 1b의 캐비티 영역을 확대한 도면이다.
도 3은 제1 실시 예에 따른 패키지 기판을 나타낸 도면이다.
도 4는 제2 실시 예에 따른 패키지 기판을 나타낸 도면이다.
도 5 내지 도 14은 도 2a에 도시된 인쇄회로기판의 제조 방법을 공정순으로 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다. 또한, 본 발명의 실시예에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함 할 수 있다. 또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다. 그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결, 결합 또는 접속되는 경우 뿐만아니라, 그 구성 요소와 그 다른 구성요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속＇되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 1a는 제1 실시 예에 따른 인쇄회로기판을 나타낸 도면이고, 도 1b는 제2 실시 예에 따른 인쇄회로기판을 나타낸 도면이고, 도 2a는 도 1a의 캐비티 영역을 확대한 도면이며, 도 2b는 도 1b의 캐비티 영역을 확대한 도면이다.
도 1a, 도 1b, 도 2a 및 도 2b를 참조하면, 인쇄회로기판(100)은 제1 절연층(110), 제2 절연층(120), 제3 절연층(130), 회로패턴(141, 141, 143, 144, 145, 146, 147, 148), 비아(V1, V2, V3, V4, V5, V6, V7), 보호층(151, 152)을 포함한다.
제1 절연층(110)은 인쇄회로기판(100)의 중앙에 배치된 절연층일 수 있다.
제1 절연층(110)의 상부에는 제2 절연층(120)이 배치된다.
또한, 제1 절연층(110)의 하부에는 제3 절연층(130)이 배치된다.
이때, 도면 상에는 제1 절연층(110)이 인쇄회로기판(100)의 전체 적층 구조에서, 정중앙층에 배치되는 것으로 도시하였으나, 이에 한정되지는 않는다. 즉, 상기 제1 절연층(110)은 인쇄회로기판(100)의 전체 적층 구조에서, 상부측에 치우친 위치에 배치될 수도 있으며, 이와 반대로 하부측에 치우친 위치에 배치될 수도 있을 것이다.
여기에서, 도 1a를 참조하면, 제1 절연층(110)의 상부에는 제2 절연층(120)이 배치된다. 이때, 제2 절연층(120)은 복수의 층 구조를 가진다. 예를 들어, 제2 절연층(120)은 상기 제1 절연층(110)의 상면 위에 배치된 제2-1 절연층(121)과, 상기 제2-1 절연층(121)의 상면 위에 배치된 제2-2 절연층(122)과, 상기 제2-2 절연층(122)의 상면 위에 배치된 제2-3 절연층(123)을 포함할 수 있다. 이때, 도면 상에는 상기 제2 절연층(120)이 3층 구조를 가지는 것으로 도시하였으나, 이에 한정되지 않는다. 즉, 제2 절연층(120)은 2층 이하로 구성될 수도 있을 것이며, 이와 다르게 4층 이상의 구조를 가지며 구성될 수도 있을것이다.
또한, 여기에서, 도 1a를 참조하면, 제1 절연층(110)의 하부에는 제3 절연층(130)이 배치된다. 이때, 제3 절연층(130)은 복수의 층 구조를 가진다. 예를 들어, 제3 절연층(130)은 상기 제1 절연층(110)의 하면 아래에 배치된 제3-1 절연층(131)과, 상기 제3-1 절연층(131)의 하면 아래에 배치된 제3-2 절연층(132)과, 상기 제3-2 절연층(132)의 하면 아래에 배치된 제3-3 절연층(133)을 포함할 수 있다. 이때, 도면 상에는 상기 제3 절연층(130)이 3층 구조를 가지는 것으로 도시하였으나, 이에 한정되지 않는다. 즉, 제2 절연층(130)은 2층 이하로 구성될 수도 있을 것이며, 이와 다르게 4층 이상의 구조를 가지며 구성될 수도 있을 것이다.
또한, 도면 상에는 인쇄회로기판(100)이 절연층을 기준으로 7층 구조를 가지는 것으로 도시하였으나, 이에 한정되지 않는다. 예를 들어, 인쇄회로기판(100)은 절연층을 기준으로 6층 이하의 층수를 가질 수도 있으며, 이와 다르게 8층 이상의 층수를 가질 수도 있을 것이다.
한편, 도 1a에서는 제2 절연층(120) 및 제3 절연층(130)이 복수의 층 구조를 가지는 것으로 설명하였으나, 이에 한정되지 않는다. 예를 들어, 제2 절연층(120) 및 제3 절연층(130)은 단층으로 구성될 수 있다.
즉, 도 1b에 도시된 바와 같이, 제1 절연층(110)의 상부 및 하부에는 각각 1층의 제2 절연층(120) 및 제3 절연층(130)이 배치될 수 있다.
이에 따라, 도 1a에서는 복수의 층으로 구성되는 제2 절연층(120)에 캐비티(추후 설명)가 형성되고, 이에 따라 상기 캐비티는 복수의 층 구조를 가질 수 있다.
또한, 도 1b에서는 단일 층으로 구성되는 제2 절연층(120)에 캐비티가 형성될 수 있다.
즉, 도 1a에서의 제1 실시 예와, 도 1b에서의 제2 실시 예의 차이는, 제2 절연층이 복수의 층으로 구성되는지 아니면 단일 층으로 구성되는지에 있다. 또한, 도 1a에서의 제1 실시 예와, 도 1b에서의 제2 실시 예의 차이는 상기 제2 절연층에 형성되는 캐비티가 복수의 층을 가공하여 형성되는지 아니면 단일 층을 가공하여 형성되는지에 있다.
다시 말해서, 실시 예에서의 제2 절연층(120)은 복수의 층으로 구성될 수 있고, 이와 다르게 단일 층으로 구성될 수 있다. 그리고, 복수의 층 또는 단일 층의 제2 절연층(120) 내에는 캐비티가 형성될 수 있다.
제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 기판으로, 표면에 회로패턴들을 형성할 수 있는 절연 재료로 만들어진 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
예를 들어, 제1 절연층(110)은 리지드(rigid)하거나 또는 플렉서블(flexible)할 수 있다. 예를 들어, 상기 제1 절연층(110)은 유리 또는 플라스틱을 포함할 수 있다. 자세하게, 상기 제1 절연층(110)은 소다라임유리(soda lime glass) 또는 알루미노실리케이트유리 등의 화학 강화/반강화유리를 포함하거나, 폴리이미드(Polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 프로필렌 글리콜(propylene glycol, PPG) 폴리 카보네이트(PC) 등의 강화 혹은 연성 플라스틱을 포함하거나 사파이어를 포함할 수 있다.
또한, 상기 제1 절연층(110)은 광등방성 필름을 포함할 수 있다. 일례로, 상기 제1 절연층(110)은 COC(Cyclic Olefin Copolymer), COP(Cyclic Olefin Polymer), 광등방 폴리카보네이트(polycarbonate, PC) 또는 광등방 폴리메틸메타크릴레이트(PMMA) 등을 포함할 수 있다.
또한, 상기 제1 절연층(110)은 부분적으로 곡면을 가지면서 휘어질 수 있다. 즉, 제1 절연층(110)은 부분적으로는 평면을 가지고, 부분적으로는 곡면을 가지면서 휘어질 수 있다. 자세하게, 상기 제1 절연층(110)은 끝단이 곡면을 가지면서 휘어지거나 랜덤한 곡률을 포함한 표면을 가지며 휘어지거나 구부러질 수 있다.
또한, 상기 제1 절연층(110)은 유연한 특성을 가지는 플렉서블(flexible) 기판일 수 있다. 또한, 상기 제1 절연층(110)은 커브드(curved) 또는 벤디드(bended) 기판일 수 있다.
한편, 제2 절연층(120) 및 제3 절연층(130)은 RCC로 구성될 수 있다.
즉, 제1 실시 예에서의 제2 절연층(120) 및 제3 절연층(130)을 각각 구성하는 복수의 층은 모두 RCC로 구성될 수 있다.
또한, 제2 실시 예에서의 제2 절연층(120) 및 제3 절연층(130)을 구성하는 각각의 단일 층은 RCC로 구성될 수 있다.
이에 따라, 상기 제2 절연층(120) 및 제3 절연층(130)은 5㎛ 내지 20㎛의 두께를 가질 수 있다. 예를 들어, 제2 절연층(120)이 복수의 층 구조를 가지는 경우, 상기 복수의 층의 각각의 두께는 5㎛ 내지 20㎛일 수 있다. 또한, 상기 제2 절연층(120)이 단일 층을 가지는 경우, 상기 단일 층의 제2 절연층(120)의 두께는 5㎛ 내지 20㎛일 수 있다.
즉, 비교 예에서의 회로기판을 구성하는 절연층은 유리 섬유를 포함하는 프리프레그(PPG)로 구성되었다. 이때, 비교 예에서의 회로 기판은 PPG를 기준으로 유리 섬유의 두께를 줄이기가 어렵다. 이는, 상기 PPG의 두께가 감소하는 경우, 상기 PPG에 포함된 유리 섬유가 상기 PPG의 표면에 배치된 회로패턴과 전기적으로 접속될 수 있으며, 이에 따른 크랙 리스트가 유발되기 때문이다. 이에 따라, 비교 예에서의 회로기판은 PPG의 두께를 감소시키는 경우, 이에 따른 유전체 파괴 및 회로패턴의 손상이 발생할 수 있었다. 이에 따라, 비교 예에서의 회로기판은 PPG를 구성하는 유리 섬유의 두께로 인해 전체적인 두께를 감소시키는데 한계가 있었다.
또한, 비교 예에서의 회로 기판은 유리 섬유를 포함한 PPG로만의 절연층으로 구성되기 때문에, 높은 유전율을 가지고 있다. 그러나, 높은 유전율을 가지는 유전체의 경우, 고주파 대용으로 접근하기가 어려운 문제가 있다. 즉, 비교 예에서의 회로 기판은 유리 섬유의 유전율이 높은 관계로 고주파수 대역에서 유전율이 파괴되는 현상이 발생하게 된다.
이에 따라, 실시 예에서는 저유전율의 RCC를 이용하여 절연층을 구성하도록 하여, 이에 따른 회로 기판의 두께를 슬림하게 하면서 고주파수 대역에서도 신호 손실이 최소화되는 신뢰성 높은 회로기판을 제공할 수 있다.
한편, 실시 예에서의 제2 절연층(120)을 RCC로 구성함에 따라, PPG로 구성되는 비교 예 대비 인쇄회로기판의 두께를 획기적으로 감소시킬 수 있다. 이에 따라, 실시 예에서는 저유전율 재료로 만들어진 RCC를 이용하여 비교 예 대비 인쇄회로기판의 두께를 최소 5㎛ 줄일 수 있다.
다만, PPG의 유전율인 3.0 수준에서 10% 개선된 2.7의 저유전율을 가진 RCC를 사용하더라도, 비교 예 대비 두께의 감소율은 10%에 불과하다. 따라서, 실시 예에서는 전자 소자와 같은 칩이 실장되는 부분에 레이저 가공을 통해 캐비티를 형성시켜 최적의 인쇄회로기판을 제공할 수 있도록 한다.
이때, 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 회로 설계를 근거로 회로부품을 접속하는 전기배선을 배선 도형으로 표현하며, 절연물 상에 전기도체를 재현할 수 있다. 또한 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 하나는 전기 부품을 탑재하고 이들을 회로적으로 연결하는 배선을 형성할 수 있으며, 부품의 전기적 연결기능 외의 부품들을 기계적으로 고정시켜줄 수 있다.
상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130)의 표면에는 회로 패턴들이 배치될 수 있다. 예를 들어, 제2 절연층(120)이 단일층으로 구성된 경우, 상기 단일층의 제2 절연층(120)의 상면에는 회로 패턴(143)이 배치될 수 있다.
또한, 제2 절연층(120)이 복수의 층으로 구성된 경우, 제1 절연층(110)의 상면에는 제1 회로 패턴(141)이 배치될 수 있다. 이때, 제1 회로 패턴(141)은 상호 일정 간격 이격되면서, 상기 제1 절연층(110)의 상면에 복수 개 배치될 수 있다.
제1 절연층(110)의 하면에는 제2 회로 패턴(142)이 배치될 수 있다. 제2 회로 패턴(142)은 상호 일정 간격 이격되면서, 상기 제1 절연층(110)의 하면에 복수 개 배치될 수 있다.
또한, 제2 절연층(120)의 표면에도 회로패턴들이 배치될 수 있다. 예를 들어, 제2-1 절연층(121)의 상면에는 상호 일정 간격 이격되며 복수의 제3 회로 패턴(143)이 배치될 수 있다. 또한, 제2-2 절연층(122)의 상면에는 상호 일정 간격 이격되며 복수의 제4 회로 패턴(144)이 배치될 수 있다. 또한, 제2-3 절연층(123)의 상면에는 상호 일정 간격 이격되며 복수의 제5 회로 패턴(145)이 배치될 수 있다.
또한, 제3 절연층(130)의 표면에도 회로 패턴들이 배치될 수 있다. 예를 들어, 제3 절연층(130)이 단일층으로 구성된 경우, 상기 단일층의 제3 절연층(130)의 하면에는 제6 회로 패턴(146)이 배치될 수 있다.
또한, 제3 절연층(130)이 복수의 층으로 구성된 경우, 제3-1 절연층(131)의 하면에는 상호 일정 간격 이격되며 복수의 제6 회로 패턴(146)이 배치될 수 있다. 또한, 제3-2 절연층(132)의 하면에는 상호 일정 간격 이격되며 복수의 제7 회로 패턴(147)이 배치될 수 있다. 또한, 제3-3 절연층(133)의 하면에는 상호 일정 간격 이격되며 복수의 제8 회로 패턴(148)이 배치될 수 있다.
한편, 상기와 같은 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)은 전기적 신호를 전달하는 배선으로, 전기 전도성이 높은 금속물질로 형성될 수 있다. 이를 위해, 상기 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)은 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu) 및 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질로 형성될 수 있다. 또한 상기 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)은 본딩력이 우수한 금(Au), 은(Ag), 백금(Pt), 티타늄(Ti), 주석(Sn), 구리(Cu), 아연(Zn) 중에서 선택되는 적어도 하나의 금속 물질을 포함하는 페이스트 또는 솔더 페이스트로 형성될 수 있다. 바람직하게, 상기 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)은 전기전도성이 높으면서 가격이 비교적 저렴한 구리(Cu)로 형성될 수 있다.
상기 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)은 통상적인 인쇄회로기판의 제조 공정인 어디티브 공법(Additive process), 서브트렉티브 공법(Subtractive Process), MSAP(Modified Semi Additive Process) 및 SAP(Semi Additive Process) 공법 등으로 가능하며 여기에서는 상세한 설명은 생략한다.
한편, 제1 회로 패턴(141)은 상기 제1 절연층(110)의 상면에 배치되면서, 캐비티(160)를 통해 노출되는 패드(141a)를 포함할 수 있다. 상기 패드(141a)는 상기 캐비티(160) 내에 실장되는 전자 소자(추후 설명)와 전기적으로 연결될 수 있다. 예를 들어, 패드(141a)는 상기 캐비티(160) 내에 실장되는 전자 소자와 와이어를 통해 연결되는 와이어 본딩 패드일 수 있다. 이와 다르게, 패드(141a)는 상기 캐비티(160) 내에 실장되는 전자 소자의 단자와 직접 연결되는 플립칩 본딩 패드일 수 있다. 이에 대해서는 하기에서 더욱 상세히 설명하기로 한다.
한편, 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)은 각각 층간 도통을 위한 비아와 연결되는 패턴과, 신호 전달을 위한 패턴과, 전자 소자 등과 연결되는 패드를 포함할 수 있다.
제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130)에는 서로 다른 층에 배치된 회로패턴들을 상호 전기적으로 연결하는 비아(V1, V2, V3, V4, V5, V6, V7)가 배치될수 있다. 비아(V1, V2, V3, V4, V5, V6, V7)는 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 적어도 어느 하나를 관통하며 배치될 수 있다. 그리고, 비아(V1, V2, V3, V4, V5, V6, V7)의 양단은 서로 다른 절연층에 배치된 회로패턴들과 각각 연결되며, 그에 따라 전기적 신호를 전달할 수 있다.
제1 절연층(110)에는 제1 비아(V1)가 배치될 수 있다. 제1 비아(V1)는 상기 제1 절연층(110)의 상면 및 하면을 관통하며 배치될 수 있다. 제1 비아(V1)는 제1 절연층(110)의 상면에 배치된 제1 회로 패턴(141)과 상기 제1 절연층(110)의 하면에 배치된 제2 회로 패턴(142)을 전기적으로 연결할 수 있다.
제2 절연층(120)에는 복수의 비아가 배치될 수 있다. 즉, 제2-1 절연층(121)에는 제2 비아(V2)가 배치될 수 있다. 제2 비아(V2)는 제1 절연층(110)의 상면에 배치된 제1 회로 패턴(141)과, 상기 제2-1 절연층(121)의 상면에 배치된 제3 회로 패턴(143)을 전기적으로 연결할 수 있다.
또한, 제2-2 절연층(122)에는 제3 비아(V3)가 배치될 수 있다. 제3 비아(V3)는 상기 제2-2 절연층(122)의 상면에 배치된 제4 회로 패턴(144)과 상기 제2-1 절연층(121)의 상면에 배치된 제3 회로 패턴(143)을 전기적으로 연결할 수 있다.
또한, 제2-3 절연층(123)에는 제4 비아(V4)가 배치될 수 있다. 제4 비아(V4)는 상기 제2-3 절연층(123)의 상면에 배치된 제5 회로 패턴(145)과 상기 제2-2 절연층(122)의 상면에 배치된 제4 회로 패턴(144)을 전기적으로 연결할 수 있다.
또한, 제2 절연층(120)이 단일층으로 구성된 경우, 단일층의 제2 절연층(120)에는 제2 비아(V2)만이 배치될 수 있을 것이다.
제3 절연층(130)에는 복수의 비아가 배치될 수 있다. 즉, 제3-1 절연층(131)에는 제5 비아(V5)가 배치될 수 있다. 제5 비아(V5)는 제1 절연층(110)의 하면에 배치된 제2 회로 패턴(142)과, 상기 제3-1 절연층(131)의 하면에 배치된 제6 회로 패턴(146)을 전기적으로 연결할 수 있다.
또한, 제3-2 절연층(132)에는 제6 비아(V6)가 배치될 수 있다. 제6 비아(V6)는 상기 제3-2 절연층(132)의 하면에 배치된 제7 회로 패턴(147)과 상기 제3-1 절연층(131)의 하면에 배치된 제6 회로 패턴(146)을 전기적으로 연결할 수 있다.
또한, 제3-3 절연층(133)에는 제7 비아(V7)가 배치될 수 있다. 제7 비아(V7)는 상기 제3-3 절연층(133)의 하면에 배치된 제8 회로 패턴(148)과 상기 제3-2 절연층(132)의 하면에 배치된 제7 회로 패턴(147)을 전기적으로 연결할 수 있다.
또한, 제3 절연층(130)이 단일층으로 구성된 경우, 단일층의 제3 절연층(130)에는 제5 비아(V5)만이 배치될 수 있을 것이다.
한편, 상기 비아(V1, V2, V3, V4, V5, V6, V7)는 상기 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 어느 하나의 절연층만을 관통할 수 있으며, 이와 다르게 복수의 절연층을 공통으로 관통하며 배치될 수도 있다. 이에 따라, 비아(V1, V2, V3, V4, V5, V6, V7)는 서로 이웃하는 절연층이 아닌 적어도 2층 이상 떨어진 절연층의 표면 상에 배치된 회로패턴들을 서로 연결할 수도 있을 것이다.
한편, 상기 비아(V1, V2, V3, V4, V5, V6, V7)는 상기 복수의 절연층 중 적어도 하나의 절연층을 관통하는 관통 홀(도시하지 않음) 내부를 전도성 물질로 충진하여 형성할 수 있다.
상기 관통 홀은 기계, 레이저 및 화학 가공 중 어느 하나의 가공 방식에 의해 형성될 수 있다. 상기 관통 홀이 기계 가공에 의해 형성되는 경우에는 밀링(Milling), 드릴(Drill) 및 라우팅(Routing) 등의 방식을 사용할 수 있고, 레이저 가공에 의해 형성되는 경우에는 UV나 Co2 레이저 방식을 사용할 수 있으며, 화학 가공에 의해 형성되는 경우에는 아미노실란, 케톤류 등을 포함하는 약품을 이용하여 상기 복수의 절연층 중 적어도 하나의 절연층을 개방할 수 있다.
한편, 상기 레이저에 의한 가공은 광학 에너지를 표면에 집중시켜 재료의 일부를 녹이고 증발시켜, 원하는 형태를 취하는 절단 방법으로, 컴퓨터 프로그램에 의한 복잡한 형성도 쉽게 가공할 수 있고, 다른 방법으로는 절단하기 어려운 복합 재료도 가공할 수 있다.
또한, 상기 레이저에 의한 가공은 절단 직경이 최소 0.005mm까지 가능하며, 가공 가능한 두께 범위로 넓은 장점이 있다.
상기 레이저 가공 드릴로, YAG(Yttrium Aluminum Garnet)레이저나 Co2 레이저나 자외선(UV) 레이저를 이용하는 것이 바람직하다. YAG 레이저는 동박층 및 절연층 모두를 가공할 수 있는 레이저이고, Co2 레이저는 절연층만 가공할 수 있는 레이저이다.
상기 관통 홀이 형성되면, 상기 관통 홀 내부를 전도성 물질로 충진하여 상기 비아(V1, V2, V3, V4, V5, V6, V7)를 형성할 수 있다. 상기 비아(V1, V2, V3, V4, V5, V6, V7)를 형성하는 금속 물질은 구리(Cu), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni) 및 팔라듐(Pd) 중에서 선택되는 어느 하나의 물질일 수 있으며, 상기 전도성 물질 충진은 무전해 도금, 전해 도금, 스크린 인쇄(Screen Printing), 스퍼터링(Sputtering), 증발법(Evaporation), 잉크젯팅 및 디스펜싱 중 어느 하나 또는 이들의 조합된 방식을 이용할 수 있다.
한편, 제1 절연층(110), 제2 절연층(120) 및 제3 절연층(130) 중 최외곽에 배치된 절연층의 표면에는 보호층(151, 152)이 배치될 수 있다. 예를 들어, 복수의 절연층 중 최상부에 배치된 절연층의 상면에는 제1 보호층(151)이 배치될 수 있다. 예를 들어, 제2 절연층(120) 중 최상부에 배치된 제2-3 절연층(123)의 상면에는 제1 보호층(151)이 배치될 수 있다. 또한, 복수의 절연층 중 최하부에 배치된 절연층의 하면에는 제2 보호층(152)이 배치될 수 있다. 예를 들어, 제3 절연층(130) 중 최하부에 배치된 제3-3 절연층(133)의 하면에는 제2 보호층(152)이 배치될 수 있다.
또한, 제2 절연층(120) 및 제3 절연층(130)이 각각 단일층으로 구성된 경우, 상기 제1 보호층(151)은 제2 절연층(120)의 상면에 배치될 수 있고, 제2 보호층(152)은 제3 절연층(130)의 하면에 배치될 수 있을 것이다.
상기 제1 보호층(151) 및 제2 보호층(152)은 각각 개구부를 가질 수 있다. 예를들어, 제1 보호층(151)은 제2-3 절연층(123)의 상면에 배치된 제5 회로 패턴(145) 중 노출되어야 하는 제5 회로 패턴의 표면을 노출하는 개구부를 가질 수 있다.
또한, 제2 보호층(152)은 제3-3 절연층(133)의 하면에 배치된 제8 회로 패턴(148) 중 노출되어야 하는 제8 회로 패턴의 표면을 노출하는 개구부를 가질 수 있다.
이러한 제1 보호층(151) 및 제2 보호층(152)은 절연성 물질을 포함할 수 있다. 제1 보호층(151) 및 제2 보호층(152)은 회로패턴들의 표면을 보호하기 위해 도포된 후 가열하여 경화될 수 있는 다양한 물질을 포함할 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)은 레지스트(resist)층일 수 있다. 예를 들어, 제1 보호층(151) 및 제2 보호층(152)은 유기고분자 물질을 포함하는 솔더 레지스트층일 수 있다. 일예로, 상기 제1 보호층(151) 및 제2 보호층(152)은 에폭시 아크릴레이트 계열의 수지를 포함할 수 있다. 자세하게, 제1 보호층(151) 및 제2 보호층(152)은 수지, 경화제, 광개시제, 안료, 용매, 필러, 첨가제, 아크릴 계열의 모노머 등을 포함할 수 있다. 다만, 실시 예는 이에 한정되지 않고, 상기 제1 보호층(151) 및 제2 보호층(152)은 포토솔더 레지스트층, 커버레이(cover-lay) 및 고분자 물질 중 어느 하나일 수 있음은 물론이다.
상기 제1 보호층(151) 및 제2 보호층(152)의 두께는 1㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)의 두께는 1㎛ 내지 15㎛일 수 있다. 예를 들어, 상기 제1 보호층(151) 및 제2 보호층(152)의 두께는 5㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)의 두께가 20㎛ 초과인 경우에는 인쇄회로기판(100)의 두께가 증가할 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)의 두께가 1㎛ 미만인 경우에는 인쇄회로기판(100)에 포함된 회로 패턴들의 신뢰성이 저하될 수 있다.
한편, 제2 절연층(120)에는 캐비티(160)가 형성될 수 있다. 이때, 상기 캐비티(160)는 복수의 층으로 구성되는 제2 절연층(120)을 공통으로 관통하여 형성될 수 있다.
즉, 제1 실시 예에서의 캐비티(160)는 상기 제2 절연층(120)에 배치된다. 즉, 캐비티(160)는 제2-1 절연층(121), 제2-2 절연층(122) 및 제2-3 절연층(123) 내에 형성된다. 또한, 제2 실시 예에서의 캐비티(160)는 1층으로 구성된 제2 절연층(120) 내에 형성된다.
이하에서는, 제1 실시 예에서와 같은 복수의 층으로 구성된 제2 절연층(120) 내에 형성되는 캐비티의 구조에 대해 먼저 설명하기로 한다.
실시 예에서의 캐비티(160)는 상기 제2-1 절연층(121), 제2-2 절연층(122) 및 제2-3 절연층(123)을 모두 관통하며 배치된다. 이에 따라, 실시 예에서의 인쇄회로기판에는 캐비티(160)와 수직으로 중첩되는 영역에서의 제1 절연층(110)의 상면은 노출될 수 있다.
즉, 캐비티(160)는 제2-1 절연층(121) 내에 배치되는 제1 파트(P1)와, 제2-2 절연층(122) 내에 배치되는 제2 파트(P2)와, 제2-3 절연층(123) 내에 배치되는 제3 파트(P3)를 포함할 수 있다. 여기에서, 실시 예에서의 제2 절연층(122)이 3층 구조를 가짐에 따라 상기 캐비티(160)가 제1 내지 제3파트(P1, P2, P3)로 구성되는 것으로 도시하였으나, 이에 한정되지는 않는다. 예를 들어, 제2 절연층(120)이 2층 구조를 가지는 경우, 상기 캐비티(160)는 제1 및 제2 파트만을 포함할 수 있다. 예를 들어, 상기 제2 절연층(122)이 5층 구조를 가지는 경우, 상기 캐비티(160)는 제1 내지 제5 파트를 포함할 수 있다.
상기 제2-1 절연층(121)은 제1 높이(H1)를 가질 수 있다. 여기에서, 상기 제2-1 절연층(121)이 가지는 제1 높이(H1)는 상기 제2-1 절연층(121)의 하면에서부터 상면까지의 높이를 의미할 수 있다. 일 예로, 제1 높이(H1)는 상기 제2-1 절연층(121)이 가지는 두께라고도 표현될 수 있다.
상기 제2-1 절연층(121)의 제1 높이(H1)는 5㎛ 내지 20㎛일 수 있다. 예를 들어, 상기 제2-1 절연층(121)의 제1 높이(H1)는 1층의 RCC로 구성된 제2-1 절연층(121)의 두께에 대응되며, 이에 따라 5㎛ 내지 20㎛의 두께를 가질 수 있다.
실시 예에서의 패드(141a)는 제3 높이(H3)를 가질 수 있다. 상기 패드(141a)의 제3 높이(H3)는 상기 제2-1 절연층(121)의 제1 높이(H1)보다 작을 수 있다. 예를 들어, 상기 패드(141a)의 제3 높이(H3)는 5㎛ 내지 10㎛일 수 있다.
한편, 도 1a 및 도 2a를 참조하면, 상기 캐비티(160)는 내벽(S1, S2, S3)을 포함한다.
상기 캐비티(160)의 내벽(S1, S2, S3)은 일정 표면 거칠기를 가질 수 있다. 이때, 실시 예에서는 상기 캐비티(160)의 내벽(S1, S2, S3)이 일정 표면 거칠기를 가지도록 추가적인 공정을 진행하는 것이 아니라, 상기 캐비티(160)를 형성하기 위한 레이저 공정 시에 상기 표면 거칠기가 형성되도록 할 수 있다.
한편, 상기 캐비티(160)의 내벽은 복수의 부분으로 구분될 수 있다. 예를 들어, 캐비티(160)의 내벽은 하측에서부터 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1)으로 구분될 수 있다. 이때, 상기 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1)의 각각의 경사각은 서로 다를 수 있다. 또한, 상기 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1) 중 적어도 한 부분의 표면 거칠기는 다른 하나의 표면 거칠기와 다를 수 있다. 예를 들어, 제2 부분(S2)의 표면 거칠기는 제3 부분(S1)의 표면 거칠기와 동일할 수 있다. 다만, 제2 부분(S2) 및 제3 부분(S1)의 표면 거칠기는 제1 부분(S3)의 표면 거칠기와 다를 수 있다. 이는, 상기 캐비티(160)의 내벽을 구성하는 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1) 중 적어도 한 부분이 다른 부분과 다른 공정에 의해 형성되기 때문이다. 예를 들어, 제2 부분(S2) 및 제3 부분(S1)은 레이저 공정 및 디스미어 공정을 통해 형성된 부분이다. 이와 다르게, 상기 제1 부분(S3)은 회로패턴의 일부를 제거하여 형성된 부분이다. 따라서, 제2 부분(S2) 및 제3 부분(S1)은 레이저 공정 및 디스미어 공정 조건에 대응하는 표면 거칠기를 가지며, 상기 제1 부분(S3)은 상기 회로 패턴의 일부의 측면이 가지는 표면 거칠기에 대응하는 표면 거칠기를 가질 수 있다.
한편, 실시 예에서는 가우시안 빔을 이용하여 상기 캐비티(160)를 형성하도록 한다. 이때, 상기 캐비티(160)의 최외곽 부분은 상기 가우시안 빔의 중심점을 이용하여 가공을 진행한다. 즉, 상기 가우시안 빔은 중심점은 가장 큰 세기의 레이저가 발생되며, 이에 따라 상기 최외곽 부분에서의 캐비티(160)의 내벽의 경사각은 비교 예 대비 작아질 수 있다.
다시 말해서, 캐비티(160)의 내벽은 하측에서부터 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1)이 서로 연결되는 형태를 가질 수 있다. 상기 캐비티(160)의 제1 부분(S3)은 제1 절연층(110)의 상면과 연결될 수 있다. 예를 들어, 상기 캐비티(160)의 제1 부분(S3)은 상기 제1 절연층(110)의 상면과 접촉할 수 있다. 상기 캐비티(160)의 내벽의 제1 부분(S3)은 제1 경사각을 가질 수 있다. 예를 들어, 캐비티(160)의 제1 부분(S3)이 가지는 경사각은 기준면(BS)에 대하여 직각일 수 있다. 예를 들어, 상기 캐비티(160)의 제1 부분(S3)이 가지는 제1 경사각은 제1 절연층(110)의 상면에 대해 수직할 수 있다.
상기 캐비티(160)의 제2 부분(S2)은 제2 경사각(θ2)을 가질 수 있다. 예를 들어, 캐비티(160)의 제2 부분(S2)이 가지는 제2 경사각(θ2)은 기준면(BS)에 대하여, 상기 제2 부분(S2)의 일단(E1) 및 타단(E3)을 연결하는 가상의 직선의 경사각을 의미할 수 있다. 상기 기준면(BS)은 일 예로, 상기 제1 절연층(110)의 상면일 수 있으나, 이에 한정되지는 않는다.
또한, 캐비티(160)의 제3 부분(S1)은 제3 경사각(θ1)을 가질 수 있다. 예를 들어, 캐비티(160)의 제3 부분(S1)이 가지는 제3 경사각(θ1)은 상기 제2 부분(S2)이 가지는 제2 경사각(θ2)보다 작을 수 있다. 상기 제3 부분(S1)이 가지는 제3 경사각(θ1)은 상기 제3 부분(S1)의 일단(E2) 및 타단(E1)을 연결하는 가상의 직선의 경사각을 의미할 수 있다.
즉, 상기 캐비티(160)의 내벽의 제3 부분(S1)은 가우시안 빔의 중심점을 이용하여 가공된 부분이고, 이에 따라 상기 제2 부분(S2)이 가지는 제2 경사각(θ2)보다는 작은 제3 경사각(θ1)을 가질 수 있다.
상기 캐비티(160)의 내벽의 제2 부분(S2)이 가지는 경사각(θ2)은 130도 내지 160도의 범위를 가질 수 있다. 또한, 상기 캐비티(160)의 내벽의 제3 부분(S1)이 가지는 제3 경사각(θ1)은 상기 제2 부분(S2)의 제2 경사각(θ2) 보다 작은 92도 내지 130도의 범위를 가질 수 있다.
또한, 상기 캐비티(160)의 내벽의 제1 부분(S3)이 가지는 제1 경사각은 기준면(BS)에 대해 직각이라 하였으나, 일정 오차를 가질 수 있다. 예를 들어, 상기 캐비티(160)의 내벽의 제1 부분(S3)이 가지는 제1 경사각은 89도 내지 91도의 범위를 가질 수 있다.
상기와 같이, 실시 예에서는 캐비티(160)의 최외곽 부분을 형성할 때, 가우시안 빔의 중심점을 이용하여 비교 예 대비 작은 경사각을 가지도록 형성할 수 있으며, 이에 따라, 상기 캐비티(160)가 차지하는 전체 영역을 줄일 수 있다.
다시 말해서, 실시 예에서의 캐비티(160)의 내벽은 복수의 변곡점을 가질 수 있다. 예를 들어, 실시 예에서의 캐비티(160)의 내벽은 제1 변곡점(E3) 및 제2 변곡점(E2)을 가질 수 있다.
그리고, 실시 예에서의 캐비티(160)는 제1 변곡점(E3)을 중심으로 제1 경사각을 가지는 제1 부분(S3)과, 제2 경사각(θ2)을 가지는 제2 부분(S2)이 구분될 수 있다. 또한, 실시 예에서는 제2 변곡점(E2)을 기준으로 제2 경사각(θ2)을 가지는 제2 부분(S2)과 제3 경사각을 가지는 제3 부분(S1)이 구분될 수 있다.
상기 제1 변곡점(E3)은 상기 캐비티(160)의 내벽의 제1 부분(S3)과 제2 부분(S2)이 서로 만나는 지점일 수 있다. 그리고, 상기 제2 변곡점(E2)은 상기 캐비티(160)의 내벽의 제2 부분(S2)과 제3 부분(S1)이 서로 만나는 지점일 수 있다.
즉, 제1 변곡점(E3)을 중심으로, 이의 하측에는 캐비티(160)의 내벽의 제1 부분(S3)이 위치하고, 상측에는 제2 부분(S2)이 위치할 수 있다. 또한, 제2 변곡점(E2)을 중심으로, 이의 하측에는 캐비티(160)의 내벽의 제2 부분(S2)이 위치하고, 상측에는 제3 부분(S1)이 위치할 수 있다.
상기 제1 변곡점(E3)의 높이(H2)는 회로 패턴(140)의 높이에 대응할 수 있다. 바람직하게, 상기 제1 변곡점(E3)의 높이(H2)는 제1 절연층(110)의 상면에 배치된 제1 회로 패턴(141)의 일부의 높이와 동일할 수 있다. 더욱 바람직하게, 상기 제1 변곡점(E3)의 높이(H2)는 상기 제1 회로 패턴(141)을 구성하는 시드층의 높이와 동일할 수 있다.
구체적으로, 실시 예에 포함된 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)들은 각각 2층 구조를 가질 수 있다.
예를 들어, 상기 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)들은 각각 제1 금속층(140a) 및 제2 금속층(140b)을 포함할 수 있다.
상기 제1 금속층(140a)은 각각의 절연층의 일면에 배치될 수 있다. 예를 들어, 제1 회로 패턴(141)을 구성하는 제1 금속층(140a)은 제1 절연층(110)의 상면과 직접 접촉하며 상기 제1 절연층(110)의 상면 위에 배치될 수 있다. 상기 제1 금속층(140a)은 화학동도금층일 수 있다. 예를 들어, 상기 제1 금속층(140a)은 무전해 도금층일 수 있다. 상기 제1 금속층(140a)은 상기 제2 금속층(140b)을 전해도금하기 위한 시드층일 수 있다. 상기 제2 금속층(140b)은 상기 제1 금속층(140a)을 시드층으로 전해도금하여 형성한 전해 도금층일 수 있다. 상기 제2 금속층(140b)은 상기 제1 금속층(140a)의 두께보다 클 수 있다. 예를 들어, 제1 금속층(140a)은 상기 설명한 높이(H2)에 대응하는 제1 두께를 가질 수 있다. 상기 제1 금속층(140a)이 가지는 제1 두께는 상기 제1 금속층(140a)의 도금 방식에 따라 달라질 수 있다. 예를 들어, 화학동도금층은 두께에 따라 헤비 동도금(Heavy Copper, 2㎛이상), 미디엄 동도금(Medium Copper, 1~2㎛), 라이트 동도금(Light Copper, 1㎛이하)으로 각각 구분될 수 있다. 이때, 실시 예에서의 제1 금속층(140a)은 미디엄 동도금 또는 라이트 동도금으로 0.5㎛ 내지 1.5㎛를 만족하는 제1 두께를 가질 수 있다. 상기 제2 금속층(140b)은 8.5㎛ 내지 13.5㎛ 사이의 범위를 가질 수 있다. 이에 따라, 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)들 각각은 10㎛ 내지 14㎛ 사이의 범위를 가질 수 있다.
상기 제1 변곡점(E3)의 높이, 다시 말해서 상기 캐비티(160)의 내벽의 제1 부분(S3)의 높이(H2)은 상기 제1 내지 제8 회로 패턴(141, 142, 143, 144, 145, 146, 147, 148)을 구성하는 각각의 제1 금속층(140a)의 높이에 대응할 수 있다. 이는, 상기 캐비티(160)의 내벽의 제1 부분(S3)은 상기 제1 회로 패턴(141)을 구성하는 제1 금속층(140a)의 일부의 제거에 의해 형성된 부분이기 때문이다.
또한, 제2 변곡점(E2)의 높이는 패드(141a)의 상면보다는 높게 위치하면서, 상기 제2-1 절연층(121)의 상면보다는 낮게 위치할 수 있다.
상기와 같이 실시 예에서는 캐비티(160)를 형성할 때, 캐비티(160)의 최외곽 부분의 제3 부분(S1)은 제3 경사각(θ1)을 가지도록 하고, 상기 제3 부분(S1)과 만나는 제2 부분(S2)은 제2 경사각(θ2)을 가지도록 하며, 상기 제2 부분(S2)과 만나는 제1 부분(S3)은 제1 경사각을 가지도록 한다.
이는, 회로 패턴을 구성하는 시드층인 제1 금속층(140a)을 스톱 레이어로 레이저 가공을 하여 상기 캐비티(160)을 형성하면서, 나아가 가우시안 빔의 중심점을 이용하여 상기 캐비티(160)의 최외곽 부분을 가공함에 의해 구현될 수 있으며, 이에 따라 상기 캐비티(160)의 최외곽 부분의 경사각을 비교 예 대비 감소시킴에 따라 캐비티 형성을 위해 필요한 공간을 획기적으로 감소시킬 수 있다.
이에 따라, 실시 예에서의 캐비티(160)는 상기 제3 부분(S1)을 포함하는 제1 영역(R1), 상기 제2 부분(S2)을 포함하는 제2 영역(R2) 및 이이외의 제3 영역(R3)을 포함할 수 있다.
상기 제2 영역(R2)에 대응하는 캐비티(160)의 내벽의 제2 부분(S2)은 상기 캐비티(160)의 제3 영역(R3)의 끝단인 제1 부분(S3)으로부터 제2 경사각(θ2)을 가지면서 상측 방향으로 연장될 수 있다.
그리고, 상기 제1 영역(R1)에 대응하는 상기 제3 부분(S1)은 제3 경사각(θ1)을 가지면서 상기 제2 부분(S2)으로부터 상측 방향으로 연장될 수 있다.
한편, 제2 실시 예에서와 같이 캐비티는 단일 층으로 구성된 제2 절연층(120)에 형성될 수 있다.
단일층의 제2 절연층(120)에는 캐비티(160)가 형성될 수 있다. 이때, 상기 캐비티(160)는 제2 절연층(120)을 관통하며 형성될 수 있다. 이에 따라, 캐비티(160)와 수직으로 중첩되는 영역에서의 제1 절연층(110)의 상면은 노출될 수 있다.
즉, 캐비티(160)는 제2 절연층(120)에 형성된 1개의 파트만을 포함할 수 있다. 상기 제2 부분(S2)은 제1 높이(H1)를 가질 수 있다. 여기에서, 상기 제2 절연층(120)이 가지는 제1 높이(H1)는 1층의 상기 제2 절연층(120)의 하면에서부터 상면까지의 높이를 의미할 수 있다. 일 예로, 제1 높이(H1)는 상기 제2 절연층(121)이 가지는 두께라고도 표현될 수 있다.
상기 제2 절연층(120)의 제1 높이(H1)는 5㎛ 내지 20㎛일 수 있다. 예를 들어, 상기 제2 절연층(120)의 제1 높이(H1)는 RCC에 대응하는 5㎛ 내지 20㎛의 두께를 가질 수 있다.
실시 예에서의 패드(141a)는 제3 높이(H3)를 가질 수 있다. 상기 패드(141a)의 제3 높이(H3)는 상기 제2-1 절연층(121)의 제1 높이(H1)보다 작을 수 있다. 예를 들어, 상기 패드(141a)의 제3 높이(H3)는 5㎛ 내지 10㎛일 수 있다.
한편, 도 1b 및 도 2b를 참조하면, 상기 캐비티(160)는 내벽(S1, S2, S3)을 포함한다. 상기 캐비티(160)의 내벽(S1, S2, S3)은 일정 표면 거칠기를 가질 수 있다.
또한, 캐비티(160)의 내벽은 하측에서부터 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1)으로 구분될 수 있다. 이때, 제2 절연층이 1층으로 구성되는 경우나, 다층으로 구성되는 경우에서의 캐비티는 실질적으로 동일한 형상을 가진다.
이에 따라, 제2 실시 예에서의 캐비티의 형상은 실질적으로 제1 실시 예에서의 캐비티의 형상에 대응할 수 있으며, 이에 따라 이에 대한 상세한 설명은 생략하기로 한다.
한편, 실시 예에서의 상기 캐비티(160)의 내벽의 제2 부분(S2) 및 제3 부분(S1)은 캐비티 가공 시에 진행되는 레이저 빔의 이동 피치에 의해 이들의 비율이 서로 달라질 수 있으며, 상기 레이저 빔의 이동 피치를 조절하는 것에 의해 제2 부분(S2)과 제3 부분(S1)의 길이 비율을 1:9 내지 9:1로 조절 가능하다.
이하에서는, 제1 실시 예에서의 인쇄회로기판의 구조를 중심으로, 이를 포함하는 패키지 기판 및 이의 제조 방법에 대해 설명하기로 한다.
도 3은 제1 실시 예에 따른 패키지 기판을 나타낸 도면이다.
도 3를 참조하면, 실시 예에서의 패키지 기판(200)은 도 1에 도시한 인쇄회로기판(100) 및 상기 인쇄회로기판(100)의 캐비티(160) 내에 실장된 전자소자(180)를 포함한다.
도 1a, 도 1b, 도 2a 및 도 2b에서 설명한 인쇄회로기판(100)은 전자소자(180)를 실장하기 위한 패키지 기판(200)으로 이용될 수 있다.
이때, 상기 인쇄회로기판(100)에 대해서는 상기에서 이미 상세하게 설명하였으므로, 이에 대한 설명은 생략하기로 한다.
인쇄회로기판(100)은 캐비티(160)를 포함하고, 상기 캐비티(160)에는 패드(141a)가 노출될 수 있다.
이때, 상기 전자소자(180)는 인쇄회로기판(100)의 캐비티(160) 내에 배치되는 전자 부품일 수 있으며, 이는 능동 소자와 수동 소자로 구분될 수 있다. 그리고, 상기 능동 소자는 비선형 부분을 적극적으로 이용한 소자이고, 수동 소자는 선형 및 비선형 특성이 모두 존재하여도 비선형 특성은 이용하지 않는 소자를 의미한다. 그리고, 상기 수동 소자에는 트랜지스터, IC 반도체 칩 등이 포함될 수 있으며, 상기 수동 소자에는 콘덴서, 저항 및 인덕터 등을 포함할 수 있다. 상기 수동 소자는 능동 소자인 반도체 칩의 신호 처리 속도를 높이거나, 필터링 기능 등을 수행하기 위해, 통상의 인쇄회로기판에 실장된다.
한편, 상기 패드(141a) 상에는 접속부(170)가 배치될 수 있다. 상기 접속부(170)의 평면 형상은 사각형일 수 있다. 상기 접속부(170)는 상기 패드(141a) 상에 배치되어, 상기 전자소자(180)를 고정하면서 상기 전자소자(180)와 상기 패드(141a) 사이를 전기적으로 연결한다. 이를 위해, 패드(141a)는 전도성 물질로 형성될 수 있다. 일 예로 상기 접속부(170)는 솔더 볼일 수 있다. 상기 접속부(170)는 솔더에 이종 성분의 물질이 함유될 수 있다. 상기 솔더는 SnCu, SnPb, SnAgCu 중 적어도 어느 하나로 구성될 수 있다. 그리고, 상기 이종 성분의 물질은 Al, Sb, Bi, Cu, Ni, In, Pb, Ag, Sn, Zn, Ga, Cd 및 Fe 중 어느 하나를 포함할 수 있다.
한편, 상기 전자소자(180)의 상면은 상기 인쇄회로기판(100)의 최상층의 표면보다 높게 위치할 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 전자소자(180)의 종류에 따라 상기 전자소자(180)의 상면이 상기 인쇄회로기판(100)의 최상층의 표면과 동일 높이에 배치될 수 있으며, 이와 다르게 낮게 배치될 수도 있을 것이다.
도 4는 제2 실시 예에 따른 패키지 기판을 나타낸 도면이다.
도 4를 참조하면, 실시 예에서의 패키지 기판(200A)은 인쇄회로기판(100) 및 상기 인쇄회로기판(100)의 캐비티(160) 내에 실장된 전자소자(180a)를 포함한다.
또한, 패키지 기판(200A)은 상기 캐비티(160) 내에 배치되며, 상기 전자소자(180a)를 덮는 몰딩층(190)을 더 포함한다.
상기 몰딩층(190)은 선택적으로 상기 캐비티(160) 내에 배치되어, 상기 캐비티(160) 내에 실장된 전자소자(180a)를 보호할 수 있다.
상기 몰딩층(190)은 몰딩용 수지로 구성될 수 있으며, 예를 들어, EMC(Epoxy molding compound)일 수 있다. 다만, 실시 예는 이에 한정되지 않으며, 상기 몰딩층(190)은 EMC 이외에도 다양한 다른 몰딩용 수지로 구성될 수도 있을 것이다.
쇄회로기판(100)은 전자소자(180a)를 실장하기 위한 패키지 기판(200A)으로 이용될 수 있다.
인쇄회로기판(100)은 캐비티(160)를 포함하고, 상기 캐비티(160)에는 패드(141a)가 노출될 수 있다.
실시 예에서의 몰딩층(190)은 상기 캐비티(160)의 내벽의 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1)은 접촉하며 배치된다. 이때, 상기 캐비티(160)의 내벽의 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1)은 단일 경사각이 아닌, 제1 변곡점(E3) 및 제2 변곡점(E2)을 기준으로 서로 다른 경사각을 가질 수 있다. 상기와 같은 캐비티(160)의 구조는 상기 몰딩층(190)과의 접촉하는 표면면적을 증가시킬 수 있으며, 이에 따라 상기 몰딩층(190)과 인쇄회로기판(100) 사이의 접합력을 향상시킬 수 있다.
실시 예에서는 레이저를 이용하여 절연층 내에 캐비티를 가공할 때 필요한 스톱 레이어나 마스크를 별도로 형성하지 않는다. 구체적으로, 실시 예에서는 절연층의 표면에 회로 패턴을 형성할 때 사용한 시드층을 그대로 이용하여 캐비티 형성을 위한 스톱 레이어나 마스크로 사용한다. 이에 따르면, 실시 예에서는 레이저를 이용한 캐비티 가공 시에 스톱 레이어나 마스크를 별도로 형성하지 않아도 되며, 이에 따른 공정 간소화 및 제품 단가 절감을 달성할 수 있다.
실시 예에서의 인쇄회로기판은 내벽을 가지는 캐비티를 포함하는 제2 절연층을 포함한한다. 상기 캐비티의 내벽은 제1 절연층의 상면으로부터 연장하고, 제1 경사각을 가지는 제1 부분과, 제2 경사각을 가지는 제2 부분과, 제3 경사각을 가지는 제3 부분을 포함한다. 이때, 상기 제1 내지 제3 경사각은 서로 다르다. 예를 들어, 캐비티의 내벽의 제1 부분과 제2 부분 사이에는 제1 변곡점이 형성되고, 제2 부분과 제3 부분 사이에는 제2 변곡점이 형성된다. 그리고, 상기 제1 부분의 제1 경사각은 상기 제2 부분의 제2 경사각보다 작을 수 있다. 또한, 상기 제2 부분의 제2 경사각은 상기 제3 부분의 제3 경사각보다 클 수 있다. 또한, 상기 제3 부분의 제3 경사각은 상기 제1 부분의 제1 경사각보다는 크고, 제2 부분의 제2 경사각보다는 작을 수 있다. 상기와 같은 실시 예에서는 상기 제1 부분과 제3 부분의 경사각을 비교 예 대비 작게 형성할 수 있으며, 이에 따른 비교 예 대비 캐비티 형성을 위해 필요한 공간을 최소화할 수 있다. 나아가, 실시 예에서는 동일 공간 내에서 회로 집적도를 향상시킬 수 있으다. 나아가, 실시 예에서는 상기 캐비티의 내벽의 평균 경사각을 비교 예 대비 줄일 수 있으며, 이에 따라 동일 면적 내에서 비교 예 대비 더 많은 회로 형성이 가능하고, 이에 따른 전체적인 인쇄회로기판의 부피를 감소시킬 수 있다.
또한 실시 예에서의 패키지 기판에는 캐비티 내에 배치되는 몰딩층을 포함한다. 이때, 상기 캐비티의 내벽의 제1 부분, 제2 부분 및 제3 부분은 접촉하며 배치된다. 이때, 상기 캐비티의 내벽의 제1 부분, 제2 부분 및 제3 부분은 단일 경사각이 아닌, 제1 변곡점 및 제2 변곡점을 기준으로 서로 다른 경사각을 가질 수 있다. 상기와 같은 실시 예의 캐비티의 구조는 상기 몰딩층과의 접촉하는 표면면적을 증가시킬 수 있으며, 이에 따라 상기 몰딩층과 인쇄회로기판 사이의 접합력을 향상시킬 수 있다.
이하에서는, 첨부된 도면을 참조하여 실시 예에 따른 인쇄회로기판의 제조 방법에 대해 설명하기로 한다.
도 5 내지 도 14은 도 2a에 도시된 인쇄회로기판의 제조 방법을 공정순으로 나타낸 도면이다. 즉, 이하에서는 제2 절연층(120)이 단일층으로 구성되는 경우에서의 제조 방법에 대해 설명하기로 한다. 다만, 이와 같은 방법으로 도 1a에 도시된 바와 같은 다층 구조의 제2 절연층을 포함하는 인쇄회로기판에 캐비티를 형성할 수도 있을 것이다.
도 5를 참조하면, 제1 절연층(110)을 준비하고, 상기 제1 절연층(110)의 표면에 제1 및 제2 회로 패턴(141, 142)을 형성할 수 있으며, 상기 제1 절연층(110)을 관통하며 상기 제1 및 제2 회로 패턴(141, 142)을 전기적으로 연결하는 제1 비아(V1)를 형성할 수 있다.
상기 제 1 절연층(110)은 프리프레그일 수 있다. 상기 프리프레그(PPG)는 반경화 상태에서 흐름성 및 점착성이 좋고, 접착제 층 및 절연재 층으로 이용되는 섬유 강화 복합재료용의 중간 기재로 사용되는데, 강화섬유에 매트릭스 수지를 예비 함침한 성형 재료이다. 이러한 프리프레그를 적층하여 가열/가압하여 수지를 경화시킴으로써 성형품이 형성된다. 즉, 프리프레그(Prepreg)는 유리섬유(Glass fiber)에 수지(BT/Epoxy, FR4, FR5 등)가 함침되어 B-stage까지 경화된 재료를 말한다
즉, 상기 제 1 절연층(110)은 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 유리 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
즉, 상기 제 1 절연층(110)은 배선을 변경할 수 있는 전기 회로가 편성되어 있는 판으로, 절연기판 표면에 도체 패턴을 형성할 수 있는 절연 재료로 만들어진, 프린트, 배선판 및 절연기판을 모두 포함할 수 있다.
이때, 상기 제1 회로 패턴(141) 및 제2 회로 패턴(142)은 복수의 층으로 구성될 수 있다.
예를 들어 제1 회로 패턴(141)은 제1-1 금속층(141-1) 및 제1-2 금속층(141-2)을 포함할 수 있다. 상기 제1-1 금속층(141-1)은 제1 절연층(110)의 상면에 배치될 수 있다. 예를 들어, 상기 제1-1 금속층(141-1)의 하면은 상기 제1 절연층(110)의 상면과 직접 접촉할 수 있다. 상기 제1-1 금속층(141-1)은 화학동도금층일 수 있다. 예를 들어, 제1-1 금속층(141-1)은 무전해 도금층일 수 있다. 상기 제1-1 금속층(141)은 상기 제1-2 금속층(141-2)을 전해도금하기 위한 시드층일 수 있다. 상기 제1-2 금속층(141-2)은 상기 제1-1 금속층(141-1)을 시드층으로 전해도금하여 형성한 전해 도금층일 수 있다. 상기 제1-2 금속층(141-2)은 상기 제1-1 금속층(141-1)의 두께보다 클 수 있다. 예를 들어, 제1-1 금속층(141-1)은 제1 두께를 가질 수 있다. 상기 제1-1 금속층(141-1)이 가지는 제1 두께는 상기 제1-1 금속층(141-1)의 도금 방식에 따라 달라질 수 있다. 예를 들어, 화학동도금층은 두께에 따라 헤비 동도금(Heavy Copper, 2㎛이상), 미디엄 동도금(Medium Copper, 1~2㎛), 라이트 동도금(Light Copper, 1㎛이하)으로 각각 구분될 수 있다. 이때, 실시 예에서의 제1-1 금속층(141-1)은 미디엄 동도금 또는 라이트 동도금으로 0.5㎛ 내지 1.5㎛를 만족하는 제1 두께를 가질 수 있다. 상기 제1-2 금속층(141-2)은 8.5㎛ 내지 13.5㎛ 사이의 범위를 가질 수 있다. 이에 따라, 제1-1 금속층(141-1) 및 제1-2 금속층(141-2)을 포함하는 제1 회로 패턴(141)의 총 두께는 10㎛ 내지 14㎛ 사이의 범위를 가질 수 있다.
예를 들어 제2 회로 패턴(142)은 제2-1 금속층(142-1) 및 제2-2 금속층(142-1)을 포함할 수 있다. 상기 제2-1 금속층(142-1)은 제1 절연층(110)의 하면에 배치될 수 있다. 예를 들어, 상기 제2-1 금속층(142-1)의 상면은 상기 제1 절연층(110)의 하면과 직접 접촉할 수 있다. 상기 제2-1 금속층(142-1)은 화학동도금층일 수 있다. 예를 들어, 제2-1 금속층(142-1)은 무전해 도금층일 수 있다. 상기 제2-1 금속층(142-1)은 상기 제2-2 금속층(142-2)을 전해도금하기 위한 시드층일 수 있다. 상기 제2-2 금속층(142-2)은 상기 제2-1 금속층(142-1)을 시드층으로 전해도금하여 형성한 전해 도금층일 수 있다. 상기 제2-2 금속층(142-2)은 상기 제2-1 금속층(142-1)의 두께보다 클 수 있다.
상기 제1 회로 패턴(141)의 형성 공정을 간단하게 설명하면, 실시 예에서는 상기 제1 절연층(110)의 표면에 무전해 도금으로 상기 제1-1 금속층(141-1)을 형성하는 공정을 진행할 수 있다. 이후, 실시 예에서는 상기 제1-1 금속층(141-1) 위에 마스크를 형성하는 공정을 진행할 수 있다. 이후, 실시 예에서는 상기 마스크를 노광 및 현상하여, 상기 제1-2 금속층(141-2)이 형성될 영역을 노출하는 개구부를 형성할 수 있다. 이후, 실시 예에서는 상기 제1-1 금속층(141-1)을 시드층으로 전해 도금하여, 상기 개구부를 채우는 제1-2 금속층(141-2)을 형성할 수 있다. 한편, 상기 제1회로 패턴(141)은 추후 전자 소자와 전기적으로 연결되면서 캐비티(160)를 통해 노출되는 패드(141a)를 포함할 수 있다.
다음으로, 도 6을 참조하면, 실시 예에서는 상기 제1-2 금속층(141-2) 및 제2-2 금속층(142-2)이 형성되면, 이의 시드층으로 사용한 제1-1 금속층(141-1) 및 제2-1 금속층(142-1)을 제거하는 공정을 진행할 수 있다.
이때, 실시 예에서는 상기 시드층으로 사용한 금속층의 전체를 제거하지 않고, 캐비티(160)가 형성될 영역에 배치된 금속층은 제거하지 않고 남겨두도록 한다.
구체적으로, 상기 캐비티(160)는 상기 제1-1 금속층(141-1) 상에 배치되는 제2 절연층(120)에 형성될 수 있다. 이에 따라, 실시 예에서는 상기 제1-1 금속층(141-1) 중 상기 캐비티(160)가 형성될 영역에 대응하는 부분은 제거하지 않고 남겨두도록 한다.
즉, 일반적으로 상기 제1-1 금속층(141-1)은 제1 회로 패턴(141)이 형성된 후에, 제1-2 금속층(141-2)과 수직 방향으로 중첩되지 않는 부분은 모두 제거된다. 이때, 실시 예에서는 상기 제1-1 금속층(141-1)에서, 상기 제1-2 금속층(141-2)과 수직 방향으로 중첩되지 않는 부분 중 상기 캐비티(160)가 형성될 영역에 위치한 부분은 제거하지 않고 남겨둔다.
구체적으로, 제1-1 금속층(141-1)은 제1 절연층(110)의 상면 위에 전체적으로 형성될 수 있다.
이때, 제1-1 금속층(141-1)은 캐비티가 형성되지 않는 영역에서, 제1-2 금속층(141-2)과 수직 방향으로 중첩되는 제1-1 부분(P1-1)을 포함할 수 있다. 그리고, 제1-1 금속층(141-1)은 캐비티가 형성되지 않는 영역에서, 제1-2 금속층(141-2)과 수직 방향으로 중첩되지 않는 제1-2 부분(P1-2)을 포함할 수 있다. 또한, 제1-1 금속층(141-1)은 캐비티 형성 영역에 배치된 제1-3 부분(P1-3, 141-1a)을 포함할 수 있다.
여기에서, 일반적인 인쇄회로기판의 제조 공정에서, 제1-2 금속층(141-2)이 도금됨에 따라, 제1 회로 패턴(141)의 제조가 완료되면, 상기 제1-2 부분(P1-2)과 제1-3 부분(P1-3)을 포함하는, 제1-1 금속층(141-1)은 제거된다.
이와 다르게, 실시 예에서는, 상기 일반적인 인쇄회로기판의 제조 공정에서, 제1-2 금속층(141-2)이 도금됨에 따라, 제1 회로 패턴(141)의 제조가 완료되면, 상기 제1-1 금속층(141-1)의 제1-2 부분(P1-2)은 제거하면서, 상기 제1-1 금속층(141-1)의 제1-3 부분(P1-3)은 제거하지 않고 남겨둔다.
다음으로, 도 7에 도시된 바와 같이 실시 예에서는 제1 절연층(110)의 상면 위에 제2 절연층(120)을 형성한다. 또한, 실시 예에서는 제1 절연층(110)의 하면 아래에 제3 절연층(130)을 형성한다. 이때, 상기 제2 절연층(120) 및 제3 절연층(130)은 각각 RCC로 구성될 수 있다.
이에 따라, 상기 제2 절연층(120) 및 제3 절연층(130)은 5㎛ 내지 20㎛의 두께를 가질 수 있다. 예를 들어, 제2 절연층(120)이 복수의 층 구조를 가지는 경우, 상기 복수의 층의 각각의 두께는 5㎛ 내지 20㎛일 수 있다. 또한, 상기 제2 절연층(120)이 단일 층을 가지는 경우, 상기 단일 층의 제2 절연층(120)의 두께는 5㎛ 내지 20㎛일 수 있다.
또한, 제2 절연층(120)의 표면에 회로패턴을 형성하는 공정을 진행할 수 있다. 예를 들어, 제2 절연층(120)의 상면에 제3 회로 패턴(143)을 형성하는 공정을 진행할 수 있다.
또한, 제3 절연층(130)의 표면에 회로 패턴을 형성하는 공정을 진행할 수 있다. 예를 들어, 제3 절연층(130)의 하면에 제6 회로 패턴(146)을 형성하는 공정을 진행할 수 있다.
상기 제3 회로 패턴(143) 및 제6 회로 패턴(146)도 각각 복수의 층 구조를 가질 수 있다.
예를 들어 제3 회로 패턴(143)은 제3-1 금속층(143-1) 및 제3-2 금속층(143-2)을 포함할 수 있다. 상기 제3-1 금속층(143-1)은 제2 절연층(120)의 상면에 배치될 수 있다. 예를 들어, 상기 제3-1 금속층(143-1)의 하면은 상기 제2 절연층(120)의 상면과 직접 접촉할 수 있다. 상기 제3-1 금속층(143-1)은 화학동도금층일 수 있다. 예를 들어, 제3-1 금속층(143-1)은 무전해 도금층일 수 있다. 상기 제3-1 금속층(143-1)은 상기 제3-2 금속층(143-2)을 전해도금하기 위한 시드층일 수 있다. 상기 제3-2 금속층(143-2)은 상기 제3-1 금속층(143-1)을 시드층으로 전해도금하여 형성한 전해 도금층일 수 있다. 상기 제3-2 금속층(143-2)은 상기 제3-1 금속층(143-1)의 두께보다 클 수 있다.
예를 들어, 제6 회로 패턴(146)은 제4-1 금속층(146-1) 및 제4-2 금속층(146-2)을 포함할 수 있다. 상기 제4-1 금속층(146-1)은 제3 절연층(130)의 하면에 배치될 수 있다. 예를 들어, 상기 제4-1 금속층(146-1)의 상면은 상기 제3 절연층(130)의 하면과 직접 접촉할 수 있다. 상기 제4-1 금속층(146-1)은 화학동도금층일 수 있다. 예를 들어, 제4-1 금속층(146-1)은 무전해 도금층일 수 있다. 상기 제4-1 금속층(146-1)은 상기 제4-2 금속층(146-2)을 전해도금하기 위한 시드층일 수 있다. 상기 제4-2 금속층(146-2)은 상기 제4-1 금속층(146-1)을 시드층으로 전해도금하여 형성한 전해 도금층일 수 있다. 상기 제4-2 금속층(146-2)은 상기 제4-1 금속층(146-1)의 두께보다 클 수 있다.
또한, 실시 예에서는 상기 제2 절연층(120) 내에 비아를 형성하는 공정을 진행할 수 있다. 또한, 실시 예에서는 상기 제3 절연층(130) 내에 비아를 형성하는 공정을 진행할 수 있다.
한편, 실시 예에서, 제2 절연층(120)의 상면에 배치된 제3 회로 패턴(143)은 제3-1 금속층(143-1)과 제3-2 금속층(143-2)을 포함한다.
이때, 상기 제3 회로 패턴(143)의 제조 공정에서, 상기 제3-2 금속층(143-2)의 도금이 완료되면, 상기 제3-2 금속층(143-2)의 도금 시드층으로 사용된 제3-1 금속층(143-1)은 제거된다. 이때, 실시 예에서는 상기 제3-2 금속층(143-2)의 시드층으로 사용한 제3-1 금속층(143-1)의 전체를 제거하지 않고, 캐비티(160)가 형성될 영역에 배치된 금속층은 제거하지 않고 남겨두도록 한다.
구체적으로, 실시 예에서는 상기 제3-1 금속층(143-1) 중 상기 캐비티(160)가 형성될 영역의 주위를 둘러싸는 캐비티 외측 영역에 배치된 부분은 제거하지 않고 남겨두도록 한다.
즉, 일반적으로 상기 제3-1 금속층(143-1)은 제3 회로 패턴(143)이 형성된 후에, 제3-2 금속층(143-2)과 수직 방향으로 중첩되지 않는 부분은 모두 제거된다. 이때, 실시 예에서는 상기 제3-1 금속층(143-1)에서, 상기 제3-2 금속층(143-2)과 수직 방향으로 중첩되지 않는 부분 중 상기 캐비티(160)가 형성될 영역의 주위에 위치한 부분은 제거하지 않고 남겨둔다.
구체적으로, 제3-1 금속층(143-1)은 제2 절연층(120)의 상면 위에 전체적으로 형성될 수 있다.
이때, 제3-1 금속층(143-1)은 제3-2 금속층(143-2)과 수직 방향으로 중첩되는 제2-1 부분(P2-1)을 포함할 수 있다. 그리고, 제3-1 금속층(143-1)은 캐비티가 형성되지 않는 영역에서, 제3-2 금속층(143-2)과 수직 방향으로 중첩되지 않는 부분을 포함할 수 있다. 이때, 상기 제3-1 금속층(143-1)에서, 제3-2 금속층(143-2)과 수직으로 중첩되지 않는 부분은, 캐비티(160)가 형성될 영역과 중첩되거나, 캐비티가 형성될 영역과 이격되는 제2-2 부분(P2-2)을 포함할 수 있다. 또한, 상기 제3-1 금속층(143-1)에서, 제3-2 금속층(143-2)과 수직으로 중첩되지 않는 부분은, 캐비티(160)가 형성될 캐비티 영역과 인접한 제2-3 부분(P2-3)을 포함할 수 있다.
여기에서, 일반적인 인쇄회로기판의 제조 공정에서, 제3-2 금속층(143-2)이 도금됨에 따라, 제3 회로 패턴(143)의 제조가 완료되면, 상기 제2-2 부분(P2-2)과 제2-3 부분(P2-3)을 포함하는, 제3-1 금속층(143-1)은 제거된다.
이와 다르게, 실시 예에서는, 상기 일반적인 인쇄회로기판의 제조 공정에서, 제3-2 금속층(143-2)이 도금됨에 따라, 제3 회로 패턴(143)의 제조가 완료되면, 상기 제3-1 금속층(143-1)의 제2-2 부분(P2-2)은 제거하면서, 상기 제3-1 금속층(143-1)의 제2-3 부분(P2-3)은 제거하지 않고 남겨둔다.
상기 제3-1 금속층(143-1)의 제2-3 부분(P2-3)은 상기 제2 절연층(120)의 상면에서, 캐비티(160)가 형성될 영역과 그 이외의 영역의 경계 영역에 위치할 수 있다. 예를 들어, 상기 제3-1 금속층(143-1)의 제2-3 부분(P2-3)은 상기 제2 절연층(120)의 상면에서, 캐비티(160)가 형성될 영역을 제외한 나머지 영역에 형성될 수 있다. 예를 들어, 상기 제3-1 금속층(143-1)의 제2-3 부분(P2-3)은 상기 제2 절연층(120)의 상면에서, 캐비티(160)가 형성될 영역의 주위를 둘러싸며 배치될 수 있다.
이때, 상기 제3-1 금속층(143-1)의 제2-3 부분(P2-3)은 일정 폭을 가질 수 있다. 이때, 상기 제3-1 금속층(143-1)의 제2-3 부분(P2-3)의 폭은 이후의 레이저 공정에서의 빔 사이즈의 반경보다 클 수 있다. 즉, 실시 예에서는 가우시안 레이저 공정에서 빔의 중앙 부분에 대응하게 캐비티 가공 공정을 진행할 수 있다. 이에 따라, 캐비티(160)의 가장자리 영역에는, 가우시안 빔의 센터 부분이 위치하게 된다. 그리고, 상기 제3-1 금속층(143-1)의 제2-3 부분(P2-3)의 폭이 상기 빔 사이즈의 반경보다 작을 경우, 상기 가우시안 빔에 의해 상기 제2 절연층(120) 중 캐비티 형성 영역의 이외의 영역이 가공될 수 있다. 따라서, 실시 예에서, 상기 제3-1 금속층(143-1)의 제2-3 부분(P2-3)은 상기 가우시안 빔의 반경보다 큰 폭을 가지도록 할 수 있다.
한편, 상기 제1-1 금속층(141-1)의 제1-2 부분(P1-2)과 상기 제3-1 금속층(143-1)의 제2-3 부분(P2-3)은 수직 방향에서 적어도 일부가 상호 중첩되도록 배치될 수 있다.
즉, 비교 예에서는 레이저 공정 시에, 상기 제1-1 금속층(141-1)의 제1-2 부분(P1-2)와 제3-1 금속층(143-1)의 제2-3 부분(P2-3)가 수직 방향에서 상호 중첩되지 않도록 배치하였다. 이때, 레이저 공정의 정확도가 높으면, 상기와 같은 마스크의 배치 구조에서도 신뢰성 높은 캐비티 형성이 가능하다. 그러나, 인쇄회로기판의 제조 공정에서는, 다양한 환경에 의한 공정 편차가 발생하며, 이에 따라 상기와 같은 비교 예에서의 마스크 구조에서, 신뢰성 문제가 발생할 수 있다. 예를 들어, 공정 편차에 의해, 레이저 빔의 틀어짐이 발생하는 경우, 상기 레이저 빔의 상기 제2 절연층의 하부 영역 중 상기 제1-1 금속층(141-1)의 제1-2 부분(P1-2)을 벗어난 영역까지 가공할 수 있다. 그리고, 이와 같은 경우, 상기 제2 절연층 뿐 아니라, 상기 벗어난 영역만큼의 제1 절연층의 가공이 추가로 이루어질 수 있다. 그리고, 상기 제1 절연층이 가공되는 경우 신뢰성 문제가 발생할 수 있다.
이에 따라, 실시 예에서는 상기 제1-1 금속층(141-1)의 제1-2 부분(P1-2)와 제3-1 금속층(143-1)의 제2-3 부분(P2-3)은 수직 방향에서 서로 오버랩되는 오버랩 영역(OR)을 포함하도록 한다. 이에 따라, 레이저 공정의 편차가 발생하여도 상기 오버랩 영역(OR)에 의해 제1 절연층이 추가로 가공되는 상황을 방지할 수 있으며, 이에 따른 신뢰성 문제를 해결할 수 있다.
한편, 실시 예에서의 상기 제1-1 금속층(141-1)의 제1-2 부분(P1-2)은 캐비티의 깊이를 결정하는 제1 마스크 패턴으로 이용될 수 있다. 그리고, 상기 제3-1 금속층(143-1)의 제2-3 부분(P2-3)은 캐비티의 사이즈를 결정하는 제2 마스크 패턴으로 이용될 수 있다. 그리고, 실시 예에서는 상기와 같은 마스크 패턴을 별도로 형성하지 않고, 회로 패턴의 형성 시에 사용한 시드층을 이용하도록 한다.
다음으로, 도 8을 참조하면 제2 절연층(120)에의 캐비티 영역 상에 캐비티(160)를 형성하는 공정을 진행할 수 있다. 이때, 상기 캐비티(160)는 단일 층으로 구성되는 제2 절연층(120)에 형성될 수 있고, 이와 다르게 복수의 층으로 구성되는 제2 절연층(120) 내에 형성할 수 있다.
이때, 상기 캐비티(160)는 가우시인 빔을 이용한 레이저 공정에 의해 형성될 수 있다.
이때, 실시 예에서는 가우시안 빔(200)의 중심선(CP)을 이용하여 상기 캐비티(160)의 최외곽 영역을 형성하도록 한다. 이때, 도 7을 참조하면, 상기 가우시안 빔(200)의 중심선을 기준으로 우측의 빔은 상기 캐비티 영역 내에 위치하지만, 우측의 빔은 캐비티 영역을 벗어난 영역에 위치한다.
이에 따라, 실시 예에서는 상기 제3-1 금속층(143-1)의 제2-3 부분(P2-3)를 마스크 패턴으로 하여, 상기 캐비티 영역을 벗어난 위치에서의 제2 절연층의 가공을 방지한다.
도 9는 실시 예에 따른 캐비티 가공 방법을 설명하기 위한 도면이고, 도 10 비교 예에 따른 캐비키 가공 방법을 설명하기 위한 도면이다.
도 9를 참조하면, 실시 예에서는 제3-1 금속층(143-1)의 제2-3 부분(P2-3)을 중심으로, 가우시안 빔의 중심선의 빔을 이용하여 상기 캐비티(160)의 최외곽 영역에 대한 가공이 이루어지도록 한다. 그리고, 실시 예에서는 가우시안 빔을 일정 거리 이동시키면서, 상기 캐비티(160)의 전체 영역에 대한 가공을 진행한다.
이때, 실시 예에서는 제1 가우시안 빔의 중심선을 이용하여 캐비티의 최외각 영역에 대한 가공을 진행한다. 그리고, 상기 제1 가우시안 빔을 이용한 캐비티 가공이 완료되면, 상기 제1 가우신 빔으로부터 일정 거리 이격된 위치에 제2 가우시안 빔을 제공한다. 이때, 상기 제1 가우시안 빔과 상기 제2 가우시안 빔은 일정 거리 이격됨에 따라, 실시 예에서의 캐비티(160)는 최외곽 영역에서의 제3 경사각(θ1)을 가지는 제3 부분(S1)과, 상기 제3 부분(S1)으로부터 연장되며 제2 경사각(θ2)을 가지는 제2 부분(S2)을 포함할 수 있다.
한편, 도 10을 참조하면, 비교 예에서는 레이저 빔의 외곽 부분이 캐비티의 최외각 부분에 위치하도록 하여 캐비티 가공 공정을 진행한다.
이에 따라, 비교 예에서의 캐비티의 최외곽 부분의 내벽은 160도 이상의 경사각을 가지게 된다. 반면, 실시 예에서의 캐비티의 최외곽 부분의 내벽은 92도 내지 130도 범위의 제3 경사각을 가지게 된다.
예를 들어, 비교 예에서의 공정은 600㎛의 크기의 영역에 캐비티를 가공한 경우, 상기 캐비티의 내벽의 경사각으로 인해 600㎛ 보다 작은 500㎛의 캐비티가 형성된다. 이는, 캐비티의 하부 영역이 실질적으로 소자가 실장될 캐비티로 사용되는데, 100㎛ 정도의 공간이 상기 내벽이 가지는 경사각으로 인해 사용되지 못하기 때문이다.
이에 반하여, 실시 예에서는 600㎛의 크기의 영역에 캐비티를 가공한 경우, 상기 캐비티의 내벽의 경사각의 개선으로 인해, 비교 예 대비 큰 550㎛의 캐비티가 형성된다. 이에 따라 실시 예에서는 캐비티 형성에 필요한 공간을 줄일 수 있으며, 이에 따른 회로 집적도를 높일 수 있다.
도 11을 참조하면, 상기와 같은 가우시안 빔을 이용하여, 상기 제2 절연층(120) 내에 캐비티(160)를 형성한다.
이때, 캐비티(160)는 상기 제1-1 금속층(141-1)의 제1-2 부분(P1-2)을 노출하며 형성될 수 있다. 바람직하게, 상기 캐비티(160)는 상기 제2 절연층의 상면에서부터 상기 제1-1 금속층(141-1)의 제1-2 부분(P1-2)의 상면까지 형성될 수 있다.
여기에서, 상기 제1-1 금속층(141-1)의 제1-2 부분(P1-2)와 상기 제3-1 금속층(143-1)의 제2-3 부분(P2-3)은 수직 방향에서 적어도 일부가 중첩되는 중첩 영역(OR)을 포함하였다.
이에 따라, 상기 제1-1 금속층(141-1)의 제1-2 부분(P1-2)의 적어도 일부의 상면은 상기 캐비티를 통해 노출되지 않을 수 있다.
도 12를 참조하면, 실시 예에서는 디스미어 공정을 진행할 수 있다. 상기 디스미어 공정은 캐비티 형성 공정의 일 단계일 수 있다. 즉, 실시 예에서는 레이저 가공을 통해 캐비티를 형성하고, 이후에 디스미어 공정을 통해 최종적인 캐비티를 형성하도록 한다.
상기 디스미어 공정은 상기 레이저 가공에 의해 형성된 캐비티 형상을 그대로 유지하면서, 상기 캐비티의 전체적인 폭을 증가시킬 수 있다. 즉, 상기 디스미어 공정은 상기 레이저 공정에 의해 형성된 캐비티의 내벽에 포함된 이물질 등을 제거하면서, 상기 캐비티의 전체적인 폭을 증가시킬 수 있다. 상기 디스미어 공정은 상기 제1-1 금속층(141-1)의 제1-2 부분(P1-2)의 상면의 전체가 노출될때까지 진행할 수 있다.
다음으로, 도 13을 참조하면, 상기 레이저 가공 시에 마스크 패턴으로 사용한 상기 제1-1 금속층(141-1)의 제1-2 부분(P1-2)와 제3-1 금속층(143-1)의 제2-3 부분(P2-3)을 제거하는 공정을 진행할 수 있다.
상기와 같이 제1-1 금속층(141-1)의 제1-2 부분(P1-2)이 제거됨에 따라, 최종적인 캐비티(160)가 형성될 수 있다.
즉, 상기와 같은 공정에 의해 형성된 캐비티(160)의 내벽은 복수의 부분으로 구분될 수 있다. 예를 들어, 캐비티(160)의 내벽은 하측에서부터 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1)으로 구분될 수 있다. 이때, 상기 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1)의 각각의 경사각은 서로 다를 수 있다. 또한, 상기 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1) 중 적어도 한 부분의 표면 거칠기는 다른 하나의 표면 거칠기와 다를 수 있다. 예를 들어, 제2 부분(S2)의 표면 거칠기는 제3 부분(S1)의 표면 거칠기와 동일할 수 있다. 다만, 제2 부분(S2) 및 제3 부분(S1)의 표면 거칠기는 제1 부분(S3)의 표면 거칠기와 다를 수 있다. 이는, 상기 캐비티(160)의 내벽을 구성하는 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1) 중 적어도 한 부분이 다른 부분과 다른 공정에 의해 형성되기 때문이다. 예를 들어, 제2 부분(S2) 및 제3 부분(S1)은 레이저 공정 및 디스미어 공정을 통해 형성된 부분이다. 이와 다르게, 상기 제1 부분(S3)은 회로패턴의 일부를 제거하여 형성된 부분이다. 따라서, 제2 부분(S2) 및 제3 부분(S1)은 레이저 공정 및 디스미어 공정 조건에 대응하는 표면 거칠기를 가지며, 상기 제1 부분(S3)은 상기 회로 패턴의 일부의 측면이 가지는 표면 거칠기에 대응하는 표면 거칠기를 가질 수 있다.
한편, 실시 예에서는 가우시안 빔을 이용하여 상기 캐비티(160)를 형성하도록 한다. 이때, 상기 캐비티(160)의 최외곽 부분은 상기 가우시안 빔의 중심점을 이용하여 가공을 진행한다. 즉, 상기 가우시안 빔은 중심점은 가장 큰 세기의 레이저가 발생되며, 이에 따라 상기 최외곽 부분에서의 캐비티(160)의 내벽의 경사각은 비교 예 대비 작아질 수 있다.
다시 말해서, 캐비티(160)의 내벽은 하측에서부터 제1 부분(S3), 제2 부분(S2) 및 제3 부분(S1)이 서로 연결되는 형태를 가질 수 있다. 상기 캐비티(160)의 제1 부분(S3)은 제1 절연층(110)의 상면과 연결될 수 있다. 예를 들어, 상기 캐비티(160)의 제1 부분(S3)은 상기 제1 절연층(110)의 상면과 접촉할 수 있다. 상기 캐비티(160)의 내벽의 제1 부분(S3)은 제1 경사각을 가질 수 있다. 예를 들어, 캐비티(160)의 제1 부분(S3)이 가지는 경사각은 기준면(BS)에 대하여 직각일 수 있다. 예를 들어, 상기 캐비티(160)의 제1 부분(S3)이 가지는 제1 경사각은 제1 절연층(110)의 상면에 대해 수직할 수 있다.
상기 캐비티(160)의 제2 부분(S2)은 제2 경사각(θ2)을 가질 수 있다. 예를 들어, 캐비티(160)의 제2 부분(S2)이 가지는 제2 경사각(θ2)은 기준면(BS)에 대하여, 상기 제2 부분(S2)의 일단(E1) 및 타단(E3)을 연결하는 가상의 직선의 경사각을 의미할 수 있다. 상기 기준면(BS)은 일 예로, 상기 제1 절연층(110)의 상면일 수 있으나, 이에 한정되지는 않는다.
또한, 캐비티(160)의 제3 부분(S1)은 제3 경사각(θ1)을 가질 수 있다. 예를 들어, 캐비티(160)의 제3 부분(S1)이 가지는 제3 경사각(θ1)은 상기 제2 부분(S2)이 가지는 제2 경사각(θ2)보다 작을 수 있다. 상기 제3 부분(S1)이 가지는 제3 경사각(θ1)은 상기 제3 부분(S1)의 일단(E2) 및 타단(E1)을 연결하는 가상의 직선의 경사각을 의미할 수 있다.
즉, 상기 캐비티(160)의 내벽의 제3 부분(S1)은 가우시안 빔의 중심점을 이용하여 가공된 부분이고, 이에 따라 상기 제2 부분(S2)이 가지는 제2 경사각(θ2)보다는 작은 제3 경사각(θ1)을 가질 수 있다.
상기 캐비티(160)의 내벽의 제2 부분(S2)이 가지는 경사각(θ2)은 130도 내지 160도의 범위를 가질 수 있다. 또한, 상기 캐비티(160)의 내벽의 제3 부분(S1)이 가지는 제3 경사각(θ1)은 상기 제2 부분(S2)의 제2 경사각(θ2) 보다 작은 92도 내지 130도의 범위를 가질 수 있다.
또한, 상기 캐비티(160)의 내벽의 제1 부분(S3)이 가지는 제1 경사각은 기준면(BS)에 대해 직각이라 하였으나, 일정 오차를 가질 수 있다. 예를 들어, 상기 캐비티(160)의 내벽의 제1 부분(S3)이 가지는 제1 경사각은 89도 내지 91도의 범위를 가질 수 있다.
상기와 같이, 실시 예에서는 캐비티(160)의 최외곽 부분을 형성할 때, 가우시안 빔의 중심점을 이용하여 비교 예 대비 작은 경사각을 가지도록 형성할 수 있으며, 이에 따라, 상기 캐비티(160)가 차지하는 전체 영역을 줄일 수 있다.
다시 말해서, 실시 예에서의 캐비티(160)의 내벽은 복수의 변곡점을 가질 수 있다. 예를 들어, 실시 예에서의 캐비티(160)의 내벽은 제1 변곡점(E3) 및 제2 변곡점(E2)을 가질 수 있다.
그리고, 실시 예에서의 캐비티(160)는 제1 변곡점(E3)을 중심으로 제1 경사각을 가지는 제1 부분(S3)과, 제2 경사각(θ2)을 가지는 제2 부분(S2)이 구분될 수 있다. 또한, 실시 예에서는 제2 변곡점(E2)을 기준으로 제2 경사각(θ2)을 가지는 제2 부분(S2)과 제3 경사각을 가지는 제3 부분(S1)이 구분될 수 있다.
상기 제1 변곡점(E3)은 상기 캐비티(160)의 내벽의 제1 부분(S3)과 제2 부분(S2)이 서로 만나는 지점일 수 있다. 그리고, 상기 제2 변곡점(E2)은 상기 캐비티(160)의 내벽의 제2 부분(S2)과 제3 부분(S1)이 서로 만나는 지점일 수 있다.
즉, 제1 변곡점(E3)을 중심으로, 이의 하측에는 캐비티(160)의 내벽의 제1 부분(S3)이 위치하고, 상측에는 제2 부분(S2)이 위치할 수 있다. 또한, 제2 변곡점(E2)을 중심으로, 이의 하측에는 캐비티(160)의 내벽의 제2 부분(S2)이 위치하고, 상측에는 제3 부분(S1)이 위치할 수 있다.
다음으로, 도 13을 참조하면, 실시 예에서는 제2 절연층(120) 및 제3 절연층(130)의 최외곽에 보호층(151, 152)을 형성한다.
예를 들어, 복수의 절연층 중 최상부에 배치된 절연층의 상면에는 제1 보호층(151)이 배치될 수 있다. 예를 들어, 제2 절연층(120)의 상면에는 제1 보호층(151)이 배치될 수 있다. 또한, 복수의 절연층 중 최하부에 배치된 절연층의 하면에는 제2 보호층(152)이 배치될 수 있다. 예를 들어, 제3 절연층(130)의 하면에는 제2 보호층(152)이 배치될 수 있다.
상기 제1 보호층(151) 및 제2 보호층(152)은 각각 개구부를 가질 수 있다. 예를들어, 제1 보호층(151)은 제2 절연층(120)의 상면에 배치된 회로 패턴 중 노출되어야 하는 회로 패턴의 표면을 노출하는 개구부를 가질 수 있다.
또한, 제2 보호층(152)은 제3 절연층(130)의 하면에 배치된 회로 패턴 중 노출되어야 하는 제8 회로 패턴의 표면을 노출하는 개구부를 가질 수 있다.
이러한 제1 보호층(151) 및 제2 보호층(152)은 절연성 물질을 포함할 수 있다. 제1 보호층(151) 및 제2 보호층(152)은 회로패턴들의 표면을 보호하기 위해 도포된 후 가열하여 경화될 수 있는 다양한 물질을 포함할 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)은 레지스트(resist)층일 수 있다. 예를 들어, 제1 보호층(151) 및 제2 보호층(152)은 유기고분자 물질을 포함하는 솔더 레지스트층일 수 있다. 일예로, 상기 제1 보호층(151) 및 제2 보호층(152)은 에폭시 아크릴레이트 계열의 수지를 포함할 수 있다. 자세하게, 제1 보호층(151) 및 제2 보호층(152)은 수지, 경화제, 광개시제, 안료, 용매, 필러, 첨가제, 아크릴 계열의 모노머 등을 포함할 수 있다. 다만, 실시 예는 이에 한정되지 않고, 상기 제1 보호층(151) 및 제2 보호층(152)은 포토솔더 레지스트층, 커버레이(cover-lay) 및 고분자 물질 중 어느 하나일 수 있음은 물론이다.
상기 제1 보호층(151) 및 제2 보호층(152)의 두께는 1㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)의 두께는 1㎛ 내지 15㎛일 수 있다. 예를 들어, 상기 제1 보호층(151) 및 제2 보호층(152)의 두께는 5㎛ 내지 20㎛일 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)의 두께가 20㎛ 초과인 경우에는 인쇄회로기판(100)의 두께가 증가할 수 있다. 상기 제1 보호층(151) 및 제2 보호층(152)의 두께가 1㎛ 미만인 경우에는 인쇄회로기판(100)에 포함된 회로 패턴들의 신뢰성이 저하될 수 있다.
실시 예에서는 레이저를 이용하여 절연층 내에 캐비티를 가공할 때 필요한 스톱 레이어나 마스크를 별도로 형성하지 않는다. 구체적으로, 실시 예에서는 절연층의 표면에 회로 패턴을 형성할 때 사용한 시드층을 그대로 이용하여 캐비티 형성을 위한 스톱 레이어나 마스크로 사용한다. 이에 따르면, 실시 예에서는 레이저를 이용한 캐비티 가공 시에 스톱 레이어나 마스크를 별도로 형성하지 않아도 되며, 이에 따른 공정 간소화 및 제품 단가 절감을 달성할 수 있다.
실시 예에서의 인쇄회로기판은 내벽을 가지는 캐비티를 포함하는 제2 절연층을 포함한한다. 상기 캐비티의 내벽은 제1 절연층의 상면으로부터 연장하고, 제1 경사각을 가지는 제1 부분과, 제2 경사각을 가지는 제2 부분과, 제3 경사각을 가지는 제3 부분을 포함한다. 이때, 상기 제1 내지 제3 경사각은 서로 다르다. 예를 들어, 캐비티의 내벽의 제1 부분과 제2 부분 사이에는 제1 변곡점이 형성되고, 제2 부분과 제3 부분 사이에는 제2 변곡점이 형성된다. 그리고, 상기 제1 부분의 제1 경사각은 상기 제2 부분의 제2 경사각보다 작을 수 있다. 또한, 상기 제2 부분의 제2 경사각은 상기 제3 부분의 제3 경사각보다 클 수 있다. 또한, 상기 제3 부분의 제3 경사각은 상기 제1 부분의 제1 경사각보다는 크고, 제2 부분의 제2 경사각보다는 작을 수 있다. 상기와 같은 실시 예에서는 상기 제1 부분과 제3 부분의 경사각을 비교 예 대비 작게 형성할 수 있으며, 이에 따른 비교 예 대비 캐비티 형성을 위해 필요한 공간을 최소화할 수 있다. 나아가, 실시 예에서는 동일 공간 내에서 회로 집적도를 향상시킬 수 있으다. 나아가, 실시 예에서는 상기 캐비티의 내벽의 평균 경사각을 비교 예 대비 줄일 수 있으며, 이에 따라 동일 면적 내에서 비교 예 대비 더 많은 회로 형성이 가능하고, 이에 따른 전체적인 인쇄회로기판의 부피를 감소시킬 수 있다.
또한 실시 예에서의 패키지 기판에는 캐비티 내에 배치되는 몰딩층을 포함한다. 이때, 상기 캐비티의 내벽의 제1 부분, 제2 부분 및 제3 부분은 접촉하며 배치된다. 이때, 상기 캐비티의 내벽의 제1 부분, 제2 부분 및 제3 부분은 단일 경사각이 아닌, 제1 변곡점 및 제2 변곡점을 기준으로 서로 다른 경사각을 가질 수 있다. 상기와 같은 실시 예의 캐비티의 구조는 상기 몰딩층과의 접촉하는 표면면적을 증가시킬 수 있으며, 이에 따라 상기 몰딩층과 인쇄회로기판 사이의 접합력을 향상시킬 수 있다.
또한, 실시 예에서는 회로 패턴의 시드층을 이용하여 레이저 가공을 통한 캐비티가 형성될 수 있도록 한다. 예를 들어, 레이저를 이용하여 캐비티를 형성하기 위해서는, 캐비티의 하부 영역에서 상기 캐비티의 깊이를 결정하도록 하는 제1 마스크 패턴과, 캐비티의 상부 영역에서 상기 캐비티의 주위를 둘러싸며 배치되어 상기 캐비티의 상부 폭을 결정하도록 하는 제2 마스크 패턴을 포함한다. 이때, 비교 예에서는 상기 제1 마스크 패턴과 제2 마스크 패턴을 별도의 금속층을 이용하여 형성하였다. 이와 다르게, 실시 예에서는 회로 패턴을 형성하는데 사용한 시드층을 상기 제1 마스크 패턴과 제2 마스크 패턴으로 이용할 수 있도록 한다. 이때, 상기 제1 마스크 패턴과 제2 마스크 패턴은 수직 방향에서 적어도 일부가 중첩된다. 즉, 비교 예에서의 제1 마스크 패턴과 제2 마스크 패턴은 수직 방향에서 중첩되지 않도록 배치된다. 이에 따라, 비교 예에서는 레이저 가공 시의 공정 편차에 의해 상기 제2 마스크 패턴을 벗어난 영역으로의 레이저 가공이 이루어지고, 이에 따라 제1 절연층의 일부가 가공되는 문제가 발생할 수 있다. 이와 다르게 실시 예에서는 상기와 같이 제1 마스크 패턴과 제2 마스크 패턴을 일부 중첩되도록 배치하여, 캐비티 가공 영역에 정확히 캐비티를 가공할 수 있으며, 이에 따른 신뢰성을 향상시킬 수 있다.
이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 실시예를 한정하는 것이 아니며, 실시예가 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 설정하는 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 제1 절연층; 및
    상기 제1 절연층 위에 배치되고, 캐비티를 포함하는 제2 절연층;을 포함하고,
    상기 캐비티는 상기 제2 절연층을 관통하며 형성되고,
    상기 캐비티의 내벽은,
    상기 제1 절연층의 상면과 접촉하고, 제1 경사각을 가지는 제1 부분과,
    상기 제1 부분으로부터 연장되고, 상기 제1 경사각과 다른 제2 경사각을 가지는 제2 부분과,
    상기 제2 부분으로부터 연장되고, 상기 제1 및 제2 경사각과 다른 제3 경사각을 가지는 제3 부분을 포함하는,
    인쇄회로기판.
  2. 제1항에 있어서,
    상기 제1 경사각은 상기 제2 및 제3 경사각보다 작고,
    상기 제2 경사각은 상기 제1 및 제3 경사각보다 크고,
    상기 제3 경사각은, 상기 제1 경사각보다 크면서 상기 제2 경사각보다 작은,
    인쇄회로기판.
  3. 제2항에 있어서,
    상기 제1 경사각은 89도 내지 91도 사이의 범위를 가지고,
    상기 제2 경사각은 130도 내지 160도 범위를 가지고,
    상기 제2 경사각은 92도 내지 130도 범위를 가지는
    인쇄회로기판.
  4. 제2항에 있어서,
    상기 캐비티는
    상기 내벽의 제1 부분과 제2 부분 사이에 제1 변곡점과,
    상기 내벽의 제2 부분과 제3 부분 사이에 제2 변곡점을 포함하는,
    인쇄회로기판.
  5. 제4항에 있어서,
    상기 제1 절연층의 상면 위에 배치되고, 상기 캐비티를 통해 노출되는 패드를 포함하고,
    상기 제2 변곡점은,
    상기 패드의 상면보다 낮게 위치하는,
    인쇄회로기판.
  6. 제5항에 있어서,
    상기 패드는,
    상기 제1 절연층의 상면 위에 배치되는 제1 금속층과,
    상기 제1 금속층의 상면 위에 배치되는 제2 금속층을 포함하고,
    상기 제1 변곡점은 상기 제1 금속층과 동일 높이를 가지는
    인쇄회로기판.
  7. 제1항에 있어서,
    상기 제2 절연층의 두께는 5um 내지 20um 범위를 가지는
    인쇄회로기판.
  8. 제7항에 있어서,
    상기 제2 절연층은 RCC(Resin Coated Copper)을 포함하는
    인쇄회로기판.
  9. 제1항에 있어서,
    상기 캐비티의 내벽의 제1 부분의 표면 거칠기는,
    상기 캐비티의 내벽의 제2 부분 또는 제3 부분의 표면 거칠기와 다른,
    인쇄회로기판.
  10. 제1 절연층;
    상기 제1 절연층 위에 배치되고, 캐비티를 포함하는 제2 절연층;
    상기 제1 절연층 위에 배치되고, 상기 캐비티를 통해 상면이 노출되는 패드;
    상기 패드 위에 배치되는 접속부; 및
    상기 접속부 위에 배치되는 전자소자를 포함하고,
    상기 캐비티의 내벽은,
    상기 제1 절연층의 상면과 접촉하고, 제1 경사각을 가지는 제1 부분과,
    상기 제1 부분으로부터 연장되고, 상기 제1 경사각과 다른 제2 경사각을 가지는 제2 부분과,
    상기 제2 부분으로부터 연장되고, 상기 제1 및 제2 경사각과 다른 제3 경사각을 가지는 제3 부분을 포함하고,
    상기 제1 경사각은 상기 제2 및 제3 경사각보다 작고,
    상기 제2 경사각은 상기 제1 및 제3 경사각보다 크고,
    상기 제3 경사각은, 상기 제1 경사각보다 크면서 상기 제2 경사각보다 작은,
    패키지기판.
  11. 제10항에 있어서,
    상기 제1 경사각은 89도 내지 91도 사이의 범위를 가지고,
    상기 제2 경사각은 130도 내지 160도 범위를 가지고,
    상기 제2 경사각은 92도 내지 130도 범위를 가지는
    패키지기판.
  12. 제10항에 있어서,
    상기 캐비티는
    상기 내벽의 제1 부분과 제2 부분 사이에 제1 변곡점과,
    상기 내벽의 제2 부분과 제3 부분 사이에 제2 변곡점을 포함하고,
    상기 제2 변곡점은,
    상기 패드의 상면보다 낮게 위치하는,
    패키지기판.
  13. 제12항에 있어서,
    상기 패드는,
    상기 제1 절연층의 상면 위에 배치되는 제1 금속층과,
    상기 제1 금속층의 상면 위에 배치되는 제2 금속층을 포함하고,
    상기 제1 변곡점은 상기 제1 금속층과 동일 높이를 가지는
    패키지기판.
  14. 제10항에 있어서,
    상기 제2 절연층은 5um 내지 20um 범위의 두께를 가지는 RCC(Resin Coated Copper)을 포함하는
    패키지기판.
  15. 제10항에 있어서,
    상기 캐비티의 내벽의 제1 부분의 표면 거칠기는,
    상기 캐비티의 내벽의 제2 부분 또는 제3 부분의 표면 거칠기와 다른,
    패키지기판.
  16. 제10항에 있어서,
    상기 캐비티 내에 배치되고, 상기 전자 소자의 적어도 일부를 덮는 몰딩층을 포함하는
    패키지 기판.
  17. 제1 절연층을 준비하고,
    상기 제1 절연층의 일면 상에, 제1-1 금속층 및 상기 제1-1 금속층의 일면 상에 상기 제1-1 금속층을 시드층으로 도금한 제1-2 금속층을 포함하는 제1 회로 패턴을 형성하고,
    상기 제1 회로 패턴의 제1-1 금속층 중 캐비티 영역에 대응하는 제1 부분을 제외한 나머지 부분을 제거하고,
    상기 제1 절연층의 일면 상에 제2 절연층을 형성하고,
    상기 제2 절연층의 일면 상에, 제2-1 금속층 및 상기 제2-1 금속층의 일면 상에 상기 제2-1 금속층을 시드층으로 도금한 제2-2 금속층을 포함하는 제2 회로 패턴을 형성하고,
    상기 제2 회로 패턴의 제2-1 금속층 중 캐비티 영역의 인접 영역에 대응하는 제2 부분을 제외한 나머지 부분을 제거하고,
    상기 제1-1 금속층의 제1 부분과 상기 제2-1 금속층의 제2 부분을 기준으로 형성된 상기 제2 절연층의 캐비티 영역을 가공하여 캐비티를 형성하는 것을 포함하고,
    상기 제2 절연층은 RCC(Resin Coated Copper)을 포함하며,
    상기 캐비티를 형성하는 것은,
    레이저를 이용하여 상기 제2 절연층을 개방하는 것을 포함하고,
    상기 제2 절연층에 형성된 캐비티의 내벽은,
    상기 제1 절연층의 상면과 접촉하고, 제1 경사각을 가지는 제1 부분과,
    상기 제1 부분으로부터 연장되고, 상기 제1 경사각과 다른 제2 경사각을 가지는 제2 부분과,
    상기 제2 부분으로부터 연장되고, 상기 제1 및 제2 경사각과 다른 제3 경사각을 가지는 제3 부분을 포함하고,
    상기 제1 경사각은 상기 제2 및 제3 경사각보다 작고,
    상기 제2 경사각은 상기 제1 및 제3 경사각보다 크고,
    상기 제3 경사각은, 상기 제1 경사각보다 크면서 상기 제2 경사각보다 작은,
    인쇄회로기판의 제조 방법.
  18. 제17항에 있어서,
    상기 제1 경사각은 89도 내지 91도 사이의 범위를 가지고,
    상기 제2 경사각은 130도 내지 160도 범위를 가지고,
    상기 제2 경사각은 92도 내지 130도 범위를 가지는
    인쇄회로기판의 제조 방법.
  19. 제17항에 있어서,
    상기 캐비티는
    상기 내벽의 제1 부분과 제2 부분 사이에 제1 변곡점과,
    상기 내벽의 제2 부분과 제3 부분 사이에 제2 변곡점을 포함하고,
    상기 제2 변곡점은,
    상기 패드의 상면보다 낮게 위치하는,
    인쇄회로기판의 제조 방법.
  20. 제19항에 있어서,
    상기 패드는,
    상기 제1 절연층의 상면 위에 배치되는 제1 금속층과,
    상기 제1 금속층의 상면 위에 배치되는 제2 금속층을 포함하고,
    상기 제1 변곡점은 상기 제1 금속층과 동일 높이를 가지는
    인쇄회로기판의 제조 방법.
KR1020200079248A 2020-06-29 2020-06-29 인쇄회로기판, 패키지 기판 및 이의 제조 방법 KR20220001202A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200079248A KR20220001202A (ko) 2020-06-29 2020-06-29 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP2022581620A JP2023533233A (ja) 2020-06-29 2021-06-29 回路基板
CN202180053271.1A CN116250378A (zh) 2020-06-29 2021-06-29 电路板
US18/013,624 US20230290716A1 (en) 2020-06-29 2021-06-29 Circuit board
PCT/KR2021/008143 WO2022005152A1 (ko) 2020-06-29 2021-06-29 회로 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200079248A KR20220001202A (ko) 2020-06-29 2020-06-29 인쇄회로기판, 패키지 기판 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20220001202A true KR20220001202A (ko) 2022-01-05

Family

ID=79349110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200079248A KR20220001202A (ko) 2020-06-29 2020-06-29 인쇄회로기판, 패키지 기판 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20220001202A (ko)

Similar Documents

Publication Publication Date Title
US11842893B2 (en) Printed circuit board and package substrate including same
US20220377902A1 (en) Printed circuit board
KR20210121776A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20210112779A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
EP4216267A1 (en) Circuit board
KR20220013675A (ko) 인쇄회로기판 및 이의 제조 방법
KR20220001183A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
CN113491175B (zh) 电路板
KR20220001202A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US20240138077A1 (en) Circuit board and package substrate comprising same
US20230290716A1 (en) Circuit board
US20240120243A1 (en) Circuit board and package substrate comprising same
KR20220001193A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
CN113196890B (zh) 印刷电路板
EP4380325A1 (en) Circuit board and semiconductor package comprising same
US20220304147A1 (en) Printed circuit board
KR20230071537A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230023492A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230030995A (ko) 회로 기판 및 이를 포함하는 패키지 기판
KR20230065804A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230018921A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20220148007A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230080188A (ko) 회로 기판 및 이를 포함하는 패키지 기판
KR20220138205A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20220154555A (ko) 회로기판 및 이를 포함하는 패키지 기판

Legal Events

Date Code Title Description
A201 Request for examination