JP2023533233A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2023533233A
JP2023533233A JP2022581620A JP2022581620A JP2023533233A JP 2023533233 A JP2023533233 A JP 2023533233A JP 2022581620 A JP2022581620 A JP 2022581620A JP 2022581620 A JP2022581620 A JP 2022581620A JP 2023533233 A JP2023533233 A JP 2023533233A
Authority
JP
Japan
Prior art keywords
cavity
metal layer
layer
insulating layer
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022581620A
Other languages
English (en)
Inventor
チェ フン チョン
チョン ペ シン
ス ミン イ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020200079192A external-priority patent/KR20220001183A/ko
Priority claimed from KR1020200079232A external-priority patent/KR20220001193A/ko
Priority claimed from KR1020200079248A external-priority patent/KR20220001202A/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2023533233A publication Critical patent/JP2023533233A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10022—Non-printed resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

実施例に係る回路基板は、第１絶縁層と、前記第１絶縁層の一面に配置され、パッドを含む第１回路パターンと、前記第１絶縁層の一面に配置され、前記パッドを露出するキャビティを含む第２絶縁層と、を含み、前記第１回路パターンは、前記第１絶縁層の一面に配置される第１－１金属層と、前記第１－１金属層の一面に配置される第１－２金属層と、を含み、前記第１－１金属層の面積は、前記第１－２金属層の面積よりも大きく、前記第１－１金属層の少なくとも一部の側面は、前記キャビティを介して露出する。【選択図】図１

Description

実施例は、回路基板及びこれを含むパッケージ基板に関する。
回路基板は、多様な種類の素子を平板上に密集搭載させるために、各素子の装着位置を確定し、素子を連結する回路パターンを平板の表面に印刷して固定する構造を有する。このような回路基板は、内部に素子が埋め込まれる形態の埋め込み（ｅｍｂｅｄｄｅｄ）構造を有することができる。
最近、電子部品の小型化及び多機能を実現するために、回路基板を高密度集積化が可能な多層構造として使用されている。
一般に、従来の埋め込み回路基板は、ドリルビット（ｄｒｉｌｌ ｂｉｔ）を用いて素子を内裝するためのキャビティ（ｃａｖｉｔｙ）を形成したり、素子の安着のために離型フィルムなどの副材料を使用したり、サンドブラスト（ｓａｎｄ ｂｌａｓｔ）を用いて素子を内裝するためのキャビティを形成した。
しかし、従来の回路基板に含まれるキャビティは、内壁の傾斜角がキャビティの底面を基準に１５０°以上に形成されており、これにより前記キャビティ内に素子の実装空間を設けるためには、前記内壁の傾斜角を考慮するによって、相対的にキャビティ形成のために必要な空間が大きくなるという問題がある。これにより、従来の回路基板は、回路の集積度が減少し、前記キャビティ形成空間が大きくなることによる回路基板の全体体積が増加するという問題がある。
実施例では、前記キャビティの内壁の傾斜角を改善させることができる回路基板、パッケージ基板、及びその製造方法に関する。
また、実施例では、前記キャビティの形成工程において、前記キャビティの底面に必要なストップレイヤー（ｓｔｏｐ ｌａｙｅｒ）を別に形成しなくても所望の領域に所望の深さのキャビティを形成することができる回路基板、パッケージ基板、及びその製造方法を提供できるようにする。
提案される実施例において、解決しようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していない他の技術的課題は、下記の記載から実施例が属する技術分野における通常の知識を有する者にとって明確に理解されるであろう。
実施例に係る回路基板は、第１絶縁層と、前記第１絶縁層の一面に配置され、パッドを含む第１回路パターンと、前記第１絶縁層の一面に配置され、前記パッドを露出するキャビティを含む第２絶縁層と、を含み、前記第１回路パターンは、前記第１絶縁層の一面に配置される第１－１金属層と、前記第１－１金属層の一面に配置される第１－２金属層と、を含み、前記第１－１金属層の面積は、前記第１－２金属層の面積よりも大きく、前記第１－１金属層の少なくとも一部の側面は、前記キャビティを介して露出する。
また、前記第１－１金属層は、前記第１－１金属層と垂直方向に重なる第１部分と、前記第１部分以外の第２部分と、を含み、前記第２部分の側面は、前記キャビティを介して露出する。
また、前記第１－１金属層の前記第２部分は、前記キャビティの外側を囲む閉ループ形状を有し、前記第１絶縁層と第２絶縁層との間に配置される。
また、前記第１－１金属層は、前記第１－２金属層のシード層である。
また、前記第１－１金属層の前記第１部分の上面は、前記第１－２金属層の下面と直接接触し、前記第１－１金属層の前記第２部分の上面は、前記第２絶縁層と直接接触する。
また、前記第１－１金属層の前記第２部分は、前記第１－２金属層と一定間隔で離隔される。
また、前記第１回路パターンは、前記キャビティに隣接する領域に配置される第１－１回路パターンと、前記第１－１回路パターン以外の第１－２回路パターンと、を含み、前記第１－２回路パターンの第１－１金属層と前記第１－２回路パターンの第１－２金属層とは、互いに同じ面積を有し、前記第１－１回路パターンの第１－１金属層は、前記第１－１回路パターンの第１－２金属層よりも大きい面積を有する。
また、前記第１－１回路パターンの第１－１金属層は、前記第１－１回路パターンの第１－２金属層と垂直方向に重なる第１部分と前記第１部分以外の第２部分とを含み、前記第１－１回路パターンの前記第１－１金属層の第２部分は、前記キャビティの外側を囲み、前記第１絶縁層と第２絶縁層との間に配置される。
また、前記第２絶縁層は、第２－１絶縁層及び第２－２絶縁層を含み、前記キャビティは、前記第２－１絶縁層及び前記第２－２絶縁層を共通に貫通する。
また、前記第２絶縁層は、第２－１絶縁層及び第２－２絶縁層を含み、前記第２－１絶縁層と第２－２絶縁層との間に配置される第２回路パターンを含み、前記キャビティは、前記第２－１絶縁層に形成される第１キャビティ及び前記第２－２絶縁層に形成され、前記第１キャビティとは異なるサイズを有する第２キャビティを含み、前記第１－１金属層の少なくとも一部の側面は、前記第１キャビティを介して露出し、前記第２回路パターンは、前記第２－１絶縁層の一面に配置される第２－１金属層と、前記第２－１金属層の一面に配置される第２－２金属層と、を含み、前記第２－１金属層の面積は、前記第２－２金属層の面積よりも大きく、前記第２－１金属層の少なくとも一部の側面は、前述第２キャビティを介して露出する。
また、前記第２絶縁層の厚さは、５μｍ～２０μｍの範囲を有する。
また、前記第２絶縁層は、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ）を含む。
一方、実施例に係るパッケージ基板は、第１絶縁層と、 前記第１絶縁層の一面に配置され、パッドを含む第１回路パターンと、前記第１絶縁層の一面に配置され、前記パッドを露出するキャビティを含む第２絶縁層と、前記 パッドの上に配置される接続部と、前記接続部の上に配置される電子素子と、を含み、前記第１回路パターンは、前記第１絶縁層の一面に配置される第１－１金属層と、前記第１－１金属層の一面に配置される第１－ 第２金属層と、を含み、前記第１－１金属層の面積が前記第１－２金属層の面積よりも大きく、前記第１－１金属層は、前記第１－１金属層と垂直方向に重なる第１部分と、前記第１部分以外の第２部分と、を含み、前記第２部分の側面は、前記キャビティを介して露出する。
また、前記第１－１金属層の前記第２部分は、前記キャビティの外側を囲む閉ループ形状を有し、前記第１絶縁層と前記第２絶縁層との間に配置される。
また、前記第１回路パターンは、前記キャビティに隣接する領域に配置される第１－１回路パターン及び前記第１－１回路パターン以外の第１－２回路パターンを含み、前記第１－２回路パターンの第１－１金属層と前記第１－２回路パターンの第１－２金属層は、互いに同じ面積を有し、前記第１－１回路パターンの前記第１－１金属層は、前記第１－１回路パターンの前記第１－２金属層よりも大きい面積を有する。
また、前記第１－１回路パターンの第１－１金属層は、前記第１－１回路パターンの第１－２金属層と垂直方向に重なる第１部分と、前記第１部分以外の第２部分を含み、前記第１－１回路パターンの第１－１金属層の第２部分は、前記キャビティの外側を囲み、前記第１絶縁層と前記第２絶縁層との間に配置される。
また、前記第２絶縁層は、５μｍ～２０μｍの範囲の厚さを有するＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ）を含む。
また、実施例に係る回路基板は、第１絶縁層と、前記第１絶縁層の一面に配置され、パッドを含む第１回路パターンと、前記 第１絶縁層の一面に配置され、前記パッドを露出するキャビティを含む第２絶縁層と、を含み、前記キャビティの内壁の傾斜角は、前記第１絶縁層の上面に対して９０．１度～１００度の範囲を有し、前記第２絶縁層は、レジン内にガラス繊維が配置されたプリプレグを含み、 前記絶縁層のガラス繊維は、前記キャビティの内側に突出しない。
また、前記キャビティの垂直断面は、長方形または正方形の形状を有する。
また、前記キャビティの水平断面は、曲面を含む。
また、前記キャビティの水平断面は、一定の曲率を有するエッジ部分を含む。
また、前記キャビティのエッジ部分が有する曲率は、２０μｍ～８０μｍの範囲の円が有する曲率に対応する。
実施例に係る回路基板は、第１絶縁層と、前記第１絶縁層の上に配置され、前記キャビティを含む第２絶縁層と、を含み、前記キャビティは、前記第２絶縁層を貫通して形成され、前記キャビティの内壁は、前記第１絶縁層の上面と接触し、第１傾斜角を有する第１部分と、前記第１部分から延び、前記第１傾斜角とは異なる第２傾斜角を有する第２部分と、前記第２部分から延び、前記第２傾斜角とは異なる第３傾斜角を有する第３部分と、を含む。
前記第１傾斜角は、前記第２及び第３傾斜角よりも小さく、前記第２傾斜角は、前記第１及び第３傾斜角よりも大きく、前記第３傾斜角は、前記第１傾斜角よりも大きく第２傾斜角よりも小さい。
前記第１傾斜角は、８９度～９１度の範囲を有し、前記第２傾斜角は、１３０度～１６０度の範囲を有し、前記第３傾斜角は、９２度から１３０度の範囲を有する。
また、前記キャビティは、前記内壁の第１部分と第２部分との間に第１変曲点と、前記内壁の第２部分と第３部分との間に第２変曲点と、を含む。
また、前記第１絶縁層の上面の上に配置され、前記キャビティを介して露出するパッドを含み、前記第２変曲点は、前記パッドの上面よりも低く位置する。
また、前記パッドは、前記第１絶縁層の上面の上に配置される第１金属層と、前記第１金属層の上面の上に配置される第２金属層と、を含み、前記第１変曲点は、前記第１金属層と同じ高さを有する。
また、前記第２絶縁層の厚さは、５μｍ～２０μｍの範囲を有する。
また、前記第２絶縁層は、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ）を含む。
また、前記キャビティの内壁の第１部分の表面粗さは、前記キャビティの内壁の第２部分または第３部分の表面粗さとは異なる。
実施例では、前記第１絶縁層の上面に配置される第１回路パターンを含む。前記第１回路パターンは、シード層である第１－１金属層と、前記第１－１金属層上に配置されるメッキ層である第１－２金属層と、を含むことができる。そして、実施例では、第２絶縁層に形成されるキャビティＣのストップレイヤーとして、前記第１－２金属層のシード層である第１－１金属層を用いる。これにより、実施例における第１－１金属層の面積は、第１－２金属層の面積よりも大きくてもよい。また、実施例における第１－１金属層は、垂直方向において第１－２金属層と重なる第１部分と、前記第１－２金属層と重ならない第２部分と、を含むことができる。そして、前記第１－１金属層の第２部分の側面は、第２絶縁層に形成されるキャビティＣを介して露出し得る。そして、前記第１－１金属層の第２部分は、前記キャビティＣの外側を囲んで前記第１絶縁層と前記第２絶縁層との間に配置され得る。
これによれば、実施例では、レーザー工程を用いて前記第２絶縁層にキャビティを形成する時に必要な別のストップレイヤーを形成しなくてもよく、これによる製造単価の削減及び製造工程の簡素化を達成することができる。
また、実施例では、２回の加工工程を行ってキャビティを形成する。例えば、実施例では、二酸化炭素（ＣＯ２）レーザーにより一次加工を行い、紫外線（ＵＶ）レーザーを用いて二次加工を行ってキャビティを形成する。即ち、二酸化炭素（ＣＯ２）レーザーによってキャビティが形成される場合、レーザー加工時に行われたレーザーソースの移動間隔に対応するように、前記キャビティの内壁に階段状の段差が発生する。これにより、実施例では、紫外線（ＵＶ）レーザーを用いて二酸化炭素（ＣＯ２）レーザーを通じて形成されたキャビティをさらに加工することができる。これにより、実施例におけるキャビティの内壁は、キャビティの底面または絶縁層の表面に対してほぼ垂直であってもよい。例えば、キャビティの内壁は、キャビティの底面または絶縁層の表面に対して９０．０１°～１００°の傾斜角を有することができる。例えば、キャビティの内壁は、キャビティの底面または絶縁層の表面に対して９０．１°～９５°の傾斜角を有することができる。例えば、キャビティの内壁は、キャビティの底面または絶縁層の表面に対して９１°～９３°の傾斜角を有することができる。これにより、実施例におけるキャビティの垂直断面形状は、長方形または正方形に近づくことがある。これにより、実施例では、絶縁層内でキャビティが占める空間を減らすことができ、これによる回路集積度を向上させることができる。
即ち、前記キャビティＣのサイズは、その内部に配置される電子素子のサイズに対応するように下部領域の幅が決定され得る。このとき、比較例では、前記キャビティＣの下部領域よりも上部領域の幅がさらに大きく、前記上部領域と下部領域との幅の差に対応する空間だけ空間の無駄が発生する。例えば、比較例のような二酸化炭素（ＣＯ２）レーザーなどを用いる場合、キャビティの内壁の傾斜角は１１０°以上を有する。そして、比較例では、前記キャビティの内壁が有する傾斜角によって、電子素子のサイズに比べて前記キャビティのサイズをかなり大きくてもよい。これとは異なり、実施例では、前記キャビティの内壁の傾斜角をほぼ垂直に近づけることにより、前記キャビティのサイズを減らすことができ、これによって発生する空間の無駄を解決することができる。
また、実施例におけるキャビティＣの少なくとも一部は、ラウンドした部分を含むことができる。例えば、前記キャビティの形状は、ラウンドした部分を含む形状を有することができる。例えば、実施例におけるキャビティＣは、少なくとも一部が曲面を有することができる。例えば、実施例におけるキャビティＣは、エッジ部分が曲面の形状を有することができる。これにより、実施例では、前記キャビティのエッジ部分が垂直な直線を有することによって発生し得る問題を解決することができる。例えば、前記キャビティのエッジ部分が垂直な直線を有する場合、前記エッジ部分に応力が集中し、これによるキャビティの崩れなどの構造的な信頼性問題を解決することができる。これに対し、実施では、前記キャビティのエッジ部分が曲面を含むようにすることにより、構造的な信頼性問題を解決することができ、これによる製品満足度を向上させることができる。
また、実施例において、キャビティが形成される絶縁層は、プリプレグで形成され得る。前記プリプレグは、剛性を確保するためにレジン内にガラス繊維が含まれている。そして、前記キャビティＣの形成過程において、前記ガラス繊維の一部は、前記キャビティＣを介して外部に露出し得る。そして、前記ガラス繊維がキャビティＣを介して露出する場合、多様な信頼性問題が発生することがある。例えば、前記ガラス繊維により、前記キャビティＣ内に配置される電子素子の平坦度に問題が発生することがある。例えば、前記ガラス繊維によって、前記キャビティＣ内に配置される電子素子の電気的ショットが発生することがある。これにより、実施例では、二酸化炭素（ＣＯ２）レーザーを用いて一次キャビティ加工を行った後、紫外線（ＵＶ）レーザーを用いて二次キャビティ加工を行う。このとき、前記紫外線（ＵＶ）レーザーは、前記キャビティＣの内壁の傾斜角をほぼ垂直に近づけるようにし、さらに前記一次加工されたキャビティを介して露出したガラス繊維を除去することができる。即ち、実施例では、前記キャビティＣの信頼性を向上させるために、紫外線（ＵＶ）レーザーを用いたキャビティ加工をさらに行う。このとき、紫外線（ＵＶ）レーザーは、前記キャビティを介して露光し得るガラス繊維を除去することができる。これにより、実施例では、キャビティの構造的な信頼性を向上させることができ、これによる製品信頼性を向上させることができる。
また、実施例の回路基板は、第１絶縁層及び前記第１絶縁層の上に配置される第２絶縁層を含む。そして、前記第２絶縁層にキャビティを形成する。このとき、前記キャビティの内壁は、第１絶縁層の上面から延び、第１傾斜角を有する第１部分と、第２傾斜角を有する第２部分と、第３傾斜角を有する第３部分と、を含む。このとき、前記第１～第３傾斜角は互いに異なる。例えば、前記キャビティの内壁の第１部分と第２部分との間には第１変曲部が形成され、第２部分と第３部分との間には第２変曲部が形成される。そして、前記第１部分の第１傾斜角は、前記第２部分の第２傾斜角よりも小さくてもよい。また、前記第２部分の第２傾斜角は、前記第３部分の第３傾斜角よりも大きくてもよい。また、前記第３部分の第３傾斜角は、前記第１部分の第１傾斜角よりも大きく、第２部分の第２傾斜角よりも小さくてもよい。上記のような実施例では、前記第１部分と第３部分の傾斜角を比較例に比べて小さく形成することができ、これによる比較例に比べてキャビティを形成のために必要な空間を最小限に抑えることができる。さらに、実施例では、同一空間内で回路集積度を向上させることができる。さらに、実施例では、前記キャビティの内壁の平均傾斜角を比較例に比べて減らすことができ、これにより、同一面積内で比較例に比べてより多くの回路形成が可能でなり、これによる全体的な回路基板の体積を減少させることができる。
また、実施例におけるパッケージ基板は、前記キャビティ内に配置されるモールディング層を含む。このとき、前記キャビティの内壁の第１部分、第２部分、及び第３部分は、接触して配置される。このとき、前記キャビティの内壁の第１部分、第２部分、及び第３部分は、単一の傾斜角ではなく、第１変曲部及び第２変曲部を基準に互いに異なる傾斜角を有することができる。上記のような実施例のキャビティの構造は、前記モールディング層と接触する表面積を増加させることができ、これにより前記モールディング層と回路基板との間の接合力を向上させることができる。
また、実施例では、マスクパターンを用いてキャビティを形成する。このとき、前記マスクパターンは、キャビティの下部領域で前記キャビティの深さを決定する第１マスクパターンと、キャビティの上部領域で前記キャビティの周囲を囲んで配置されて、前記キャビティの上部幅を決定する第２マスクパターンを含む。このとき、比較例では、前記前記第１マスクパターンと前記第２マスクパターンとを別の金属層を用いて形成した。これとは異なり、実施例では、回路パターンを形成するために使用したシード層を前記第１マスクパターンと第２マスクパターンとして用いることができるようにする。このとき、前記第１マスクパターンと第２マスクパターンは、垂直方向で少なくとも一部が重なる。即ち、比較例における第１マスクパターンと第２マスクパターンとは、垂直方向に重ならないように配置される。これにより、比較例では、レーザー加工時の工程偏差により、前記前記第２マスクパターンから外れた領域へのレーザー加工が行われ、これにより第１絶縁層の一部が加工されるという問題が発生することがある。これとは異なり、実施例では、上記のように第１マスクパターンと第２マスクパターンとを一部重なるように配置して、キャビティ加工領域に正確にキャビティを加工することができ、これによる信頼性を向上させることができる。
第１実施例に係る回路基板を示す図である。 図１の一部構成の平面図である。 第１実施例に係るパッケージ基板を示す図である。 第２実施例に係るパッケージ基板を示す図である。 図１に示した回路基板の製造方法を工程順に示す図である。 図１に示した回路基板の製造方法を工程順に示す図である。 図１に示した回路基板の製造方法を工程順に示す図である。 図１に示した回路基板の製造方法を工程順に示す図である。 図１に示した回路基板の製造方法を工程順に示す図である。 図１に示した回路基板の製造方法を工程順に示す図である。 図１の回路基板の変形例を示す図である。 図１の回路基板の変形例を示す図である。 図１の回路基板の変形例を示す図である。 第２実施例に係る回路基板を示す図である。 図１４の回路基板の一部構成の平面図である。 図１４に示した回路基板の製造方法を工程順に示す図である。 図１４に示した回路基板の製造方法を工程順に示す図である。 図１４に示した回路基板の製造方法を工程順に示す図である。 図１４に示した回路基板の製造方法を工程順に示す図である。 図１４に示した回路基板の製造方法を工程順に示す図である。 図１４に示した回路基板の製造方法を工程順に示す図である。 図１４に示した回路基板の製造方法を工程順に示す図である。 第３実施例に係るキャビティの構造を具体的に示す図である。 第３実施例に係るキャビティの構造を具体的に示す図である。 第３実施例に係るキャビティの加工方法を説明するための図である。 比較例に係るキャビティ加工方法を説明するための図である。
以下、添付した図面を参照して、本発明の好ましい実施例を詳細に説明する。
但し、本発明の技術思想は、説明される一部の実施例に限定されるものではなく、互いに異なる多様な形態で実現され、本発明の技術思想の範囲内であれば、実施例間のその構成要素のうち一つ以上を選択的に結合、置換して使用することができる。
また、本発明の実施例で使用される用語（技術及び科学的用語を含む）は、明らかに特別に定義されて記述されない限り、本発明が属する技術分野において、通常の知識を有する者に一般的に理解される意味として解釈することができ、事前に定義された用語のように一般的に使用される用語は、関連技術の文脈上の意味を考慮して、その意味を解釈できるであろう。また、本発明の実施例で使用される用語は、実施例を説明するためのものであり、本発明を制限するものではない。
本明細書において、単数形は、フレーズで特に言及しない限り、複数形も含むことができ、「Ａ及び（と）Ｂ、Ｃのうち少なくとも一つ（または一つ以上）」に記載される場合、Ａ、Ｂ、Ｃに組み合わせることができるすべての組み合わせのうち一つ以上を含むことができる。また、本発明の構成要素を説明するにあたって、第１、第２、Ａ、Ｂ、（ａ）、（ｂ）等の用語を用いることができる。
このような用語は、その構成要素を他の構成要素と区別するためのものに過ぎず、その用語により当該構成要素の本質や順番または順序などに限定されない。そして、ある構成要素が他の構成要素に「連結」、「結合」または「接続」されると記載された場合、その構成要素は、その他の構成要素に直接的に連結、結合または接続される場合のみならず、その構成要素とその他の構成要素との間にまた他の構成要素によって「連結」、「結合」または「接続」される場合も含むことができる。
また、各構成要素の「上（うえ）または下（した）」に形成または配置されることが記載される場合には、上（うえ）または下（した）は、二つの構成要素が互いに直接接触される場合のみならず、一つ以上の別の構成要素が二つの構成要素の間に形成または配置される場合も含む。また、「上（うえ）または下（した）」で表現される場合、一つの構成要素を基準に上方向のみならず、下側方向の意味も含むことができる。
以下、添付の図面を参照して、本発明の実施例を詳細に説明すると次の通りである。
図１は、第１実施例に係る回路基板を示す図であり、図２は、図１の一部構成の平面図である。
図１を参照すると、第１実施例に係る回路基板１００は、第１絶縁層１１０、第２絶縁層１２０、第３絶縁層１３０、回路パターン１４０、１５０、１６０ 、１７０、ビアＶ１、Ｖ２、Ｖ３、及び保護層１８０、１８５を含む。
第１絶縁層１１０は、回路基板１００の中央に配置された絶縁層であり得る。
第１絶縁層１１０の上部には、前記第２絶縁層１２０が配置される。
また、前記第１絶縁層１１０の下部には、第３絶縁層１３０が配置される。
このとき、図面上には、前記第１絶縁層１１０が回路基板１００の全体積層構造において、正中央層に配置されるものと示したが、これに限定されない。即ち、前記第１絶縁層１１０は、回路基板１００の全体積層構造において、上部側に偏った位置に配置されることもあり、これとは逆に、下部側に偏った位置に配置されることもある。
ここで、図１を参照すると、前記第１絶縁層１１０の上部には、第２絶縁層１２０が配置され得る。第２絶縁層１２０は、単一層に構成され得る。但し、実施例はこれに限定されない。例えば、第２絶縁層１２０は、複数の層構造を有することができる。但し、実施例における第２絶縁層１２０には、キャビティＣが形成され得る。そして、前記第２絶縁層１２０が複数の層構造を有する場合、図１に示す１層の第２絶縁層は、前記キャビティＣが形成された絶縁層を示したものであり得る。
また、第１絶縁層１１０の下部には、第３絶縁層１３０が配置される。このとき、第３絶縁層１３０は、単一層に構成され得る。但し、実施例はこれに限定されない。例えば、第３絶縁層１３０は、複数の層構造を有してもよい。
また、図面上には、回路基板１００が絶縁層の層数を基準に３層構造を有するものと示したが、これに限定されない。例えば、回路基板１００は、絶縁層の層数を基準に３層よりも少ない層数を有することができ、これとは異なり、３層よりも多い層数を有することもある。
第１絶縁層１１０、前記第２絶縁層１２０、及び第３絶縁層１３０は、配線を変更できる電気回路が編成されている基板であって、表面に回路パターンを形成できる絶縁材料で作られたプリント、配線板、及び絶縁基板をすべて含むことができる。
例えば、第１絶縁層１１０は、リジッド（ｒｉｇｉｄ）またはフレキシブル（Ｆｌｅｘｉｂｌｅ）であり得る。例えば、前記第１絶縁層１１０は、ガラスまたはプラスチックを含むことができる。詳細には、前記第１絶縁層１１０は、ソーダライムガラス（ｓｏｄａ ｌｉｍｅ ｇｌａｓｓ）またはアルミノシリケートガラスなどの化学強化／半強化ガラスを含むか、ポリイミドＰＩ（Ｐｏｌｙｉｍｉｄｅ）、ポリエチレンテレフタレートＰＥＴ（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ）、プロピレングリコールＰＰＧ（ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ）、ポリカーボネート（ＰＣ）などの強化もしくは延性プラスチックを含むか、サファイアを含むことができる。
また、前記第１絶縁層１１０は、光等方性フィルムを含むことができる。一例として、前記第１絶縁層１１０は、ＣＯＣ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｃｏｐｏｌｙｍｅｒ）、ＣＯＰ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｐｏｌｙｍｅｒ）、光等方ポリカーボネートＰＣ（ｐｏｌｙｃａｒｂｏｎａｔｅ）または光等方ポリメチルメタクリレート（ＰＭＭＡ）などを含むことができる。
また、前記第１絶縁層１１０は、部分的に曲面を有して曲がることがある。即ち、前記第１絶縁層１１０は、部分的には平面を有し、部分的には曲面を有して曲がることがある。詳細には、前記第１絶縁層１１０は、終端が曲面を有して曲がるか、ランダムな曲率を含んだ表面を有して曲がるか、曲がれることがある。
また、前記第１絶縁層１１０は、柔軟な特性を有するフレキシブル（ｆｌｅｘｉｂｌｅ）基板であり得る。また、前記第１絶縁層１１０は、カーブド（ｃｕｒｖｅｄ）またはベンデッド（ｂｅｎｄｅｄ）基板であり得る。
一方、第２絶縁層１２０及び第３絶縁層１３０は、ＲＣＣ（Ｒｅｓｉｎ Ｃｏａｔｅｄ Ｃｏｐｐｅｒ）で構成され得る。
即ち、前記第２絶縁層１２０及び第３絶縁層１３０がそれぞれ単一層に構成される場合、前記単一層の第２絶縁層１２０及び第３絶縁層１３０は、それぞれＲＣＣで構成され得る。また、第２絶縁層１２０及び第３絶縁層１３０がそれぞれ複数の層構造を有する場合、前記複数の層構造を有する第２絶縁層１２０の各層及び前記複数の層構造を有する第３絶縁層１３０の各層は、すべてＲＣＣで構成され得る。
これにより、前記第２絶縁層１２０及び第３絶縁層１３０のそれぞれは、５μｍ～２０μｍの厚さを有することができる。例えば、前記第２絶縁層１２０及び第３絶縁層１３０のそれぞれは、６μｍ～１８μｍの厚さを有することができる。前記第２絶縁層１２０及び第３絶縁層１３０のそれぞれは、７μｍ～１５μｍの厚さを有することができる。
このとき、前記第２絶縁層１２０が複数の層に形成される場合、前記厚さ範囲は、前記複数の層のそれぞれの厚さの範囲を意味することができる。
即ち、比較例における回路基板を構成する絶縁層は、ガラス繊維を含む前記プリプレグ（ＰＰＧ）で構成された。このとき、比較例における回路基板は、ＰＰＧを基準にガラス繊維の厚さを減らすことが困難である。これは、前記ＰＰＧの厚さが減少する場合、前記ＰＰＧに含まれたガラス繊維が前記ＰＰＧの表面に配置された回路パターンと電気的に接続することができ、これによるクラックリストが誘発されるためである。これにより、比較例における回路基板は、ＰＰＧの厚さを減少させる場合、これによる誘電体破壊や回路パターンの損傷が発生することがある。これにより、比較例における回路基板は、ＰＰＧを構成するガラス繊維の厚さによって全体の厚さを減少させるのに限界があった。
また、比較例における回路基板は、ガラス繊維を含むＰＰＧのみの絶縁層で構成されるため、高い誘電率を有している。しかし、高い誘電率を有する誘電体の場合、高周波代用として接近することが困難であるという問題がある。即ち、比較例における回路基板は、ガラス繊維の誘電率が高いので、高周波帯域で誘電率が破壊される現象が発生するようになる。
これにより、実施例では、低誘電率のＲＣＣを用いて絶縁層を構成するようにして、これによる回路基板の厚さを薄くしながら高周波帯域でも信号損失が最小化される信頼性の高い回路基板を提供することができる。
一方、実施例における第２絶縁層１２０をＲＣＣで構成することにより、ＰＰＧで構成される比較例に比べて回路基板の厚さを大幅に減少させることができる。これにより、実施例では、低誘電率材料からなるＲＣＣを用いて比較例に比べて回路基板の厚さを最小５μｍ減らすことができる。
但し、ＰＰＧの誘電率である３．０レベルで１０％改善された２．７の低誘電率を有するＲＣＣを用いても、比較例に比べて厚さの減少率は１０％に過ぎない。したがって、実施例では、電子素子などのチップが実装される部分にレーザー加工を通じてキャビティを形成させて最適な回路基板を提供できるようにする。
このとき、第１絶縁層１１０、第２絶縁層１２０、及び第３絶縁層１３０の少なくとも一つは、回路設計に基づいて回路部品を接続する電気配線を配線図形で表現し、絶縁物上に電気導体を再現することができる。また、第１絶縁層１１０、第２絶縁層１２０、及び第３絶縁層１３０の少なくとも一つは、電気部品を搭載し、これらを回路的に連結する配線を形成することができ、部品の電気的連結機能以外の部品を機械的に固定させることができる。
例えば、第１絶縁層１１０の上面には、第１回路パターン１４０が配置され得る。例えば、第１絶縁層１１０の下面には、第２回路パターン１５０が配置され得る。例えば、 第２絶縁層１２０の上面には、第３回路パターン１６０が配置され得る。例えば、第３絶縁層１３０の下面には、第４回路パターン１７０が配置され得る。
前記第１～第４回路パターン１４０、１５０、１６０、１７０のそれぞれは、互いに一定間隔で離隔しつつ、それぞれの絶縁層の表面に複数形成され得る。
また、前記第２絶縁層１２０が複数の層構造を有する場合、前記第３回路パターン１６０は、複数の第２絶縁層の表面にそれぞれ配置され得る。また、第３絶縁層１３０が複数の層構造を有する場合、前記第４回路パターン１７０は、複数の第３絶縁層の表面にそれぞれ配置され得る。
一方、上記のような前記第１～第４回路パターン１４０、１５０、１６０、１７０は、電気信号を伝達する配線であって、電気伝導性の高い金属物質で形成され得る。このために、前記第１～第４回路パターン１４０、１５０、１６０、１７０は、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、スズ（Ｓｎ）、銅（Ｃｕ）、及び亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質で形成され得る。また、前記第１～第４回路パターン１４０、１５０、１６０、１７０は、ボンディング力に優れた金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ） 、錫（Ｓｎ）、銅（Ｃｕ）、及び亜鉛（Ｚｎ）のうちから選択される少なくとも一つの金属物質を含むペーストまたはソルダペーストで形成され得る。好ましくは、前記第１～第４回路パターン１４０、１５０、１６０、１７０は、電気伝導性が高く、かつ価格が比較的安価な銅（Ｃｕ）で形成され得る。
前記第１～第４回路パターン４０、１５０、１６０、１７０は、通常のプリント回路基板の製造工程であるアディティブ工法（Ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、サブトラクティブ工法（Ｓｕｂｔｒａｃｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、及びＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）工法などで可能であり、ここでは、詳細な説明は省略する。
一方、第１回路パターン１４０は、前記第１絶縁層１１０の上面に配置されつつ、キャビティＣを介して露出するパッド１４０Ｐを含むことができる。前記パッド１４０Ｐは、前記キャビティＣ内に実装される電子素子（後述）と電気的に連結され得る。例えば、前記パッド１４０Ｐは、前記キャビティＣ内に実装される電子素子とワイヤを介して連結されるワイヤボンディングパッドであり得る。これとは異なり、前記パッド１４０Ｐは、前記キャビティＣ内に実装される電子素子の端子と直接連結されるフリップチップボンディングパッドであり得る。
一方、第１～第４回路パターン４０、１５０、１６０、１７０は、それぞれ層間導通のためのビアと連結されるビアパッドと、信号伝達のためのトレースと、電子素子などと連結される実装パッドと、を含むことができる。
ここで、第１～第４回路パターン１４０、１５０、１６０、１７０は、複数の層構造を有することができる。
例えば、第１回路パターン１４０は、第１－１金属層１４１及び第１－２金属層１４２を含むことができる。前記第１－１金属層１４１は、前記第１絶縁層１１０の上面に配置され得る。例えば、前記第１－１金属層１４１の下面は、前記第１絶縁層１１０の上面と直接接触することができる。前記第１－１金属層１４１は、化学銅メッキ層であり得る。例えば、前記第１－１金属層１４１は、無電解メッキ層であり得る。前記第１－１金属層１４１は、前記第１－２金属層１４２を電解メッキするためのシード層であり得る。前記第１－２金属層１４２は、前記第１－１金属層１４１をシード層として電解メッキして形成した電解メッキ層であり得る。前記第１－２金属層１４２は、前記第１－１金属層１４１の厚さよりも大きくてもよい。例えば、前記第１－１金属層１４１は、第１厚さを有することができる。前記第１－１金属層１４１が有する第１厚さは、前記第１－１金属層１４１のメッキ方式によって変わることがある。例えば、化学銅メッキ層は、厚さに応じてヘビー銅メッキ（Ｈｅａｖｙ Ｃｏｐｐｅｒ、２μm以上）、ミディアム銅メッキ（Ｍｅｄｉｕｍ Ｃｏｐｐｅｒ、１～２μm）、ライト銅メッキ（Ｌｉｇｈｔ Ｃｏｐｐｅｒ、１μm以下）にそれぞれ区分され得る。このとき、実施例における第１－１金属層１４１は、ミディアム銅メッキまたはライト銅メッキで０．５μｍ～１．５μｍを満たす第１厚さを有することができる。前記第１～２の金属層１４２は、８．５μｍ～１３．５μｍの範囲を有することができる。これにより、前記第１－１金属層１４１と前記第１－２金属層１４２とを含む第１回路パターン１４０の総厚さは、１０μｍ～１４μｍの範囲を有することができる。
例えば、第２回路パターン１５０は、第２－１金属層１５１及び第２－２金属層１５２を含むことができる。前記第２－１金属層１５１は、前記第１絶縁層１１０の下面に配置され得る。例えば、前記第２－１金属層１５１の上面は、前記第１絶縁層１１０の下面と直接接触することができる。前記第２－１金属層１５１は、化学銅メッキ層であり得る。例えば、第２－１金属層１５１は、無電解メッキ層であり得る。前記第２－１金属層１５１は、前記第２－２金属層１５２を電解メッキするためのシード層であり得る。前記第２－２金属層１５２は、前記第２－１金属層１５１をシード層として電解メッキして形成された電解メッキ層であり得る。前記第２－２金属層１５２は、前記第２－１金属層１５１の厚さよりも大きくてもよい。
例えば、第３回路パターン１６０は、第３－１金属層１６１及び第３－２金属層１６２を含むことができる。前記第３－１金属層１６１は、前記第２絶縁層１２０の上面に配置され得る。例えば、前記第３－１金属層１６１の下面は、前記第２絶縁層１２０の上面と直接接触することができる。前記第３－１金属層１６１は、化学銅メッキ層であり得る。例えば、前記第３－１金属層１６１は、無電解メッキ層であり得る。第３－１金属層１６１は、第３－２金属層１６２を電解メッキするためのシード層であり得る。前記第３－２金属層１６２は、前記第３－１金属層１６１をシード層として電解メッキして形成された電解メッキ層であり得る。前記第３－２金属層１６２は、前記第３－１金属層１６１の厚さよりも大きくてもよい。
例えば、第４回路パターン１７０は、第４－１金属層１７１及び第４－２金属層１７２を含むことができる。前記第４－１金属層１７１は、第３絶縁層１３０の下面に配置され得る。例えば、前記第４－１金属層１７１の上面は、前記第３絶縁層１３０の下面と直接接触することができる。前記第４－１金属層１７１は、化学銅メッキ層であり得る。例えば、前記第４－１金属層１７１は、無電解メッキ層であり得る。前記第４－１金属層１７１は、前記第４－２金属層１７２を電解メッキするためのシード層であり得る。前記第４－２金属層１７２は、前記第４－１金属層１７１をシード層として電解メッキして形成された電解メッキ層であり得る。前記第４－２金属層１７２は、前記第４－１金属層１７１の厚さよりも大きくてもよい。
第１絶縁層１１０、第２絶縁層１２０、及び第３絶縁層１３０には、互いに異なる層に配置された回路パターンを互いに電気的に連結するビアＶ１、Ｖ２、Ｖ３が配置され得る。ビアＶ１、Ｖ２、Ｖ３は、前記第１絶縁層１１０、第２絶縁層１２０、及び第３絶縁層１３０のうち少なくともいずれか一つを貫通して配置され得る。そして、ビアＶ１、Ｖ２、Ｖ３の両端は、互いに異なる絶縁層に配置された回路パターンとそれぞれ連結され、それにより電気信号を伝達することができる。
第１絶縁層１１０には、第１ビアＶ１が配置され得る。第１ビアＶ１は、前記第１絶縁層１１０の上面及び下面を貫通して配置され得る。第１ビアＶ１は、前記第１絶縁層１１０の上面に配置された第１回路パターン１４０と前記第１絶縁層１１０の下面に配置された第２回路パターン１４２とを電気的に連結することができる。
第２絶縁層１２０には、第２ビアＶ２が配置され得る。前記第２ビアＶ２は、前記第２絶縁層１２０の上面及び下面を貫通して配置され得る。前記第２ビアＶ２は、前記第１絶縁層１１０の上面に配置された第１回路パターン１４０と前記第２絶縁層１２０の上面に配置された第３回路パターン１６０とを電気的に連結することができる。
また、第３絶縁層１３０には、第３ビアＶ３が配置され得る。前記第３ビアＶ３は、前記第３絶縁層１３０の上面及び下面を貫通して配置され得る。前記第３ビアＶ３は、前記第１絶縁層１１０の下面に配置された第２回路パターン１５０と前記第３絶縁層１３０の下面に配置された第４回路パターン１７０とを電気的に連結することができる。
一方、前記ビアＶ１、Ｖ２、Ｖ３は、前記第１絶縁層１１０、第２絶縁層１２０、及び第３絶縁層１３０のうちいずれか一つの絶縁層のみを貫通することができ、これとは異なり、複数の絶縁層を共通に貫通して配置され得る。これにより、前記ビアＶ１、Ｖ２、Ｖ３は、互いに隣接する絶縁層ではなく、少なくとも２層以上離れた絶縁層の表面上に配置された回路パターンを互いに連結することもできる。
一方、前記ビアＶ１、Ｖ２、Ｖ３は、前記複数の絶縁層のうち少なくとも一つの絶縁層を貫通する貫通孔（図示せず）の内部を伝導性物質で充填して形成することができる。
前記貫通孔は、機械、レーザー及び化学加工のいずれか一つの加工方式によって形成され得る。前記貫通孔が機械加工によって形成される場合には、ミーリング（Ｍｉｌｌｉｎｇ）、ドリル（Ｄｒｉｌｌ）、及びルーティング（Ｒｏｕｔｉｎｇ）などの方式を用いることができ、レーザー加工によって形成される場合には、ＵＶやＣＯ２レーザー方式を用いることができ、化学加工によって形成される場合には、アミノシラン、ケトン類などを含む薬品を用いて前記複数の絶縁層のうち少なくとも一つの絶縁層を開放することができる。
一方、前記レーザーによる加工は、光学エネルギーを表面に集中させて材料の一部を溶かして蒸発させて、所望の形状をとる切断方法であって、コンピュータプログラムによる複雑な形成も容易に加工することでき、他の方法では切断しにくい複合材料も加工することができる。
また、前記レーザーによる加工は、切断直径が最小０．００５ｍｍまで可能であり、加工可能な厚さの範囲が広いという長所がある。
前記レーザー加工ドリルとしては、ＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｕｍ Ｇａｒｎｅｔ）レーザー－やＣＯ２レーザー－や紫外線（ＵＶ）レーザー－を用いることが好ましい。ＹＡＧレーザーは、銅箔層及び絶縁層の両方とも加工できるレーザーであり、ＣＯ２レーザーは、絶縁層のみ加工できるレーザーである。
前記貫通孔が形成されると、前記貫通孔の内部を伝導性物質で充填して前記ビアＶ１、Ｖ２、Ｖ３を形成することができる。前記ビアＶ１、Ｖ２、Ｖ３を形成する金属物質は、銅（Ｃｕ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、及びとパラジウム（Ｐｄ）のうちから選択されるいずれか一つの物質であり得、前記伝導性物質の充填は、無電解メッキ、電解メッキ、スクリーン印刷（Ｓｃｒｅｅｎ Ｐｒｉｎｔｉｎｇ）、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、蒸発法（Ｅｖａｐｏｒａｔｉｏｎ）、インクジェッティング及びディスフェンシングのうちいずれか一つ、またはこれらの組み合わせた方式を用いることができる。
一方、第１絶縁層１１０、第２絶縁層１２０、及び第３絶縁層１３０のうち最上側及び最下側に配置された絶縁層の表面には、保護層１８０、１８５が配置され得る。例えば、複数の絶縁層のうち最上部に配置された絶縁層の上面には、第１保護層１８０が配置され得る。例えば、第２絶縁層１２０の上面には、第１保護層１８０が配置され得る。また、複数の絶縁層のうち最下部に配置された絶縁層の下面には、第２保護層１８５が配置され得る。例えば、第３絶縁層１３０の下面には、第２保護層１８５が配置され得る。
前記第１保護層１８０及び第２保護層１８５は、それぞれ開口部を有することができる。例えば、第１保護層１８０は、第２絶縁層１２０の上面に配置された第３回路パターン１６０のうち露出すべき第３回路パターンの表面を露出する開口部を有することができる。
また、第２保護層１８５は、第３絶縁層１３０の下面に配置された第４回路パターン１７０のうち露出すべき第４回路パターンの表面を露出する開口部を有することができる。
このような第１保護層１８０及び第２保護層１８５は、絶縁性物質を含むことができる。第１保護層１８０及び第２保護層１８５は、回路パターンの表面を保護するために塗布された後に加熱して硬化できる多様な物質を含むことができる。前記第１保護層１８０及び第２保護層１８５は、レジスト（ｒｅｓｉｓｔ）層であり得る。例えば、第１保護層１８０及び第２保護層１８５は、有機高分子物質を含むソルダーレジスト層であり得る。一例として、前記第１保護層１８０及び第２保護層１８５は、エポキシアクリレート系の樹脂を含むことができる。詳細には、第１保護層１８０及び第２保護層１８５は、樹脂、硬化剤、光開始剤、顔料、溶媒、フィラー、添加剤、アクリル系のモノマーなどを含むことができる。但し、実施例はこれに限定されず、前記第１保護層１８０及び第２保護層１８５は、フォトソルダーレジスト層、カバーレイ（ｃｏｖｅｒ－ｌａｙ）、及び高分子物質のうちいずれか一つであり得ることは言うまでもない。
前記第１保護層１８０及び第２保護層１８５の厚さは、１μｍ～２０μｍであってもよい。前記第１保護層１８０及び第２保護層１８５の厚さは、１μｍ～１５μｍであってもよい。例えば、前記第１保護層１８０及び第２保護層１８５の厚さは、５μｍ～２０μｍであってもよい。前記第１保護層１８０及び第２保護層１８５の厚さが２０μｍを超える場合には、回路基板１００の厚さが増加することがある。前記第１保護層１８０及び第２保護層１８５の厚さが１μｍ未満の場合には、回路基板１００に含まれた回路パターンの信頼性が低下することがある。
一方、第２絶縁層１２０には、キャビティＣが形成され得る。このとき、前記キャビティＣは、複数の層に構成される第２絶縁層１２０に形成され、これとは異なり、単一層に構成された第２絶縁層１２０を貫通して形成され得る。
これにより、実施例における第１絶縁層１１０の上面に配置された第１回路パターン１４０のうちパッド１４０Ｐは、前記キャビティＣを介して露出し得る。前記キャビティＣは、電子素子の実装のための空間を提供することができる。また、前記パッド１４０Ｐは、前記キャビティＣを介して露出して、前記キャビティＣ内に実装された電子素子と電気的に連結され得る。
実施例におけるキャビティＣは、レーザー工程を通じて形成され得る。このとき、レーザー工程を通じてキャビティＣを形成するためには、所望の深さだけ絶縁層を加工するためにストップレイヤーが必要である。前記ストップレイヤーは、前記レーザーによって加工されない金属物質で形成され得る。例えば、前記レーザーは、絶縁層のみを加工できるレーザーであり得る。そして、前記レーザーは、金属物質で形成された金属層を加工できないことがある。これにより、一般の回路基板では、キャビティ形成領域でレーザーがこれ以上通過しないようにするストップレイヤーを備える。このとき、一般の回路基板のストップレイヤーは、回路パターンとは別に別の工程によって形成され得る。これにより、従来には、前記ストップレイヤーを形成する工程及び前記キャビタが形成された後に前記ストップレイヤーを除去する工程をさらに行うべきであり、これによる製造単価の上昇及び製造工程の複雑化などの問題を有する。
これとは異なり、実施例では、キャビティＣが形成される領域に別のストップレイヤーを形成せず、回路パターンの一部をストップレイヤーとして使用できるようにする。
実施例では、第１回路パターン１４０の一部をストップレイヤーとして使用するようにする。好ましくは、実施例では、第１回路パターン１４０を構成する第１－１金属層１４１をキャビティＣの形成のためのストップレイヤーとして使用できるようにする。
即ち、第１－１金属層１４１は、前記第１－２金属層１４２を形成した後に除去され得る。言い換えれば、除去される前の前記第１－１金属層１４１は、第１絶縁層１１０の上面に全体的に形成され得る。
そして、一般の回路基板では、前記第１－２金属層が形成された後、前記第１－２金属層と垂直方向に重ならない領域に形成された第１－１金属層は、すべて除去される。
これとは異なり、実施例では、前記第１－２金属層１４２を形成した後、前記第１－１金属層１４１をすべて除去せず、前記キャビティＣが形成される領域に存在する第１－１金属層１４１は残す。
そして、実施例では、前記キャビティＣが形成されると、前記キャビティＣを介して露出した領域で、前記第１－１金属層１４１をさらに除去する工程が行う。即ち、実施例では、前記第１－２金属層１４２のシード層である第１－１金属層１４１を前記キャビティＣの形成のためのストップレイヤーとして用いることができる。これによれば、実施例では、前記キャビティＣを形成するために必要なストップレイヤーをさらに形成するべき工程を省略することができ、これによる製造単価の削減及び製造工程の簡素化を達成することができる。
このとき、実施例では、前記第１－２金属層１４２が形成された後、前記キャビティＣが形成される領域にのみ正確に前記第１－１金属層１４１を残すことは困難である。即ち、前記レーザー工程における公差や製品設計上の公差などが存在し、これによりキャビティＣが形成される領域にのみ前記第１－１金属層１４１を残すことは実質的に不可能である。したがって、前記第１－１金属層１４１が除去されずに残存する領域は、前記キャビティＣが形成される実際の領域よりも大きくてもよい。
これにより、実施例では、前記キャビティＣの側壁を介してストップレイヤーとして使用された第１－１金属層１４１の側面が露出し得る。
即ち、実施例における第１－１金属層１４１は、第１－２金属層１４２と垂直方向に重なる領域に配置された第１部分を含むことができる。
また、実施例における第１－１金属層１４１は、前記第１－２金属層１４２と垂直方向に重ならない領域に配置された第２部分１４１ａを含むことができる。そして、図２に示すように、前記第１－１金属層１４１の前記第２部分１４１ａは、前記キャビティＣの外側を囲んで配置される構造を有することができる。
このとき、第１実施例における前記第１－１金属層１４１の第２部分１４１ａは、前記第１－２金属層１４２から分離されることがある。言い換えれば、第１実施例における前記第１－１金属層１４１の第２部分１４１ａは、前記第１回路パターン１４０を構成する第１－２金属層１４２と電気的に絶縁されることがある。言い換えれば、第１実施例における前記第１－１金属層１４１の第２部分１４１ａは、前記第１回路パターン１４０を構成する第１－２金属層１４２と一定間隔で離隔して配置され得る。そして、第１実施例における前記第１－１金属層１４１の第２部分１４１ａは、前記キャビティＣに隣接する領域で、前記キャビティＣの外側を囲んで配置され得る。
したがって、第１実施例における第１－１金属層１４１は、第１－２金属層１４２と異なる面積を有することができる。即ち、一般の回路基板では、シード層及び前記シード層の上に配置されるメッキ層は、互いに同じ面積を有することができる。これは、前記メッキ層が形成された後、前記メッキ層が配置されていない領域におけるシード層はすべて除去されるためである。これにより、一般の回路基板のシード層とメッキ層は、互いに同じ面積を有することができる。
これとは異なり、実施例における第１－１金属層１４１は、前記第１－２金属層１４２よりも大きい面積を有することができる。例えば、前記第１－１金属層１４１は、前記第２部分１４１ａだけ前記第１－２金属層１４２よりも大きい面積を有することができる。
一方、実施例では、ガウスビームを用いて前記キャビティＣを形成することができる。このとき、前記キャビティＣの最外郭部分は、前記ガウスビームの中心点を用いて加工することができる。即ち、前記ガウシアンビームの中心点は、最も大きい強度のレーザーが発生され、これにより、前記最外郭部分におけるキャビティＣの内壁の傾斜角は、比較例に比べて小さくなることがある。
上記のように、実施例では、第１絶縁層１１０の上面に配置される第１回路パターン１４０を含む。前記第１回路パターン１４０は、シード層である第１－１金属層１４１と前記第１－１金属層１４１上に配置されるメッキ層である第１－２金属層１４２とを含むことができる。そして、実施例では、第２絶縁層１２０に形成されるキャビティＣのストップレイヤーとして、前記第１－２金属層１４２のシード層である第１－１金属層１４１を用いる。これにより、実施例における第１－１金属層１４１の面積は、第１－２金属層１４２の面積よりも大きくてもよい。また、実施例における第１－１金属層１４１は、垂直方向で第１－２金属層１４２と重なる第１部分と前記第１－２金属層１４２と重ならない第２部分 １４１ａを含むことができる。そして、前記第１－１金属層１４１の第２部分１４１ａの側面は、第２絶縁層１２０に形成されるキャビティＣを介して露出し得る。そして、前記第１－１金属層１４１の前記第２部分１４１ａは、前記キャビティＣの外側を囲み、前記第１絶縁層１１０と前記第２絶縁層１２０との間に配置され得る。これによれば、実施例では、レーザー工程を用いて前記第２絶縁層にキャビティを形成する時に必要な別のストップレイヤーを形成しなくてもよく、これによる製造単価の削減及び製造工程の簡素化を達成することができる。
以下では、第１実施例における回路基板の構造を中心に、これを含むパッケージ基板及びその製造方法について説明する。
図３は、第１実施例に係るパッケージ基板を示す図である。
図３を参照すると、実施例におけるパッケージ基板２００ＡＡは、図１に示す回路基板１００及び前記回路基板１００のキャビティＣ内に実装された電子素子１９０を含む。
図１及び図２で説明した回路基板１００は、電子素子１９０を実装するためのパッケージ基板２００Ａとして用いることができる。
このとき、前記回路基板１００については、上記で既に詳細に説明したので、これについての説明は省略する。
回路基板１００は、キャビティＣを含み、前記キャビティＣには、第１回路パターン１４０の一部であるパッド１４０Ｐが露出し得る。また、前記キャビティＣには、前記キャビティＣの外側を囲む閉ループ形状の第１－１金属層１４１ａが配置され得る。このとき、図２では、前記第１－１金属層１４１ａが有する閉ループ形状は、四角形状であることを示したが、これに限定されない。例えば、前記第１－１金属層１４１が有する閉ループ形状は円形であってもよく、これとは異なり、三角形状、多角形状、楕円形状など多様な形状に変形され得る。
このとき、前記電子素子１９０は、回路基板１００のキャビティＣ内に配置される電子部品であり得、これは能動素子と受動素子とに区分され得る。そして、前記能動素子は、非線形部分を積極的に用いた素子であり、受動素子は、線形特性及び非線形特性の両方が存在しても、非線形特性は用いない素子を意味する。そして、前記受動素子には、トランジスタ、ＩＣ半導体チップなどを含むことができ、前記受動素子には、コンデンサ、抵抗、インダクタなどを含むことができる。前記受動素子は、能動素子である半導体チップの信号処理速度を高めるか、フィルタリング機能などを行うために、通常の回路基板に実装される。
一方、前記パッド１４０Ｐ上には、接続部１９５が配置され得る。前記接続部１９５の平面形状は、四角形状であり得る。前記接続部１９５は、前記パッド１４０Ｐ上に配置されて、前記電子素子１９０を固定しつつ前記電子素子１９０と前記パッド１４０Ｐとの間を電気的に連結する。このために、前記接続部１９５は、伝導性物質で形成され得る。一例として、前記接続部１９５は、ソルダーボールであり得る。前記接続部１９５は、ソルダーに異種成分の物質が含まれ得る。前記ソルダーは、ＳｎＣｕ、ＳｎＰｂ、及びＳｎＡｇＣｕのうち少なくともいずれか一つで構成され得る。そして、前記異種成分の物質は、Ａｌ、Ｓｂ、Ｂｉ、Ｃｕ、Ｎｉ、Ｉｎ、Ｐｂ、Ａｇ、Ｓｎ、Ｚｎ、Ｇａ、Ｃｄ、及びＦｅのうちいずれか一つを含むことができる。
一方、前記電子素子１９０の上面は、前記回路基板１００の最上層の表面よりも高く位置し得る。但し、実施例はこれに限定されず、前記電子素子１９０の種類に応じて、前記電子素子１９０の上面が前記回路基板１００の最上層の表面と同じ高さに配置されることがあり、これとは異なり、低く配置されることもある。
図４は、第２実施例に係るパッケージ基板を示す図である。
図４を参照すると、実施例におけるパッケージ基板２００Ｂは、回路基板１００及び前記回路基板１００のキャビティＣ内に実装された電子素子１９０ａを含む。
また、パッケージ基板２００Ｂは、前記キャビティＣ内に配置され、前記電子素子１９０ａを覆うモールディング層Ｍをさらに含む。
前記モールディング層Ｍは、選択的に前記キャビティＣ内に配置され、前記キャビティＣ内に実装された電子素子１９０ａを保護することができる。
前記モールディング層Ｍは、モールディング用樹脂で構成されることがあり、例えば、ＥＭＣ（Ｅｐｏｘｙ ｍｏｌｄｉｎｇ ｃｏｍｐｏｕｎｄ）であり得る。但し、実施例はこれに限定されず、前記モールディング層Ｍは、ＥＭＣ以外にも多様な他のモールディング用樹脂で構成されることもある。
回路基板１００は、電子素子１９０ａを実装するためのパッケージ基板２００Ｂとして用いることができる。
また、前述したように、電子素子１９０ａとパッド１４０Ｐとの間には、接続部１９５ａが配置され得る。
以下では、添付の図面を参照して実施例に係る回路基板の製造方法について説明する。
図５乃至図１０は、図１に示した回路基板の製造方法を工程順に示す図である。
図５を参照すると、前記第１絶縁層１１０を準備し、前記第１絶縁層１１０の表面に第１及び第２回路パターン１４０，１５０を形成することができ、前記第１絶縁層１１０を貫通し、前記第１及び第２回路パターン１４０，１５０を電気的に連結する第１ビアＶ１を形成することができる。
前記第１絶縁層１１０は、プリプレグであり得る。前記プリプレグ（ＰＰＧ）は、半硬化状態で流動性及び粘着性が良く、接着剤層及び絶縁材層として用いられる繊維強化複合材料用の中間基材として使用されるが、強化繊維にマトリックス樹脂を予め含浸した成形材料である。このような前記プリプレグを積層して加熱／加圧して樹脂を硬化させることにより成形品が形成される。即ち、プリプレグ（Ｐｒｅｐｒｅｇ）は、ガラス繊維（Ｇｌａｓｓ ｆｉｂｅｒ）に樹脂（ＢＴ/Ｅｐｏｘｙ、ＦＲ４、ＦＲ５など）が含浸されてＢ－ｓｔａｇｅまで硬化した材料をいう。
即ち、前記第１絶縁層１１０は、熱硬化性または熱可塑性高分子基板、セラミック基板、有無機複合材料基板、またはガラス繊維含浸基板であり得、高分子樹脂を含む場合、エポキシ系絶縁樹脂を含むことができ、これとは異なり、ポリイミド系樹脂を含むこともできる。
このとき、前記第１回路パターン１４０及び第２回路パターン１５０は、複数の層に構成され得る。
例えば、第１回路パターン１４０は、第１－１金属層１４１及び第１－２金属層１４２を含むことができる。例えば、第２回路パターン１５０は、第２－１金属層１５１及び第２－２金属層１５２を含むことができる。
前記第１回路パターン１４０の形成工程を簡単に説明すると、実施例では、前記第１絶縁層１１０の表面に無電解メッキで前記第１－１金属層１４１を形成する工程を行うことができる。その後、実施例では、前記第１－１金属層１４１の上にマスクを形成する工程を行うことができる。その後、実施例では、前記マスクを露光及び現像して、前記第１－２金属層１４２が形成される領域を露出する開口部を形成することができる。その後、実施例では、前記第１－１金属層１４１をシード層に電解メッキして、前記開口部を満たす第１－２金属層１４２を形成することができる。一方、前記第１回路パターン１４０は、後に電子素子と電気的に連結されてキャビティＣを介して露出するパッド１４０Ｐを含むことができる。
次に、図６を参照すると、実施例では、前記第１－２金属層１４２及び第２－２金属層１５２が形成されると、このシード層として用いた第１－１金属層１４１及び第２ －１金属層１５１を除去する工程を行うことができる。
このとき、実施例では、前記シード層として用いた金属層の全体を除去せず、キャビティＣが形成される領域に配置された金属層は除去せずに残すようにする。
具体的には、前記キャビティＣは、前記第１－１金属層１４１上に配置される第２絶縁層１２０に形成され得る。これにより、実施例では、前記第１－１金属層１４１のうち前記キャビティＣが形成される領域ＣＲに対応する部分は、除去せずに残すようにする。
即ち、一般に、前記第１－１金属層１４１においては、第１－２金属層１４２と垂直方向に重ならない部分はすべて除去される。このとき、実施例では、前記第１－１金属層１４１において、前記第１－２金属層１４２と垂直方向に重ならない部分のうち前記キャビティＣが形成される領域に位置した部分は、除去せずに残す。
このとき、前記残される第１－１金属層１４１の部分は、実際に形成される前記キャビティＣよりも大きくてもよい。これにより、実施例では、前記キャビティＣの形成工程で発生する工程誤差によって、前記第１絶縁層１１０の表面の一部が除去される問題を解決するようにする。
次に、図７に示すように、実施例では、第１絶縁層１１０の上面の上に第２絶縁層１２０を形成する。また、実施例では、第１絶縁層１１０の下面の下に第３絶縁層１３０を形成する。このとき、前記第２絶縁層１２０及び第３絶縁層１３０は、それぞれＲＣＣで構成され得る。
また、第２絶縁層１２０の表面に回路パターンを形成する工程を行うことができる。例えば、第２絶縁層１２０の上面に第３回路パターン１６０を形成する工程を行うことができる。
また、第３絶縁層１３０の表面に回路パターンを形成する工程を行うことができる。例えば、第３絶縁層１３０の下面に第４回路パターン１７０を形成する工程を行うことができる。
前記第３回路パターン１６０及び第４回路パターン１７０もそれぞれ複数の層構造を有することができる。
例えば、第３回路パターン１６０は、第３－１金属層１６１及び第３－２金属層１６２を含むことができる。例えば、第４回路パターン１７０は、第４－１金属層１７１及び第４－２金属層１７２を含むことができる。
また、実施例では、前記第２絶縁層１２０内に第２ビアＶ２を形成する工程を行うことができる。また、実施例では、前記第３絶縁層１３０内に第３ビアＶ３を形成する工程を行うことができる。
次に、図８を参照すると、実施例では、レーザーを用いて前記第２絶縁層１２０を開放して、キャビティＣを形成する工程を行うことができる。
このとき、前記キャビティＣが形成される領域における第１絶縁層１１０の上面には、除去されずに残された第１－１金属層１４１が存在する。
そして、実施例では、前記レーザー工程において、前記キャビティＣが形成される領域に残された前記第１－１金属層１４１をストップレイヤーとして用いて、前記第１－１金属層１４１が形成された領域まで絶縁層を除去する工程を行うことができる。
このとき、実施例では、ガウスビームの中心線を用いて前記キャビティＣを形成する工程を行うことができる。即ち、実施例では、ガウスビームの中心線のビームを用いて、前記キャビティＣの最外郭領域に対する加工が行われるようにする。そして、実施例では、ガウスビームを一定距離移動させながら、前記キャビティＣの全領域に対する加工を行う。
次に、図９を参照すると、実施例では、前記キャビティＣを介して上面が露出する第１－１金属層１４１を除去する工程を行うことができる。例えば、実施例では、前記キャビティＣを介して露出した第１－１金属層１４１をエッチングして除去する工程を行うことができる。
次に、図１０を参照すると、実施例では、前記第２絶縁層１２０の上面及び第３絶縁層１３０の下面にそれぞれ保護層１８０、１８５を形成する工程を行うことができる。
前記第１保護層１８０及び第２保護層１８５は、それぞれ開口部を有することができる。例えば、第１保護層１８０は、第２絶縁層１２０の上面に配置された第３回路パターン１６０のうち露出すべき第５回路パターンの表面を露出する開口部を有することができる。
また、第２保護層１８５は、第３絶縁層１３０の下面に配置された第４回路パターン１７０のうち露出すべき第４回路パターンの表面を露出する開口部を有することができる。
図１１～図１３は、図１の回路基板の変形例を示す図である。
図１１を参照すると、回路基板１００Ａは、第１回路パターン１４０の構造のみが図１の第１実施例に係る回路基板と異なっており、これにより、以下ではこれに対する特徴を中心に説明する。
第１実施例では、 キャビティＣの周囲に配置される第１－１金属層１４１は、第１－２金属層１４２から分離された構造を有した。
これとは異なり、第１回路パターンは、キャビティＣに隣接して配置された第１－１の回路パターン１４０ｂを含むことができる。また、第１回路パターンは、第１－１回路パターン１４０ｂ以外の第１－２回路パターンを含むことができる。そして、第１－２回路パターンの第１－１金属層と第１－２金属層は、互いに同じ面積または幅を有することができる。これとは異なり、前記第１－１回路パターンの第１－１金属層と第１－２金属層は、互いに異なる面積または幅を有することができる。
即ち、前記第１－１回路パターン１４０ｂは、第１－１金属層１４１ｂと第１－２金属層１４２ｂとを含むことができる。このとき、前記第１－１金属層１４１ｂは、第１絶縁層１１０上に第１幅を有して形成され得る。また、前記第１－２金属層１４２ｂは、前記第１－１金属層１４１ｂ上に第２幅を有して配置され得る。このとき、前記第１幅は、前記第２幅よりも大きくてもよい。したがって、前記第１－１金属層１４１ｂは、第１－２金属層１４１ｂと垂直方向に重なる第１部分と前記第１－２金属層１４２ｂと垂直方向に重ならない第２部分とを含むことができる。このとき、前記第１－１金属層１４１ｂの第１部分の上面は、前記第１－２金属層１４２ｂと直接接触することができる。また、前記第１－１金属層１４１ｂの第２部分の上面は、前記第１部分とは異なり、第２絶縁層１２０と直接接触して配置され得る。
そして、前記第１－１金属層１４１ｂの第２部分は、前記第１－１金属層１４１ｂの第１部分に比べて前記キャビティＣに隣接して位置することができる。
また、前記第１－１金属層１４１ｂの第２部分の側面は、前記キャビティＣを介して露出し得る。これとは異なり、前記第１－２金属層１４２ｂは、前記第１－１金属層１４１ｂよりも小さい幅を有しつつ、前記第１－１金属層１４１ｂ上に前記キャビティＣから離れる位置に配置されることにより、前記キャビティＣを介して露出しないことがある。
図１２を参照すると、回路基板は、図１の回路基板に比べて絶縁層の層構造が異なる場合がある。
即ち、図１では、第２絶縁層１２０及び第３絶縁層１３０がそれぞれ単一層に構成されているが、図１２における回路基板は、第２絶縁層１２０及び第３絶縁層１３０がそれぞれ複数の層構造を有することができる。
例えば、第２絶縁層は、第２－１絶縁層１２０－１及び第２－２絶縁層１２０－２を含むことができる。また、第２－１絶縁層１２０－１及び第２－２絶縁層１２０－２は、それぞれＲＣＣで構成され得る。
また、第３絶縁層は、第３－１絶縁層１３０－１及び第３－２絶縁層１３０－２を含むことができる。また、第３－１絶縁層１３０－１及び第３－２絶縁層１３０－２は、それぞれＲＣＣで構成され得る。
また、実施例において、第３回路パターンは、第２－１絶縁層１２０－１の上面の上に配置された第３－１回路パターン１６０－１及び第２－２絶縁層１２０－２の上面の上に配置された第３－２回路パターン１６０－２を含むことができる。
また、実施例において、第４回路パターンは、第３－１絶縁層１３０－１の下面の下に配置された第４－１回路パターン１７０－１及び第３－２絶縁層１３０－２の下面の下に配置された第４－２回路パターン１７０－２を含むことができる。
また、実施例におけるキャビティＣは、前記複数の層構造を有する第２絶縁層１２０を貫通して形成され得る。
このとき、前記キャビティＣは、第２絶縁層１２０を共通に貫通して一つのキャビティを形成することができる。例えば、前記キャビティＣは、第２－１絶縁層１２０－１に形成される第１キャビティパートＣ－１及び第２－２絶縁層１２０－２に形成される第２キャビティパートＣ－２を含む。そして、前記第１キャビティパートＣ－１及び第２キャビティパートＣ－２は、互いに同じ幅を有することができる。
これにより、前記キャビティＣを介して、第２－２絶縁層１２０－２の上面の上に配置された第３－２回路パターン１６０－２は露出せず、第２－１絶縁層１２０－１の上面の上に配置された第３－１回路パターン１６０－１に対応するパッドのみが露出し得る。
このような場合、実施例におけるキャビティＣの形成のために用いられるストップレイヤーに対応する金属層は、前記第１絶縁層１１０と前記第２－１絶縁層１２０－１の上のみに位置することができる。即ち、前記ストップレイヤーに対応する金属層は、図１及び図１１のうちいずれか一つに示す金属層と同じ構造を有し、前記キャビティＣの外側を囲む第１－１金属層１４１の第２部分１４１ａを含むことができる。
図１３を参照すると、第２絶縁層は、第２－１絶縁層１２０－１及び第２－２絶縁層１２０－２を含むことができる。そして、第２－１絶縁層１２０－１及び第２－２絶縁層１２０－２は、それぞれＲＣＣで構成され得る。
また、第３絶縁層は、第３－１絶縁層１３０－１及び第３－２絶縁層１３０－２を含むことができる。そして、第３－１絶縁層１３０－１及び第３－２絶縁層１３０－２は、それぞれＲＣＣで構成され得る。
また、実施例おいて、第３回路パターンは、第２－１絶縁層１２０－１の上面の上に配置された第３－１回路パターン１６０－１及び第２－２絶縁層１２０－２の上面の上に配置された第３－２回路パターン１６０－２を含むことができる。
また、実施例において、第４回路パターンは、第３－１絶縁層１３０－１の下面の下に配置された第４－１回路パターン１７０－１及び第３－２絶縁層１３０－２の下面の下に配置された第４－２回路パターン１７０－２を含むことができる。
また、実施例におけるキャビティＣは、前記複数の層構造を有する第２絶縁層１２０を貫通して形成され得る。
このとき、前記キャビティＣは、複数の第２絶縁層１２０をそれぞれ貫通する２つを含むことができる。例えば、前記キャビティＣは、第２－１絶縁層１２０－１に形成される第１キャビティＣ１及び第２－２絶縁層１２０－２に形成される第２キャビティＣ２を含む。
前記第１キャビティＣ１及び第２キャビティＣ２は、それぞれ互いに異なる幅を有することができる。例えば、実施例におけるパッケージ基板は、第２－１絶縁層１２０－１に形成される第１キャビティＣ１内に第１電子素子を実装し、第２－２絶縁層１２０－２に形成される第２キャビティＣ２内に第２電子素子を実装することができる。
これにより、第２－１絶縁層１２０－１に形成される第１キャビティＣ１では、第１回路パターンの一部（第１電子素子と連結されるパッド）が露出し得、第２－２ 絶縁層１２０－２に形成される第２キャビティＣ２では、第３－１回路パターン１６０－１の一部が露出し得る。
そして、前記第１キャビティＣ１及び第２キャビティＣ２は、互いに異なる幅を有することができる。これにより、実施例では、それぞれのキャビティを形成する工程を別に行うことができる。
このような場合、実施例におけるキャビティＣの形成のために用いられるストップレイヤーに対応する金属層は、前記第１絶縁層１１０と前記第２－１絶縁層１２０－１との間だけでなく、第２－１絶縁層１２０－１と第２－２絶縁層１２０－２との間にも位置することができる。
即ち、前記第２－１絶縁層１２０－１の上面には、前記第２キャビティＣ２の形成のために用いた第３－１回路パターン１６０－１の一部であるメッキ層１６０－１ａが前記第２キャビティＣ２の周囲を囲んで配置され得る。
図１４は、第２実施例に係る回路基板を示す図であり、図１５は、図１４の回路基板の一部構成の平面図である。
第２実施例における回路基板は、図１の第１実施例と比較して、第１－１金属層１４１の第２部分１４１ａを含まないことがある。これは、第２実施例における回路基板は、第１実施例とは異なる複数回の加工工程を行ってキャビティを形成することによって達成することができる。
但し、図１４の第２実施例の回路基板にも、図１、図１１、図１２、及び図１３に示す第１－１金属層１４１の第２部分１４１ａを含むこともある。但し、以下の第２実施例の回路基板には、第１－１金属層１４１の第２部分１４１ａが含まれないものとして説明する。
図１４を参照すると、回路基板１０００は、第１絶縁層１１００、第２絶縁層１２００、第３絶縁層１３００、回路パターン１４００、１５００、１６００、１７００、ビアＶ１、Ｖ２、Ｖ３、保護層１８００、１８５０を含む。
このとき、第１実施例の第２絶縁層１２０は、ＲＣＣで形成された。これとは異なり、第２実施例の第２絶縁層１２００は、第１絶縁層１１００と同じプリプレグで形成され得る。このとき、前記プリプレグは、内部にガラス繊維を含む。そして、プリプレグにキャビティを形成する場合、前記プリプレグに含まれたガラス繊維の少なくとも一部は、前記キャビティ内に露出し得る。そして、前記露出したガラス繊維は、上述した多様な信頼性問題を引き起こすことがある。これにより、第２実施例では、前記第２絶縁層１２００がガラス繊維を含むプリプレグで構成される場合でも、前記キャビティを介して露出するガラス繊維を完全に除去できるようにする。但し、実施例はこれに限定されず、第２実施例における第２絶縁層１２００も第１実施例の第２絶縁層１２０と同様にＲＣＣで形成され得る。
但し、以下では、第２実施例の第２絶縁層１２００がプリプレグで形成するものとして説明する。
このとき、前記第２絶縁層１２００には後述するキャビティＣが形成され得る。前記キャビティＣは、前記第２絶縁層１２００を貫通して形成され得る。そして、実施例における第２絶縁層１２００は、プリプレで形成される。ここで、前記プリプレグは、レジン内にガラス繊維とフィラーが分散された構造を有することができる。そして、前記プリプレグで構成された第２絶縁層１２００にキャビティＣを形成する場合、前記第２絶縁層１２００内に分散されたガラス繊維が前記キャビティＣを介して露出するという問題が発生することがある。これにより、実施例では、前記第２絶縁層１２００内に配置されたガラス繊維のうち前記キャビティＣを介して露出したガラス繊維を効率的に除去できるキャビティ形成方法及びそれによるキャビティ構造を提供しようとする。
これは、後で説明するキャビティＣの形成工程における現れる特徴によって達成することができる。例えば、実施例では、複数の加工工程を行ってキャビティＣを形成する。即ち、前記キャビティＣを形成するためにレーザーを使用する場合、レーザーソースによってキャビティ形状や加工時間などが異なる。このとき、実施例では、最適なキャビティ形状を有するようにしながら、最適なキャビティ形成のための工程時間内にガラス繊維がキャビティＣを介して露出しないキャビティを形成できるようにする。
そして、前記第１絶縁層１１００の上面には、第１回路パターン１４００が配置され得る。例えば、前記第１絶縁層１１００の下面には、第２回路パターン１５００が配置され得る。例えば、前記第２絶縁層１２００の上面には、第３回路パターン１６００が配置され得る。例えば、第３絶縁層１３００の下面には、第４回路パターン１７００が配置され得る。
一方、第１回路パターン１４００は、前記第１絶縁層１１００の上面に配置され、キャビティＣを介して露出するパッド１４００Ｐを含むことができる。
また、第１実施例と同様に、第２実施例における回路パターンは、２層構造を有することができる。例えば、第１回路パターン１４００は、第１－１金属層１４１０及び第１－２金属層１４２０を含むことができる。例えば、第２回路パターン１５００は、第２－１金属層１５１０及び第２－２金属層１５２０を含むことができる。例えば、第３回路パターン１６００は、第３－１金属層１６１０及び第３－２金属層１６２０を含むことができる。例えば、第４回路パターン１７００は、第４－１金属層１７１０及び第４－２金属層１７２０を含むことができる。
第１絶縁層１１００、第２絶縁層１２００、及び第３絶縁層１３００には、互いに異なる層に配置された回路パターンを互いに電気的に連結するビアＶ１、Ｖ２、Ｖ３が配置され得る。
一方、前記第２絶縁層１２００には、キャビティＣが形成され得る。このとき、前記キャビティＣは、複数の層に構成される第２絶縁層１２００に形成されることがあり、これとは異なり、単一層に構成された第２絶縁層１２００を貫通して形成され得る。
これにより、実施例における第１絶縁層１１００の上面に配置された第１回路パターン１４００のうちパッド１４００Ｐは、前記キャビティＣを介して露出し得る。
実施例では、第１回路パターン１４００の一部をキャビティ形成工程におけるストップレイヤーとして使用する。好ましくは、実施例では、第１回路パターン１４００を構成する第１－１の金属層１４１０をキャビティＣの形成のためのストップレイヤーとして使用できるようにする。
一方、実施例では、前記キャビティＣが形成される領域にのみ正確にレーザー加工を行うために、マスク（図示せず）が必要である。前記マスクは、レーザーによって加工される領域のサイズを決定することができる。言い換えれば、マスクは、キャビティＣのサイズを決定することができる。前記マスクは、前記キャビティＣの上部領域に対応する領域に形成されて、前記上部領域のサイズを決定することができる。例えば、前記マスクは、前記キャビティの上部領域の周囲を囲む形状を有することができる。したがって、前記マスクは、前記キャビティの上部領域のサイズを決定することができ、さらに前記キャビティＣの全体サイズを決定することができる。
さらに、前記ストップレイヤーは、前記キャビティＣの深さを決定することができる。即ち、前記ストップレイヤーは、前記キャビティＣの下部領域に対応する領域に配置され得る。したがって、前記ストップレイヤーは、前記キャビティＣの下部領域に対応する位置までのみ前記レーザーによる絶縁層加工を行うようにすることができる。
このとき、実施例におけるマスクは、前記第２絶縁層１２００の上面に配置された回路パターンを用いることができる。好ましくは、実施例におけるマスクは、前記第２絶縁層１２００の上面に配置された回路パターンのシード層を使用することができる。より好ましくは、実施例におけるマスクは、前記第２絶縁層１２００の上面に配置された第３回路パターン１６００を構成する第３－１金属層１６１０を使用することができる。
即ち、実施例では、第１回路パターン１４００及び第３回路パターン１６００の形成後に、前記キャビティＣが形成される領域における第１回路パターン１４００の前記第１－１金属層１４１０と第３回路パターン１４００の第３－１金属層１６１０とを用いて、前記第２絶縁層１２００にキャビティＣを形成することができる。
一方、実施例では、２段階でレーザー加工を行って前記第２絶縁層１２００にキャビティＣを形成できるようにする。
好ましくは、実施例では、前記第２絶縁層１２００に二酸化炭素（ＣＯ２）レーザーを用いて一次的にキャビティを形成することができる。前記二酸化炭素（ＣＯ２）レーザーは、他のレーザーに比べて第２絶縁層１２００に所望のサイズのキャビティを迅速に形成できるという長所があるが、キャビティＣの内壁の傾斜角がキャビティ底面を基準に鈍角を形成するという短所がある。即ち、二酸化炭素レーザーを用いて形成されたキャビティの内壁は１１０度以上を有する。そして、前記キャビティＣの内壁の傾斜角が鈍角を形成する場合、所望のサイズのキャビティＣを形成するために多くの空間が必要となる。即ち、前記キャビティＣのサイズは、実質的に電子素子が配置される下部領域の大きさによって決定され得る。但し、前記キャビティＣの内壁が鈍角を有する場合、前記キャビティＣの下部領域のサイズに対して上部領域のサイズが大きくなる。したがって、前記キャビティＣを形成するのに必要な空間は、前記下部領域のサイズではなく上部領域のサイズだけ大きくなることがある。
これにより、実施例では、二酸化炭素（ＣＯ２）レーザーによって形成されたキャビティに対して紫外線（ＵＶ）レーザーを用いて二次加工を行うことができる。即ち、二酸化炭素（ＣＯ２）レーザーによってキャビティが形成される場合、レーザー加工時に行ったレーザーソースの移動間隔に対応するように、前記キャビティの内壁に階段形状の段差が発生する。これにより、実施例では、紫外線（ＵＶ）レーザーを用いて前記二酸化炭素（ＣＯ２）レーザーを通じて形成されたキャビティを二次加工することができる。具体的には、前記紫外線（ＵＶ）レーザーを用いたキャビティの二次加工は、前記一次加工されたキャビティの内壁に対してのみ行われ得る。
したがって、実施例では、前記二次加工された最終キャビティＣの内壁の傾斜角は、キャビティの底面または絶縁層の表面に対して９０．０１°～１００°の傾斜角を有することができる。例えば、二次加工された最終キャビティの内壁は、キャビティの底面または絶縁層の表面に対して９０．１°から９５°の傾斜角を有することができる。例えば、キャビティの内壁は、キャビティの底面または絶縁層の表面に対して９１°から９３°の傾斜角を有することができる。即ち、実施例におけるキャビティは、キャビティの底面または第１絶縁層の上面に対してほぼ垂直であり得る（または垂直に近いことがある）。
例えば、実施例における第２絶縁層１２００に形成されたキャビティＣの垂直断面形状は、長方形状または正方形状に近くてもよい。これにより、実施例では、第２絶縁層１２００に形成されたキャビティの垂直断面形状が長方形または正方形に対応する形状を有することにより、前記キャビティＣを形成するために必要な空間を減らすことができる。これによる回路集積度を向上させることができる。
具体的には、実施例におけるキャビティＣの上部領域は、第１幅Ｗ１を有することができる。そして、実施例におけるキャビティＣの下部領域は、前記第１幅Ｗ１と同じ第２幅Ｗ２を有することができる。これにより、実施例では、前記キャビティＣを形成するために必要な空間を大幅に減らすことができる。
キャビティＣのサイズは、その内部に配置される電子素子のサイズに対応するように下部領域の幅が決定され得る。このとき、比較例では、前記キャビティＣの下部領域よりも上部領域の幅が大きく、前記上部領域と下部領域との幅の差に対応する空間だけ空間の無駄が発生する。これとは異なり、実施例では、前記キャビティＣの下部領域と上部領域の幅が同じであり、これによって発生する空間の浪費を解決することができる。
一方、実施例におけるキャビティＣの水平断面は、少なくとも一部がラウンドした形状を有することができる。例えば、実施例におけるキャビティＣは、少なくとも一部分が曲面を有することができる。例えば、実施例におけるキャビティＣは、エッジ部分が曲面を有する形状を有することができる。
図１５を参照すると、実施例におけるキャビティＣの水平断面は、少なくとも４つの直線部分を含む。
例えば、実施例におけるキャビティＣの水平断面は、直線状の第１部分Ｓ１を含むことができる。また、実施例におけるキャビティＣの水平断面は、前記第１部分Ｓ１と実質的に垂直な直線状の第２部分Ｓ２を含むことができる。また、実施例におけるキャビティＣの水平断面は、前記第２部分Ｓ２と実質的に垂直であり、前記第１部分Ｓ１と平行な直線状の第３部分Ｓ３を含むことができる。また、実施例におけるキャビティＣの水平断面は、前記第３部分Ｓ３と実質的に垂直であり、前記第２部分Ｓ２と平行な直線状の第４部分Ｓ４を含むことができる。
また、前記キャビティＣの水平断面は、前記第１部分Ｓ１と第２部分Ｓ２との間の第１エッジＥ１を含むことができる。このとき、前記第１エッジＥ１は、直線ではなく曲線を有することができる。例えば、第１エッジＥ１は、ラウンディング領域であり得る。即ち、前記第１エッジＥ１は、曲面を含むことができる。
また、キャビティＣの水平断面は、前記第２部分Ｓ２と第３部分Ｓ３との間の第２エッジＥ２を含むことができる。このとき、前記第２エッジＥ２は、直線ではなく曲線を有することができる。例えば、前記第２エッジＥ２は、ラウンディング領域であり得る。即ち、前記第２エッジＥ２は、曲面を含むことができる。
また、キャビティＣの水平断面は、前記第３部分Ｓ３と第４部分Ｓ４との間の第３エッジＥ３を含むことができる。このとき、前記第３エッジＥ３は、直線ではなく曲線を有することができる。例えば、前記第３エッジＥ３は、ラウンディング領域であり得る。即ち、前記第３エッジＥ３は、曲面を含むことができる。
また、キャビティＣの水平断面は、前記第１部分Ｓ１と第４部分Ｓ４との間の第４エッジＥ４を含むことができる。このとき、前記第４のエッジＥ４は、直線ではなく曲線を有することができる。例えば、前記第４エッジＥ４は、ラウンディング領域であり得る。即ち、前記第４エッジＥ４は、曲面を含むことができる。
このとき、実施例における第１エッジＥ１、第２エッジＥ２、第３エッジＥ３、及び第４エッジＥ４の有する曲面は、実施例における紫外線（ＵＶ）レーザーのビームサイズに対応することができる。例えば、紫外線（ＵＶ）レーザーのビームサイズは、２０μｍ～８０μｍの直径を有する円形であり得る。前記第１エッジＥ１、第２エッジＥ２、第３エッジＥ３、及び第４エッジＥ４は、前記紫外線（ＵＶ）レーザーのビームサイズに対応する曲面を有することができる。例えば、前記第１エッジＥ１、第２エッジＥ２、第３エッジＥ３、及び第４エッジＥ４部分が有する曲面の曲率は、２０μｍ～８０μｍの直径を有する円の曲率に対応することができる。
これにより、実施例では、前記第１エッジＥ１、第２エッジＥ２、第３エッジＥ３、及び第４エッジＥ４が垂直な直線を有することにより、該当エッジ部分で発生することができるキャビティの崩壊などの構造的な信頼性問題を解決することができ、これによる製品満足度を向上させることができる。
一方、実施例における第２絶縁層１２００は、プリプレグで形成され得る。前記プリプレグは、剛性を確保するためにレジン内にガラス繊維が含まれている。そして、前記キャビティＣの形成過程において、前記ガラス繊維の一部は、前記キャビティＣを介して外部に露出し得る。そして、前記ガラス繊維がキャビティＣを介して露出する場合、多様な信頼性問題が発生することがある。例えば、前記ガラス繊維により、前記キャビティＣ内に配置される電子素子の平坦度に問題が発生することがある。例えば、前記ガラス繊維によって、前記キャビティＣ内に配置される電子素子の電気的ショットが発生することがある。
このとき、前記二酸化炭素（ＣＯ２）レーザーは、前記第２絶縁層１２００内に含まれたガラス繊維を除去することができない。これにより、前記二酸化炭素（ＣＯ２）レーザーを通じてのみキャビティＣを形成する場合、前記第２絶縁層１２００内に含まれたガラス繊維がキャビティＣを介して外部に露出し得る。
但し、実施例では、二酸化炭素（ＣＯ２）レーザーを用いて一次キャビティ加工を行った後、紫外線（ＵＶ）レーザーを用いて二次キャビティ加工を行う。このとき、紫外線（ＵＶ）レーザーは、前記キャビティＣの内壁の傾斜角がほぼ垂直に近づくようにしながら、前記一次加工されたキャビティを介して露出したガラス繊維を除去することができる。
即ち、実施例では、前記紫外線（ＵＶ）レーザーを用いて、前記キャビティＣの内側に突出し得る第２絶縁層１２００のガラス繊維をすべて除去することができる。これにより、前記第２絶縁層１２００のガラス繊維は、前記キャビティＣの内壁から前記キャビティＣの内側方向に突出しないことがある。
図１６～図２２は、図１４に示す回路基板の製造方法を工程順に示す図である。
図１６を参照すると、前記第１絶縁層１１００を準備し、前記第１絶縁層１１００の表面に第１及び第２回路パターン１４００、１５００を形成することができ、前記層１１００を貫通して前記第１及び第２回路パターン１４００、１５００を電気的に連結する第１ビアＶ１を形成することができる。
次に、図１７を参照すると、実施例では、前記第１－２金属層１４２０及び第２－２金属層１５２０が形成されると、これのシード層として用いた第１－１金属層１４１０及び第２ －１金属層１５１０を除去する工程を行うことができる。
このとき、実施例では、前記シード層として用いた金属層の全体を除去せず、前記キャビティＣが形成される領域に配置された金属層は、除去せずに残すようにする。
このとき、第１－１金属層１４１０は、キャビティが形成されない領域において、第１－２金属層１４２０と垂直方向に重なる第１－１部分Ｐ１－１を含むことができる。そして、第１－１金属層１４１０は、キャビティが形成されない領域において、第１－２金属層１４２０と垂直方向に重ならない第１－２部分Ｐ１－２を含むことができる。また、第１－１金属層１４１０は、キャビティ形成領域に配置された第１－３部分Ｐ１－３、１４１０ａを含むことができる。
実施例では、第１－２金属層１４２０がメッキされることにより、第１回路パターン１４００の製造が完了すると、前記第１－１金属層１４１０の第１－２部分Ｐ１－２は除去しながら、前記第１－１金属層１４１０の第１－３部分Ｐ１－３は除去せずに残す。
次に、図１８に示すように、実施例では、第１絶縁層１１００の上面の上に第２絶縁層１２００を形成する。また、実施例では、前記第１絶縁層１１００の下面の下に第３絶縁層１３００を形成する。このとき、前記第２絶縁層１２００及び第３絶縁層１３００は、ＲＣＣで構成されることがあり、これとは異なり、プリプレグで形成され得る。
また、前記第２絶縁層１２００の表面に回路パターンを形成する工程を行うことができる。例えば、前記第２絶縁層１２００の上面に第３回路パターン１６００を形成する工程を行うことができる。
また、実施例では、前記第２絶縁層１２００内に第２ビアＶ２を形成する工程を行うことができる。また、実施例では、前記第３絶縁層１３００内に第３ビアＶ３を形成する工程を行うことができる。
一方、実施例では、前記第２絶縁層１２００の上面に配置された第３回路パターン１６００は、第３－１金属層１６１０と第３－２金属層１６２０とを含む。
このとき、前記第３回路パターン１６００の製造工程において、前記第３－２金属層１６２０のメッキが完了すると、前記第３－２金属層１６２０のメッキシード層として用いられた第３－１金属層１６１０は除去される。このとき、実施例では、前記第３－２金属層１６２０のシード層として用いた第３－１金属層１６１０の全体を除去せず、キャビティＣが形成される領域に配置された金属層は除去せずに残すようにする。
具体的には、実施例では、前記第３－１金属層１６１０のうち前記キャビティＣが形成される領域の周囲を囲むキャビティの外側領域に配置された部分は、除去せずに残すようにする。即ち、一般に、前記第３－１金属層１６１０は、第３回路パターン１６００が形成された後に、第３－２金属層１６２０と垂直方向に重ならない部分はすべて除去される。このとき、実施例では、前記第３－１金属層１６１０において、前記第３－２金属層１６２０と垂直方向に重ならない部分のうち前記キャビティＣが形成される領域の周囲に位置した部分は除去せずに残す。
具体的には、第３－１金属層１６１０は、第２絶縁層１２００の上面の上に全体的に形成され得る。
このとき、第３－１金属層１６１０は、第３－２金属層１６２０と垂直方向に重なる第２－１部分Ｐ２－１を含むことができる。そして、第３－１金属層１６１０は、キャビティが形成されない領域において、第３－２金属層１６２０と垂直方向に重ならない部分を含むことができる。このとき、前記第３－１金属層１６１０において、第３－２金属層１６２０と垂直に重ならない部分は、キャビティＣが形成される領域と重なるか、キャビティが形成される領域と離隔される第２－２部分Ｐ２－２を含むことができる。また、前記第３－１金属層１６１０において、第３－２金属層１６２０と垂直に重ならない部分は、キャビティＣが形成されるキャビティ領域に隣接した第２－３部分Ｐ２－３を含むことができる。
ここで、一般の回路基板の製造工程において、第３－２金属層１６２０がメッキされることにより、第３回路パターン１６００の製造が完了すると、前記第２－２部分Ｐ２－２と第２ ２－３部分Ｐ２－３とを含む第３－１金属層１６１０は除去される。
これとは異なり、実施例では、一般の回路基板の製造工程において、第３－２金属層１６２０がメッキされることにより、第２回路パターン１６００の製造が完了すると、前記第３－１金属層１６１０の第２－２部分Ｐ２－２は除去しながら、前記第３－１金属層１４１０の第２－３部分Ｐ２－３は除去せずに残す。
前記第３－１金属層１６１０の第２－３部分Ｐ２－３は、前記第２絶縁層１２００の上面で、キャビティＣが形成される領域とそれ以外の領域の境界領域に位置することができる。例えば、前記第３－１金属層１６１０の第２－３部分Ｐ２－３は、前記第２絶縁層１２００の上面で、キャビティＣが形成される領域を除いた残りの領域に形成され得る。例えば、前記第３－１金属層１６１０の第２－３部分Ｐ２－３は、前記第２絶縁層１２００の上面で、キャビティＣが形成される領域の周囲を囲んで配置され得る。
このとき、前記第３－１金属層１６１０の第２－３部分Ｐ２－３は、一定幅を有することができる。このとき、前記第３－１金属層１６１０の第２－３部分Ｐ２－３の幅は、後のレーザー工程におけるビームサイズの半径よりも大きくてもよい。即ち、実施例では、二酸化炭素（ＣＯ２）レーザー工程において、ビームの中央部分に対応するガウスビームを用いてキャビティ加工工程を行うことができる。これにより、キャビティＣの端領域には、ガウスビームのセンター部分が位置するようになる。そして、前記第３－１金属層１６１０の第２－３部分Ｐ２－３の幅が前記ビームサイズの半径よりも小さい場合、前記ガウスビームによって前記第２絶縁層１２００中にキャビティの形成領域以外の領域が加工され得る。したがって、実施例では、前記第３－１金属層１６１０の第２－３部分Ｐ２－３は、前記ガウスビームの半径よりも大きい幅を有するようにすることができる。
次に、図１９を参照すると、前記第３－１金属層１６１０の第２－３部分Ｐ２－３を境界線として、前記第２絶縁層１２００に一次キャビティ加工を行うことができる。このとき、前記一次キャビティ加工は、二酸化炭素（ＣＯ２）レーザーを用いて行うことができる。このとき、一次加工されたキャビティＣａは、水平断面が台形状を有することができる。例えば、一次加工されたキャビティＣａは、上部から下部に行くほど幅が徐々に減少し得る。また、一次加工されたキャビティＣａを介して、前記第２絶縁層１２００内に含まれたガラス繊維ＧＦがキャビティの外部に露出し得る。
これにより、実施例では、図２０と同様に、前記一次加工されたキャビティに対して紫外線（ＵＶ）レーザーを用いて二次キャビティ加工を行うことができる。
即ち、実施例では、二酸化炭素（ＣＯ２）レーザーによって一次加工されたキャビティに対して紫外線（ＵＶ）レーザーを用いて二次加工を行うことができる。即ち、前記二酸化炭素（ＣＯ２）レーザーによってキャビティが形成される場合、レーザー加工時に行われたレーザーソースの移動間隔に対応するように、前記キャビティの内壁に階段形状の段差が発生する。これにより、実施例では、紫外線（ＵＶ）レーザーを用いて前記二酸化炭素（ＣＯ２）レーザーを通じて形成されたキャビティを二次加工することができる。具体的には、紫外線（ＵＶ）レーザーを用いたキャビティの二次加工は、前記一次加工されたキャビティの内壁に対してのみ行われ得る。
次に、図２１を参照すると、前記キャビティＣ加工が完了すると、前記キャビティＣ加工のために残した第１－１金属層１４１０及び第３－１金属層１６１０の一部を除去することができる。
即ち、実施例では、前記キャビティ加工のために、シード層である第１－１金属層１４１０の第１－３部分Ｐ１－３と第３－１金属層１６１０の第２－３部分Ｐ２ -3)とを除去せずに残した。そして、前記キャビティＣの加工が完了すると、実施例では、第１－１金属層１４１０の第１－３部分Ｐ１－３と第３－１金属層１６１０の第２－３ 部分Ｐ２－３とを除去する工程を行うことができる。このとき、第１実施例と同様に、第１－１金属層１４１０の第１－３部分Ｐ１－３と第３－１金属層１６１０の第２－３部分Ｐ２－３ の少なくとも一部は、除去されずに残ることがある。
次に、図２２を参照すると、実施例では、前記第２絶縁層１２００の上面及び第３絶縁層１３００の下面にそれぞれ保護層１８００、１８５０を形成する工程を行うことができる。
また、第２実施例に対応する構造を有し、第１実施例の変形例に対応する図１１～図１３の構造を具現することもできる。
図２３ａ及び図２３ｂは、第３実施例に係るキャビティの構造を具体的に示す図である。
図２３ａは、第１及び第２実施例で説明した第２絶縁層が複数の層に構成された場合の回路基板を示す。そして、図２３ｂは、前記第２絶縁層が単一層に構成された場合の回路基板を示す。
図２３ａ及び図２３ｂを参照すると、前記第２絶縁層２１２０には、キャビティが形成され得る。
前記キャビティは、複数の第２絶縁層２１２０（図２３ａ参照）を開放して形成され、単一層の第２絶縁層２１２０（図２３ｂ参照）を開口して形成され得る。前記キャビティが複数の第２絶縁層（例えば、第２－１～第２－３絶縁層）に形成される場合、前記キャビティは、第２－１絶縁層に形成される第１パート、第２－２絶縁層に形成される第２パート、及び第２－３絶縁層に形成される第３パートを含むことができる。
このとき、前記キャビティは、内壁Ｓ１、Ｓ２、Ｓ３を含む。前記キャビティの内壁Ｓ１、Ｓ２、Ｓ３は、一定の表面粗さを有することができる。このとき、実施例では、前記キャビティの内壁Ｓ１、Ｓ２、Ｓ３が一定の表面粗さを有するように追加の工程を行うのではなく、前記キャビティを形成するためのレーザー工程時に前記表面粗さが形成されるようにすることができる。
一方、前記キャビティの内壁は、複数の部分に区分され得る。例えば、前記キャビティの内壁は、下側から第１部分Ｓ３、前記第２部分Ｓ２、及び第３部分Ｓ１に区分され得る。このとき、前記第１部分Ｓ３、第２部分Ｓ２、及び第３部分Ｓ１のそれぞれの傾斜角は、互いに異なることがある。また、前記第１部分Ｓ３、第２部分Ｓ２、及び第３部分Ｓ１のうち少なくとも一部分の表面粗さは、他の一つの表面粗さと異なることがある。例えば、第２部分Ｓ２の表面粗さは、第３部分Ｓ１の表面粗さと同一であり得る。但し、第２部分Ｓ２及び第３部分Ｓ１の表面粗さは、第１部分Ｓ３の表面粗さと異なることがある。これは、前記キャビティの内壁を構成する第１部分Ｓ３、第２部分Ｓ２、及び第３部分Ｓ１のうち少なくとも一部分が他の部分とは異なる工程によって形成されるためである。例えば、第２部分Ｓ２及び第３部分Ｓ１は、レーザー工程及びデスミア工程を介して形成された部分である。これとは異なり、前記第１部分Ｓ３は、回路パターンの一部を除去して形成された部分である。したがって、第２部分Ｓ２及び第３部分Ｓ１は、レーザー工程及びデスミア工程条件に対応する表面粗さを有し、前記第１部分Ｓ３は、前記回路パターンの一部の側面が有する表面粗さに対応する表面粗さを有することができる。
一方、実施例では、ガウスビームを用いて前記キャビティを形成する。このとき、前記キャビティの最外郭部分は、前記ガウスビームの中心点を用いて加工を行う。即ち、前記ガウスビームの中心点は、最も大きい強さのレーザーが発生し、これにより、前記最外郭部分におけるキャビティの内壁の傾斜角は、比較例に比べて小さくなることがある。
言い換えれば、キャビティの内壁は、下側から第１部分Ｓ３、第２部分Ｓ２、及び第３部分Ｓ１が互いに連結される形態を有することができる。前記キャビティの第１部分Ｓ３は、第１絶縁層１１０の上面と連結され得る。例えば、前記キャビティの第１部分Ｓ３は、第１絶縁層１１０の上面と接触され得る。前記キャビティの内壁の第１部分Ｓ３は、第１傾斜角を有することができる。例えば、キャビティの第１部分Ｓ３が有する傾斜角は、基準面ＢＳに対してほぼ直角であり得る。
前記キャビティの第２部分Ｓ２は、第２傾斜角θ２を有することができる。例えば、前記キャビティの第２部分Ｓ２が有する第２傾斜角θ２は、基準面ＢＳに対して、前記第２部分Ｓ２の一端Ｅ１及び他端Ｅ３を連結する仮想の直線の傾斜角を意味することができる。前記基準面ＢＳは、一例として、前記第１絶縁層１１０の上面であり得るが、これに限定されない。
また、キャビティの第３部分Ｓ１は、第３傾斜角θ１を有することができる。例えば、前記キャビティの第３部分Ｓ１が有する第３傾斜角θ１は、前記第２部分Ｓ２が有する第２傾斜角θ２よりも小さくてもよい。第３部分Ｓ１が有する第３傾斜角θ１は、第３部分Ｓ１の一端Ｅ２と他端Ｅ１とを連結する仮想直線の傾斜角を意味する。
即ち、前記キャビティの内壁の第３部分Ｓ１は、ガウスビームの中心点を用いて加工された部分であり、これにより、前記第２部分Ｓ２が有する第２傾斜角θ２よりも小さい第３傾斜角θ１を有することができる。
前記キャビティの内壁の前記第２部分Ｓ２が有する傾斜角θ２は、１３０度から１６０度の範囲を有することができる。また、前記キャビティの内壁の第３部分Ｓ１が有する第３傾斜角θ１は、前記第２部分Ｓ２の第２傾斜角θ２よりも小さい９２度～１３０度の範囲を有することができる。
言い換えれば、実施例におけるキャビティの内壁は、複数の変曲点を有することができる。前記変曲点は、変曲部または角度が変わる部分とも表現することができる。
例えば、実施例におけるキャビティの内壁は、第１変曲点Ｅ３及び第２変曲点Ｅ２を有することができる。
そして、実施例におけるキャビティは、第１変曲点Ｅ３を中心に第１傾斜角を有する第１部分Ｓ３と、第２傾斜角θ２を有する第２部分Ｓ２とに区分され得る。また、実施例では、第２変曲点Ｅ２を基準に第２傾斜角θ２を有する第２部分Ｓ２と第３傾斜角を有する第３部分Ｓ１とが区分され得る。
前記第１変曲点Ｅ３は、前記キャビティの内壁の第１部分Ｓ３と第２部分Ｓ２とが互いに会う地点であり得る。そして、前記第２変曲点Ｅ２は、前記キャビティの内壁の第２部分Ｓ２と第３部分Ｓ１とが互いに会う地点であり得る。
前記第１変曲点Ｅ３の高さは、回路パターン１４０の高さに対応することができる。好ましくは、前記第１変曲点Ｅ３の高さは、第１絶縁層１１０の上面に配置された第１回路パターン１４１の一部の高さと同じてもよい。より好ましくは、前記第１変曲点Ｅ３の高さは、前記第１回路パターン１４１を構成するシード層の高さと同じてもよい。
また、第２変曲点Ｅ２の高さは、パッド１４１ａの上面より高く位置することができる。
上記のように実施例では、キャビティを形成する時、キャビティの最外郭部分の第３部分Ｓ１は第３傾斜角θ１を有するようにし、前記第３部分Ｓ１と会う第２部分Ｓ２は第２傾斜角θ２を有するようにし、前記第２部分Ｓ２と会う第１部分Ｓ３は第１傾斜角を有するようにする。
これは、回路パターンを構成するシード層である第１金属層１４０ａをストップレイヤーでレーザー加工して前記キャビティを形成しつつ、さらにガウスビームの中心点を用いて前記キャビティの最外郭部分を加工することにより具現され得、これにより、前記キャビティの最外郭部分の傾斜角を比較例と比較して減少させることによって、キャビティを形成するために必要な空間を大幅に減少させることができる。
これにより、実施例におけるキャビティは、前記第３部分Ｓ１を含む第１領域、前記第２部分Ｓ２を含む第２領域、及びそれ以外の第３領域を含むことができる。
前記第２領域に対応するキャビティの内壁の第２部分Ｓ２は、前記キャビティの第３領域Ｒ３の終端である第１部分Ｓ３から第２傾斜角θ２を有して、上側方向に延びることがある。
そして、前記第１領域Ｒ１に対応する前記第３部分Ｓ１は、第３傾斜角θ１を有して、前記第２部分Ｓ２から上側方向に延びることがある。
図２４は、第３実施例に係るキャビティ加工方法を説明するための図であり、図２５は、比較例に係るキャビティ加工方法を説明するための図である。
図２４を参照すると、実施例では、ガウスビームの中心線のビームを用いて、前記キャビティの最外郭領域の加工が行われるようにする。そして、実施例では、ガウスビームを一定距離に移動させながら、前記キャビティの全領域の加工を行う。
このとき、実施例では、第１ガウスビームの中心線を用いてキャビティの最外郭領域の加工を行う。そして、前記第１ガウスビームを用いたキャビティ加工が完了すると、前記第１ガウシンビームから一定距離で離隔した位置に第２ガウスビームを提供する。このとき、前記第１ガウスビームと前記第２ガウシアンビームと、一定距離で離隔することにより、実施例におけるキャビティは、最外郭領域で第３傾斜角θ１を有する第３部分Ｓ１と、前記第３部分Ｓ１から延びて第２傾斜角θ２を有する第２部分Ｓ２と、を含むことができる。
一方、図２５を参照すると、比較例では、レーザービームの外郭部分がキャビティの最外角部分に位置するようにしてキャビティ加工工程を行う。
これにより、比較例におけるキャビティの最外郭部分の内壁は、１６０度以上の傾斜角を有するようになる。一方、実施例におけるキャビティの最外郭部分の内壁は、９２度から１３０度の範囲の第３傾斜角を有するようになる。
例えば、比較例における工程は、６００μｍの大きさの領域にキャビティを加工した場合、前記キャビティの内壁の傾斜角によって６００μｍよりも小さい５００μｍのキャビティが形成される。これは、キャビティの下部領域が、実質的に素子が実装されるキャビティとして使用されるが、１００μｍ程度の空間が、前記内壁が有する傾斜角によって使用されないためである。
これに対し、実施例では、６００μｍの大きさの領域にキャビティを加工した場合、前記キャビティの内壁の傾斜角の向上により、比較例に比べて５５０μｍのキャビティが形成される。これにより、実施例では、キャビティ形成に必要な空間を減らすことができ、これによる回路集積度を高めることができる。

Claims (10)

  1. 第１絶縁層と、
    前記第１絶縁層の一面に配置され、パッドを含む第１回路パターンと、
    前記第１絶縁層の一面に配置され、前記パッドを露出するキャビティを含む第２絶縁層と、を含み、
    前記第１回路パターンは、
    前記第１絶縁層の一面に配置される第１－１金属層と、
    前記第１－１金属層の一面に配置される第１－２金属層と、を含み、
    前記第１－１金属層の面積は、前記第１－２金属層の面積よりも大きく、
    前記第１－１金属層の少なくとも一部の側面は、前記キャビティを介して露出する、回路基板。
  2. 前記第１－１金属層は、
    前記第１－１金属層と垂直方向に重なる第１部分と、
    前記第１部分以外の前記第２部分と、を含み、
    前記第２部分の側面は、前記キャビティを介して露出する、請求項１に記載の回路基板。
  3. 前記第１－１金属層の前記第２部分は、前記キャビティの外側を囲む閉ループ形状を有し、前記第１絶縁層と前記第２絶縁層との間に配置される、請求項２に記載の回路基板。
  4. 前記第１－１金属層は、前記第１－２金属層のシード層であり、
    前記第１－２金属層は、前記第１－１金属層をシード層として形成された電解メッキ層である、請求項１に記載の回路基板。
  5. 前記第１－１金属層の前記第１部分の上面は、前記第１－２金属層の下面と直接接触し、
    前記第１－１金属層の前記第２部分の上面は、前記第２絶縁層と直接接触する、請求項２に記載の回路基板。
  6. 前記第１－１金属層の前記第２部分は、前記第１－２金属層と一定間隔で離隔する、請求項２に記載の回路基板。
  7. 前記第１回路パターンは、
    前記キャビティに隣接する領域に配置される第１－１回路パターンと、
    前記第１－１回路パターン以外の第１－２回路パターンと、を含み、
    前記第１－２回路パターンの第１－１金属層の面積は、前記第１－２回路パターンの第１－２金属層の面積に対応し、
    前記第１－１回路パターンの第１－１金属層の面積は、前記第１－１回路パターンの第１－２金属層の面積よりも大きい、請求項１に記載の回路基板。
  8. 前記第１－１回路パターンの第１－１金属層は、
    前記第１－１回路パターンの第１－２金属層と垂直方向に重なる第１部分と前記第１部分以外の第２部分とを含み、
    前記第１－１回路パターンの前記第１－１金属層の第２部分は、
    前記キャビティの外側を囲み、前記第１絶縁層と第２絶縁層との間に配置される、請求項７に記載の回路基板。
  9. 前記第２絶縁層は、第２－１絶縁層及び第２－２絶縁層を含み、
    前記キャビティは、前記第２－１絶縁層及び前記第２－２絶縁層を共通に貫通する、請求項１に記載の回路基板。
  10. 前記第２絶縁層は、第２－１絶縁層及び第２－２絶縁層を含み、
    前記第２－１絶縁層と第２－２絶縁層との間に配置される第２回路パターンを含み、
    前記キャビティは、
    前記第２－１絶縁層に形成される第１キャビティ及び前記第２－２絶縁層に形成され、前記第１キャビティとは異なるサイズを有する第２キャビティを含み、
    前記第１－１金属層の少なくとも一部の側面は、前記第１キャビティを介して露出し、
    前記第２回路パターンは、
    前記第２－１絶縁層の一面に配置される第２－１金属層と、
    前記第２－１金属層の一面に配置される第２－２金属層と、を含み、
    前記第２－１金属層の面積は、前記第２－２金属層の面積よりも大きく、
    前記第２－１金属層の少なくとも一部の側面は、前述第２キャビティを介して露出する、請求項１に記載の回路基板。
JP2022581620A 2020-06-29 2021-06-29 回路基板 Pending JP2023533233A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR10-2020-0079248 2020-06-29
KR10-2020-0079232 2020-06-29
KR1020200079192A KR20220001183A (ko) 2020-06-29 2020-06-29 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR10-2020-0079192 2020-06-29
KR1020200079232A KR20220001193A (ko) 2020-06-29 2020-06-29 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR1020200079248A KR20220001202A (ko) 2020-06-29 2020-06-29 인쇄회로기판, 패키지 기판 및 이의 제조 방법
PCT/KR2021/008143 WO2022005152A1 (ko) 2020-06-29 2021-06-29 회로 기판

Publications (1)

Publication Number Publication Date
JP2023533233A true JP2023533233A (ja) 2023-08-02

Family

ID=79316501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022581620A Pending JP2023533233A (ja) 2020-06-29 2021-06-29 回路基板

Country Status (4)

Country Link
US (1) US20230290716A1 (ja)
JP (1) JP2023533233A (ja)
CN (1) CN116250378A (ja)
WO (1) WO2022005152A1 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070015861A (ko) * 2005-08-01 2007-02-06 신꼬오덴기 고교 가부시키가이샤 전자 부품 실장 구조체 및 그 제조 방법
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
KR20160007196A (ko) * 2014-07-11 2016-01-20 엘지이노텍 주식회사 발광 소자 패키지 및 이를 포함하는 발광 모듈
KR101766476B1 (ko) * 2015-11-20 2017-08-09 주식회사 심텍 캐비티 인쇄회로기판 제조 방법
KR20200055415A (ko) * 2018-11-13 2020-05-21 삼성전기주식회사 인쇄회로기판 및 이를 포함하는 패키지 구조물

Also Published As

Publication number Publication date
CN116250378A (zh) 2023-06-09
US20230290716A1 (en) 2023-09-14
WO2022005152A1 (ko) 2022-01-06

Similar Documents

Publication Publication Date Title
US11842893B2 (en) Printed circuit board and package substrate including same
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
KR102212827B1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US20220377902A1 (en) Printed circuit board
US11026327B2 (en) Printed circuit board
KR20210121776A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
CN112042283B (zh) 印刷电路板和印刷电路板条带
KR20210112779A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP2023542353A (ja) 回路基板
KR20220001183A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
JP2023533233A (ja) 回路基板
JP2024504796A (ja) 回路基板及びこれを含むパッケージ基板
JP2023511399A (ja) 回路基板
KR20220001193A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US20240138077A1 (en) Circuit board and package substrate comprising same
KR20210070012A (ko) 인쇄회로기판 및 이의 제조 방법
US20240120243A1 (en) Circuit board and package substrate comprising same
KR20220001202A (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
KR20230071537A (ko) 회로기판 및 이를 포함하는 패키지 기판
JP2022536272A (ja) プリント回路基板
KR20220085270A (ko) 회로기판 및 이의 제조 방법
KR20230080188A (ko) 회로 기판 및 이를 포함하는 패키지 기판
KR20230030995A (ko) 회로 기판 및 이를 포함하는 패키지 기판
KR20230089369A (ko) 회로 기판 및 이를 포함하는 반도체 패키지
KR20230089386A (ko) 회로 기판 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240305