JP2023511399A - 回路基板 - Google Patents

回路基板 Download PDF

Info

Publication number
JP2023511399A
JP2023511399A JP2022544442A JP2022544442A JP2023511399A JP 2023511399 A JP2023511399 A JP 2023511399A JP 2022544442 A JP2022544442 A JP 2022544442A JP 2022544442 A JP2022544442 A JP 2022544442A JP 2023511399 A JP2023511399 A JP 2023511399A
Authority
JP
Japan
Prior art keywords
insulating layer
via hole
hole
pad
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022544442A
Other languages
English (en)
Inventor
ジョン，ドンホン
クォン，スンギュ
ファン，ユンホ
キム，ミンジ
アン，テギュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2023511399A publication Critical patent/JP2023511399A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025—Abrading, e.g. grinding or sand blasting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

実施例に係る回路基板は、第１ビアホールを含む絶縁層と、前記絶縁層の前記第１ビアホール内に配置される第１ビアと、を含み、前記第１ビアは、前記第１ビアホールの第１領域内に配置された第１ビアパートと、前記第１ビアホールの前記第１領域以外の第２領域内に配置された第２ビアパートと、を含み、前記第２領域は、前記第１ビアホールの中央領域であり、前記第１領域は、前記第２領域の周囲の外郭領域であり、前記第１ビアパート及び第２ビアパートは、他のビアパートと接触する第１表面及び前記絶縁層上に露出する前記第１表面以外の第２表面を含み、前記第１表面は、第１表面粗さを有し、前記第２表面は、前記第１表面粗さとは異なる第２表面粗さを有する。

Description

実施例は、回路基板に関する。
電子部品の小型化、軽量化、集積化が加速されつつ、回路の線幅が微細化している。特に、半導体チップのデザインルールがナノメートルスケールに集積化することにより、半導体チップを実装するパッケージ基板または回路基板の回路線幅が数マイクロメートル以下に微細化している。
回路基板の回路集積度を増加させるために、すなわち回路線幅を微細化するために多様な工法が提案されたことがある。銅めっき後にパターンを形成するためにエッチングする段階における回路線幅の損失を防止するための目的で、エスエーピー（ＳＡＰ；ｓｅｍｉ－ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）工法とアムセフ（ＭＳＡＰ；ｍｏｄｉｆｉｅｄ ｓｅｍｉ－ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）などが提案された。
以後、より微細な回路パターンを実現するために銅箔を絶縁層中に埋めて埋め立てる組込みトレース（Ｅｍｂｅｄｄｅｄ Ｔｒａｃｅ Ｓｕｂｓｔｒａｔｅ；以下「ＥＴＳ」と称する）工法が当業界で使用されている。ＥＴＳ工法は、銅箔回路を絶縁層表面に形成する代わりに、絶縁層の中に埋め込み形式で製造するため、エッチングによる回路損失がないので、回路ピッチを微細化するのに有利である。
一方、最近の無線データトラフィック需要を満たすために、改善された５Ｇ（５ｔｈ ｇｅｎｅｒａｔｉｏｎ）通信システムまたはｐｒｅ－５Ｇ通信システムを開発するための努力がなされている。ここで、５Ｇ通信システムは、高いデータ伝送率を達成するために超高周波（ｍｍＷａｖｅ）帯域（ｓｕｂ６ギガ（６ＧＨｚ）、２８ギガ（２８ＧＨｚ）、３８ギガ（３８ＧＨｚ）、またはそれ以上の周波数）を使用する。
そして、超高周波帯域における電波の経路損失緩和及び電波の伝達距離を増加させるために、５Ｇ通信システムではビームフォーミング（ｂｅａｍｆｏｒｍｉｎｇ）、巨大配列多重入出力（ｍａｓｓｉｖｅ ＭＩＭＯ）、アレイアンテナ（ａｒｒａｙ ａｎｔｅｎｎａ）等の集約化技術が開発されている。このような周波数帯域で波長の数百個の活性アンテナからなることを考慮すると、アンテナシステムが相対的に大きくなる。
このようなアンテナ及びＡＰモジュールは、回路基板にパターンニングされるか、または実装されるため、回路基板の低損失が非常に重要である。これは、活性アンテナシステムを構成する複数の基板、すなわちアンテナ基板、アンテナ給電基板、送受信機（ｔｒａｎｓｃｅｉｖｅｒ）基板 、及び基底帯域（ｂａｓｅｂａｎｄ）基板が１つの小型装置（ｏｎｅ ｃｏｍｐａｃｔ ｕｎｉｔ）に集積されなければならないということを意味する。
一方、最近は、放熱特性や遮蔽特性を向上させるために、大面積ビアを含む回路基板が開発されている。大面積ビアは、大口径のビアホール内に金属物質を満たすことによって形成され得る。しかし、前記大口径のビアホール内部を金属物質で満たすことが容易ではなく、これにより従来の大面積ビアは、一面にビアホール内部方向に凹んだディンプル領域を含んでいる。そして、前記ディンプル領域は、追加の積層を行う時にビアホール加工に影響を及ぼすことがあり、これによる回路基板の信頼性に影響を与えることになる。
実施例においては、新しい構造のビアを含む回路基板及びその製造方法を提供するようにする。
また、実施例においては、ビアホール内部に多層構造を成して配置される複数のビアパートで構成されたビアを含む回路基板及びその製造方法を提供するようにする。
提案される実施例において、解決しようとする技術的課題は、以上で言及した技術的課題に制限されず、言及していない他の技術的課題は、下記の記載から提案される実施例が属する技術分野における通常の知識を有する者にとって明確に理解されるであろう。
実施例に係る回路基板は、第１ビアホールを含む絶縁層と、前記絶縁層の前記第１ビアホール内に配置される第１ビアと、を含み、前記第１ビアは、前記第１ビアホールの第１領域内に配置された第１ビアパートと、前記第１ビアホールの前記第１領域以外の第２領域内に配置された第２ビアパートと、を含み、前記第２領域は、前記第１ビアホールの中央領域であり、前記第１領域は、前記第２領域の周囲の外郭領域であり、前記第１ビアパート及び第２ビアパートは、他のビアパートと接触する第１表面及び前記絶縁層上に露出する前記第１表面以外の第２表面を含み、前記第１表面は、第１表面粗さを有し、前記第２表面は、前記第１表面粗さとは異なる第２表面粗さを有する。
また、前記第１表面粗さは、前記第２表面粗さよりも小さい。
また、前記第１ビアパート及び前記第２ビアパートのそれぞれは、前記第１ビアホール内に配置される第１部分と、前記絶縁層の上面上に突出する前記第１部分上の第２部分とを含み、前記第１表面は、前記第１ビアパートの第１部分と前記第２ビアパートの第１部分との間の界面を含み、前記第２表面は、前記第１ビアパートの第２部分の上面及び前記第２ビアパートの第２部分の上面を含む。
また、前記第１表面の高さは、エッジから中心にいくほど低くなる。
また、前記第１ビアパートの第２部分の上面から前記第１ビアパートの第１部分の上面の最下点までは、前記第１ビアの厚さの３０％～７０％に対応する距離を有する。
また、前記第２ビアパートの第２部分の上面から前記第２ビアパートの第１部分の下面の最下点までは、前記第１ビアの厚さの３０％～７０％に対応する距離を有する。
また、前記第１ビアパートの上面は、前記第２ビアパートの上面と同一平面上に位置する。
また、前記絶縁層の下面に配置され、前記第１ビアホールを介して露出した第１パッドを含み、前記第１ビアパートの第１部分は、前記第１ビアホールを介して露出した前記第１パッド上に配置され、前記第２ビアパートの第１部分は、前記第１ビアパートの第１部分上に配置される。
また、前記絶縁層は、第１絶縁層及び前記第１絶縁層上に第２絶縁層を含み、前記第１ビアホールは、前記第１絶縁層及び前記第２絶縁層を共通に貫通して形成される。
また、前記第１絶縁層または第２絶縁層を貫通して形成された第２ビアホール内に配置された第２ビアを含み、前記第２ビアのサイズは、前記第１ビアのサイズよりも小さく、前記第２ビアホール内には、単一パートの前記第２ビアが配置される。
また、前記第２ビアパートは、前記第１ビアパートと接触し、前記第１ビアホールの第２領域の一部を満たす第１サブ第２ビアパートと、前記第１サブ第２ビアパートと接触し、前記第１ビアホールの第２領域の残りの一部を満たす第２サブ第２ビアパートとを含む。
一方、実施例に係る回路基板は、複数の絶縁層と、前記複数の絶縁層を共通に貫通して形成される第１ビアホール内に配置される第１ビアと、前記複数の絶縁層のうちのいずれか１つの絶縁層を貫通して形成される第２ビアホール内に配置される第２ビアと、前記複数の絶縁層のうち最下層の下面に配置され、前記第１ビアと連結される第１パッドと、前記最下層の下面に配置され、前記第２ビアと連結される第２パッドと、を含み、前記第１ビアは、前記第１ビアホール内に配置され、界面を介して互いに区分される第１ビアパート及び第２ビアパートを含み、前記第２ビアは、前記第２ビアホール内に単一パートを有して配置され、前記第１ビアのサイズは、前記第２ビアのサイズよりも大きい。
また、前記第１ビアパート及び第２ビアパートは、他のビアパートと接触する第１表面及び前記複数の絶縁層のうち最上層の上面上に露出する前記第１表面以外の第２表面を含み、前記１表面は、第１表面粗さを有し、前記第２表面は、前記第１表面粗さよりも大きい第２表面粗さを有する。
また、前記第１ビアパート及び前記第２ビアパートのそれぞれは、前記第１ビアホール内に配置される第１部分と、前記絶縁層の上面上に突出する前記第１部分上の第２部分とを含み、前記第１表面は、前記第１ビアパートの第１部分と前記第２ビアパートの第１部分との間の界面を含み、前記第２表面は、前記第１ビアパートの第２部分の上面及び前記第２ビアパートの第２部分の上面を含み、前記第１表面の高さは、エッジから中心にいくほど低くなる。
また、前記第１ビアパートの第２部分の上面から前記第１ビアパートの第１部分の上面の最下点までは、前記第１ビアの厚さの３０％～７０％に対応する距離を有し、前記第２ビアパートの第２部分の上面から前記第２ビアパートの第１部分の下面の最下点までは、前記第１ビアの厚さの３０％～７０％に対応する距離を有する。
一方、実施例に係る回路基板の製造方法は、絶縁層を準備し、前記絶縁層の下面に第１パッドを形成し、前記絶縁層に前記第１パッドの上面を露出する第１ビアホールを形成し、前記絶縁層の上面に前記第１ビアホール及び前記第１ビアホールから延びる前記絶縁層の上面の一部を露出する第１開口部を有する第１マスクを配置し、前記第１マスクの第１開口部を介して露出した前記第１絶縁層の上面及び前記第１ビアホール内に一次めっき工程を行い、前記第１ビアホールの一部を満たす第１ビアパートを形成し、前記第１ビアパートの上面を一次研削し、前記第１マスク上に前記第１開口部の一部を露出しながら、前記第１開口部よりも小さい幅を有する第２開口部を有する第２マスクを形成し、前記第２マスクの前記第２開口部を介して露出した前記第１ビアパート上に前記第１ビアホールを満たす第２ビアパートを形成し、前記第２マスクを除去し、前記第２ビアパートの上面を二次研削し、前記第３マスクを除去し、前記第１ビアパートの上面及び前記第２ビアパートの上面を三次研削して前記第１ビアホールを満たす第１ビアを形成することを含む。
また、前記第１ビアパート及び第２ビアパートは、他のビアパートと接触する第１表面及び前記絶縁層上に露出する前記第１表面以外の第２表面を含み、前記第１表面は、第１表面粗さを有し、前記第２表面は、前記第１表面粗さよりも大きい第２表面粗さを有する。
また、前記第１ビアを構成する前記第１ビアパート及び前記第２ビアパートのそれぞれは、前記第１ビアホール内に配置される第１部分と、前記絶縁層の上面上に突出する前記第１部分上の第２部分とを含み、前記第１表面は、前記第１ビアパートの第１部分と前記第２ビアパートの第１部分との間の界面を含み、前記第２表面は、前記第１ビアパートの第２部分の上面及び前記第２ビアパートの第２部分の上面を含み、前記第１表面の高さは、エッジから中心にいくほど低くなる。
また、前記第１ビアパートの第２部分の上面から前記第１ビアパートの第１部分の上面の最下点までは、前記第１ビアの厚さの３０％～７０％に対応する距離を有し、 前記２ビアパートの第２部分の上面から前記第２ビアパートの第１部分の下面の最下点までは、前記第１ビアの厚さの３０％～７０％に対応する距離を有する。
また、前記第２ビアパートを形成することは、前記第１ビアパート上に前記第１ビアホールの一部を満たす第１サブ第２ビアパートを形成し、前記第１サブ第２ビアパート上に前記第１ビアホールを満たす第２サブ第２ビアパートを形成することを含む。
また、前記絶縁層を準備することは、前記第１絶縁層及び前記第１絶縁層上に配置された第２絶縁層を準備することを含み、前記第１パッド形成時に前記第１絶縁層の上面に前記第１パッドと離間する第２パッドを形成することを含み、前記第１ビアホールを形成する時に、前記第２絶縁層を貫通して前記第２パッドを露出する第２ビアホールを形成することを含み、前記第１マスクを配置することは、前記第２ビアホールを露出する第３開口部を有する第１マスクを配置することを含み、前記第１ビアパートを形成する時に前記第３開口部を介して露出した前記第２ビアホールを満たす第２ビアを形成することを含み、前記一次研削時に前記第１ビアパートの上面と共に前記第２ビアの上面を研削することを含み、前記第２マスクは、前記第２ビアの上面を覆って形成され、前記三次研削することは、前記第１ビアパートの上面及び前記第２ビアパートの上面と共に前記第２ビアの上面を研削することを含む。
発明の效果
本実施例によると、従来の大面積ビアの場合には、大口径ビアホールのめっきに対する制約が発生するが、これに対するめっき工法変更を通じて大面積ビアの大口径ビアホールのめっきに対する制約を破壊することができ、これによる大口径ビアホールのめっきを安定的に実現することができる。また、本実施例によると、既存の方式に比べてビアのめっきの均一性を確保することができ、追加積層後のレーザーの品質向上による品質信頼性を確保することができる。
また、従来は、絶縁層の厚さとビアホールのサイズ間にビアホール内部のめっきを安定的に実現するための工法上の限界比率が存在したが、本実施例によると、ビアホール内部の信頼性の高いめっき状態の実現のためのデザイン的制約を破壊することができ、これによるデザインの自由度を向上させることができる。また、実施例によると、ビアのサイズを増加させることにより、これを用いて回路が集束された領域で発生する回路間の干渉を完全に遮蔽することができ、放熱の役割が要求される領域における放熱特性を向上させることができる。
具体的には、比較例においては、水平方向に一定間隔で離隔した複数の放熱ビアを用いて放熱機能を行っているが、実施例においては、一つの大面積ビアを用いて放熱機能を行いながら、そのめっきの均一性を確保できるようにして、比較例に比べてビアの面積増加による放熱性能を向上させることができる。
第１比較例におけるノーマルスタックビアの構造を示す図である。 第２比較例におけるロッドタイプのビア構造を示す図である。 第３比較例におけるピラミッドタイプのビア構造を示す図である。 比較例によって形成されるビアを示す図である。 第１実施例に係る回路基板を示す図である。 図５における第１ビアを拡大した図である。 図５の第１ビアの平面図を示す図である。 実施例に係る第１ビアの表面粗さを示す図である。 実施例に係る第１ビアの表面粗さを示す図である。 第１実施例に係る回路基板の製造方法を工程順に示す図である。 第１実施例に係る回路基板の製造方法を工程順に示す図である。 第１実施例に係る回路基板の製造方法を工程順に示す図である。 第１実施例に係る回路基板の製造方法を工程順に示す図である。 第１実施例に係る回路基板の製造方法を工程順に示す図である。 第１実施例に係る回路基板の製造方法を工程順に示す図である。 第１実施例に係る回路基板の製造方法を工程順に示す図である。 第１実施例に係る回路基板の製造方法を工程順に示す図である。 第１実施例に係る回路基板の製造方法を工程順に示す図である。 第１実施例に係る回路基板の製造方法を工程順に示す図である。 第２実施例に係る回路基板を示す図である。 図１９に示す第１ビアの各パートの界面を説明するための図である。 図１９に示す第１ビアの平面図である。 第２実施例に係る回路基板の製造方法を工程順に示す図である。 第２実施例に係る回路基板の製造方法を工程順に示す図である。 第２実施例に係る回路基板の製造方法を工程順に示す図である。 第２実施例に係る回路基板の製造方法を工程順に示す図である。
発明の実施のための形態
以下、添付された図面を参照して本明細書に開示された実施例を詳しく説明するが、図面符号に関係なく同一または類似の構成要素は同一の参照符号を付与し、これに対する重複説明は省略することにする。以下の説明で使用される構成要素に対する接尾辞「モジュール」及び「部」は、明細書作成の容易さだけが考慮されて付与されるか、混用されるものであって、それ自体で互いに区別される意味または役割を有するものではない。また、本明細書に開示された実施例を説明するにおいて、関連した公知技術に対する具体的な説明が、本明細書に開示された実施例の要旨を曖昧にし得ると判断される場合にはその詳細な説明を省略する。また、添付された図面は本明細書に開示された実施例を易しく理解するようにするためのものに過ぎず、添付された図面によって本明細書に開示された技術的思想が制限されず、本発明の思想及び技術範囲に含まれるすべての変更、均等物ないし代替物を含むものと理解されるべきである。
第２、第１などのように序数を含む用語は多様な構成要素を説明するために使用され得るが、前記構成要素は前記用語によって限定されない。前記用語は一つの構成要素を他の構成要素から区別する目的だけで使用される。
ある構成要素が他の構成要素に「連結されている」または「接続されている」と言及されたときには、他の構成要素に直接連結されているか、または接続されていることがあるが、中間に他の構成要素が存在することがあると理解されるべきであろう。する必要があります。反面、ある構成要素が他の構成要素に「直接連結されている」または「直接接続されている」と言及されたときは、他の構成要素が中間に存在しないと理解されるべきであろう。
単数の表現は、文脈上明白に異なるように意味しない限り、複数の表現を含む。
本出願において、「含む」または「有する」などの用語は明細書上に記載された特徴、数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものが存在することを指定しようとすることであって、一つまたはその以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものなどの存在または付加可能性を予め排除しないことと理解されるべきである。
以下、添付した図面を参照して、本発明の実施例を詳細に説明すると次の通りである。
本実施例の説明に先立ち、本実施例と比較される比較例について説明する。
図１乃至図３は、比較例における回路基板のビア構造を説明するための断面図である。図１は、第１比較例におけるノーマルスタックビアの構造を示し、図２は、第２比較例におけるロッドタイプのビア構造を示し、図３は、第３比較例におけるピラミッドタイプのビア構造を示す。
図１を参照すると、回路基板は、互いに連結される複数の絶縁層１と、互いに異なる絶縁層の間に形成される内層パッド２と、最上層の絶縁層と最下層の絶縁層の表面に形成された外層パッド３と、前記複数の絶縁層１内にそれぞれ形成された複数のビアとを含む。
第１比較例における複数のビアは、一定間隔で互いに離隔している第１ビア４と、第２ビア５と、第３ビア６と、第４ビア７とを含む。前記第１乃至第４ビア４、５、６、７は、前記内層パッド２及び外層パッド３にそれぞれ共通連結される。
図２を参照すると、第２比較例における回路基板は、互いに連結される複数の絶縁層１１と、互いに異なる絶縁層の間に形成される内層パッド１２と、最上層の絶縁層と最下層の絶縁層の表面に形成された外層パッド１３と、前記複数の絶縁層１１内にそれぞれ形成されたビア１４とを含む。
前記ビア１４は、一般的なビアよりも広い幅を有して形成される。例えば、前記ビア１４は、図１に示す第１乃至４ビア４、５、６、７がそれぞれ有する幅の総和に相当する幅を有することができる。
このようなビア１４は、図２の下に示すように、左右幅が広い円柱状のビアホール内を金属物質でめっきすることにより、前記ビアホールに対応する形状を有する。
図３を参照すると、第３比較例における回路基板は、互いに連結される複数の絶縁層２１と、互いに異なる絶縁層の間に形成される内層パッド２２と、最上層の絶縁層と最下層の絶縁層の表面に形成された外層パッド２３と、前記複数の絶縁層２１内にそれぞれ形成されたビア２４とを含む。
このとき、各絶縁層２１内に形成される前記ビア２４は、互いに異なる幅を有する。例えば、中心となる絶縁層に形成されたビアは、第１幅を有し、前記中心となる絶縁層から上部絶縁層にいくほど前記第１幅よりも広い第２幅を有するビアが形成され、このように前記中心となる絶縁層から下部絶縁層にいくほど前記第１幅よりも広い第３幅を有するビアが形成される。このとき、前記第３幅は、第２幅よりもさらに広い。
しかし、比較例のように、ロッドタイプまたはピラミッドタイプのビアは、一般的なスタックビアに比べて相対的に体積が大きく長い形状をしているので、めっき時にディンプルが発生する可能性が非常に高い。
図４は、比較例によって形成されるビアを示す。
図４を参照すると、ビアは、エッジ領域よりも中央領域の高さが低い凹形状Ｄを有することができ、このような凹形状をディンプル（ｄｉｍｐｌｅ）現象と言う。
これにより、比較例においては、上記のようなディンプル現象を最小限に抑えるためにビアの面積を制限している。すなわち、比較例においては、ディンプル現象が発生しないレベルの面積にビアのサイズを制限しており、これはビアの放熱特性を低くする要因として作用している。
特に、ビアホールのサイズが直径１００μｍ以上に加工される場合、ビアフィル(ｆｉｌｌ)めっきがスムーズに行われず、上記のような凹状ディンプル領域ＤＰが発生する。
例えば、比較例においては、ビアホールの直径が１００μｍを超える場合、ビアフィルめっきがスムーズに行われず、ビアの上部に下側方向に凹んだディンプル領域Ｄが存在するようになる。
そして、前記ディンプル領域Ｄの深さが１０μｍ以上の場合、不良と判定されて使用が不可能であるか、回路基板のコア層を形成した後に追加の積層を行う時に当該領域におけるビアホールの加工がスムーズに行われないという問題が発生する。
一方、最近では放熱、遮蔽及び信号伝達の役割をするビアの性能を向上させるために、ビアホールのサイズを大きく増加させており、これに伴いビアホールやビアのサイズも大きくなる傾向である。実施例においては、上記のような１０μｍ以上の大面積ビアにおいても、ビアホールの全体領域に対して均一なめっきが行われるようにし、これによりビアのディンプル領域を除去できる新しい構造の回路基板及びその製造方法を提供しようとする。
図５は、第１実施例に係る回路基板を示す図であり、図６ａは、図５における第１ビアを拡大した図であり、図６ｂは、図５の第１ビアの平面図を示す図である。
図５、図６ａ、及び図６ｂを参照すると、回路基板は、前記絶縁層１１０、前記絶縁層１１０の表面に配置された第１パッド１４０及び第２パッド１２０、そして前記絶縁層１１０を貫通して配置される第１ビア１７０及び第２ビア１３０を含むことができる。
上記において、第１パッド１４０は、第１ビア１７０と直接接触し、それにより前記第１ビア１７０と連結される回路パターンの一部であり得る。また、第２パッド１２０は、前記第２ビア１３０と接触し、それにより前記第２ビア１３０と連結される回路パターンの一部であり得る。このとき、第１ビア１７０は、第１断面積を有し、第２ビア１３０は、前記第１断面積よりも小さい第２断面積を有することができる。例えば、第１ビア１７０は、放熱機能を果たす放熱ビアであり得、第２ビア１３０は、信号伝達機能を果たす信号ビアであり得るが、これに限定されない。好ましくは、前記第１ビア１７０及び第２ビア１３０は、互いに異なる断面積を有し、これにより前記第１ビア１７０と第２ビア１３０は、互いに異なる形状を有することができる。ここで、互いに異なる形状とは、前記第１ビア１７０の全体形状と第２ビア１３０の全体形状を意味することではなく、前記第１ビア１３０を構成する各ビアパートの形状と第２ビア１３０を構成する各ビアパートの形状とが異なることを意味することができる。
これについて詳細に説明する。
回路基板は、絶縁層１１０を含む。好ましくは、回路基板は、複数の絶縁層を含む。例えば、回路基板は、第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４を含むことができるが、これに限定されない。例えば、回路基板は、４層よりも小さい層数を有することがあり、これとは異なり、４層よりも大きい層数を有することもある。ただし、回路基板は、少なくとも２層の絶縁層を含むことができる。
前記絶縁層１１０は、平板構造を有することができる。前記絶縁層１１０は、回路基板（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）であり得る。ここで、前記絶縁層１１０は、上述したように複数の絶縁層が連続的に積層された多層基板として実現され得る。
そして、絶縁層１１０の表面には、回路パターンが配置され得る。例えば、第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のそれぞれの表面には、回路パターンが配置され得る。このとき、回路パターンは、ビアと連結されるビアパッド、外部基板と連結される連結パッド、電子部品が実装される実装パッド、及び前記パッド間の信号伝達ラインであるトレースを含むことができる。そして、実施例における図５は、絶縁層１１０の表面に配置された回路パターンのうちビアと連結されるビアパッド部分を示すものであり得る。
前記絶縁層１１０は、配線を変更可能な電気回路が編成されている基板であって、絶縁層の表面に回路パターンを形成できる絶縁材料からなるプリント、配線板、及び絶縁基板を全て含むことができる。
前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つは、ガラス繊維を含むプリプレグ（ｐｒｅｐｒｅｇ）を含むことができる。詳しくは、前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つは、エポキシ樹脂及び前記エポキシ樹脂にガラス繊維及びシリコン系フィラー （ Ｓｉ ｆｉｌｌｅｒ）が分散された物質を含むことができる。
また、前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つは、リジッド(ｒｉｇｉｄ)またはフレキシブル(ｆｌｅｘｉｂｌｅ)であり得る。例えば、前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つは、ガラスまたはプラスチックを含むことができる。詳しくは、前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つは、ソダライムガラス（ｓｏｄａ ｌｉｍｅ ｇｌａｓｓ）またはアルミノシリケートガラスなどの化学強化／半強化ガラスを含むか、ポリイミド（Ｐｏｌｙｉｍｉｄｅ、ＰＩ）、ポリエチレンテレフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｒｅｐｈｔｈａｌａｔｅ、ＰＥＴ）、プロピレングリコール（ｐｒｏｐｙｌｅｎｅ ｇｌｙｃｏｌ、ＰＰＧ）、ポリカーボネート（ＰＣ）などの強化または延性プラスチックを含むか、またはサファイアを含むことができる。
また、前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つは、光等方性フィルムを含むことができる。一例として、前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つは、ＣＯＣ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｃｏｐｏｌｙｍｅｒ）、ＣＯＰ（Ｃｙｃｌｉｃ Ｏｌｅｆｉｎ Ｐｏｌｙｍｅｒ）、光等方性ポリカーボネート（ｐｏｌｙｃａｒｂｏｎａｔｅ、ＰＣ）または光等方性ポリメチルメタクリレート（ＰＭＭＡ）などを含むことができる。
また、前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つは、部分的に曲面を有して曲がることがある。例えば、前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つは、部分的には平面を有し、部分的には曲面を有して曲がることがある。詳しくは、前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つの先端が曲面を有して曲がったり、ランダムな曲率を含む表面を有して曲がったり曲がれることがある。
また、前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つは、柔軟な特性を有するフレキシブル（ｆｌｅｘｉｂｌｅ）基板であり得る。
また、前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つは、カーブド（ｃｕｒｖｅｄ）またはベンデッド（ｂｅｎｄｅｄ）基板であり得る。
前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４は、それぞれ２０μｍ～５００μｍの厚さを有することができる。好ましくは、前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つは、４０μｍ～４００μｍの厚さを有することができる。より好ましくは、前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つは、６０μｍ～２５０μｍの厚さを有することができる。前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つの厚さが２０μｍ未満の場合、絶縁層の表面に回路パターンを形成することは困難であり得る。前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうち少なくとも一つの厚さが５００μｍを超える場合、回路基板の全体的な厚さが増加することがある。
前記第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４の表面には、それぞれ回路パターンが配置され得、例えば第１パッド１４０及び第２パッド１２０が配置され得る。第１パッド１４０及び第２パッド１２０は、回路パターンの一部であり得、実質的にそれぞれの絶縁層の表面に配置された回路パターンの全体領域のうちビアと連結される部分を意味することができる。
前記第１パッド１４０及び第２パッド１２０は、電気信号を伝達するパターンであり得、これとは異なり放熱目的で形成されて熱を伝達するパターンであり得る。
このために、前記第１パッド１４０及び第２パッド１２０の少なくとも一つは、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、及び亜鉛（Ｚｎ）から選択される少なくとも一つの金属物質で形成され得る。
また、前記第１パッド１４０及び第２パッド１２０のうち少なくとも一つは、ボンディング力に優れた金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、チタン（Ｔｉ）、錫（Ｓｎ）、銅（Ｃｕ）、亜鉛（Ｚｎ）から選択される少なくとも一つの金属物質を含むペーストまたはソルダペーストで形成され得る。好ましくは、前記第１パッド１４０及び第２パッド１２０のうち少なくとも一つは、電気伝導性が高く、価格が比較的安価な銅（Ｃｕ）で形成され得る。
前記第１パッド１４０及び第２パッド１２０は、通常の回路基板の製造工程であるアディティブ工法（Ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、サブトラクティブ工法（Ｓｕｂｔｒａｃｔｉｖｅ Ｐｒｏｃｅｓｓ）、ＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）、及びＳＡＰ（Ｓｅｍｉ Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）工法などで可能であり、ここでは、詳細な説明は省略する。
前記第１パッド１４０は、第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４のうちいずれか一つの絶縁層の表面に配置され得る。言い換えれば、前記第１パッド１４０は、複数の絶縁層を共通に貫通する大面積の第１ビア１７０と連結され得る。これにより、前記第１パッド１４０は、複数の絶縁層のうち中央に配置された特定の絶縁層の表面に配置され得る。例えば、図５に示すように、第１パッド１４０は、第１絶縁層１１１の下面に配置され得るが、これに限定されない。ただし、前記第１パッド１４０は、複数の絶縁層間の界面に配置されて、一端がその上部に配置された第１ビア１７０と連結され、他端がその下部に配置された他の第１ビア１７０と連結され得る。
前記第１パッド１４０は、第１断面積を有することができる。好ましくは、前記第１パッド１４０は、第１ビア１７０の上部断面積または下部断面積よりも大きい第１断面積を有することができる。
前記第２パッド１２０は、第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４の表面にそれぞれ配置され得る。言い換えれば、第２パッド１２０は、それぞれの絶縁層を貫通するノーマルサイズの第２ビア１３０と連結され得る。これにより、前記第２パッド１２０は、複数の絶縁層のそれぞれの表面に配置され得る。
前記第２パッド１２０は、第２断面積を有することができる。好ましくは、第２パッド１２０は、前記第２ビア１３０の上部断面積または下部断面積よりも大きい第２断面積を有することができる。このとき、前記第２パッド１２０が有する第２断面積は、前記第１パッド１４０が有する第１断面積よりも小さいことがある。すなわち、前記第２パッド１２０のサイズは、前記第１パッド１４０のサイズよりも小さいことがある。
第１パッド１４０及び第２パッド１２０は、５μｍ～５０μｍの範囲の厚さを有することができる。例えば、第１パッド１４０及び第２パッド１２０は、１０μｍ～４０μｍの範囲の厚さを有することができる。例えば、第１パッド１４０及び第２パッド１２０は、１５μｍ～３５μｍの範囲の厚さを有することができる。第１パッド１４０及び第２パッド１２０の厚さが５μｍよりも小さい場合、その形成に困難があり得る。また、第１パッド１４０及び第２パッド１２０の厚さが５０μｍを超える場合、回路基板の全体厚さが増加することがある。また、第１パッド１４０及び第２パッド１２０の厚さが５μｍ～５０μｍの範囲を外れる場合、信号伝達時に損失が発生し得る。
第１ビア１７０及び第２ビア１３０は、絶縁層１１０を貫通して配置され得る。このとき、前記第１ビア１７０及び第２ビア１３０は、これを構成するそれぞれのパートが互いに異なる形状を有することができる。これは、前記第１ビア１７０が有するサイズと前記第２ビア１３０が有するサイズとが互いに異なるために現れることがある。
好ましくは、第１ビア１７０のサイズは、第２ビア１３０のサイズよりも大きいことがある。例えば、第１ビア１７０の直径は、１００μｍよりも大きいことがある。そして、第２ビア１３０の直径は、１００μｍよりも小さいことがある。例えば、第１ビア１７０の第１方向への直径は、５００μｍよりも大きいことがある。例えば、第１ビア１７０の第１方向への直径は、１０００μｍよりも大きいことがある。例えば、第１ビア１７０の第１方向への直径は、２０００μｍよりも大きいことがある。例えば、第１ビア１７０の第１方向への直径は、２５００μｍよりも大きいことがある。例えば、第１ビア１７０の第２方向への直径は、５００μｍよりも大きいことがある。例えば、第１ビア１７０の第２方向への直径は、１０００μｍよりも大きいことがある。例えば、第１ビア１７０の第２方向への直径は、２０００μｍよりも大きいことがある。例えば、第１ビア１７０の第１方向への直径は、２５００μｍよりも大きいことがある。
このとき、前記第１ビア１７０の第１方向への直径は、その第２方向への直径と同一であり得るが、これに限定されない。すなわち、第１ビア１７０の第１方向への直径と第２方向への直径は、互いに異なることがある。
第２ビア１３０は、一般的な回路基板に含まれる信号伝達用ビアであり得るが、これにより、これに対する詳細な説明は省略する。
ただし、実施例においては、第１ビア１７０と共に第２ビア１３０を形成できるようにし、このとき、第１ビア１７０は、複数の工程を経て形成された複数のビアパートを含む反面、第２ビア１３０は、単一パートを含むことに違いがある。
第１ビア１７０及び第２ビア１３０は、前記複数の絶縁層のうち少なくとも一つの絶縁層を貫通するビアホール（図示せず）の内部を伝導性物質で充填して形成することができる。
前記ビアホールは、機械、レーザー、及び化学加工のいずれか一つの加工方式によって形成され得る。前記ビアホールが機械加工によって形成される場合には、ミーリング（Ｍｉｌｌｉｎｇ）、ドリル（Ｄｒｉｌｌ）、及びルーティング（Ｒｏｕｔｉｎｇ）などの方式を使用することができ、レーザー加工によって形成される場合には、ＵＶやＣＯ２レーザー方式を使用することができ、化学加工によって形成される場合には、アミノシラン、ケトン類などを含む薬品を用いて前記複数の絶縁層のうち少なくとも一つの絶縁層を開放することができる。
一方、前記レーザーによる加工は、光学エネルギーを表面に集中させて材料の一部を 溶かして蒸発させて、所望の形状をとる切断方法であって、コンピュータプログラムによる複雑な形成も容易に加工することができ、他の方法では切断しにくい複合材料も加工することができる。
また、前記レーザーによる加工は、切断直径が最小０．００５ｍｍまで可能であり、加工可能な厚さの範囲が広いという長所がある。
前記レーザー加工ドリルとしては、ＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｕｍ Ｇａｒｎｅｔ）レーザーやＣＯ２レーザーや紫外線（ＵＶ）レーザーを用いることが好ましい。ＹＡＧレーザーは、銅箔層及び絶縁層の両方とも加工できるレーザーであり、ＣＯ２レーザーは、絶縁層のみ加工できるレーザーである。
前記 ビアホールが形成されると、前記ビアホールの内部を伝導性物質で充填して第１ビア１７０及び第２ビア１３０を形成することができる。前記第１ビア１７０及び第２ビア１３０を形成する金属物質は、銅（Ｃｕ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、及びパラジウム（Ｐｄ）のうちから選択されるいずれか 一つの物質であり得、前記伝導性物質の充填は、無電解メッキ、電解メッキ、スクリーン印刷（Ｓｃｒｅｅｎ Ｐｒｉｎｔｉｎｇ）、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、蒸発法（Ｅｖａｐｏｒａｔｉｏｎ）、インクジェットティング、及びディスフェンシングのうちいずれか一つ、またはこれらの組み合わせた方式を用いることができる。
以下では、第１ビア１７０の構造について具体的に説明する。
第１ビア１７０は、複数の絶縁層を共通に貫通する第１ビアホールの一部を満たす第１ビアパート１５０及び前記第１ビアホールの残りの一部を満たして配置される第２ビアパート１６０を含むことができる。
第１ビアパート１５０は、第１ビアホールの第１領域に形成され得る。そして、第２ビアパート１６０は、第１ビアホールの前記第１領域を除いた第２領域に形成され得る。前記第２領域は、第１ビアホールの下部領域を除いた上部領域の中央領域であり得る。そして、前記第１領域は、前記第２領域を除いた残りの領域であり得る。好ましくは、前記第１領域は、第１ビアホールの下部領域及び上部領域の外廓領域であり得る。
すなわち、第１実施例において、複数の絶縁層を共通に貫通して形成される第１ビアホール内部の一部は、第１ビアパート１５０によって満たされ、その残りの一部は、第２ビアパート１６０によって満たされ得る。
第１ビアパート１５０及び第２ビアパート１６０のそれぞれは、前記第１ビアホール内に配置される部分と、前記第１ビアホール内に配置される部分上に配置され、絶縁層１１０の表面上に突出する部分とを含むことができる。
すなわち、第１ビアパート１５０は、前記第１ビアホールの第１領域に配置される第１部分１５１を含む。前記第１部分１５１は、第１ビアホール内に位置する連結部とも言える。例えば、第１ビアパート１５０の前記第１部分１５１は、前記第１ビア１７０の連結部の一部を形成することができる。
第１ビアパート１５０は、前記第１部分１５１上に配置され、前記絶縁層１１０の上面上に突出する第２部分１５２を含むことができる。前記第２部分１５２は、第１ビア１７０の連結部を中心に前記第１パッド１４０の反対面に位置して、前記連結部と連結されるビアパッドと言える。例えば、前記第１ビアパート１５０の前記第２部分１５２は、前記第１ビア１７０のパッドの一部を形成することができる。
前記第１ビアパート１５０の前記第１部分１５１は、前記第１ビアホールの全体領域ではなく、一部の領域に対応する第１領域のみを満たして形成され得る。
したがって、前記第１ビアパート１５０の前記第１部分１５１の上面は、平面ではなく曲面を有することができる。好ましくは、前記第１ビアパート１５０の前記第１部分１５１の上面は、下側方向に凹んだ形状を含むことができる。これにより、前記第１ビアパート１５０の第１部分１５１の上面の長さは、前記第１ビアホールの上部幅よりも大きいことがある。すなわち、前記第１ビアパート１５０の第１部分１５１の上面の長さは、前記第１ビアホールの上部領域の直線距離に対応する上部幅よりも大きいことがある。
前記第１ビアパート１５０の第１部分１５１の上面の一部は、前記絶縁層１１０の上面よりも低く位置することができる。ここで、絶縁層１１０は、第１ビアホールが形成される複数の絶縁層のうち最上部に位置した絶縁層を意味することができる。例えば、前記第１ビアパート１５０の第１部分１５１の上面の中心点は、前記絶縁層１１０の上面よりも低く位置することができる。このとき、前記第１ビアパート１５０の第１部分１５１の上面は、外廓から中心にいくほど徐々に低くなることがある。したがって、第１ビアパート１５０の第１部分１５１の上面のうち中心点が最も低く位置することができ、外郭のエッジ点が最も高く位置することができる。これにより、前記第１ビアパート１５０の第１部分１５１は、上面に凹部が形成され得る。一方、前記第１ビア１７０の第１部分１５１の下面の長さは、前記第１ビアホールの下部幅と同一であり得る。
前記第１ビアパート１５０の第２部分１５２は、前記第１部分１５１上に位置することができる。すなわち、前記第１ビアパート１５０の第２部分１５２は、第１部分１５１と一体に形成される。すなわち、前記第１ビアパート１５０の第２部分１５２は、前記第１部分１５１から延びて前記絶縁層１１０の上面上に突出することがある。
一方、第１ビア１７０は、第１厚さＨ１を有することができる。前記第１ビア１７０が有する第１厚さＨ１は、第１ビアパート１５０の第１部分１５１の下面から前記第２部分１５２の上面までの垂直直線距離を意味することができる。
このとき、前記第１ビアパート１５０の凹部の厚さは、第２厚さＨ２を有することができる。ここで、前記第１ビアパート１５０の凹部が有する第２厚さＨ２は、前記第１ビアパート１５０の前記第２部分１５２の上面から前記第１部分１５１の上面のうち最も低い地点までの垂直直線距離を意味することができる。
前記第２厚さＨ２は、第１厚さＨ１の３０％～７０％のレベルであり得る。例えば、第２厚さＨ２は、第１厚さＨ１の４０％～６５％のレベルであり得る。例えば、第２厚さＨ２は、第１厚さＨ１の５０％～６０％のレベルであり得る。前記第２厚さＨ２が前記第１厚さＨ１の３０％よりも小さい場合、前記第１ビアパート１５０及び第２ビアパート１６０の形成過程で研磨工程によって除去される領域の厚さが増加し、これによって製造工程が複雑になることがある。また、前記第２厚さＨ２が前記第１厚さＨ１の７０％よりも大きい場合、前記第２ビアパート１６０を形成した後にも第２ビアパート１６０の上部にディンプル領域が発生し得る。
一方、前記第１ビアホールは、第１幅Ｗ１を有することができる。
好ましくは、前記第１ビアホールの第１幅Ｗ１は、前記第１ビアホールの第１方向への幅と第２方向への幅とを含むことができる。そして、前記第１ビアホールの第１方向への幅は、５００μｍよりも大きいことがある。例えば、第１ビアホールの第１方向への幅は、１０００μｍよりも大きいことがある。例えば、第１ビアホールの第１方向への幅は、２０００μｍよりも大きいことがある。例えば、第１ビアホールの第１方向への幅は、２５００μｍよりも大きいことがある。例えば、第１ビアホールの第２方向への幅は、５００μｍよりも大きいことがある。例えば、第１ビアホールの第２方向への幅は、１０００μｍよりも大きいことがある。例えば、第１ビアホールの第２方向への幅は、２０００μｍよりも大きいことがある。例えば、第１ビアホールの第２方向への幅は、２５００μｍよりも大きいことがある。
このとき、前記第１ビアホールの第１方向への幅は、その第２方向への幅と同一であり得るが、これに限定されない。すなわち、第１ビアホールの第１方向への直径と第２方向への直径は、互いに異なることがあり、これによりバー(ｂａｒ) または楕円形状を有することができる。
一方、前記第１ビアホールの幅が前記範囲よりも小さい場合は、実質的に前記第２ビア１３０に対応するサイズであり得、これにより、その内部には一つの単一ビアパートのみが形成され得る。すなわち、ビアホールの幅が上記記載された第１ビアホールの幅の範囲よりも小さい場合は、当該ビアホールの内部を一度の工程で満たしてもディンプル領域が発生しない。
一方、第２ビアパート１６０は、前記第１ビアホールの第２領域に配置される第１部分１６１を含む。前記第１部分１６１は、第１ビアホール内に位置する連結部とも言える。例えば、第２ビアパート１６０の前記第１部分１６１は、前記第１ビア１７０の連結部の一部を形成することができる。
すなわち、第２ビアパート１６０の第１部分１６１は、前記第１ビアパート１５０の第１部分１５１と共に第１ビア１７０の連結部を形成することができる。
第２ビアパート１６０は、前記第１部分１６１上に配置され、前記絶縁層１１０の上面上に突出する第２部分１６２を含むことができる。前記第２部分１６２は、第１ビア１７０の連結部を中心に前記第１パッド１４０の反対面に位置して、前記連結部と連結されるビアパッドとも言える。例えば、前記第２ビアパート１６０の前記第２部分１６２は、前記第１ビア１７０のパッドの一部を形成することができる。すなわち、前記第２ビアパート１６０の第２部分１６２は、前記第１ビアパート１５０の第２部分１５２と共に第１ビアパート１５０のパッド（明確には、上部パッド）を形成することができる。
前記第２ビアパート１６０の前記第１部分１６１は、前記第１ビアホールの全体領域ではなく一部の領域に対応する第２領域のみを満たして形成され得る。具体的には、前記第２ビアパート１６０の前記第１部分１６１は、前記第１ビアパート１５０の第１部分１５１の上面に形成される凹部を満たして形成され得る。
したがって、前記第２ビアパート１６０の前記第１部分１６１の下面は、平面ではなく曲面を有することができる。好ましくは、前記第２ビアパート１６０の前記第１部分１６１の下面は、下側方向に凸の形状を含むことができる。これにより、前記第２ビアパート１６０の第１部分１６１の下面の長さは、前記第１ビアホールの上部幅及び下部幅のそれぞれよりも大きいことがある。すなわち、前記第２ビアパート１６０の第１部分１６１の下面の長さは、前記第１ビアホールの上部領域の直線距離に対応する上部幅よりも大きいことがある。
前記第２ビアパート１６０の第１部分１６１の下面の一部は、前記絶縁層１１０の上面よりも低く位置することができる。ここで、絶縁層１１０は、第１ビアホールが形成される複数の絶縁層のうち最上部に位置した絶縁層を意味することができる。例えば、前記第２ビアパート１６０の第１部分１６１の下面の中心点は、前記絶縁層１１０の上面よりも低く位置することができる。このとき、前記第２ビアパート１６０の第１部分１６１の下面は、外廓から中心にいくほど徐々に低くなることがある。したがって、第２ビアパート１６０の第１部分１６１の下面のうち中心点が最も低く位置位置することができ、外廓のエッジ点が最も高く位置することができる。これにより、前記第２ビアパート１６０の第１部分１６１は、下面に凸部が形成され得る。
前記第２ビアパート１６０の第２部分１６２は、前記第１部分１６１上に位置することができる。すなわち、前記第２ビアパート１６０の第２部分１６２は、第１部分１６１と一体に形成される。すなわち、前記第２ビアパート１６０の第２部分１６２は、前記第１部分１６１から延びて前記絶縁層１１０の上面上に突出することがある。
一方、第１ビア１７０は、第１厚さＨ１を有することができる。前記第１ビア１７０が有する第１厚さＨ１は、第１ビアパート１５０の第１部分１５１の下面から前記第２部分１５２の上面までの垂直直線距離を意味することができる。
このとき、前記第２ビアパート１６０の凸部の厚さは、第２厚さＨ２を有することができる。ここで、前記第２ビアパート１６０の凸部が有する第２厚さＨ２は、前記第２ビアパート１６０の前記第２部分１６２の上面から前記第１部分１６１の下面のうち最も低い地点までの垂直直線距離を意味することができる。
前記第２厚さＨ２は、第１厚さＨ１の３０％～７０％のレベルであり得る。例えば、第２厚さＨ２は、第１厚さＨ１の４０％～６５％のレベルであり得る。例えば、第２厚さＨ２は、第１厚さＨ１の５０％～６０％のレベルであり得る。前記第２厚さＨ２が前記第１厚さＨ１の３０％よりも小さい場合、前記第１ビアパート１５０及び第２ビアパート１６０の形成過程で研磨工程によって除去される領域の厚さが増加し、これによって製造工程が複雑になることがある。また、前記第２厚さＨ２が前記第１厚さＨ１の７０％よりも大きい場合、前記第２ビアパート１６０を形成した後にも第２ビアパート１６０の上部にディンプル領域が発生し得る。
言い換えれば、第１ビアパート１５０の第１部分１５１は、第１ビアホールの第２領域に配置された第２ビアパート１６０の第１部分１６１の周りを囲んで配置され得る。また、図６ｂのように、前記第１ビアパート１５０の第２部分１５２は、絶縁層１１０の上面上に突出した第２ビアパート１６０の第２部分１６２の周りを囲んで配置され得る。
一方、第１ビアパート１５０及び第２ビアパート１６０は、それぞれ表面のポイントごとに異なる表面粗さを有することができる。
図７及び図８は、実施例に係る第１ビアの表面粗さを示す図である。
第１ビアパート１５０は、第１部分１５１の上面Ｓ１及び第２部分１５２の上面Ｓ２を含むことができる。そして、前記第１ビアパート１５０の第１部分１５１の上面Ｓ１の表面粗さは、前記第１ビアパート１５０の第２部分１５２の上面Ｓ２の表面粗さと異なることがある。
このとき、図７に示すように、前記第１ビアパート１５０の第１部分１５１の上面Ｓ１の表面粗さＲａは、１５０ｎｍ～１８０ｎｍを有することができる。前記第１ビアパート１５０の第１部分１５１の上面Ｓ１の表面粗さＲａの平均値は、１６５．４１ｎｍであり得る。図７の（ａ）、（ｂ）、及び（ｃ）は、前記第１ビアパート１５０の第１部分１５１の上面Ｓ１の異なるポイントに対する表面粗さＲａを示す図である。
また、前記第１ビアパート１５０の第２部分１５２の上面Ｓ２の表面粗さＲａは、 前記第１ビアパート１５０の第１部分１５１の上面Ｓ１の表面粗さＲａよりも大きいことがある。すなわち、図８に示すように、前記第１ビアパート１５０の第２部分１５２の上面Ｓ２の表面粗さＲａは、１７０ｎｍ～２０５ｎｍを有することができる。すなわち、第１ビアパート１５０の第２部分１５２の上面Ｓ２の表面粗さＲａの平均値は、１９３．５３ｎｍであり得る。図８の（ａ）、（ｂ）及び、（ｃ）は、前記第１ビアパート１５０の第２部分１５２の上面Ｓ２の互いに異なるポイントに対する表面粗さＲａを示す図である。
このとき、前記第１ビアパート１５０の第１部分１５１の上面Ｓ１は、前記第２ビアパート１６０の第１部分１６１の下面に対応し、これにより同一符号Ｓ１を付与した。言い換えれば、前記第１ビアパート１５０の第１部分１５１の上面Ｓ１または前記第２ビアパート１６０の第１部分１６１の下面は、前記第１ビアパート１５０の第１部分１５１の上面Ｓ１と前記第２ビアパート１６０の第１部分１６１の下面との間の境界面を意味することができる。
第２ビアパート１６０は、第１部分１６１の下面Ｓ１及び第２部分１６２の上面Ｓ３を含むことができる。そして、前記第２ビアパート１６０の第１部分１６１の下面Ｓ１の表面粗さは、前記第２ビアパート１６０の第２部分１６２の上面Ｓ３の表面粗さと異なることがある。
このとき、図７に示すように、前記第２ビアパート１６０の第１部分１６１の下面Ｓ１の表面粗さＲａは、１５０ｎｍ～１８０ｎｍを有することができる。前記第２ビアパート１６０の第１部分１６１の下面Ｓ１の表面粗さＲａの平均値は、１６５．４１ｎｍであり得る。図７の（ａ）、（ｂ）、及び（ｃ）は、前記第２ビアパート１６０の第１部分１６１の下面Ｓ１の互いに異なるポイントに対する表面粗さＲａを示したものとも見ることができる。
また、前記第２ビアパート１６０の第２部分１６２の上面Ｓ３の表面粗さＲａは、前記第２ビアパート１６０の第１部分１６１の下面Ｓ１の表面粗さＲａよりも大きいことがある。すなわち、図８に示すように、前記第２ビアパート１６０の第２部分１６２の上面Ｓ３の表面粗さＲａは、１７０ｎｍ～２０５ｎｍを有することができる。すなわち、第２ビアパート１６０の第２部分１６２の上面Ｓ３の表面粗さＲａの平均値は、１９３．５３ｎｍであり得る。図８の（ａ）、（ｂ）、及び（ｃ）は、前記第２ビアパート１６０の第２部分１６２の上面Ｓ３の互いに異なるポイントに対する表面粗さＲａを示す図である。
上記のような本実施例によると、従来の大面積ビアの場合には、大口径ビアホールのめっきに対する制約が発生するが、これに対するめっき工法変更を通じて大面積ビアの大口径ビアホールのめっきに対する制約を破壊することができ、これによる大口径ビアホールのめっきを安定的に実現することができる。また、本実施例によると、既存の方式に比べてビアのめっきの均一性を確保することができ、追加積層後のレーザー品質向上による品質信頼性を確保することができる。
また、従来は、絶縁層の厚さとビアホールのサイズ間にビアホール内部のめっきを安定的に実現するための工法上の限界比率が存在したが、本実施例によると、ビアホール内部の信頼性の高いめっき状態の実現のためのデザイン的制約を破壊することができ、これによるデザインの自由度を向上させることができる。また、実施例によると、ビアのサイズを増加させることにより、これを用いて回路が集束された領域で発生する回路間の干渉を完全に遮蔽することができ、放熱の役割が要求される領域における放熱特性を向上させることができる。
具体的には、比較例においては、水平方向に一定間隔で離隔した複数の放熱ビアを用いて放熱機能を行っているが、実施例においては、一つの大面積ビアを用いて放熱機能を行いながら、そのめっきの均一性を確保できるようにして、比較例に比べてビアの面積増加による放熱性能を向上させることができる。
以下では、図５に示す第１実施例に係る回路基板の製造方法について具体的に説明する。
図９～図１８は、第１実施例に係る回路基板の製造方法を工程順に示す図である。
図９を参照すると、まず回路基板の製造のための基礎積層工程を行うことができる。ここで、基礎積層工程は、第１ビア１７０が形成される前の絶縁層積層工程及び回路パターン形成工程などを含むことができる。
このために、まず第１絶縁層１１１を準備し、前記第１絶縁層１１１に第２ビア１３０を形成するためのビアホールＶＨ１を形成する工程を行うことができる。
その後、前記ビアホールＶＨ１が形成されると、前記ビアホールＶＨ１の内部を満たす第２ビア１３０を形成し、これと共に前記第１絶縁層１１１の表面に第１パッド１４０及び第２パッド１２０を形成する工程を行うことができる。
また、前記第１絶縁層１１１の下面に第２絶縁層１１２を形成し、第２絶縁層１１２の下面に第４絶縁層１１４を形成し、第１絶縁層（ １１１の上面に第３絶縁層１１３を形成する積層工程を行うことができる。一方、前述のように絶縁層１１０を構成する層数は実施例によって変更されることがあり、その積層順序も変更されることがあるであろう。
実施例における絶縁層１１０は、第１絶縁層１１１、第２絶縁層１１２、第３絶縁層１１３、及び第４絶縁層１１４を含むことができるが、これに限定されない。例えば、回路基板は、４層よりも小さい層数を有することができ、これとは異なり、４層より大きい層数を有することもできるであろう。ただし、回路基板は、少なくとも２層の絶縁層を含むことができる。
そして、実施例においては、絶縁層１１０の表面に回路パターンを形成する工程を行うことができる。例えば、優先的に第１絶縁層１１１及び第２絶縁層１１２の表面に回路パターンを形成する工程を行うことができる。このとき、回路パターンは、ビアと連結されるビアパッド、外部基板に連結される連結パッド、電子部品が実装される実装パッド、及び前記パッド間の信号伝達ラインであるトレースを含むことができる。
例えば、前記第１絶縁層１１１及び第２絶縁層１１２の表面に回路パターンを形成する工程を行うことができ、これは第１パッド１４０及び第２パッド１２０を含むことができる。第１パッド１４０及び第２パッド１２０は、第１絶縁層１１１及び第２絶縁層１１２の表面に形成された回路パターンの一部であり得、実質的にそれぞれの絶縁層の表面に配置された回路パターンの全体領域のうちビアと連結される部分を意味することができる。
前記第１パッド１４０及び第２パッド１２０は、電気信号を伝達するパターンであり得、これとは異なり、放熱目的で形成されて熱を伝達するパターンであり得る。
前記第１パッド１４０は、第１絶縁層１１１の下面に配置され得るが、これに限定されない。言い換えれば、前記第１パッド１４０は、複数の絶縁層を共通に貫通する大面積の第１ビア１７０と連結され得る。ただし、前記第１パッド１４０は、複数の絶縁層間の界面に配置されて、一端がその上部に配置された第１ビア１７０と連結され、他端がその下部に配置された他の第１ビア１７０と連結され得る。
前記第１パッド１４０は、第１断面積を有することができる。好ましくは、前記第１パッド１４０は、第１ビア１７０の上部断面積または下部断面積よりも大きい第１断面積を有することができる。
第２パッド１２０は、第１絶縁層１１１及び第２絶縁層１１２の表面にそれぞれ配置され得る。言い換えれば、第２パッド１２０は、それぞれの絶縁層を貫通するノーマルサイズの第２ビア１３０と連結され得る。これにより、前記第２パッド１２０は、複数の絶縁層のそれぞれの表面に配置され得る。
次に、図１０に示すように、絶縁層１１０を貫通する工程を行い、前記絶縁層１１０内にビアホールを形成することができる。このとき、前記ビアホールは、第１ビアホール及び第２ビアホールを含むことができる。前記第１ビアホールは第１面積を有することができ、第２ビアホールは第２面積を有することができる。そして、前記第１面積と第２面積は、互いに異なることがある。例えば、前記ビアホールは、第１ビア１７０を形成するための第１ビアホールＶＨ２と、第２ビアを形成するための第２ビアホールＶＨ１とを含むことができる。
前記第１ビアホールＶＨ２は、複数の絶縁層を共通に貫通して形成され得る。そして、第２ビアホールＶＨ１は、複数の絶縁層のうちいずれか一つの絶縁層のみを貫通して形成され得る。
すなわち、前記第１ビアホールＶＨ２は、第１幅Ｗ１を有することができる。好ましくは、前記第１ビアホールＶＨ２が有する第１幅Ｗ１は、前記第１ビアホールＶＨ２の第１方向への幅と第２方向への幅とを含むことができる。そして、前記第１ビアホールＶＨ２の第１方向への幅は、５００μｍよりも大きいことがある。例えば、第１ビアホールＶＨ２の第１方向への幅は、１０００μｍよりも大きいことがある。例えば、第１ビアホールＶＨ２の第１方向への幅は、２０００μｍよりも大きいことがある。例えば、第１ビアホールＶＨ２の第１方向への幅は、２５００μｍよりも大きいことがある。例えば、第１ビアホールＶＨ２の第２方向への幅は、５００μｍよりも大きいことがある。例えば、第１ビアホールＶＨ２の第２方向への幅は、１０００μｍよりも大きいことがある。例えば、第１ビアホールＶＨ２の第２方向への幅は、２０００μｍよりも大きいことがある。例えば、第１ビアホールＶＨ２の第２方向への幅は、２５００μｍよりも大きいことがある。
このとき、前記第１ビアホールＶＨ２の第１方向への幅は、その第２方向への幅と同一であり得るが、これに限定されない。すなわち、第１ビアホールＶＨ２の第１方向への直径と第２方向への直径は、互いに異なることがあり、これによりバー(ｂａｒ) または楕円形状を有することができる。
一方、前記第１ビアホールＶＨ２の幅が前記範囲よりも小さい場合は、実質的に前記第２ビアホールＶＨ１に対応するサイズであり得る。
ここで、前記第１ビアホールをＶＨ２とし、第２ビアホールをＶＨ１としたのは、それぞれのビアホールが有するサイズが小さい順に符号を付与したためであり、これにより、相対的にサイズが大きい第１ビアホールがＶＨ２とネーミングされた。
次に、図１１に示すように、絶縁層１１０の表面に第１マスクＭ１を形成する工程を行うことができる。
前記第１マスクＭ１は、複数の開口部を含むことができる。
具体的には、第１マスクＭ１は、前記絶縁層１１０に形成された第１ビアホールＶＨ２を露出する第１開口部ＯＲ２と、前記第２ビアホールＶＨ１を露出する第２開口部ＯＲ１とを含むことができる。
このとき、前記第１開口部ＯＲ２は、前記第１ビアホールＶＨ２の上部幅よりも大きい幅を有することができる。言い換えれば、第１開口部ＯＲ２は、前記第１ビアホールＶＨ２の上部幅と同じ幅またはそれより小さい幅で形成されるのではなく、前記第１ビアホールＶＨ２の上部幅よりも大きい幅を有することができる。これにより、前記第１開口部ＯＲ２は、前記第１ビアホールＶＨ２の上部領域だけでなく、前記第１ビアホールＶＨ２の上部領域の周囲の絶縁層１１０の上面を露出することができる。すなわち、前記第１開口部ＯＲ２は、第１ビア１７０の連結部が形成される領域及び前記第１ビア１７０のパッドが形成される領域をそれぞれ露出することができる。ここで、前記連結部が形成される領域は、前記第１ビアホールＶＨ２であり得、前記パッドが形成される領域は、前記第１ビアホールＶＨ２の上部領域及びこれと隣接した絶縁層１１０の上面領域であり得る。
前記第２開口部ＯＲ１は、前記第２ビアホールＶＨ１の上部幅よりも大きい幅を有することができる。言い換えれば、第２開口部ＯＲ１は、前記第２ビアホールＶＨ１の上部幅と同じ幅またはそれより小さい幅で形成されるのではなく、前記第２ビアホールＶＨ１の上部幅よりも大きい幅を有することができる。これにより、前記第２開口部ＯＲ１は、前記第２ビアホールＶＨ１の上部領域だけでなく、前記第２ビアホールＶＨ１の上部領域の周囲の絶縁層１１０の上面を露出することができる。すなわち、前記第２開口部ＯＲ１は、第２ビア１３０の連結部が形成される領域及び前記第２ビア１３０のパッドが形成される領域をそれぞれ露出することができる。ここで、前記第２ビア１３０の連結部が形成される領域は、前記第２ビアホールＶＨ１であり得、前記第２ビア１３０のパッドが形成される領域は、前記第２ビアホールＶＨ１の上部領域及びこれと隣接した絶縁層１１０の上面領域であり得る。
次に、図１２に示すように、前記第１ビアホールＶＨ２及び第２ビアホールＶＨ１が形成されると、前記第１ビアホールＶＨ２及び第２ビアホールＶＨ１の内部を伝導性物質で充填して第１ビア１７０及び第２ビア１３０を形成することができる。
前記第１ビア１７０及び第２ビア１３０を形成する金属材料は、銅（Ｃｕ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、及びパラジウム（Ｐｄ）のうちから選択されるいずれか一つの物質であり得、前記伝導性物質の充填は、無電解メッキ、電解メッキ、スクリーン印刷（Ｓｃｒｅｅｎ Ｐｒｉｎｔｉｎｇ）、スパッタリング（Ｓｐｕｔｔｅｒｉｎｇ）、蒸発法（Ｅｖａｐｏｒａｔｉｏｎ）、インクジェットティング、及びディスフェンシングのうちいずれか一つ、またはこれらの組み合わせた方式を用いることができる。
このとき、前記第１ビアホールＶＨ２と第２ビアホールＶＨ１のサイズは異なる。また、第１ビアホールＶＨ２は大面積ビアである。したがって、前記第２ビアホールＶＨ１については一度の工程でこれを全て満たす第２ビアを形成することができるが、第１ビアホールＶＨ２については一度の工程のみでこれを全て満たす第１ビアを形成することは難しい。
したがって、一次めっき工程を行い、前記第１ビアホールＶＨ２の一部を満たす第１ビア１７０の第１ビアパート１５０を形成すると共に、第２ビアホールＶＨ１を全て満たす第２ビア１３０ａを形成する。
このとき、前記第２ビア１３０ａは、第２ビアホールＶＨ１内に配置される連結部分１３１及び前記連結部分１３１上に突出するパッド部分１３２を含む。
そして、パッド部分１３２の上面は平面でないことがある。すなわち、前記第１ビアホールＶＨ２のめっき工程と共に、前記第２ビアホールＶＨ１のめっき工程が行われる。そして、前記第２ビアホールＶＨ１のめっき工程は、前記第１ビアホールＶＨ２内に第１ビア１７０の第１ビアパート１５０を形成するための条件で行われ得る。したがって、このとき形成された前記第２ビア１３０ａのパッド部分１３２は、第１マスクＭ１上に突出して上面が屈曲を有することができる。
上記のような一次めっき工程において、前記第１ビアホールＶＨ２内には、第１ビア１７０の第１ビアパート１５０が形成され得る。
前記第１ビアパート１５０は、前記第１ビアホールＶＨ２内に配置される第１部分１５１と、前記第１部分１５１上に配置されて前記絶縁層１１０の上面上に突出する第２部分１５２を含むことができる。そして、前記第２部分１５２の上面は、前記第２ビア１３０ａのパッド部分１３２のように屈曲を有することができる。
前記第１ビアパート１５０は、第１ビアホールの第１領域に形成され得る。前記第１領域は、中央領域を除いた外郭領域であり得る。好ましくは、前記第１領域は、第１ビアホールの下部領域及び上部領域の外郭領域であり得る。
すなわち、第１実施例において、複数の絶縁層を共通に貫通して形成される第１ビアホール内部の一部は、第１めっき工程により第１ビアパート１５０によって満たされ得る。
また、前記形成された第１ビアパート１５０の第１部分１５１は、第１ビアホール内に位置する連結部とも言える。例えば、第１ビアパート１５０の前記第１部分１５１は、前記第１ビア１７０の連結部の一部を形成することができる。
第１ビアパート１５０の第２部分１５２は、第１ビア１７０の連結部を中心に前記第１パッド１４０の反対面に位置して、前記連結部と連結されるビアパッドと言える。例えば、前記第１ビアパート１５０の前記第２部分１５２は、前記第１ビア１７０のパッドの一部を形成することができる。
前記第１ビアパート１５０の前記第１部分１５１は、前記第１ビアホールの全体領域ではなく、一部の領域に対応する第１領域のみを満たして形成され得る。
したがって、前記第１ビアパート１５０の前記第１部分１５１の上面は、平面ではなく曲面を有することができる。好ましくは、前記第１ビアパート１５０の前記第１部分１５１の上面は、下側方向に凹んだ形状を含むことができる。これにより、前記第１ビアパート１５０の第１部分１５１の上面の長さは、前記第１ビアホールの上部幅よりも大きいことがある。すなわち、前記第１ビアパート１５０の第１部分１５１の上面の長さは、前記第１ビアホールの上部領域の直線距離に対応する上部幅よりも大きいことがある。
前記第１ビアパート１５０の第１部分１５１の上面の一部は、前記絶縁層１１０の上面よりも低く位置することができる。ここで、絶縁層１１０は、第１ビアホールが形成される複数の絶縁層のうち最上部に位置した絶縁層を意味することができる。例えば、前記第１ビアパート１５０の第１部分１５１の上面の中心点は、前記絶縁層１１０の上面よりも低く位置することができる。このとき、前記第１ビアパート１５０の第１部分１５１の上面は、外廓から中心にいくほど徐々に低くなることがある。したがって、第１ビアパート１５０の第１部分１５１の上面のうち中心点が最も低く位置することができ、外郭のエッジ点が最も高く位置することができる。これにより、前記第１ビアパート１５０の第１部分１５１は、上面に凹部が形成され得る。一方、前記第１ビア１７０の第１部分１５１の下面の長さは、前記第１ビアホールの下部幅と同一であり得る。
前記第１ビアパート１５０の第２部分１５２は、前記第１部分１５１上に位置することができる。すなわち、前記第１ビアパート１５０の第２部分１５２は、第１部分１５１と一体に形成される。すなわち、前記第１ビアパート１５０の第２部分１５２は、前記第１部分１５１から延びて前記絶縁層１１０の上面上に突出することがある。
次に、図１３に示すように一次研削工程を行うことができる。
一次研削工程は、前記一次めっき工程を通じて形成された第一ビア１７０の第一ビアパート１５０の第２部分１５２の上面を平坦化する工程であり得る。また、一次研削工程は、前記一次めっき工程を通じて行われた第２ビア１３０ａのパッド部分１３２の上面を平坦化する工程であり得る。
次に、図１４に示すように、前記第１マスクＭ１上に第２マスクＭ２を形成する工程を行うことができる。
前記第２マスクＭ２は、第３開口部ＯＲ３を含むことができる。好ましくは、前記第２マスクＭ２は、前記第１マスクＭ１の上面、第２ビア１３０ａのパッド部分１３２を覆って配置され、それにより前記第１ビアホールＶＨ２を露出する第３開口部ＯＲ３を有することができる。
前記第３開口部ＯＲ３は、前記第１開口部ＯＲ２よりも小さいサイズを有することができる。これにより、前記第２マスクＭ２は、前記一次めっき工程で形成された第１ビアパート１５０の第２部分１５２の上面の一部を覆って配置され得る。これは、前記第３開口部ＯＲ３のサイズが前記第１マスクＭ１の第１開口部ＯＲ２のサイズと同一である場合、その後の二次めっき工程で前記第１ビアホールＶＨ２の内部にめっきが行われると共に、前記第１ビアパート１５０の前記第２部分１５２上にめっきが 行われ、これにより前記第１ビアホールＶＨ２の内部の全体を満たすのに多くの時間がかかるだけでなく、その後の研削工程で多くの時間がかかるためである。
次に、図１５に示すように、前記第２マスクＭ２の第３開口部ＯＲ３を介して露出した第１ビアホールＶＨ２内に二次めっき工程を行い、第１ビア１７０の第２ビアパート１６０を形成する工程を行うことができる。
前記第２ビアパート１６０は、前記第１ビアホールの第２領域に配置される第１部分１６１を含む。前記第１部分１６１は、第１ビアホール内に位置する連結部とも言える。例えば、第２ビアパート１６０の前記第１部分１６１は、前記第１ビア１７０の連結部分の一部を形成することができる。
すなわち、第２ビアパート１６０の第１部分１６１は、前記第１ビアパート１５０の第１部分１５１と共に第１ビア１７０の連結部を形成することができる。
第２ビアパート１６０は、前記第１部分１６１上に配置され、前記絶縁層１１０の上面上に突出する第２部分１６２を含むことができる。前記第２部分１６２は、第１ビア１７０の連結部を中心に前記第１パッド１４０の反対面に位置して、前記連結部と連結されるビアパッドと言える。例えば、前記第２ビアパート１６０の前記第２部分１６２は、前記第１ビア１７０のパッドの一部を形成することができる。すなわち、前記第２ビアパート１６０の第２部分１６２は、前記第１ビアパート１５０の第２部分１５２と共に第１ビアパート１５０のパッド（明確には、上部パッド）を形成することができる。
前記第２ビアパート１６０の前記第１部分１６１は、前記第１ビアホールの全体領域ではなく一部の領域に対応する第２領域のみを満たして形成され得る。具体的には、前記第２ビアパート１６０の前記第１部分１６１は、前記第１ビアパート１５０の第１部分１５１の上面に形成される凹部を満たして形成され得る。
したがって、前記第２ビアパート１６０の前記第１部分１６１の下面は、平面ではなく曲面を有することができる。好ましくは、前記第２ビアパート１６０の前記第１部分１６１の下面は、下側方向に凸の形状を含むことができる。これにより、前記第２ビアパート１６０の第１部分１６１の下面の長さは、前記第１ビアホールの上部幅及び下部幅のそれぞれよりも大きいことがある。すなわち、前記第２ビアパート１６０の第１部分１６１の下面の長さは、前記第１ビアホールの上部領域の直線距離に対応する上部幅よりも大きいことがある。
前記第２ビアパート１６０の第１部分１６１の下面の一部は、前記絶縁層１１０の上面よりも低く位置することができる。ここで、絶縁層１１０は、第１ビアホールが形成される複数の絶縁層のうち最上部に位置した絶縁層を意味することができる。例えば、前記第２ビアパート１６０の第１部分１６１の下面の中心点は、前記絶縁層１１０の上面よりも低く位置することができる。このとき、前記第２ビアパート１６０の第１部分１６１の下面は、外廓から中心にいくほど徐々に低くなることがある。したがって、第２ビアパート１６０の第１部分１６１の下面のうち中心点が最も低く位置位置することができ、外廓のエッジ点が最も高く位置することができる。これにより、前記第２ビアパート１６０の第１部分１６１は、下面に凸部が形成され得る。
このとき、二次めっき工程を通じて行われた前記第２ビアパート１６０の第２部分１６２は、前記第１部分１６１上に位置することができる。すなわち、前記第２ビアパート１６０の第２部分１６２は、第１部分１６１と一体に形成される。すなわち、前記第２ビアパート１６０の第２部分１６２は、前記第１部分１６１から延びて前記絶縁層１１０の上面上に突出することがある。
このとき、前記第２ビアパート１６０の第２部分１６２の上面は、屈曲を有することができ、特定領域にディンプル現象が発生し得る。
次に、図１６に示すように、前記第２マスクＭ２を除去し、それにより前記第２ビアパート１６０の第２部分１６２の上面を平坦化する二次研削工程を行うことができる。
二次研削工程により、前記第２ビアパート１６０の第２部分１６２の上面は、平坦化されることがあり、これにより第２ビア１３０ａのパッド部分１３２の上面と同一平面上に位置することができる。
次に、図１７に示すように、前記第１ビアパート１５０の第２部分１５２の上面、前記第２ビアパート１６０の第２部分１６２の上面、及び第２ビア１３０ａのパッド部分１３２の上面を研磨する三次研削工程を行うことができる。
すなわち、以前の工程で形成された前記第１ビアパート１５０の第２部分１５２、前記第２ビアパート１６０の第２部分１６２、及び第２ビア１３０ａのパッド部分１３２は、実際の設計値の厚さよりもさらに大きい厚さを有している。これは、二次めっき工程で発生し得るめっき偏差を改善するためであり、さらに、前記二次めっき工程で発生し得るディンプル領域が第１ビアの有効部ではなく非有効部が位置するようにするためである。前記第１ビアの非有効部は、前記二次及び三次研削工程で除去される部分を意味することができる。
そして、前記第三次研削工程を行い、前記第１ビアパート１５０の第２部分１５２、前記第２ビアパート１６０の第２部分１６２、及び第２ビア１３０ａのパッド部分１３２の各厚さを前記第１パッド１４０の厚さまたは第２パッド１２０の厚さと同じレベルに合わせることができる。
次に、図１８に示すように、前記第１マスクＭ１を除去する工程を行い、互いに異なる構造的形状を有する第１ビア及び第２ビアを含む回路基板を形成することができる。
図１９は、第２実施例に係る回路基板を示す図であり、図２０ａは、図１９に示す第１ビアの各パートの界面を説明するための図であり、図２０ｂは、図１９に示す第１ビアの平面図である。
図１９、図２０ａ、及び図２０ｂを参照すると、第２実施例に係る回路基板は、図５に示す第１実施例に係る回路基板と第１ビアの第２ビアパートを除いた部分は、実質的に同一の構造を有している。したがって、以下では、第２実施例に係る回路基板において、第１ビアの第２ビアパートの構造的特徴を中心に説明する。
第２実施例に係る回路基板は、絶縁層２１０、前記絶縁層２１０の表面に配置された第１パッド２４０及び第２パッド２２０、及び前記絶縁層２１０を貫通して配置される第１ビア２７０及び第２ビア２３０を含むことができる。
ここで、絶縁層、第１パッド、第２パッド、及び第１ビアは、図５を参照して説明した第１実施例に係る回路基板における絶縁層、第１パッド、第２パッド、及び第１ビアと同一の構造を有しており、これにより、これに対する説明は省略する。
第１ビア２７０は、複数の絶縁層を共通に貫通する第１ビアホールの一部を満たす第１ビアパート２５０及び前記第１ビアホールの残りの一部を満たして配置される第２ビアパート２６０を含むことができる。
第１ビアパート２５０は、第１ビアホールの第１領域に形成され得る。そして、第２ビアパート２６０は、第１ビアホールの前記第１領域を除いた第２領域に形成され得る。前記第２領域は、第１ビアホールの下部領域を除いた上部領域の中央領域であり得る。そして、前記第１領域は、前記第２領域を除いた残りの領域であり得る。好ましくは、前記第１領域は、第１ビアホールの下部領域及び上部領域の外廓領域であり得る。
すなわち、第２実施例において、複数の絶縁層を共通に貫通して形成される第１ビアホール内部の一部は、第１ビアパート２５０によって満たされ、その残りの一部は、第２ビアパート２６０によって満たされることがある。
第１ビアパート２５０及び第２ビアパート２６０のそれぞれは、前記第１ビアホール内に配置される部分と、前記第１ビアホール内に配置される部分上に配置され、絶縁層２１０の表面上に突出する部分とを含むことができる。
すなわち、第１ビアパート２５０は、前記第１ビアホールの第１領域に配置される第１部分２５１を含む。前記第１部分２５１は、第１ビアホール内に位置する連結部とも言える。例えば、第１ビアパート２５０の前記第１部分２５１は、前記第１ビア２７０の連結部の一部を形成することができる。
第１ビアパート２５０は、前記第１部分２５１上に配置され、前記絶縁層２１０の上面上に突出する第２部分２５２を含むことができる。前記第２部分２５２は、第１ビア２７０の連結部を中心に前記第１パッド２４０の反対面に位置して、前記連結部と連結されるビアパッドと言える。例えば、前記第１ビアパート２５０の前記第２部分２５２は、前記第１ビア２７０のパッドの一部を形成することができる。
前記第１ビアパート２５０の前記第１部分２５１は、前記第１ビアホールの全体領域ではなく、一部の領域に対応する第１領域のみを満たして形成され得る。
ここで、第１ビアパート２５０は、第１実施例で説明した第１ビアパート１５０と実質的に同一の構造を有しており、これにより、これに対する詳細な説明は省略する。
前記第１ビア２７０の第２ビアパート１６０は、前記第１ビアホールの第２領域に配置される。
このとき、第１実施例においては、前記第１ビアホールの第２領域を一度のめっき工程を行って形成した。これにより、第１実施例における第２ビアパート１６０は、単一パートで構成された。
これとは異なり、第２実施例においては、前記第２ビアパート２６０を形成する時、一度のめっき工程ではなく少なくとも二度のめっき工程を行って形成する。
これにより、前記第２ビアパート２６０は、外面が前記第１ビアパート２５０と接触し、前記第１ビアホールの第２領域の一部を満たす第１サブ第２ビアパート２６０ａを含む。また、第２ビアパート２６０は、外面が前記第１サブ第２ビアパート２６０ａの内面と接触する第２サブ第２ビアパート２６０ｂを含む。
すなわち、第２実施例においては、前記第１ビアホールの第１領域を複数回のめっきを行って形成し、これにより、前記第２ビアパート２６０は、界面が互いに区分される第１サブ第２ビアパート２６０ａ及び第２サブ第２ビアパート２６０ｂを含むことができる。
これにより、前記第１サブ第２ビアパート２６０ａは、第１ビアホール内に配置される第１部分２６１ａ及び前記第１部分２６１ａ上に配置され、絶縁層の上面上に突出する第２部分２６２ａを含むことができる。
また、前記第２サブ第２ビアパート２６０ｂも前記第１ビアホール内に配置される第１部分２６１ｂ及び前記第１部分２６１ｂ上に配置され、絶縁層の上面上に突出する第２部分２６２ｂを含むことができる。
これにより、第１実施例において第１ビアを構成するビアパートの界面は、第１ビアパートと第２ビアパートとの間の１つの界面のみを含む。
これとは異なり、第２実施例における第１ビアを構成するビアパートの界面は、第１ビアパートと第１サブ第２ビアパート２６０ａとの間の第１界面ＢＳ１及び前記第１サブ第 ２ビアパート２６０ａと第２サブ第２ビアパート２６０ｂとの間の第２界面ＢＳ２を含むことができる。
ここで、前記第１ビアの第２ビアパート２６０を複数回に分けてめっき工程を行う理由は、めっき工程によって発生するめっき偏差を最小化するためである。さらに、前記第２ビアパート２６０を一度の工程で形成するためには、めっき条件における電流条件が一般的なめっき装置の制限電流よりも大きいことがあり、これによって制限電流よりも低い電流条件で複数回に分けて前記第２ビアパート２６０を形成するようにする。
これにより、前記第１サブ第２ビアパート２６０ａの外面は、前記第１実施例における第２ビアパート１６０の外面に対応する特徴を有する。
また、前記第１サブ第２ビアパート２６０ａの内面の一部は、前記絶縁層２１０の上面よりも低く位置することができる。ここで、絶縁層２１０は、第１ビアホールが形成される複数の絶縁層のうち最上部に位置する絶縁層を意味することができる。例えば、前記第１サブ第２ビアパート２６０ａの内面の中心点は、前記絶縁層２１０の上面よりも低く位置することができる。このとき、前記第１サブ第２ビアパート２６０ａの第１部分２６１ａの内面は、外廓から中心にいくほど徐々に低くなることがある。したがって、第１サブ第２ビアパート２６０ａの第１部分２６１ａの内面のうち中心点が最も低く位置することができ、外郭のエッジ点が最も高く位置することができる。これにより、前記第１サブ第２ビアパート２６０ａの外面は、凸部を形成することができ、その内面は、凹部を形成することができる。
これにより、図２０ｂのように、前記第１サブ第２ビアパート２６０ａの第２部分２６１ｂは、第２サブ第２ビアパート２６０ｂの第２部分２６２ｂの周囲を囲んで配置され得る。また、第１ビアパート２５０の第２部分２５２は、前記第１サブ第２ビアパート２６０ａの第２部分２６１ｂの周囲を囲んで配置され得る。
図２１～図２４は、第２実施例に係る回路基板の製造方法を工程順に説明するための図である。
図２１を参照すると、優先的に図９～図１４に示す工程を行うことができる。
以後、第１実施例においては、一度に前記第１ビアホールの残りの部分を全て満たす二次めっき工程を行ったが、第２実施例においては、前記第１ビアホールの残りの部分の一部のみを満たす第１サブ二次めっき工程を先に行い、前記第１サブ第２ビアパート２６０ａを形成することができる。
次に、図２２を参照すると、前記第１サブ第２ビアパート２６０ａ上に前記第１ビアホールの残りの部分を全て満たす第２サブ二次めっき工程を行い、第２サブ第２ビアパート２６０ｂを形成することができる。
次に、第２マスクＭ２を除去しながら、前記第１サブ第２ビアパート２６０ａ及び第２サブ第２ビアパート２６０ｂのそれぞれの第２部分の上面を平坦化する工程を行うことができる。
そして、その後、図２４に示すように、第１ビア、第２ビアのパッド部分（第１ビアパートの第２部分、第１サブ第２ビアパートの第２部分、及び第２サブ第２ビアパートの第２部分）を研削して、実際の設計値に対応する厚さのパッドを有する第１ビア及び第２ビアを形成することができる。

Claims (10)

  1. 第１ビアホールを含む絶縁層と、
    前記絶縁層の前記第１ビアホール内に配置される第１ビアと、を含み、
    前記第１ビアは、
    前記第１ビアホールの第１領域内に配置された第１ビアパートと、
    前記第１ビアホールの前記第１領域以外の第２領域内に配置された第２ビアパートと、を含み、
    前記第２領域は、前記第１ビアホールの中央領域であり、前記第１領域は、前記第２領域の周囲の外郭領域であり、
    前記第１ビアパート及び第２ビアパートは、
    互いに接触する第１表面及び前記絶縁層上に露出する前記第１表面以外の第２表面を含み、
    前記第１表面は、第１表面粗さを有し、
    前記第２表面は、前記第１表面粗さとは異なる第２表面粗さを有し、
    前記第１表面粗さは、前記第２表面粗さよりも小さい、回路基板。
  2. 前記第１ビアパート及び前記第２ビアパートのそれぞれは、
    前記第１ビアホール内に配置される第１部分と、前記絶縁層の上面上に突出する前記第１部分上の第２部分とを含み、
    前記第１表面は、
    前記第１ビアパートの第１部分と前記第２ビアパートの第１部分との間の界面を含み、
    前記第２表面は、
    前記第１ビアパートの第２部分の上面及び前記第２ビアパートの第２部分の上面を含む、請求項１に記載の回路基板。
  3. 前記第１表面の高さは、
    エッジから中心にいくほど低くなる、請求項２に記載の回路基板。
  4. 前記第１ビアパートの第２部分の上面から前記第１ビアパートの第１部分の上面の最下点までは、
    前記第１ビアの厚さの３０％～７０％に対応する距離を有する、請求項２に記載の回路基板。
  5. 前記第２ビアパートの第２部分の上面から前記第２ビアパートの第１部分の下面の最下点までは、
    前記第１ビアの厚さの３０％～７０％に対応する距離を有する、請求項２に記載の回路基板。
  6. 前記第１ビアパートの上面は、
    前記第２ビアパートの上面と同一平面上に位置する、請求項１に記載の回路基板。
  7. 前記絶縁層の下面に配置され、前記第１ビアホールを介して露出した第１パッドを含み、
    前記第１ビアパートの第１部分は、
    前記第１ビアホールを介して露出した前記第１パッド上に配置され、
    前記第２ビアパートの第１部分は、
    前記第１ビアパートの第１部分上に配置される、請求項２に記載の回路基板。
  8. 前記絶縁層は、第１絶縁層及び前記第１絶縁層上に第２絶縁層を含み、
    前記第１ビアホールは、
    前記第１絶縁層及び前記第２絶縁層を共通に貫通して形成される、請求項１に記載の回路基板 。
  9. 前記第１絶縁層または第２絶縁層を貫通して形成された第２ビアホール内に配置された第２ビアを含み、
    前記第２ビアのサイズは、前記第１ビアのサイズよりも小さく、
    前記第２ビアホール内には、単一パートの前記第２ビアが配置される、請求項８に記載の回路基板。
  10. 前記第２ビアパートは、
    前記第１ビアパートと接触し、前記第１ビアホールの第２領域の一部を満たす第１サブ第２ビアパートと、
    前記第１サブ第２ビアパートと接触し、前記第１ビアホールの第２領域の残りの一部を満たす第２サブ第２ビアパートとを含む、請求項１に記載の回路基板。
JP2022544442A 2020-01-22 2021-01-15 回路基板 Pending JP2023511399A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020200008650A KR20210094873A (ko) 2020-01-22 2020-01-22 인쇄회로기판 및 이의 제조 방법
KR10-2020-0008650 2020-01-22
PCT/KR2021/000610 WO2021149979A1 (ko) 2020-01-22 2021-01-15 회로기판

Publications (1)

Publication Number Publication Date
JP2023511399A true JP2023511399A (ja) 2023-03-17

Family

ID=76992338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022544442A Pending JP2023511399A (ja) 2020-01-22 2021-01-15 回路基板

Country Status (6)

Country Link
US (1) US20230049806A1 (ja)
EP (1) EP4096373A4 (ja)
JP (1) JP2023511399A (ja)
KR (1) KR20210094873A (ja)
CN (1) CN115245057A (ja)
WO (1) WO2021149979A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230049373A (ko) * 2021-10-06 2023-04-13 삼성전기주식회사 회로기판

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467825B1 (ko) * 2002-12-12 2005-01-25 삼성전기주식회사 스택형 비아홀을 갖는 빌드업 인쇄회로기판 및 그 제조 방법
KR101289186B1 (ko) * 2011-04-15 2013-07-26 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101875943B1 (ko) * 2011-10-24 2018-07-06 엘지이노텍 주식회사 인쇄회로기판 및 그 제조방법
CN102638948B (zh) * 2012-04-25 2015-01-07 梅州市志浩电子科技有限公司 印刷电路板的制造方法
KR20150021342A (ko) * 2013-08-20 2015-03-02 삼성전기주식회사 다층인쇄회로기판
KR20150031031A (ko) * 2013-09-13 2015-03-23 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP2016092292A (ja) * 2014-11-07 2016-05-23 イビデン株式会社 配線板およびその製造方法
KR102421980B1 (ko) * 2017-07-26 2022-07-18 삼성전기주식회사 인쇄회로기판
CN111511105A (zh) * 2019-01-31 2020-08-07 奥特斯奥地利科技与系统技术有限公司 具有用额外镀覆结构和桥结构填充的通孔的部件承载件

Also Published As

Publication number Publication date
CN115245057A (zh) 2022-10-25
EP4096373A4 (en) 2024-04-24
EP4096373A1 (en) 2022-11-30
WO2021149979A1 (ko) 2021-07-29
KR20210094873A (ko) 2021-07-30
US20230049806A1 (en) 2023-02-16

Similar Documents

Publication Publication Date Title
JP2023530107A (ja) 回路基板
JP2023511399A (ja) 回路基板
KR20210114196A (ko) 인쇄회로기판 및 이의 제조 방법
US20240120265A1 (en) Circuit board and package substrate comprising same
US20230217592A1 (en) Circuit board
US20230247769A1 (en) Circuit board
US20220418106A1 (en) Printed circuit board
KR20220085274A (ko) 회로기판 및 이의 제조 방법
KR20220080306A (ko) 회로기판의 제조 방법 및 이에 의해 제조된 회로기판
KR20210070012A (ko) 인쇄회로기판 및 이의 제조 방법
KR20210080833A (ko) 인쇄회로기판 및 이의 제조 방법
US20220418107A1 (en) Printed circuit board
US20230189431A1 (en) Circuit board
EP4287792A1 (en) Semiconductor package
US11778741B2 (en) Circuit board
US20230171886A1 (en) Circuit board
US20240107668A1 (en) Semiconductor package
US20230199959A1 (en) Circuit board
EP4355038A1 (en) Circuit board and semiconductor package comprising same
KR20210146030A (ko) 패키지기판 및 이의 제조 방법
KR20220086995A (ko) 회로기판 및 이의 제조 방법
KR20230065804A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20210070024A (ko) 인쇄회로기판 및 이의 제조 방법
KR20220117583A (ko) 회로기판 및 이를 포함하는 패키지 기판
KR20230082274A (ko) 회로 기판, 반도체 패키지 및 이를 포함하는 안테나 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240109