KR20230049373A - 회로기판 - Google Patents
회로기판 Download PDFInfo
- Publication number
- KR20230049373A KR20230049373A KR1020210132446A KR20210132446A KR20230049373A KR 20230049373 A KR20230049373 A KR 20230049373A KR 1020210132446 A KR1020210132446 A KR 1020210132446A KR 20210132446 A KR20210132446 A KR 20210132446A KR 20230049373 A KR20230049373 A KR 20230049373A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- metal layer
- cavity
- electronic components
- layers
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 239000002184 metal Substances 0.000 claims abstract description 58
- 239000010410 layer Substances 0.000 claims description 125
- 239000011810 insulating material Substances 0.000 claims description 20
- 239000002335 surface treatment layer Substances 0.000 claims description 12
- 239000012792 core layer Substances 0.000 claims description 11
- 229910000679 solder Inorganic materials 0.000 claims description 10
- 239000012790 adhesive layer Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 17
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 15
- 238000010586 diagram Methods 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- 239000011889 copper foil Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 239000010931 gold Substances 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 238000007772 electroless plating Methods 0.000 description 6
- 238000009713 electroplating Methods 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- 229910052719 titanium Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229920000049 Carbon (fiber) Polymers 0.000 description 2
- 208000032365 Electromagnetic interference Diseases 0.000 description 2
- 239000004917 carbon fiber Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000008094 contradictory effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910000859 α-Fe Inorganic materials 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 229920005992 thermoplastic resin Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
Abstract
본 개시는, 일면에 형성된 제1 캐비티 및, 상기 일면과 마주하는 타면에 형성되며 상기 제1 캐비티와 직경이 상이한 제2 캐비티를 포함하는 코어부; 상기 코어부 일면에 배치된 제1 금속층; 상기 코어부 내부에 매립된 제2 금속층; 및 상기 코어부 타면에 배치된 제3 금속층;을 포함하며, 상기 코어부의 제1 및 제2 캐비티 각각은 상기 제2 금속층의 적어도 일부를 노출하는, 회로기판에 관한 것이다.
Description
본 개시는 회로기판에 관한 것이다.
최근 모바일 기기의 경량화, 소형화 추세에 대응하기 위하여, 이에 실장되는 회로기판에서 역시 경박단소화를 구현할 필요성이 점점 증가하고 있다.
한편, 모바일 기기들이 경박단소화 되면서 이에 대한 기술적 요구에 부응하여, 전자부품 간의 연결 경로 단축, 노이즈 개선 등의 측면에서 IC, 능동소자 또는 수동소자 등의 전자부품들이 기판 내에 삽입되는 기술이 요구되고 있으며, 최근에는 다양한 방식으로 기판 내에 부품이 내장되는 기술에 대한 연구가 지속되고 있다.
특히, 다양한 부품을 기판 내에 삽입하기 위하여 캐비티를 포함하는 기판 구조를 형성하고 있으며, 캐비티 형성을 위해 블라스트 공정 등을 이용한 기술이 수행되고 있다.
본 개시의 여러 목적 중 하나는 미세 회로 및/또는 미세 비아를 포함하는 회로기판을 제공하는 것이다.
본 개시의 여러 목적 중 또 하나는 직경이 서로 다른 복수의 캐비티 가공으로 복수의 전자부품을 효율적으로 실장하는 회로기판을 제공하는 것이다.
본 개시에서 제안하는 일례에 따른 회로기판은, 일면에 형성된 제1 캐비티 및, 상기 일면과 마주하는 타면에 형성되며 상기 제1 캐비티와 직경이 상이한 제2 캐비티를 포함하는 코어부; 상기 코어부 일면에 배치된 제1 금속층; 상기 코어부 내부에 매립된 제2 금속층; 및 상기 코어부 타면에 배치된 제3 금속층;을 포함하며, 상기 코어부의 제1 및 제2 캐비티 각각은 상기 제2 금속층의 적어도 일부를 노출하는, 회로기판일 수 있다.
본 개시의 여러 효과 중 일 효과로서 미세 회로 및/또는 미세 비아를 포함하는 회로기판을 제공할 수 있다.
본 개시의 여러 효과 중 일 효과로서 직경이 서로 다른 복수의 캐비티 가공으로 복수의 전자부품을 효율적으로 실장하는 회로기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타낸 도면이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 도면이다.
도 3은 본 개시에 따른 회로기판의 일례를 개략적으로 나타낸 도면이다.
도 4는 본 개시에 따른 회로기판의 일례를 개략적으로 나타낸 도면이다.
도 5(a) 내지 도 5(c)는 본 개시에 따른 회로기판의 제조 방법의 일례를 개략적으로 나타낸 도면이다.
도 6(a) 내지 도 6(c)는 본 개시에 따른 회로기판의 제조 방법의 일례를 개략적으로 나타낸 도면이다.
도 7(a) 및 도 7(b)는 본 개시에 따른 회로기판에 실장되는 전자부품의 일례를 개략적으로 나타낸 도면이다.
도 8(a) 내지 도 8(c)는 본 개시에 따른 회로기판의 제조 방법의 일례를 개략적으로 나타낸 도면이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 도면이다.
도 3은 본 개시에 따른 회로기판의 일례를 개략적으로 나타낸 도면이다.
도 4는 본 개시에 따른 회로기판의 일례를 개략적으로 나타낸 도면이다.
도 5(a) 내지 도 5(c)는 본 개시에 따른 회로기판의 제조 방법의 일례를 개략적으로 나타낸 도면이다.
도 6(a) 내지 도 6(c)는 본 개시에 따른 회로기판의 제조 방법의 일례를 개략적으로 나타낸 도면이다.
도 7(a) 및 도 7(b)는 본 개시에 따른 회로기판에 실장되는 전자부품의 일례를 개략적으로 나타낸 도면이다.
도 8(a) 내지 도 8(c)는 본 개시에 따른 회로기판의 제조 방법의 일례를 개략적으로 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
또한, 첨부된 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 한다.
또한, 본 발명을 설명함에 있어서, 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명은 생략한다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 메인보드(1110)가 수용되어 있으며, 이러한 메인보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 안테나 모듈(1121)일 수 있으나, 이에 한정되는 것은 아니다. 안테나 모듈(1121)은 회로기판 상에 전자부품이 표면실장 된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
회로기판
도 3은 본 개시에 따른 회로기판의 일례를 개략적으로 나타낸 도면이다.
도면을 참고하면, 본 개시에 따른 회로기판은, 일면(10A)에 형성된 제1 캐비티(C1) 및, 상기 일면(10A)과 마주하는 타면(10B)에 형성되며 상기 제1 캐비티(C1)와 직경이 상이한 제2 캐비티(C2)를 포함하는 코어부(10), 코어부 일면(10A)에 배치된 제1 금속층(100), 코어부(10) 내부에 매립된 제2 금속층(200) 및 코어부 타면(10B)에 배치된 제3 금속층(300)을 포함할 수 있다.
이때, 코어부(10)의 제1 및 제2 캐비티(C1, C2) 각각은 제2 금속층(200)의 적어도 일부를 노출할 수 있으나, 이에 제한되는 것은 아니다.
또한, 코어부(10)는, 제1 캐비티(C1)가 형성된 제1 코어층(101)과, 제2 캐비티(C2)가 형성된 제2 코어층(102)을 포함할 수 있다. 즉, 코어부(10) 내부에 매립된 제2 금속층(200) 양면 각각에는 제1 및 제2 코어층(101, 102)이 배치될 수 있다.
또한, 코어부(10)의 타면(10B)에 형성된 제2 캐비티(C2)는 제1 캐비티(C1)와 인접한 영역에 바닥면(C2B)을 가지고, 제2 금속층(200)의 적어도 일부는 제2 캐비티(C2)의 바닥면(C2B)으로 노출될 수 있다.
코어부(10)의 제1 및 제2 캐비티(C1, C2) 각각의 내부에는 제1 및 제2 전자부품(D1, D2)이 배치될 수 있다. 이때 제1 및 제2 캐비티(C1, C2) 각각의 직경은 제1 및 제2 전자부품(D1, D2)의 크기에 대응하여 결정될 수 있으나, 이에 제한되는 것은 아니다.
이때 제1 및 제2 전자부품(D1, D2) 각각은, 수동부품, 능동부품 및 반도체 다이, 반도체 칩 중 하나에 해당할 수 있으나, 이에 제한되는 것은 아니다.
코어부(10)의 제1 캐비티(C1)는, 제2 금속층(200)에 가까운 영역의 직경이 제1 금속층(100)에 가까운 영역의 직경보다 작으며, 코어부(100)의 제2 캐비티(C2)는, 상기 제2 금속층(200)에 가까운 영역의 직경이 상기 제3 금속층(300)에 가까운 영역의 직경보다 작을 수 있으나, 이에 제한되는 것은 아니다.
또한, 제1 및 제2 전자부품(D1, D2) 사이에는 접착층(AD)이 배치될 수 있다. 즉, 제1 및 제2 전자부품(D1, D2)은 접착층(AD)으로 연결되어 상기 제1 및 제2 캐비티(C1, C2) 각각의 내부에 배치될 수 있다.
또한, 제1 및 제2 전자부품(D1, D2) 중 적어도 하나는 코어부(10) 내부에 매립된 제2 금속층(200)과 적어도 일부가 접할 수 있다.
이와 같이, 직경이 서로 다른 복수의 캐비티를 가공함으로써 복수의 전자부품을 효율적으로 실장할 수 있으나, 이에 제한되는 것은 아니다.
코어부(10) 일면 및 타면(10A, 10B) 각각에는 코어부(10)의 적어도 일부아 제1 및 제2 전자부품(D1, D2)을 매립하는 제1 및 제2 절연재(401, 402)가 배치될 수 있다.
또한, 제1 및 제2 절연재(401, 402) 각각의 일면에는 제1 및 제2 회로층(501, 502)이 배치될 수 있으며, 제1 및 제2 회로층(501, 502) 중 적어도 일부는 일면에 제1 및 제2 표면처리층(ST1, ST2)이 배치될 수 있다.
또한, 제1 및 제2 회로층(501, 502)의 일면에는 제1 및 제2 솔더 레지스트층(SR1, SR2)이 배치될 수 있으며, 상기 제1 및 제2 표면처리층(ST1, ST2)은 상기 제1 및 제2 솔더 레지스트층(SR1, SR2)으로부터 적어도 일부가 노출될 수 있으나, 이에 제한되는 것은 아니다.
제1 및 제2 솔더 레지스트층(SR1, SR2)에는 제1 및 제2 회로층(501, 502)의 적어도 일부가 외부로 노출되도록 하기 위하여 개구부가 형성될 수 있다. 이때 개구부로 노출되는 제1 및 제2 회로층(501, 502)에 제1 및 제2 표면처리층(ST1, ST2)이 배치될 수 있으나, 이에 제한되는 것은 아니다.
제1 및 제2 전자부품(D1, D2) 각각은, 상기 제1 및 제2 회로층(501, 502)과 인접한 일면에 접속패드(D1P, D2P)를 포함할 수 있다. 즉, 제1 및 제2 전자부품 각각의 접속패드(D1P, D2P)는 서로 대향하는 방향으로 형성될 수 있으나, 이에 제한되는 것은 아니다.
또한, 제2 및 제2 회로층(501, 502) 각각과 제1 및 제2 전자부품의 접속패드(D1P, D2P)를 연결하며, 제1 및 제2 절연재(401, 402) 각각을 관통하는 제1 및 제2 관통비아(TV1, TV2)를 더 포함할 수 있으나, 이에 제한되는 것은 아니다.
이때, 제1 및 제2 관통비아(TV1, TV2) 각각은, 제1 및 제2 전자부품의 접속패드(D1P, D2P)에 가까운 영역의 직경이 제1 및 제2 회로층(501, 502)과 가까운 영역의 직경보다 작게 형성될 수 있다. 즉, 제1 및 제2 관통비아(TV1, TV2) 각각은 제2 금속층(200)으로부터 제1 및 제2 회로층(501, 502) 방향으로 직경이 증가할 수 있으나, 이에 제한되는 것은 아니다.
코어부(10)는 제1 및 제2 금속층(100, 200)을 서로 연결하는 비아(10V)를 더 포함할 수 있으며, 상기 비아(10V)는 제2 금속층(200)과 가까운 영역의 직경이 제1 금속층(100)과 가까운 영역의 직경보다 작게 형성될 수 있다. 즉, 도시하지 않았으나, 상기 코어부(10)를 관통하는 비아(10V)는 제2 금속층(200)으로부터 제1 및 제3 금속층(100, 300)을 향하는 방향으로 직경이 증가할 수 있으나, 이에 제한되는 것은 아니다.
회로기판의 코어부(10)와 제1 및 제2 절연재(401, 402) 각각은, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기 필러와 함께 유리 섬유(Glass Cloth, Glass Fabric) 등의 심재에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 중 적어도 하나를 사용할 수 있다.
또한, 제1 내지 제3 금속층(100, 200, 300)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 팔라듐(Pd) 또는 이들의 합금 등의 도전성 물질이 사용될 수 있으나, 이에 제한되는 것은 아니다. 특히, 제1 내지 제3 금속층(100, 200, 300)은 캐리어 동박으로 형성되어 제1 및 제2 코어층(101, 102)에 배치될 수 있다.
또한 본 개시에 따른 회로기판의 제1 및 제2 회로층(501, 502), 제1 및 제2 관통비아(TV1, TV2), 코어부의 비아(10V), 제1 및 제2 전자부품의 접속패드(D1P, D2P) 각각은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 팔라듐(Pd) 또는 이들의 합금 등의 도전성 물질이 사용될 수 있으며, 금속성 물질 외에 탄소 섬유 등과 같은 비절연성 물질이 사용될 수도 있다. 관통비아와 비아를 충진하는 무전해 도금층과 전해 도금층 역시 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 팔라듐(Pd) 또는 이들의 합금을 포함할 수 있다.
또한, 본 개시에 따른 회로기판 내의 제1 및 제2 회로층(501, 502), 제1 및 제2 관통비아(TV1, TV2), 코어부의 비아(10V) 각각은 무전해 도금층 및 전해 도금층을 포함할 수 있다. 상기 무전해 도금층은 상기 전해 도금층을 위한 시드층 역할을 할 수 있으나, 이에 제한되는 것은 아니다.
제1 및 제2 회로층(501, 502) 일면의 적어도 일부에 형성된 제1 및 제2 표면처리층(ST1, ST2)은 상기 제1 및 제2 회로층(501, 502) 각각과 서로 다른 조성을 포함할 수 있다. 예를 들어, 제1 및 제2 회로층(501, 502) 각각은 구리(Cu)를 포함할 수 있으며, 제1 및 제2 표면처리층(ST1, ST2) 각각은 니켈(Ni) 혹은 주석(Sn)을 포함할 수 있으나, 이에 제한되는 것은 아니다.
제1 및 제2 솔더 레지스트층(SR1, SR2)은 감광성 물질로 이루어질 수 있다. 또한, 솔더레지스트는 열경화 및/또는 광경화 성질을 가질 수 있으며, 이에 제한되지는 않는다.
도 4는 본 개시에 따른 회로기판의 일례를 개략적으로 나타낸 도면이다.
도면을 참조하면, 본 개시에 따른 회로기판은, 코어부(10)의 제1 및 제2 캐비티(C1, C2) 내에 배치된 제1 및 제2 전자부품(D1, D2) 각각은, 제1 회로층(501)과 인접한 면에 접속패드(D1P, D2P)가 배치될 수 있다.
즉, 본 실시예는 도3에 도시된 실시예와 달리, 제1 및 제2 전자부품 각각의 접속패드(D1P, D2P)가 동일한 방향에 배치될 수 있으나, 이에 제한되는 것은 아니다.
또한, 제1 회로층(501)과 제1 전자부품(D1)의 접속패드(D1P)를 연결하며, 제1 절연재(401)를 관통하는 제3 관통비아(TV3)와, 제1 회로층(501)과 제2 전자부품(D2)의 접속패드(D2P)를 연결하며, 제1 절연재(401) 및 코어부(10) 각각의 적어도 일부를 관통하는 제4 관통비아(TV4)를 포함할 수 있다.
이때 제3 및 제4 관통비아(TV3, TV4) 각각은 제1 및 제2 전자부품의 접속패드(D1P, D2P)에 가까운 영역의 직경이 상기 제1 회로층(501)과 가까운 영역의 직경보다 작게 형성될 수 있으나, 이에 제한되는 것은 아니다.
즉, 제3 및 제4 관통비아(TV3, TV4) 각각은 제1 및 제2 전자부품(D1, D2) 각각으로부터 제1 회로층(501) 방향으로 직경이 증가할 수 있으나, 이에 제한되는 것은 아니다.
이와 같이, 직경이 서로 다른 복수의 캐비티를 가공함으로써 복수의 전자부품을 효율적으로 실장할 수 있으나, 이에 제한되는 것은 아니다.
또한, 본 개시에 따른 회로기판의 제3 및 제4 관통비아(TV3, TV4) 각각은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 팔라듐(Pd) 또는 이들의 합금 등의 도전성 물질이 사용될 수 있으며, 금속성 물질 외에 탄소 섬유 등과 같은 비절연성 물질이 사용될 수도 있다. 관통비아를 충진하는 무전해 도금층과 전해 도금층 역시 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 팔라듐(Pd) 또는 이들의 합금을 포함할 수 있다.
또한, 회로기판 내의 제3 및 제4 관통비아(TV3, TV4) 각각은 무전해 도금층 및 전해 도금층을 포함할 수 있다. 상기 무전해 도금층은 상기 전해 도금층을 위한 시드층 역할을 할 수 있으나, 이에 제한되는 것은 아니다.
그 외 다른 구성요소에 관한 설명은 전술한 내용과 실질적으로 동일하게 적용이 가능한 바, 자세한 설명은 생략한다.
도 5(a) 내지 도 5(c)는 본 개시에 따른 회로기판의 제조 방법의 일례를 개략적으로 나타낸 도면이다.
본 개시에 따른 코어부(10) 및 제1 내지 제3 금속층(100, 200, 300) 각각은, 다음과 같이 형성된다.
우선, 도 5(a)와 같이 양면에 캐리어 동박(CR1, CR4)이 배치된 디태치 코어(DCF)을 준비한다. 이후, 디태치 코어(DCF) 양면의 동박(CR1, CR4) 각각에 별도의 캐리어 동박(CR2, CR5)이 부착된 절연층(101A, 101B) 각각을 적층하고, 상기 절연층(101A, 101B)의 캐리어 동박(CR2, CR5) 각각의 일면에 또 다른 캐리어 동박(CR3, CR6)이 부착된 절연층(102A, 102B)을 추가로 적층한다.
이후, 도 5(b)와 같이 디태치 코어(DCF) 양면에 3층의 동박 및 2층의 절연층 각각을 교대로 적층한 상태에서 도 5(c)와 같이 디태치 코어(DCF)만을 탈각한다. 이때 디태치 코어(DCF) 양면의 캐리어 동박(CR1, CR4) 역시 디태치 코어(DCF)으로부터 탈착된다.
도 5(C)는 각각 2층의 절연층과 3층의 캐리어 동박이 교대로 적층된 적층체 2개를 형성하는 과정을 도시하고 있으며, 이 중 하나의 적층체가 본 개시에 따른 코어부(10)에 해당할 수 있다.
이때 전술한 코어부(10)의 제1 내지 제3 금속층(100, 200, 300)은 상부 3층의 캐리어 동박(CR1, CR2, CR3) 혹은 하부 3층의 캐리어 동박(CR4, CR5, CR6)에 해당할 수 있으며, 코어부의 제1 및 제2 코어층(101, 102)은 상부 2층의 절연층(101A, 102A) 혹은 하부 2층의 절연층(101B, 102B)에 해당할 수 있으나, 이에 제한되는 것은 아니다.
그 외 다른 구성요소에 관한 설명은 전술한 내용과 실질적으로 동일하게 적용이 가능한 바, 자세한 설명은 생략한다.
도 6(a) 내지 도 6(c)는 본 개시에 따른 회로기판의 제조 방법의 일례를 개략적으로 나타낸 도면이다.
도 6(a)를 참조하면, 본 개시에 따른 회로기판은 코어부(10) 일면 및 타면(10A, 10B) 각각에 배치된 제1 및 제3 금속층(100, 300)에 제1 및 제2 마스크(M1, M2)가 배치될 수 있다. 이때 제1 및 제2 마스크(M1, M2)는 후술하는 바와 같이, 코어부(10)에 제1 및 제2 캐비티(C1, C2) 각각을 형성하는 데 있어 레지스트 역할을 할 수 있으나, 이에 제한되는 것은 아니다.
우선, 도 6(b)와 같이 코어부(10)의 제2 코어층(102)에 제2 마스크(M2)와 접하는 영역을 제외한 영역에 제2 캐비티(C2)를 형성한다. 이때 캐비티는 블라스트 공법을 이용하여 형성될 수 있으나, 이에 제한되는 것은 아니다.
또한, 제2 캐비티(C2) 형성시 코어부(10) 내부에 매립된 제2 금속층(200)은 스토퍼 기능을 할 수 있다. 즉, 제2 캐비티(C2)는 제2 금속층(200)이 형성된 깊이까지 형성될 수 있으나, 이에 제한되는 것은 아니다.
이후, 도 6(c)와 같이 코어부(10)의 제1 코어층(10)에 제1 마스크(M1)와 접하는 영역을 제외한 영역에 제1 캐비티(C1)를 형성한다. 이때 캐비티는 블라스트 공법을 이용하여 형성될 수 있으나, 이에 제한되는 것은 아니다.
또한, 제1 캐비티(C1)는 제2 캐비티(C2)보다 작은 직경을 가질 수 있으며, 제1 및 제2 캐비티(C1, C2) 각각으로부터 제2 금속층(200)의 적어도 일부가 노출될 수 있으나, 이에 제한되는 것은 아니다.
특히, 제1 캐비티(C1)의 직경이 제2 캐비티(C2)보다 작게 형성됨으로써 코어부(10) 내부에는 단차가 형성될 수 있다.
또한, 코어부(10)의 제1 캐비티(C1)는, 제2 금속층(200)에 가까운 영역의 직경이 제1 금속층(100)에 가까운 영역의 직경보다 작으며, 코어부(100)의 제2 캐비티(C2)는, 상기 제2 금속층(200)에 가까운 영역의 직경이 상기 제3 금속층(300)에 가까운 영역의 직경보다 작을 수 있으나, 이에 제한되는 것은 아니다.
상기 제1 및 제2 캐비티(C1, C2)의 직경을 측정하는 방법은 다음과 같다.
각각의 캐비티의 바닥면, 즉 가장 깊은 면의 직경을 복수 회 측정한다. 복수 회 측정한 값의 산술평균값이 캐비티의 직경을 의미할 수 있으나, 이에 제한되는 것은 아니다.
또한, 캐비티의 바닥면과 입구, 즉 외부와 가장 가까운 영역의 직경 값을 측정하여 산술 평균값을 도출한다. 이때 도출된 평균값이 캐비티의 직경을 의미할 수 있으나, 이에 제한되는 것은 아니다.
그 외 다른 구성요소에 관한 설명은 전술한 내용과 실질적으로 동일하게 적용이 가능한 바, 자세한 설명은 생략한다.
도 7(a) 및 도 7(b)는 본 개시에 따른 회로기판에 실장되는 전자부품의 일례를 개략적으로 나타낸 도면이다.
도면을 참조하면, 제1 및 제2 전자부품(D1, D2)은 접착층(AD)으로 서로 연결될 수 있다. 이때 접착층(AD)은 공지의 재료를 이용한 접착 테이프 혹은 접착 필름일 수 있으나, 이에 제한되는 것은 아니다.
도 7(a)를 참조하면, 제1 및 제2 전자부품(D1, D2)은 접속패드(D1P, D2P) 각각이 서로 대향하는 방향으로 부착될 수 있다. 즉, 제1 및 제2 전자부품(D1, D2) 각각은, 접속패드(D1P, D2P)가 형성되지 않은 면이 서로 연결될 수 있으나, 이에 제한되는 것은 아니다.
도 7(b)를 참조하면, 제1 및 제2 전자부품(D1, D2)은 접속패드(D1P, D2P) 각각을 서로 동일한 방향에 배치되도록 부착될 수 있다. 즉, 제1 전자부품(D1)의 접속패드(D1P)가 형성되지 않은 면과, 제2 전자부품(D2)의 접속패드(D2P)가 형성된 면이 서로 연결될 수 있으나, 이에 제한되는 것은 아니다.
그 외 다른 구성요소에 관한 설명은 전술한 내용과 실질적으로 동일하게 적용이 가능한 바, 자세한 설명은 생략한다.
도 8(a) 내지 도 8(c)는 본 개시에 따른 회로기판의 제조 방법의 일례를 개략적으로 나타낸 도면이다.
도 6(c)에서 도시한 제1 및 제2 캐비티(C1, C2)가 형성된 코어부(10) 내부에, 도 7(a) 혹은 도 7(b) 단계에서 준비한 서로 연결된 제1 및 제2 전자부품(D1, D2)을 배치한다.
이때 도 8(a)와 같이, 제1 캐비티(C1)보다 직경이 큰 제2 캐비티(C2)에 서로 연결된 제1 및 제2 전자부품(D1, D2) 중 크기자 작은 제1 전자부품(D1)부터 삽입한다. 단차가 형성된 코어부(10)는 제2 금속층(200)의 적어도 일부를 노출하며, 제2 전자부품(D2)은 제1 캐비티(C1) 직경보다 크기가 큰 부품에 해당한다. 따라서 제2 전자부품(D2)이 제2 금속층(200)과 적어도 일부가 접하는 단계에서 제1 및 제2 전자부품(D1, D2) 각각이 제1 및 제2 캐비티(C1, C2)에 배치된다.
이와 같이, 직경이 서로 다른 복수의 캐비티를 가공함으로써 복수의 전자부품을 효율적으로 실장할 수 있으나, 이에 제한되는 것은 아니다.
도 8(a) 내지 도 8(c)는 도 3의 실시예에 해당하는 전자부품의 배치만을 도시하고 있으나, 도 4의 실시예에 해당하는 전자부품 역시 도 8(a) 내지 도 8(c)와 같이 제1 및 제2 캐비티(C1, C2) 내에 배치될 수 있다.
제1 및 제2 전자부품(D1, D2) 각각은 제1 및 제2 캐비티(C1, C2) 내부에 배치한 후, 코어부(10)의 적어도 일부를 관통하며, 제1 및 제3 금속층(100, 300) 중 적어도 하나와 제2 금속층(200)을 연결하는 비아(10V) 가 형성될 수 있다.
이후, 도 8(b)와 같이 코어부(10)의 양면에(10A, 10B)에 배치되어, 코어부(10)와 제1 및 제2 전자부품(D1, D2)을 매립하는 제1 및 제2 절연재(401, 402)가 배치될 수 있다. 이때 제1 및 제2 절연재(401, 402) 각각은 제1 및 제3 금속층(100, 300)을 매립할 수 있으나, 이에 제한되는 것은 아니다.
또한, 제1 및 제2 절연재(401, 402) 각각의 일면에 제1 및 제2 회로층(501, 502)이 배치될 수 있으며, 제1 및 제2 절연재(401, 402)를 관통하며, 제1 및 제2 전자부품의 접속패드(D1P, D2P)와 제1 및 제2 회로층(501, 502)을 연결하는 제1 및 제2 관통비아(TV1, TV2)가 형성될 수 있다.
이때, 도시하지 않았으나, 제1 절연재(401)를 관통하며, 제1 및 제2 전자부품의 접속패드(D1P, D2P)와 제1 회로층(501)을 연결하는 제3 및 제4 관통비아(TV3, TV4)가 형성될 수도 있으나, 이에 제한되는 것은 아니다.
마지막으로, 도 8(c)와 같이 제1 및 제2 회로층(501, 502) 각각의 적어도 일부는 일면에 제1 및 제2 표면처리층(ST1, ST2)을 가질 수 있으며, 제1 및 제2 회로층(501, 502) 각각의 일면에는 제1 및 제2 솔더 레지스트층(SR1, SR2)이 더 배치될 수 있다. 이때 제1 및 제2 표면처리층(ST1, ST2)은 제1 및 제2 솔더 레지스트층(SR1, SR2)으로부터 적어도 일부가 노출될 수 있으나, 이에 제한되는 것은 아니다.
그 외 다른 구성요소에 관한 설명은 전술한 내용과 실질적으로 동일하게 적용이 가능한 바, 자세한 설명은 생략한다.
본 명세서에서 어느 구성요소 상에 배치되었다는 표현은, 방향을 설정하려는 의도가 아니다. 따라서, 어느 구성요소 상에 배치되었다는 표현은 어느 구성요소의 상측 상에 배치된 것을 의미할 수도 있고, 하측 상에 배치된 것을 의미할 수도 있다.
본 명세서에서 상면, 하면, 상측, 하측, 최상측, 최하측 등의 용어는 설명의 편의를 위해 도면을 기준으로 설정한 방향이다. 따라서, 설정 방향에 따라 상면, 하면, 상측, 하측, 최상측, 최하측 등은 다른 용어로 설명될 수 있다.
본 명세서에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다.
본 명세서에서 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 설명에 따라서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 명세서에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 사용된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 명세서에서 사용된 용어는 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에 따른 회로기판 및 회로기판 제조 방법은 이에 한정되지 않으며, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변형시킬 수 있다.
10 : 코어부
10V : 코어부의 비아
DCF : 디태치 코어
CR1~CR6 : 캐리어 동박
101A, 101B, 102A, 102B : 절연층
M1, M2 : 제1 및 제2 마스크
10A : 코어부 일면 10B : 코어부 타면
101 : 제1 코어층 102 : 제2 코어층
C1 : 제1 캐비티 C2 : 제2 캐비티
C2B : 제2 캐비티의 바닥면
100 : 제1 금속층 200 : 제2 금속층
300 : 제3 금속층
D1 : 제1 전자부품 D2 : 제2 전자부품
D1P : 제1 전자부품의 접속패드
D2P : 제2 전자부품의 접속패드
AD : 접착층
401 : 제1 절연재 402 : 제2 절연재
501 : 제1 회로층 502 : 제2 회로층
TV1~TV4 : 제1 내지 제4 관통비아
ST1 : 제1 표면처리층 ST2 : 제2 표면처리층
SR1 : 제1 솔더 레지스트층 SR2 : 제2 솔더 레지스트층
1000 : 전자기기 1010 : 메인보드
1020 : 칩 관련 부품 1030 : 네트워크 관련 부품
1040 : 기타부품 1050 : 카메라 모듈
1060 : 안테나 모듈 1070 : 디스플레이
1080 : 배터리 1090 : 신호라인
1100 : 스마트폰 1110 : 스마트폰 내부 메인보드
1120 : 스마트폰 내부 전자부품
1121 : 스마트폰 내부 안테나 모듈
1130 : 스마트폰 내부 카메라 모듈
1140 : 스마트폰 내부 스피커
10V : 코어부의 비아
DCF : 디태치 코어
CR1~CR6 : 캐리어 동박
101A, 101B, 102A, 102B : 절연층
M1, M2 : 제1 및 제2 마스크
10A : 코어부 일면 10B : 코어부 타면
101 : 제1 코어층 102 : 제2 코어층
C1 : 제1 캐비티 C2 : 제2 캐비티
C2B : 제2 캐비티의 바닥면
100 : 제1 금속층 200 : 제2 금속층
300 : 제3 금속층
D1 : 제1 전자부품 D2 : 제2 전자부품
D1P : 제1 전자부품의 접속패드
D2P : 제2 전자부품의 접속패드
AD : 접착층
401 : 제1 절연재 402 : 제2 절연재
501 : 제1 회로층 502 : 제2 회로층
TV1~TV4 : 제1 내지 제4 관통비아
ST1 : 제1 표면처리층 ST2 : 제2 표면처리층
SR1 : 제1 솔더 레지스트층 SR2 : 제2 솔더 레지스트층
1000 : 전자기기 1010 : 메인보드
1020 : 칩 관련 부품 1030 : 네트워크 관련 부품
1040 : 기타부품 1050 : 카메라 모듈
1060 : 안테나 모듈 1070 : 디스플레이
1080 : 배터리 1090 : 신호라인
1100 : 스마트폰 1110 : 스마트폰 내부 메인보드
1120 : 스마트폰 내부 전자부품
1121 : 스마트폰 내부 안테나 모듈
1130 : 스마트폰 내부 카메라 모듈
1140 : 스마트폰 내부 스피커
Claims (15)
- 일면에 형성된 제1 캐비티 및, 상기 일면과 마주하는 타면에 형성되며 상기 제1 캐비티와 직경이 상이한 제2 캐비티를 포함하는 코어부;
상기 코어부 일면에 배치된 제1 금속층;
상기 코어부 내부에 매립된 제2 금속층; 및
상기 코어부 타면에 배치된 제3 금속층;
을 포함하며,
상기 코어부의 제1 및 제2 캐비티 각각은 상기 제2 금속층의 적어도 일부를 노출하는,
회로기판.
- 제1 항에 있어서,
상기 코어부의 제1 캐비티는,
상기 제2 금속층에 가까운 영역의 직경이 상기 제1 금속층에 가까운 영역의 직경보다 작으며,
상기 코어부의 제2 캐비티는,
상기 제2 금속층에 가까운 영역의 직경이 상기 제3 금속층에 가까운 영역의 직경보다 작은,
회로기판.
- 제1 항에 있어서,
상기 제2 캐비티는 상기 제1 캐비티와 인접한 바닥면을 가지고,
상기 제2 금속층의 적어도 일부는 상기 제2 캐비티의 바닥면으로 노출되는,
회로기판.
- 제1 항에 있어서,
상기 코어부는,
상기 제1 캐비티가 형성된 제1 코어층과, 상기 제2 캐비티가 형성된 제2 코어층을 포함하는,
회로기판.
- 제1 항에 있어서,
상기 코어부의 제1 및 제2 캐비티 내에 배치된 제1 및 제2 전자부품;
를 더 포함하는,
회로기판.
- 제5 항에 있어서,
상기 제1 및 제2 전자부품 사이에 배치된 접착층;
을 더 포함하는,
회로기판.
- 제5 항에 있어서,
상기 제1 및 제2 전자부품 중 적어도 하나는 상기 제2 금속층과 적어도 일부가 접하는,
회로기판.
- 제5 항에 있어서,
상기 코어부의 일면 및 타면 각각에 배치되어, 상기 코어부와 상기 제1 및 제2 전자부품을 매립하는 제1 및 제2 절연재;
을 더 포함하는,
회로기판.
- 제8 항에 있어서,
상기 제1 및 제2 절연재 각각의 일면에 배치된 제1 및 제2 회로층;
을 더 포함하는,
회로기판.
- 제9항에 있어서,
상기 제1 및 제2 전자부품 각각은, 상기 제1 및 제2 회로층과 인접한 일면에 접속패드를 포함하는,
회로기판.
- 제10항에 있어서,
상기 제1 및 제2 회로층 각각과 상기 제1 및 제2 전자부품의 접속패드를 연결하며, 상기 제1 및 제2 절연재 각각을 관통하는 제1 및 제2 관통비아;
를 더 포함하고,
상기 제1 및 제2 관통비아 각각은,
상기 제1 및 제2 전자부품의 접속패드에 가까운 영역의 직경이 상기 제1 및 제2 회로층과 가까운 영역의 직경보다 작은,
회로기판.
- 제9항에 있어서,
상기 제1 및 제2 전자부품 각각은, 상기 제1 회로층과 인접한 면에 접속패드를 포함하는,
회로기판.
- 제12항에 있어서,
상기 제1 회로층과 상기 제1 전자부품의 접속패드를 연결하며, 상기 제1 절연재를 관통하는 제3 관통비아; 및
상기 제1 회로층과 상기 제2 전자부품의 접속패드를 연결하며, 상기 제1 절연재 및 상기 코어부 각각의 적어도 일부를 관통하는 제4 관통비아;
를 더 포함하고,
상기 제3 및 제4 관통비아 각각은
상기 제1 및 제2 전자부품의 접속패드에 가까운 영역의 직경이 상기 제1 및 제2 회로층과 가까운 영역의 직경보다 작은,
회로기판.
- 제9 항에 있어서,
상기 제1 및 제2 회로층 각각은, 일면에 배치된 제1 및 제2 표면처리층을 가지고, 상기 제1 및 제2 회로층 각각의 일면에 배치된 제1 및 제2 솔더 레지스트층;
을 더 포함하는,
회로기판.
- 제1 항에 있어서,
상기 제1 및 제2 금속층을 서로 연결하는 비아;
를 더 포함하고,
상기 비아는 상기 제2 금속층과 가까운 영역의 직경이 상기 제1 금속층과 가까운 영역의 직경보다 작은,
회로기판.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210132446A KR20230049373A (ko) | 2021-10-06 | 2021-10-06 | 회로기판 |
| US17/683,569 US20230105030A1 (en) | 2021-10-06 | 2022-03-01 | Circuit board |
| CN202210485943.2A CN115942608A (zh) | 2021-10-06 | 2022-05-06 | 电路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210132446A KR20230049373A (ko) | 2021-10-06 | 2021-10-06 | 회로기판 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230049373A true KR20230049373A (ko) | 2023-04-13 |
Family
ID=85774386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210132446A KR20230049373A (ko) | 2021-10-06 | 2021-10-06 | 회로기판 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230105030A1 (ko) |
| KR (1) | KR20230049373A (ko) |
| CN (1) | CN115942608A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102648255B1 (ko) | 2023-05-31 | 2024-03-15 | 주식회사 에이치피시스템 | 차량 진입차단장치 및 이를 이용한 차량의 차단방법 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2978533B2 (ja) * | 1990-06-15 | 1999-11-15 | 株式会社日立製作所 | 半導体集積回路装置 |
| TW373308B (en) * | 1995-02-24 | 1999-11-01 | Agere Systems Inc | Thin packaging of multi-chip modules with enhanced thermal/power management |
| EP2086299A1 (en) * | 1999-06-02 | 2009-08-05 | Ibiden Co., Ltd. | Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board |
| US6972964B2 (en) * | 2002-06-27 | 2005-12-06 | Via Technologies Inc. | Module board having embedded chips and components and method of forming the same |
| TWI231166B (en) * | 2004-04-16 | 2005-04-11 | Unimicron Technology Corp | Structure for connecting circuits and manufacturing process thereof |
| KR100996914B1 (ko) * | 2008-06-19 | 2010-11-26 | 삼성전기주식회사 | 칩 내장 인쇄회로기판 및 그 제조방법 |
| KR101438915B1 (ko) * | 2012-11-02 | 2014-09-11 | 엘지이노텍 주식회사 | 인쇄회로기판 및 그의 제조 방법 |
| JP7247046B2 (ja) * | 2019-07-29 | 2023-03-28 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| KR20210094873A (ko) * | 2020-01-22 | 2021-07-30 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
-
2021
- 2021-10-06 KR KR1020210132446A patent/KR20230049373A/ko unknown
-
2022
- 2022-03-01 US US17/683,569 patent/US20230105030A1/en active Pending
- 2022-05-06 CN CN202210485943.2A patent/CN115942608A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102648255B1 (ko) | 2023-05-31 | 2024-03-15 | 주식회사 에이치피시스템 | 차량 진입차단장치 및 이를 이용한 차량의 차단방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115942608A (zh) | 2023-04-07 |
| US20230105030A1 (en) | 2023-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20230049373A (ko) | 회로기판 | |
| KR20220065550A (ko) | 연결구조체 내장기판 | |
| KR20220062913A (ko) | 브리지 내장기판 | |
| KR20230090619A (ko) | 인쇄회로기판 | |
| KR20210078952A (ko) | 전자부품 내장기판 | |
| KR20230072140A (ko) | 인쇄회로기판 | |
| KR20230080973A (ko) | 반도체 패키지 | |
| KR20230090082A (ko) | 인쇄회로기판 | |
| US20240147620A1 (en) | Printed circuit board | |
| US20240164019A1 (en) | Printed circuit board | |
| JP2023184383A (ja) | プリント回路基板 | |
| KR20230049372A (ko) | 전자부품 내장기판 | |
| KR20230003864A (ko) | 연결구조체 내장기판 | |
| KR20230075176A (ko) | 인쇄회로기판 | |
| KR20230067129A (ko) | 인쇄회로기판 | |
| US20240147622A1 (en) | Printed circuit board | |
| KR20220168289A (ko) | 인쇄회로기판 | |
| KR20230067265A (ko) | 인쇄회로기판 | |
| JP2024025639A (ja) | プリント回路基板 | |
| KR20240065894A (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
| JP2024066968A (ja) | プリント回路基板 | |
| KR20230089156A (ko) | 브리지를 포함하는 기판 및 전자 장치 | |
| KR20230044682A (ko) | 인쇄회로기판 | |
| KR20230099205A (ko) | 인쇄회로기판 및 그 제조방법. | |
| JP2024068059A (ja) | プリント回路基板及びその製造方法 |