KR101289186B1 - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR101289186B1
KR101289186B1 KR1020110035218A KR20110035218A KR101289186B1 KR 101289186 B1 KR101289186 B1 KR 101289186B1 KR 1020110035218 A KR1020110035218 A KR 1020110035218A KR 20110035218 A KR20110035218 A KR 20110035218A KR 101289186 B1 KR101289186 B1 KR 101289186B1
Authority
KR
South Korea
Prior art keywords
via hole
base substrate
plating
pad
layer
Prior art date
Application number
KR1020110035218A
Other languages
English (en)
Other versions
KR20120117456A (ko
Inventor
오창건
배태균
박호식
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020110035218A priority Critical patent/KR101289186B1/ko
Priority to TW100122577A priority patent/TWI504318B/zh
Priority to CN201110206353.3A priority patent/CN102740594B/zh
Priority to US13/189,124 priority patent/US20120261166A1/en
Publication of KR20120117456A publication Critical patent/KR20120117456A/ko
Application granted granted Critical
Publication of KR101289186B1 publication Critical patent/KR101289186B1/ko
Priority to US14/811,825 priority patent/US20150351219A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로서, 신호 전달용 비아홀 및 방열용 비아홀을 갖고, 양면에 접속 패드를 포함하는 회로층이 형성된 베이스 기판; 상기 신호 전달용 비아홀 내부에 도금성 금속으로 도금을 통해 형성된 신호 비아; 및 상기 방열용 비아홀 내부에 도전성 금속으로 도금되어 형성된 방열 비아;를 포함하며, 상기 방열 비아는 상기 신호 비아 보다 지름이 크게 형성되는 것을 특징으로 한다.

Description

인쇄회로기판 및 그 제조방법{Printed circuit board and manufacturing method of the same}
본 발명은 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 전자기기가 다기능화되고 복잡해지면서 그 핵심을 차지하는 반도체 소자의 구동 중 발열에 대한 문제가 연구되어지고 있다.
반도체 소자 관점에서는 저전력 반도체를 설계하고자 하는 노력을 진행 중이나 개발이 어렵고 상품화에는 많은 시간이 소요되고 있는 실정이다.
한편, 반도체를 메인보드에 실장하는데 사용되고 있는 반도체용 기판 혹은 인터포저를 이용하여 반도체의 발열을 효율적으로 제거하여 반도체의 성능저하를 예방하고자 하는 노력도 진행 중인데 그 대표적인 것이 메탈코어 기판이라 할 수 있다.
그러나 메탈코어 기판의 경우, 열을 기판의 수평방향으로 전파하므로 외곽이 주로 유기층에 의해 막혀 있어 순수한 금속에 의해 열이 전달되는 것이 아니라 열과 유기절연재를 거쳐야 하므로 발생한 열의 제거에 그다지 효율적이지 않다는 문제점이 있다.
본 발명은 상술한 종래기술의 문제점을 해결하기 위한 것으로, 본 발명의 일 측면은 방열 효과를 향상시키기 위한 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 발명의 인쇄회로기판은, 제1 비아홀 및 제2 비아홀을 갖고, 양면에 접속 패드를 포함하는 회로층이 형성된 베이스 기판;
상기 제1 비아홀 내부에 형성된 도전성 금속으로 이루어진 제1 비아; 및
상기 제2 비아홀 내부에 형성된 도전성 금속으로 이루어진 복수의 도금층으로 구성된 제2 비아;를 포함하며,
상기 제2 비아는 상기 제1 비아 보다 지름이 크게 형성된다.
여기에서, 상기 제1 비아홀과 상기 제2 비아홀은 각각 신호 전달용 비아홀과 방열용 비아홀이며,
상기 제1 비아와 상기 제2 비아는 각각 신호 비아와 방열 비아인 것이 바람직하다.
또한, 상기 제1 비아와 상기 제2 비아의 지름비는 1:2인 것이 바람직하다.
또한, 상기 베이스 기판은 절연층에 내층 회로용 금속층을 갖는 다층 기판인것이 바람직하다.
또한, 상기 인쇄회로기판이 와이어 본딩 타입인 경우,
상기 접속 패드는 와이어 본딩용 패드를 포함하고, 상기 회로층은 칩 실장용 패드를 더 포함하고,
상기 제2 비아는 상기 칩 실장용 패드의 하부에 형성되며, 상기 제1 비아는 상기 와이어 본딩용 패드 하부에 형성되는 것이 바람직하다.
또한, 상기 인쇄회로기판이 플립칩 본딩 타입인 경우,
상기 접속 패드는 외부접속 단자용 패드를 포함하고, 상기 외부접속 단자용 패드는 파워 또는 그라운드용 패드와 신호 입출력용 패드를 포함하며,
상기 제2 비아는 상기 파워 또는 그라운드용 패드의 하부에 형성되고, 상기 제1 비아는 상기 신호 입출력용 패드의 하부에 형성되는 것이 바람직하다.
또한, 칩을 실장하기 위해 상기 외부접속 단자용 패드 상에 형성된 외부접속 단자;를 더 포함하는 것이 바람직하다.
또한, 상기 외부접속 단자는 솔더볼인 것이 바람직하다.
또한, 상기 베이스 기판은 내부에 방열용 금속층을 더 포함하는 것이 바람직하다.
다른 본 발명의 인쇄회로기판의 제조방법은, 베이스 기판을 준비하는 단계;
상기 베이스 기판에 제1 비아홀 및 제2 비아홀을 형성하는 단계;
상기 제2 비아홀에 도금을 수행하여 상기 베이스 기판의 상면보다 낮은 제1 도금층을 형성하는 단계; 및
상기 제2 비아홀의 도금되지 않은 영역 및 상기 제1 비아홀을 포함하여 상기 베이스 기판상에 도금을 수행하여 제2 도금층, 제1 비아 및 상기 베이스 기판상의 접속 패드를 포함하는 회로층을 형성하는 단계;
를 포함하며,
제2 비아는 상기 제1 도금층 및 상기 제2 도금층을 포함하고, 상기 제2 비아는 상기 제1 비아 보다 지름이 크게 형성된다.
여기에서, 상기 제1 비아홀과 상기 제2 비아홀은 각각 신호 전달용 비아홀과 방열용 비아홀이며,
상기 제1 비아와 상기 제2 비아는 각각 신호 비아와 방열 비아인 것이 바람직하다.
또한, 상기 베이스 기판을 준비하는 단계는,
일면에 시드층을 갖는 캐리어 부재를 준비하는 단계;
상기 캐리어 부재상에 제1 회로층을 형성하는 단계; 및
상기 제1 회로층 상에 절연층을 형성하는 단계;
를 포함하는 것이 바람직하다.
또한, 상기 접속 패드를 포함하는 회로층을 형성하는 단계 이후에,
상기 캐리어 부재를 제거하는 단계;
를 더 포함하는 것이 바람직하다.
또한, 상기 베이스 기판을 준비하는 단계는,
일면에 시드층을 갖는 캐리어 부재를 준비하는 단계;
상기 캐리어 부재상에 제1 절연층을 형성하는 단계;
상기 제1 절연층 상에 상기 제1 비아가 형성될 영역에 오픈부를 갖는 방열용 금속층을 형성하는 단계;
상기 방열용 금속층 상에 제2 절연층을 형성하는 단계; 및
상기 캐리어 부재를 제거하는 단계;
를 포함하는 것이 바람직하다.
또한, 상기 제1 도금층을 형성하는 단계는,
상기 베이스 기판상에 상기 제2 비아홀에 대응되는 오픈부를 갖는 도금 레지스트를 형성하는 단계;
상기 오픈부를 통해 상기 제2 비아홀에 상기 베이스 기판의 상면보다 낮게 도전성 금속을 채우는 단계; 및
상기 도금 레지스트를 제거하는 단계;
를 포함하는 것이 바람직하다.
또한, 상기 오픈부의 지름은 상기 제2 비아홀의 지름보다 작게 형성된 것이 바람직하다.
또한, 상기 접속 패드를 포함하는 회로층을 형성하는 단계는,
상기 베이스 기판상에 상기 제2 비아, 상기 제1 비아 및 상기 베이스 기판상의 접속 패드를 포함하는 회로층을 형성하기 위한 오픈부를 갖는 도금 레지스트를 형성하는 단계;
상기 오픈부에 도금을 수행하여 제2 비아와 제1 비아 및 상기 베이스 기판상에 형성된 접속 패드를 포함하는 회로층을 형성하는 단계; 및
상기 도금 레지스트를 제거하는 단계;
를 포함하는 것이 바람직하다.
또한, 상기 인쇄회로기판이 와이어 본딩 타입인 경우,
상기 접속 패드는 와이어 본딩용 패드를 포함하고, 상기 회로층은 칩 실장용 패드를 더 포함하고,
상기 제2 비아는 상기 칩 실장용 패드의 하부에 형성되며, 상기 제1 비아는 상기 와이어 본딩용 패드 하부에 형성되는 것이 바람직하다.
또한, 상기 인쇄회로기판이 플립칩 본딩 타입인 경우,
상기 접속 패드는 외부접속 단자용 패드를 포함하고, 상기 외부접속 단자용 패드는 파워 또는 그라운드용 패드와 신호 입출력용 패드를 포함하며,
상기 제2 비아는 상기 파워 또는 그라운드용 패드의 하부에 형성되고, 상기 제1 비아는 상기 신호 입출력용 패드의 하부에 형성되는 것이 바람직하다.
또한, 상기 접속 패드를 포함하는 회로층을 형성하는 단계 이후에,
상기 외부접속 단자용 패드 상에 칩을 실장하기 위한 외부접속 단자를 형성하는 단계;
를 더 포함하는 것이 바람직하다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 인쇄회로기판 및 그 제조방법은 방열비아와 신호비아의 크기를 각각 다르게 구현하기 때문에, 방열이 요구되는 영역에 신호비아에 비해 사이즈가 큰 방열비아를 형성하여 방열 효과를 향상시킬 수 있다는 효과를 기대할 수 있다.
또한, 본 발명은 크기가 서로 다른 방열비아와 신호비아를 형성할 때, 신호비아에 비해 크기가 큰 방열비아에 대해 2차 도금을 수행하기 때문에, 방열비아와 신호비아 상부에 딤플(Dimple) 및 돌출이 발생하지 않는 인쇄회로기판을 제공할 수 있다는 효과를 기대할 수 있다.
도 1은 본 발명에 의한 인쇄회로기판의 제1 실시예를 나타내는 도면,
도 2는 본 발명에 의한 인쇄회로기판의 제2 실시예를 나타내는 도면,
도 3은 본 발명에 의한 인쇄회로기판의 제3 실시예를 나타내는 도면,
도 4 내지 도 13은 도 1의 인쇄회로기판의 제조방법을 설명하기 위한 공정 흐름도,
도 14 내지 도23은 도 2의 인쇄회로기판의 제조방법을 설명하기 위한 공정 흐름도,
도 24 내지 도 31은 도 3의 인쇄회로기판의 제조방법을 설명하기 위한 공정 흐름도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서에서, 제1, 제2 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
인쇄회로기판 - 제1 실시예
도 1은 본 발명에 의한 인쇄회로기판의 제1 실시예를 나타내는 도면으로서, 인쇄회로기판이 와이어 본딩용 타입인 경우를 예로 들어 설명하기로 한다.
도 1을 참조하면, 인쇄회로기판(100)은 제1 비아홀 및 제2 비아홀을 갖고, 양면에 접속 패드(107a, 107b, 107c, 107d, 113)를 포함하는 회로층(107, 113)이 형성된 베이스 기판, 제1 비아홀(도시하지 않음) 내부에 형성된 도전성 금속으로 이루어진 제1 비아(105), 및 제2 비아홀(도시하지 않음) 내부에 형성된 도전성 금속으로 이루어진 복수의 도금층으로 형성된 제2 비아(103)를 포함하며, 제2 비아(103)는 제1 비아(105) 보다 지름이 크게 형성된다.
여기에서, 제1 비아(105)와 제2 비아(103)은 비아홀 내벽에 형성된 무전해 금속 도금층을 더 포함한다.
또한, 제1 비아홀과 제2 비아홀은 각각 신호 전달용 비아홀과 방열용 비아홀이고, 제1 비아와 제2 비아는 각각 신호 비아(105)와 방열 비아(103)이다.
이하에서는, 설명의 편의를 위해 제1 비아홀, 제2 비아홀, 제1 비아 및 제2 비아를 각각 신호 전달용 비아홀, 방열용 비아홀, 제1 비아 및 제2 비아로 기재하기로 한다.
또한, 방열 비아(103)는 신호 비아(105)에 비해 크기가 큰 원기둥(cylinder)형의 비아가 될 수 있으며, 목적에 따라서는 기판의 길이 방향으로 긴 바(bar) 형태의 비아를 구현하는 것도 가능하다 할 것이다. 즉, 방열 비아(103)의 형상은 목적에 따라 다양한 형태로 구현되는 것이 가능하다는 것이다.
바람직하게는, 인쇄회로기판(100)이 와이어 본딩 타입인 경우, 접속 패드는 와이어 본딩용 패드(107b)를 포함하고, 회로층은 칩 실장용 패드(107c)를 더 포함한다.
또한, 방열 비아(103)는 칩 실장용 패드(107c)의 하부에 형성되며, 신호 비아(105)는 상기 와이어 본딩용 패드(107b, 107d) 하부에 형성될 수 있다.
이때, 접속 패드를 포함하는 회로층은 회로기판 분야에서 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하나, 방열 특성을 고려하여 구리를 사용하는 것이 바람직하다.
상기 방열 비아(103)의 지름을 비롯한 크기가 신호 비아(105) 보다 크기 때문에, 칩에서 발생하는 열을 보다 효율적으로 외부로 방출시킬 수 있다는 효과를 기대할 수 있다.
또한, 방열 비아(103)가 칩 실장용 패드(107c)와 직접 접촉하도록 형성되어 있기 때문에, 칩 실장용 패드(107c) 상에 실장될 칩(120)으로부터의 발열을 효율적으로 제거할 수 있으며, 이로 인해 인쇄회로기판의 전체적인 성능도 향상시킬 수 있다는 장점이 있다.
바람직하게는, 방열 비아(103)는 신호 비아(105)에 비해 약 2배 이상 크도록 형성되어, 방열 효율을 최적화한다.
예를 들어, 신호 비아(105)와 방열 비아(103)의 지름비는 1:2일 수 있으며, 이에 한정되는 것은 아니다.
바람직하게는, 상기 방열 비아(103)는 제1 도금층과 제2 도금층으로 구성되며, 제1 도금층과 제2 도금층 간에는 경계면(도 1의 점선)을 갖을 수 있다. 한편, 방열 비아(103)는 도금 공정 수에 따라 2층 이상의 도금층으로 구성될 수도 있다.
이때, 도금 시의 도전성 금속은 방열 특성을 고려하여 회로 형성 시 사용되는 구리를 적용하는 것이 바람직하다.
예를 들어, 본 발명에서는 방열 비아(103)의 지름 사이즈가 200㎛ 이상일 수 있기 때문에, 한 번의 도금을 통해 방열용 비아홀을 채우기는 어렵다. 이에, 2회 도금을 통해 방열 비아(103)를 형성하기 때문에 1차 도금과 2차 도금의 경계면이 형성되게 되는 것이다. 이와 관련된 방열 비아(103)의 형성 방법에 대해서는 후술하기로 한다.
한편, 신호 전달용 비아홀과 방열용 비아홀은 레이저 드릴 가공에 의해서 형성될 수 있다.
바람직하게는, 도 1을 참조하면, 베이스 기판은 절연층에 내층 회로용 금속층(109, 111)을 갖는 다층 기판일 수 있다.
도 1에서 개시하는 회로용 금속층의 설계는 일 예이며, 운용자의 필요에 따라 설계 변경할 수 있으나, 이때에도 방열을 위한 비아는 신호 전달용 비아에 비해 크게 형성되어야 한다.
한편, 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 및/또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
다른 한편, 인쇄회로기판(100)에는 칩(120)이 실장되며, 와이어 본딩 패드(107b, 107d)와 칩(120)의 전기적인 연결을 위해 와이어(121)를 더 형성할 수 있다.
인쇄회로기판 - 제2 실시예
도 2는 본 발명에 의한 인쇄회로기판의 제2 실시예를 나타내는 도면으로서, 인쇄회로기판이 플립칩 본딩 타입인 경우를 예로 들어 설명하기로 한다.
다만, 제2 실시예에 대한 구성 중 제1 실시예의 구성과 동일한 구성에 대한 설명은 생략하고, 상이한 부분에 대해서만 설명하기로 한다.
도 2를 참조하면, 인쇄회로기판(200)은 신호 전달용 비아홀 및 방열용 비아홀을 갖고, 양면에 접속 패드(207a, 207c, 207d, 213)를 포함하는 회로층(207, 213)이 형성된 베이스 기판, 신호 전달용 비아홀(도시하지 않음) 내부에 형성된 도전성 금속으로 이루어진 신호 비아(205), 및 방열용 비아홀(도시하지 않음) 내부에 형성된 도전성 금속으로 이루어진 복수의 도금층으로 구성된 방열 비아(203)를 포함하며, 방열 비아(203)는 신호 비아(205) 보다 지름이 크게 형성된다.
바람직하게는, 인쇄회로기판(200)이 플립칩 본딩 타입인 경우, 접속 패드(207a, 207c, 207d)는 외부접속 단자용 패드(207c, 207d)를 포함하고, 상기 외부접속 단자용 패드(207c, 207d)는 파워 또는 그라운드용 패드(207d)와 신호 입출력용 패드(207c)를 포함한다.
또한, 인쇄회로기판(200)은 칩(230)을 실장하기 위해 상기 외부접속 단자용 패드(207c, 207d) 상에 형성된 외부접속 단자(220)를 더 포함할 수 있다. 이때, 도 2에서 도시하는 바와 같이 외부접속 단자(220)는 솔더볼일 수 있다.
이에 더하여, 방열 비아(203)는 파워 또는 그라운드용 패드(207d)의 하부에 형성되고, 신호 비아(205)는 신호 입출력용 패드(207c)의 하부에 형성될 수 있다.
이는, 단순히 신호가 입출력되는 신호 입출력용 패드(207c) 보다는 큰 발열이 예상되는 파워 또는 그라운드용 패드(207d)로부터의 발열을 효율적으로 제거하기 위한 것이다. 이로 인해, 인쇄회로기판의 파워 공급을 안정적으로 수행할 수 있으며, 인쇄회로기판의 방열 효과도 향상시킬 수 있다는 효과를 기대할 수 있는 것이다.
바람직하게는, 신호 비아(205)와 방열 비아(203)의 지름비는 1:2로 형성되어 방열 효율을 극대화할 수 있다.
바람직하게는, 도 2를 참조하면, 베이스 기판은 절연층에 내층 회로용 금속층(209, 211)을 갖는 다층 기판일 수 있다.
또한, 방열 비아(203)는 제1 도금층과 제2 도금층으로 구성되며, 제1 도금층과 제2 도금층의 경계면(도 2의 점선)을 갖을 수 있다.
인쇄회로기판 - 제3 실시예
도 3은 본 발명에 의한 인쇄회로기판의 제3 실시예를 나타내는 도면으로서, 인쇄회로기판이 플립칩 본딩 타입이며, 베이스 기판에 방열용 금속층을 갖는 경우를 예로 들어 설명하기로 한다.
다만, 제3 실시예에 대한 구성 중 제1 실시예 및 제2 실시예의 구성과 동일한 구성에 대한 설명은 생략하고, 상이한 부분에 대해서만 설명하기로 한다.
도 3을 참조하면, 인쇄회로기판(300)은 신호 전달용 비아홀 및 방열용 비아홀을 갖고, 양면에 접속 패드(307a, 307c, 307d, 313)를 포함하는 회로층(307, 313)이 형성된 베이스 기판, 신호 전달용 비아홀(도시하지 않음) 내부에 형성된 도전성 금속으로 이루어진 신호 비아(305), 및 방열용 비아홀(도시하지 않음) 내부에 형성된 도전성 금속으로 이루어진 복수의 도금층으로 구성된 방열 비아(303)를 포함하며, 방열 비아(303)는 신호 비아(305) 보다 지름이 크게 형성된다.
바람직하게는, 인쇄회로기판(300)이 플립칩 본딩 타입인 경우, 접속 패드(307a, 307c, 307d)는 외부접속 단자용 패드(307c, 307d)를 포함하고, 외부접속 단자용 패드(307c, 307d)는 파워 또는 그라운드용 패드(307d)와 신호 입출력용 패드(307c)를 포함한다.
또한, 인쇄회로기판(300)은 칩(330)을 실장하기 위해 상기 외부접속 단자용 패드(307c, 307d) 상에 형성된 외부접속 단자(320)를 더 포함한다.
또한, 방열 비아(303)는 파워 또는 그라운드용 패드(307d)의 하부에 형성되고, 신호 비아(305)는 신호 입출력용 패드(307c)의 하부에 형성된다.
한편, 도 3을 참조하면, 베이스 기판은 내부에 방열용 금속층(310)을 더 포함할 수 있다.
상기 방열용 금속층(310)은 절연층으로 이루어진 베이스 기판의 두께 방향을 기준으로 중간 지점에 삽입된 형태로, 방열 비아의 두께 방향뿐만 아니라 수평 방향으로도 방열이 이루어질 수 있도록 하여, 인쇄회로기판(300)의 방열 특성을 더욱 향상시키기 위한 것이다.
예를 들어, 칩(330)으로부터 발생되는 열은 방열 비아(303)를 통해 기판 하부 방향으로 전달되다가 방열용 금속층(310)에 도달하면 일부는 방열용 금속층(310)을 따라 수평방향으로, 일부는 기판 하부 방향으로 전달되는 것이다. 이는, 단순히 기판 수직 방향으로 열을 전달하는 것에 비해 보다 빠르게 열을 전달할 수 있다는 효과를 기대할 수 있다.
바람직하게는, 신호 비아(305)와 방열 비아(303)의 지름비는 1:2로 형성되어 방열 효율을 극대화할 수 있다.
바람직하게는, 도 3을 참조하면, 베이스 기판은 절연층에 내층 회로용 금속층(309, 311)을 갖는 다층 기판일 수 있다.
바람직하게는, 방열 비아(303)는 제1 도금층과 제2 도금층으로 구성되며, 방열 비아(303)는 제1 도금층과 제2 도금층의 경계면(도 3의 점선)을 갖을 수 있다.
도시하지 않았지만, 제3 실시예 이외에도 제1 실시예의 와이어 본딩 타입인 베이스 기판도 내부에 방열용 금속층을 더 포함하는 것이 가능하다.
이하에서는, 설명의 편의를 위해 상술한 인쇄회로기판의 도면부호와는 상이한 도면부호를 적용하지만, 명칭이 동일한 구성에 대해서는 해당 역할이 동일한 것은 자명하다 할 것이다.
인쇄회로기판의 제조방법 - 제1 실시예
도 4 내지 도 13은 도 1의 인쇄회로기판의 제조방법을 설명하기 위한 공정 흐름도이다.
먼저, 도 4를 참조하면, 일면에 시드층(403)을 갖는 캐리어 부재(401)를 준비하고, 제1 회로층(407) 형성을 위해 오픈부를 갖는 도금 레지스트(405)를 형성한다.
여기에서, 도금 레지스트(405)는 드라이 필름일 수 있으며, 이에 한정되는 것은 아니다.
또한, 캐리어 부재(401)는 제조공정 중에 인쇄회로기판이 휘는 문제를 방지하기 위해 지지체 기능을 수행하는 캐리어 부재를 준비한다.
다음, 도 5를 참조하면, 오픈부에 도금을 수행하여 제1 회로층(407)을 형성한다.
다음, 도 6을 참조하면, 캐리어 부재(401) 상의 제1 회로층(407) 상에 절연층(409)을 형성하고, 절연층(409)에 신호 전달용 비아홀(415) 및 방열용 비아홀(413)을 형성한다.
즉, 본 실시예에 따르면, 제1 회로층(407) 상에 절연층(409)이 형성된 베이스 기판에 신호 전달용 비아홀(415) 및 방열용 비아홀(413)을 형성하는 것이다.
이때, 절연층(409) 상에는 시드층(411)이 형성될 수 있다.
또한, 신호 전달용 비아홀(415)과 방열용 비아홀(413)은 방열용 비아홀(413)의 지름 크기가 신호 전달용 비아홀(415)의 지름 크기에 비해 크게 형성될 수 있다.
이때, 홀 가공은 레이저 드릴로 수행할 수 있다.
이후, 도시하지 않았지만, 홀 가공 후 디스미어(desmear) 가공을 수행하여 홀 가공으로 발생한 스미어를 제거하고, 신호 전달용 비아홀(415) 및 방열용 비아홀(413) 내벽에 패턴 형성을 위한 시드층을 형성할 수 있다.
이때, 시드층은 화학동도금에 의해 이루어질 수 있으며, 이후 형성될 회로의 피치(Pitch)에 여유가 있을 경우 전해 동도금에 의하여 진행되는 것도 가능하다. 또한, 시드층의 두께는 1~5㎛인 것이 바람직하다.
다음, 도 7을 참조하면, 방열용 비아홀(413)에 도금을 수행하여 절연층(409)의 상면보다 낮은 제1 도금층(419a)을 형성한다.
이때, 도금 시에 적용되는 도전성 금속은 방열 특성을 고려하여 회로 형성 시 사용되는 구리를 적용하는 것이 바람직하다.
이를 보다 상세히 설명하면, 절연층(409) 상에 방열용 비아홀(413)에 대응되는 오픈부를 갖는 도금 레지스트(417)를 형성한다.
이때, 오픈부의 지름은 방열용 비아홀(413)의 지름보다 작게 형성되는 것이 바람직하다.
이는, 회로형성을 위한 감광성 드라이 필름을 절연층의 전면에 도포한 후 노광 및 현상을 통해 방열용 비아홀만 선택적으로 오픈하는 것이다. 이때, 오픈부의 크기는 회로형성공정의 얼라이먼트(alignment)를 고려하여 방열용 비아홀의 크기에 비하여 작은 크기로 오픈하는 것이 바람직하다.
만약, 정합능력이 30㎛이고 방열 비아의 크기가 200㎛이라면, 방열용 비아홀 상부의 드라이 필름의 오픈 사이즈는 정합능력을 고려하여 140㎛ 이하가 되는 것이 바람직하다.
한편, 도금 레지스트(417)는 드라이 필름일 수 있으며, 이에 한정되는 것은 아니다. 또한, 도금 레지스트(417)의 오픈부는 노광 및 현상을 통해 형성할 수 있으며, 이에 한정되는 것은 아니다.
이어서, 오픈부에 도전성 금속으로 도금을 수행하여 방열용 비아홀(413)을 채운다. 이때, 도전성 금속이 절연층(409)의 상면보다 낮게 형성되도록 한다. 예를 들어, 절연층의 두께가 80㎛이라면 방열 비아의 도금 두께는 60㎛~80㎛이 바람직하다.
이후, 도금 레지스트(417)를 제거한다.
다음, 도 8을 참조하면, 방열용 비아홀(413)의 도금되지 않은 영역 및 신호 전달용 비아홀(415)을 포함하여 절연층(409) 상에 도전성 금속으로 도금을 수행하여 제2 도금층(419b), 신호 비아(423) 및 절연층상의 접속 패드를 포함하는 제2 회로층을 형성한다. 즉, 방열 비아(419)는 제1 도금층(419a)과 제2 도금층(419b)으로 구성되는 것이다.
이때, 방열 비아(419)는 신호 비아(423) 보다 지름이 크게 형성되어, 방열이 요구되는 영역의 방열 효과를 최적화시키는 것이 바람직하다. 바람직하게는, 신호 비아(423)와 방열 비아(419)의 지름비는 1:2일 수 있으며, 이에 한정되지 않고, 방열 비아(419)의 지름이 신호 비아(423)의 지름에 비해 2 배 이상인 것도 가능하다.
이를 보다 상세히 설명하면, 도 8에서 도시하는 바와 같이, 절연층(409) 상에 방열 비아(419), 신호 비아(423) 및 절연층상의 접속 패드를 포함하는 회로층을 형성하기 위한 오픈부를 갖는 도금 레지스트(421)를 형성한다.
한편, 도금 레지스트(421)는 드라이 필름일 수 있으며, 이에 한정되는 것은 아니다. 또한, 도금 레지스트(421)의 오픈부는 노광 및 현상을 통해 형성할 수 있으며, 이에 한정되는 것은 아니다.
예를 들어, 도금 레지스트(421)는 신호 비아와 방열 비아 및 회로를 설계한 디자인에 따라 고리 형태의 링(annular ring)과 같이 형성할 수 있다.
이어서, 오픈부에 도전성 금속으로 도금을 수행하여 방열 비아(419)와 신호 비아(423) 및 절연층(409) 상에 형성된 접속 패드를 포함하는 회로층을 형성한다.
이때, 도금은 통상적인 전해도금법에 의하여 이루어질 수 있다.
한편, 1차 도금의 위치별 편차가 심하게 발생하여 이를 해결해야 할 경우 또는 모든 비아의 딤플을 제거해야 할 경우 표면연마를 통한 평탄화 공정을 진행할 수도 있다.
도 7 및 도 8에서 도시하는 바와 같이, 방열 비아(419)는 2차 도금을 통해 형성하기 때문에, 1차 도금에 의한 제1 도금층(419a)과 2차 도금에 의한 제2 도금층(419b)의 경계면(도 8의 점선)이 형성될 수 있다.
이후, 도금 레지스트(421)를 제거한다.
바람직하게는, 도 13에서 도시하는 바와 같이, 인쇄회로기판이 와이어 본딩 타입인 경우, 상기 접속 패드는 와이어 본딩 패드를 포함하고, 회로층은 칩 실장용 패드를 더 포함한다.
또한, 방열 비아(419)는 칩 실장용 패드의 하부에 형성되며, 신호 비아(423)는 와이어 본딩용 패드 하부에 형성된다.
이는, 상술한 방열용 비아홀(413)과 신호 전달용 비아홀(415)의 가공 시에도 반영되어야 함은 당연하다 할 것이다.
방열 특성을 고려하여 신호 비아(423)에 비해 크기가 크도록 형성된 방열 비아(419)가 칩 실장용 패드 하부에 형성됨에 따라, 이후 실장되는 칩으로부터 발생되는 열을 인쇄회로기판 하부로 빠르게 전달할 수 있다는 효과를 기대할 수 있는 것이다.
본 발명에서의 방열 비아와 같이 크기가 큰 비아가 존재할 경우에는 통상적인 패턴 필(pattern fill) 도금에 의해 채워지지 않고 딤플(dimple)이 발생하는 문제가 발생한다. 딤플이 커질 경우, 스택 비아(stack via) 형성이 어렵고 상부에 비아홀을 레이저에 의해 가공할 때도 문제가 발생하게 된다.
이러한 문제점을 해결하기 위해, 본 발명은 상술한 바와 같이 크기가 큰 방열 비아를 2회 도금방법을 통해 형성하는 것이다.
다음, 도 9를 참조하면, 캐리어 부재(401)를 제거하고, 시드층(403)을 제거한다.
예를 들어, 도 9에서 도시하는 바와 같이, 캐리어 부재(401)로부터 인쇄회로기판을 분리하고, 노출된 시드층(403)을 제거하는 것이다.
바람직하게는, 본 발명의 베이스 기판은 절연층에 내층 회로용 금속층을 갖는 다층 기판일 수 있다. 이하에서는, 도 10 내지 도 12를 참조하여 4층 기판인 경우를 예로 들어 설명하기로 한다.
도 10을 참조하면, 도 9를 통해 캐리어 부재(401) 및 시드층(403)이 제거된 인쇄회로기판의 절연층(409)의 상부와 하부에 절연층을 형성하고, 상하부의 절연층에 방열용 비아홀과 신호 전달용 비아홀을 가공한다.
이때, 방열 특성을 고려하여 방열용 비아홀은 이전에 형성된 방열 비아에 대응되는 위치(예를 들어, 이전 방열 비아와 연결되는 비아가 형성되는 위치)에 형성되는 것이 바람직하다.
다음, 도 11을 참조하면, 방열용 비아홀에 도전성 금속으로 도금을 수행한다.
다음, 도 12를 참조하면, 방열용 비아홀의 도금되지 않은 영역과 신호 전달용 비아홀 및 절연층 상에 도전성 금속으로 도금을 수행하여 방열 비아(419)와 신호 비아(423) 및 절연층 상에 형성된 접속 패드를 포함하는 회로층을 형성한다.
상술한 도 10 내지 도 12의 공정은 캐리어 부재(401)가 제거된 인쇄회로기판 상에 상하부 회로층을 형성하는 것 이외에는 도금 레지스트(425, 427) 형성 등의 세부공정이 도 6 내지 도 8의 공정과 동일하기 때문에, 상세 설명은 생략하기로 한다.
한편, 도 11 및 도 12에서 도시하는 바와 같이, 2차 도금에 걸쳐 방열 비아(419)가 형성되기 때문에, 1차 도금에 의한 제1 도금층(419c) 및 2차 도금에 의한 제2 도금층(419d) 간에 경계면이 형성된다.
이후, 도 13에서 도시하는 바와 같이, 인쇄회로기판의 최외층에 솔더 레지스트(429, 431) 공정 및 표면처리 공정을 수행한 후, 칩 실장용 패드 상에 칩(440)을 실장하고 와이어 본딩용 패드와 칩(440) 간의 전기적 연결을 위한 와이어(441)를 형성하는 공정을 더 수행할 수 있다.
인쇄회로기판의 제조방법 - 제2 실시예
도 14 내지 도 23은 도 2의 인쇄회로기판의 제조방법을 설명하기 위한 공정 흐름도이다.
다만, 제2 실시예에 대한 구성 중 제1 실시예의 구성과 동일한 구성에 대한 설명은 생략하고, 상이한 부분에 대해서만 설명하기로 한다.
먼저, 도 14를 참조하면, 일면에 시드층(503)을 갖는 캐리어 부재(501)를 준비하고, 제1 회로층(507) 형성을 위해 오픈부를 갖는 도금 레지스트(505)를 형성한다.
다음, 도 15를 참조하면, 오픈부에 도금을 수행하여 제1 회로층(507)을 형성한다.
다음, 도 16을 참조하면, 캐리어 부재(501) 상의 제1 회로층(507) 상에 절연층(509)을 형성하고, 절연층(509)에 신호 전달용 비아홀(515) 및 방열용 비아홀(513)을 형성한다.
즉, 본 실시예에 따르면, 제1 회로층(507) 상에 절연층(509)이 형성된 베이스 기판에 신호 전달용 비아홀(515) 및 방열용 비아홀(513)을 형성하는 것이다.
이때, 방열용 비아홀(513)의 지름 크기는 신호 전달용 비아홀(515)의 지름 크기에 비해 2배 이상 크도록 형성되는 것이 바람직하다.
다음, 도 17을 참조하면, 방열용 비아홀(513)에 도금을 수행하여 절연층(509)의 상면보다 낮은 제1 도금층(519a)을 형성한다.
이를 보다 상세히 설명하면, 절연층(509) 상에 방열용 비아홀(513)에 대응되는 오픈부를 갖는 도금 레지스트(517)를 형성한다.
이때, 오픈부의 지름은 방열용 비아홀(513)의 지름보다 작게 형성되는 것이 바람직하다.
이어서, 오픈부에 도전성 금속으로 도금을 수행하여 방열용 비아홀(513)을 채운다. 이때, 도전성 금속이 절연층(509)의 상면보다 낮게 형성되도록 한다.
이후, 도금 레지스트(517)를 제거한다.
다음, 도 18을 참조하면, 방열용 비아홀(513)의 도금되지 않은 영역과 신호 전달용 비아홀(515)을 포함하여 절연층(509) 상에 도전성 금속으로 도금을 수행하여 제2 도금층(519b), 신호 비아(523) 및 절연층(509) 상에 형성된 접속 패드를 포함하는 제2 회로층을 형성한다.
이를 보다 상세히 설명하면, 도 18에서 도시하는 바와 같이, 절연층(509) 상에 방열 비아(519), 신호 비아(523) 및 절연층 상의 접속 패드를 포함하는 회로층을 형성하기 위한 오픈부를 갖는 도금 레지스트(521)를 형성한다.
이어서, 오픈부에 도전성 금속으로 도금을 수행하여 방열 비아(519)와 신호 비아(523) 및 절연층(509) 상에 형성된 접속 패드를 포함하는 회로층을 형성한다.
도 17 및 도 18에서 도시하는 바와 같이, 방열 비아(519)는 2차 도금을 통해 형성하기 때문에, 1차 도금에 의한 제1 도금층(519a)과 2차 도금에 의한 제2 도금층(519b)의 경계면(도 18의 점선)이 형성된다.
이후, 도금 레지스트(521)를 제거한다.
바람직하게는, 도 23에서 도시하는 바와 같이, 인쇄회로기판이 플립칩 본딩 타입인 경우, 접속 패드는 외부접속 단자용 패드를 포함하고, 상기 외부접속 단자용 패드는 파워 또는 그라운드용 패드와 신호 입출력용 패드를 포함한다.
또한, 방열 비아(519)는 파워 또는 그라운드용 패드의 하부에 형성되고, 신호 비아(523)는 신호 입출력용 패드의 하부에 형성되도록 한다.
이는, 상술한 방열용 비아홀(513)과 신호 전달용 비아홀(515)의 가공 시에도 반영되어야 함은 당연하다 할 것이다.
상술한 방열 비아(519)의 위치는 단순히 신호가 입출력되는 신호 입출력용 패드 보다는 큰 발열이 예상되는 파워 또는 그라운드용 패드로부터의 발열을 효율적으로 제거하기 위한 것이다. 이로 인해, 인쇄회로기판의 파워 공급을 안정적으로 수행할 수 있으며, 인쇄회로기판의 방열 효과도 향상시킬 수 있다는 효과를 기대할 수 있는 것이다.
다음, 도 19을 참조하면, 캐리어 부재(501)를 제거하고, 시드층(503)을 제거한다.
바람직하게는, 본 발명의 인쇄회로기판은 절연층에 내층 회로용 금속층을 갖는 다층 기판일 수 있다. 이하에서는, 도 20 내지 도 22를 참조하여 4층 기판인 경우를 예로 들어 설명하기로 한다.
도 20을 참조하면, 도 19를 통해 캐리어 부재(501) 및 시드층(503)이 제거된 인쇄회로기판의 절연층(509)의 상부와 하부에 절연층을 형성하고, 상부와 하부의 절연층에 방열용 비아홀과 신호 전달용 비아홀을 가공한다.
다음, 도 21을 참조하면, 방열용 비아홀에 도전성 금속으로 도금을 수행한다.
다음, 도 22를 참조하면, 방열용 비아홀의 도금되지 않은 영역과 신호 전달용 비아홀 및 절연층 상에 도전성 금속으로 도금을 수행하여 방열 비아(519)와 신호 비아(523) 및 절연층 상에 형성된 접속 패드를 포함하는 회로층을 형성한다.
한편, 도 21 및 도 22에서 도시하는 바와 같이, 2차 도금에 걸쳐 방열 비아(519)가 형성되기 때문에, 1차 도금에 의한 제1 도금층(519c) 및 2차 도금에 의한 제2 도금층(519d) 간에 경계면(도 22의 점선)이 형성된다.
이후, 도 23에서 도시하는 바와 같이, 상기 캐리어 부재(501)를 제거하는 단계 이후에, 인쇄회로기판의 최외층에 솔더 레지스트(529, 531) 공정 및 표면처리 공정을 수행한 후, 외부접속 단자용 패드 상에 칩(550)을 실장하기 위한 외부접속 단자(540)를 형성하는 단계를 더 수행할 수 있다.
이때, 인쇄회로기판이 상술한 도 20 내지 도 22의 공정을 수행해야 하는 다층 기판일 경우, 캐리어 부재 제거 및 다층 기판을 완성한 후에 최외층에 솔더 레지스트(529, 531) 공정 등을 수행하는 것이 당연하다 할 것이다.
상술한 솔더 레지스트 공정 및 표면처리 공정은 통상적인 공정에 따라 수행하기 때문에, 상세한 설명은 생략하기로 한다.
인쇄회로기판의 제조방법 - 제3 실시예
도 24 내지 도 31은 도 3의 인쇄회로기판의 제조방법을 설명하기 위한 공정 흐름도이다.
다만, 제3 실시예에 대한 구성 중 제1 실시예 및 제2 실시예의 구성과 동일한 구성에 대한 설명은 생략하고, 상이한 부분에 대해서만 설명하기로 한다.
먼저, 도 24를 참조하면, 일면에 시드층(603)을 갖는 캐리어 부재(601)를 준비하고, 캐리어 부재(601)상에 제1 절연층(605)을 형성한다.
그리고, 상기 제1 절연층(605) 상에 신호 비아가 형성될 영역에 오픈부를 갖는 방열용 금속층(609)을 형성한다. 이때, 오픈부는 에칭 공정을 통해 가공되는 것으로, 방열용 금속층(609)을 관통하는 신호 전달용 비아홀을 형성하기 위한 것이다.
이어서, 상기 방열용 금속층(609) 상에 제2 절연층(607) 및 금속층(610)을 형성한다.
이때, 방열용 금속층(609)은 구리(Cu), 알루미늄(Al), 인바(Invar), 또는 이들의 조합 중 어느 하나로 이루어질 수 있다.
상기 방열용 금속층(609)은 절연층으로 이루어진 베이스 기판의 두께 방향을 기준으로 중간 지점에 삽입된 형태로, 방열 비아의 두께 방향뿐만 아니라 수평 방향으로도 방열이 이루어질 수 있도록 하여, 인쇄회로기판의 방열 특성을 더욱 향상시키기 위한 것이다.
예를 들어, 칩으로부터 발생되는 열은 방열 비아를 통해 기판 하부 방향으로 전달되다가 방열용 금속층(609)에 도달하면 일부는 방열용 금속층(609)을 따라 수평방향으로, 일부는 기판 하부 방향으로 전달되는 것이다. 이는, 단순히 기판 수직 방향으로 열을 전달하는 것에 비해 보다 빠르게 열을 전달할 수 있다는 효과를 기대할 수 있다.
다음, 도 25를 참조하면, 캐리어 부재(601)를 제거한다.
또한, 제1 절연층(605), 방열용 금속층(609) 및 제2 절연층(607)에 신호 전달용 비아홀(613a, 613b) 및 방열용 비아홀(611a, 611b)을 형성한다.
이는, 방열용 금속층(609)을 기준으로 상하부의 절연층을 가공하는 경우에 해당하는 것이다.
즉, 본 실시예에 따르면, 제1 절연층(605) 상에 방열 금속층(609) 및 제2 절연층(607)이 형성된 베이스 기판에 신호 전달용 비아홀(613a, 613b) 및 방열용 비아홀(611a, 611b)을 형성하는 것이다.
도시하는 바와 같이, 신호 전달용 비아홀(613a, 613b)은 방열용 금속층(609)을 관통하거나 또는 관통하지 않는 구조이다.
그러나, 방열용 비아홀(611a, 611b)은 방열용 금속층(609)을 관통하지 않는 구조인데, 이는 이후 실장될 칩으로부터의 발열을 제거하기 위해 방열 비아를 통해 전달되는 열을 기판의 두께방향으로 전달하는 동시에 방열용 금속층(609)을 통해 수평 방향으로도 고르게 퍼지도록 하여 방열 효과를 더욱 향상시키기 위한 것이다.
다음, 도 26을 참조하면, 방열용 비아홀(611a, 611b)에 도전성 금속으로 도금을 수행하여 제1 도금층(617a, 619a)을 형성한다.
이를 보다 상세히 설명하면, 절연층(605, 607) 상에 방열용 비아홀(611a, 611b)에 대응되는 오픈부를 갖는 도금 레지스트(615a, 615b)를 형성한다.
이때, 오픈부의 지름은 방열용 비아홀(611a, 611b)의 지름보다 작게 형성되는 것이 바람직하다.
이어서, 오픈부에 도전성 금속으로 도금을 수행한다. 이때, 도전성 금속이 절연층(605, 607)의 상면보다 낮게 형성되도록 한다.
이후, 도금 레지스트(615a, 615b)를 제거한다.
다음, 도 27을 참조하면, 방열용 비아홀(611a, 611b)의 도금되지 않은 영역및 신호 전달용 비아홀(613a, 613b)을 포함하여 제1 절연층(605)및 제2 절연층(607) 상에 도전성 금속으로 도금을 수행하여 제2 도금층(617b, 619b)과 신호 비아(620a, 620b), 제1 절연층(605) 및 제2 절연층(607) 상에 형성된 접속 패드를 포함하는 회로층을 형성한다.
도시하는 바와 같이, 신호 비아(620a, 620b) 중 방열용 금속층(609)을 관통하는 형태로 형성된 신호 비아는 신호 전달을 위해 방열용 금속층(609)과는 접촉되지 않도록 형성되어야 하며, 이는 신호 전달용 비아홀(613a, 613b)을 가공할 때도 반영되어야 함은 당연하다 할 것이다.
바람직하게는, 방열 특성을 고려하여 방열 비아(617, 619)는 신호 비아(620a, 620b) 보다 지름이 크게 형성될 수 있다.
바람직하게는, 도 31에서 도시하는 바와 같이, 인쇄회로기판이 플립칩 본딩 타입인 경우, 접속 패드는 외부접속 단자용 패드를 포함하고, 상기 외부접속 단자용 패드는 파워 또는 그라운드용 패드와 신호 입출력용 패드를 포함한다.
또한, 방열 비아(617, 619)는 파워 또는 그라운드용 패드의 하부에 형성되고, 신호 비아(620a, 620b)는 신호 입출력용 패드의 하부에 형성된다.
이는, 상술한 방열용 비아홀(611a, 611b)과 신호 전달용 비아홀(613a, 613b)의 가공 시에도 반영되어야 함은 당연하다 할 것이다.
바람직하게는, 본 발명의 인쇄회로기판은 절연층에 내층 회로용 금속층을 갖는 다층 기판일 수 있다. 이하에서는, 도 28 내지 도 30을 참조하여 다층 기판인 경우를 예로 들어 설명하기로 한다.
도 28을 참조하면, 도 27을 통해 형성된 인쇄회로기판상에 절연층을 형성하고, 절연층에 방열용 비아홀과 신호 전달용 비아홀을 가공한다.
다음, 도 29를 참조하면, 방열용 비아홀에 도전성 금속으로 도금을 수행한다.
다음, 도 30을 참조하면, 방열용 비아홀의 도금되지 않은 영역과 신호 전달용 비아홀, 절연층 상에 도전성 금속으로 도금을 수행하여 방열 비아(617, 619)와 신호 비아(620a, 620b), 절연층 상에 형성된 접속 패드를 포함하는 회로층을 형성한다.
한편, 도 29 및 도 30에서 도시하는 바와 같이, 2차 도금에 걸쳐 방열 비아(617, 619)가 형성되기 때문에, 1차 도금에 의한 제1 도금층(617c, 619c)과 2차 도금에 의한 제2 도금층(617d, 619d) 간에 경계면(도 30의 점선)이 형성된다.
이후, 도 31에서 도시하는 바와 같이, 인쇄회로기판의 최외층에 솔더 레지스트(627, 629) 공정 및 표면처리 공정을 수행한 후, 외부접속 단자용 패드 상에 칩(640)을 실장하기 위한 외부접속 단자(630)를 형성하는 단계를 더 수행할 수 있다.
이때, 인쇄회로기판이 상술한 도 28 내지 도 30의 공정을 수행해야 하는 다층 기판일 경우, 다층 기판을 완성한 후에 최외층에 솔더 레지스트(627, 629) 형성 공정 등을 수행하는 것이 당연하다 할 것이다.
상술한 솔더 레지스트 형성 공정 및 표면처리 공정은 통상적인 공정에 따라 수행하기 때문에, 상세한 설명은 생략하기로 한다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100, 200, 300 : 인쇄회로기판
101, 201, 301, 605, 607 : 절연층
103, 203, 303, 419, 519, 617a, 617b, 617, 619a, 619b, 619 : 방열 비아
105, 205, 305, 423, 523, 620a, 620b : 신호 비아
107, 109, 111, 113, 207, 209, 211, 213, 307, 309, 311, 313, 407, 507 : 회로층
115, 117, 215, 217, 315, 317 : 솔더 레지스트
120, 230, 330, 440, 550, 640 : 칩
401, 501, 601 : 캐리어 부재
403, 503, 603 : 시드층
405, 417, 421, 425, 427, 505, 517, 521, 525, 527, 615a, 615b, 621a, 621b : 도금 레지스트
413, 513, 611a, 611b : 방열용 비아홀
415, 515, 613a, 613b : 신호 전달용 비아홀

Claims (20)

  1. 제1 비아홀 및 제2 비아홀을 갖고, 양면에 접속 패드를 포함하는 회로층이 형성된 베이스 기판;
    상기 제1 비아홀 내부에 형성된 도전성 금속으로 이루어진 제1 비아; 및
    상기 제2 비아홀 내부에 형성된 도전성 금속으로 이루어진 복수의 도금층으로 구성된 제2 비아;를 포함하며,
    상기 제2 비아는 상기 제1 비아 보다 지름이 크게 형성되고,
    상기 제1 비아홀과 상기 제2 비아홀은 각각 신호 전달용 비아홀과 방열용 비아홀이며,
    상기 제1 비아와 상기 제2 비아는 각각 신호 비아와 방열 비아인 인쇄회로기판.
  2. 제1 비아홀 및 제2 비아홀을 갖고, 양면에 접속 패드를 포함하는 회로층이 형성된 베이스 기판;
    상기 제1 비아홀 내부에 형성된 도전성 금속으로 이루어진 제1 비아; 및
    상기 제2 비아홀 내부에 형성된 도전성 금속으로 이루어진 복수의 도금층으로 구성된 제2 비아;를 포함하며,
    상기 제2 비아는 상기 제1 비아 보다 지름이 크게 형성되고,
    상기 접속 패드는 와이어 본딩용 패드를 포함하며, 상기 회로층은 칩 실장용 패드를 더 포함하고,
    상기 제2 비아는 상기 칩 실장용 패드의 하부에 형성되며, 상기 제1 비아는 상기 와이어 본딩용 패드 하부에 형성되는 인쇄회로기판.
  3. 제1 비아홀 및 제2 비아홀을 갖고, 양면에 접속 패드를 포함하는 회로층이 형성된 베이스 기판;
    상기 제1 비아홀 내부에 형성된 도전성 금속으로 이루어진 제1 비아; 및
    상기 제2 비아홀 내부에 형성된 도전성 금속으로 이루어진 복수의 도금층으로 구성된 제2 비아;를 포함하며,
    상기 제2 비아는 상기 제1 비아 보다 지름이 크게 형성되고,
    상기 접속 패드는 외부접속 단자용 패드를 포함하고, 상기 외부접속 단자용 패드는 파워 또는 그라운드용 패드와 신호 입출력용 패드를 포함하며,
    상기 제2 비아는 상기 파워 또는 그라운드용 패드의 하부에 형성되고, 상기 제1 비아는 상기 신호 입출력용 패드의 하부에 형성되는 인쇄회로기판.
  4. 제1항, 제2항 또는 제3항에 있어서,
    상기 베이스 기판은 절연층에 내층 회로용 금속층을 갖는 다층 기판인 인쇄회로기판.
  5. 제1항, 제2항 또는 제3항에 있어서,
    상기 제1 비아와 상기 제2 비아의 지름비는 1:2인 인쇄회로기판.
  6. 삭제
  7. 제3항에 있어서,
    칩을 실장하기 위해 상기 외부접속 단자용 패드 상에 형성된 외부접속 단자;
    를 더 포함하는 인쇄회로기판.
  8. 제7항에 있어서,
    상기 외부접속 단자는 솔더볼인 인쇄회로기판.
  9. 제1항, 제2항 또는 제3항에 있어서,
    상기 베이스 기판은 내부에 방열용 금속층을 더 포함하는 인쇄회로기판.
  10. 베이스 기판을 준비하는 단계;
    상기 베이스 기판에 제1 비아홀 및 제2 비아홀을 형성하는 단계;
    상기 제2 비아홀에 도금을 수행하여 상기 베이스 기판의 상면보다 낮은 제1 도금층을 형성하는 단계; 및
    상기 제2 비아홀의 도금되지 않은 영역 및 상기 제1 비아홀을 포함하여 상기 베이스 기판상에 도금을 수행하여 제2 도금층, 제1 비아 및 상기 베이스 기판상의 접속 패드를 포함하는 회로층을 형성하는 단계;
    를 포함하며,
    제2 비아는 상기 제1 도금층 및 상기 제2 도금층을 포함하고, 상기 제2 비아는 상기 제1 비아 보다 지름이 크게 형성되고,
    상기 제1 비아홀과 상기 제2 비아홀은 각각 신호 전달용 비아홀과 방열용 비아홀이며, 상기 제1 비아와 상기 제2 비아는 각각 신호 비아와 방열 비아인 인쇄회로기판 제조방법.
  11. 베이스 기판을 준비하는 단계;
    상기 베이스 기판에 제1 비아홀 및 제2 비아홀을 형성하는 단계;
    상기 제2 비아홀에 도금을 수행하여 상기 베이스 기판의 상면보다 낮은 제1 도금층을 형성하는 단계; 및
    상기 제2 비아홀의 도금되지 않은 영역 및 상기 제1 비아홀을 포함하여 상기 베이스 기판상에 도금을 수행하여 제2 도금층, 제1 비아 및 상기 베이스 기판상의 접속 패드를 포함하는 회로층을 형성하는 단계;
    를 포함하며,
    제2 비아는 상기 제1 도금층 및 상기 제2 도금층을 포함하고, 상기 제2 비아는 상기 제1 비아 보다 지름이 크게 형성되고,
    상기 제1 도금층을 형성하는 단계는,
    상기 베이스 기판상에 상기 제2 비아홀에 대응되는 오픈부를 갖는 도금 레지스트를 형성하는 단계;
    상기 오픈부를 통해 상기 제2 비아홀에 상기 베이스 기판의 상면보다 낮게 도전성 금속을 채우는 단계; 및
    상기 도금 레지스트를 제거하는 단계;
    를 포함하는 인쇄회로기판 제조방법.
  12. 베이스 기판을 준비하는 단계;
    상기 베이스 기판에 제1 비아홀 및 제2 비아홀을 형성하는 단계;
    상기 제2 비아홀에 도금을 수행하여 상기 베이스 기판의 상면보다 낮은 제1 도금층을 형성하는 단계; 및
    상기 제2 비아홀의 도금되지 않은 영역 및 상기 제1 비아홀을 포함하여 상기 베이스 기판상에 도금을 수행하여 제2 도금층, 제1 비아 및 상기 베이스 기판상의 접속 패드를 포함하는 회로층을 형성하는 단계;
    를 포함하며,
    제2 비아는 상기 제1 도금층 및 상기 제2 도금층을 포함하고, 상기 제2 비아는 상기 제1 비아 보다 지름이 크게 형성되고,
    상기 접속 패드는 와이어 본딩용 패드를 포함하고, 상기 회로층은 칩 실장용 패드를 더 포함하고,
    상기 제2 비아는 상기 칩 실장용 패드의 하부에 형성되며, 상기 제1 비아는 상기 와이어 본딩용 패드 하부에 형성되는 인쇄회로기판 제조방법.
  13. 베이스 기판을 준비하는 단계;
    상기 베이스 기판에 제1 비아홀 및 제2 비아홀을 형성하는 단계;
    상기 제2 비아홀에 도금을 수행하여 상기 베이스 기판의 상면보다 낮은 제1 도금층을 형성하는 단계; 및
    상기 제2 비아홀의 도금되지 않은 영역 및 상기 제1 비아홀을 포함하여 상기 베이스 기판상에 도금을 수행하여 제2 도금층, 제1 비아 및 상기 베이스 기판상의 접속 패드를 포함하는 회로층을 형성하는 단계;
    를 포함하며,
    제2 비아는 상기 제1 도금층 및 상기 제2 도금층을 포함하고, 상기 제2 비아는 상기 제1 비아 보다 지름이 크게 형성되고,
    상기 접속 패드는 외부접속 단자용 패드를 포함하고, 상기 외부접속 단자용 패드는 파워 또는 그라운드용 패드와 신호 입출력용 패드를 포함하며,
    상기 제2 비아는 상기 파워 또는 그라운드용 패드의 하부에 형성되고, 상기 제1 비아는 상기 신호 입출력용 패드의 하부에 형성되는 인쇄회로기판 제조방법.
  14. 제10항, 제11항, 제12항 또는 제13항에 있어서,
    상기 베이스 기판을 준비하는 단계는,
    일면에 시드층을 갖는 캐리어 부재를 준비하는 단계;
    상기 캐리어 부재상에 제1 절연층을 형성하는 단계;
    상기 제1 절연층 상에 상기 제1 비아가 형성될 영역에 오픈부를 갖는 방열용 금속층을 형성하는 단계;
    상기 방열용 금속층 상에 제2 절연층을 형성하는 단계; 및
    상기 캐리어 부재를 제거하는 단계;
    를 포함하는 인쇄회로기판 제조방법.
  15. 삭제
  16. 제11항에 있어서,
    상기 오픈부의 지름은 상기 제2 비아홀의 지름보다 작게 형성된 인쇄회로기판 제조방법.
  17. 제10항, 제11항, 제12항 또는 제13항에 있어서,
    상기 접속 패드를 포함하는 회로층을 형성하는 단계는,
    상기 베이스 기판상에 상기 제2 비아, 상기 제1 비아 및 상기 베이스 기판상의 접속 패드를 포함하는 회로층을 형성하기 위한 오픈부를 갖는 도금 레지스트를 형성하는 단계;
    상기 오픈부에 도금을 수행하여 제2 비아와 제1 비아 및 상기 베이스 기판상에 형성된 접속 패드를 포함하는 회로층을 형성하는 단계; 및
    상기 도금 레지스트를 제거하는 단계;
    를 포함하는 인쇄회로기판 제조방법.
  18. 제10항, 제11항, 제12항 또는 제13항에 있어서,
    상기 베이스 기판을 준비하는 단계는,
    일면에 시드층을 갖는 캐리어 부재를 준비하는 단계;
    상기 캐리어 부재상에 제1 회로층을 형성하는 단계; 및
    상기 제1 회로층 상에 절연층을 형성하는 단계;
    를 포함하는 인쇄회로기판 제조방법.
  19. 제18항에 있어서,
    상기 접속 패드를 포함하는 회로층을 형성하는 단계 이후에,
    상기 캐리어 부재를 제거하는 단계;
    를 더 포함하는 인쇄회로기판 제조방법.
  20. 제13항에 있어서,
    상기 접속 패드를 포함하는 회로층을 형성하는 단계 이후에,
    상기 외부접속 단자용 패드 상에 칩을 실장하기 위한 외부접속 단자를 형성하는 단계;
    를 더 포함하는 인쇄회로기판 제조방법.
KR1020110035218A 2011-04-15 2011-04-15 인쇄회로기판 및 그 제조방법 KR101289186B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110035218A KR101289186B1 (ko) 2011-04-15 2011-04-15 인쇄회로기판 및 그 제조방법
TW100122577A TWI504318B (zh) 2011-04-15 2011-06-28 印刷電路板及製造其之方法
CN201110206353.3A CN102740594B (zh) 2011-04-15 2011-07-21 印刷电路板和制造该印刷电路板的方法
US13/189,124 US20120261166A1 (en) 2011-04-15 2011-07-22 Printed circuit board and method of manufacturing the same
US14/811,825 US20150351219A1 (en) 2011-04-15 2015-07-28 Printed circuit board and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110035218A KR101289186B1 (ko) 2011-04-15 2011-04-15 인쇄회로기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120117456A KR20120117456A (ko) 2012-10-24
KR101289186B1 true KR101289186B1 (ko) 2013-07-26

Family

ID=46995103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110035218A KR101289186B1 (ko) 2011-04-15 2011-04-15 인쇄회로기판 및 그 제조방법

Country Status (4)

Country Link
US (2) US20120261166A1 (ko)
KR (1) KR101289186B1 (ko)
CN (1) CN102740594B (ko)
TW (1) TWI504318B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9930775B2 (en) * 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US8782242B2 (en) 2011-10-13 2014-07-15 Vmware, Inc. Software application placement using computing resource containers
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
KR102152643B1 (ko) 2013-07-04 2020-09-08 엘지이노텍 주식회사 모바일디바이스를 이용한 조명 시스템
CN104039079B (zh) * 2013-12-01 2017-03-29 东莞市震泰电子科技有限公司 集成线路板
JP2015146346A (ja) * 2014-01-31 2015-08-13 イビデン株式会社 多層配線板
KR102155740B1 (ko) * 2014-02-21 2020-09-14 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
JP2015211204A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 回路基板及びその製造方法
TWI504320B (zh) 2014-06-17 2015-10-11 矽品精密工業股份有限公司 線路結構及其製法
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102379703B1 (ko) * 2014-08-14 2022-03-29 삼성전자주식회사 반도체 패키지
US9490226B2 (en) * 2014-08-18 2016-11-08 Qualcomm Incorporated Integrated device comprising a heat-dissipation layer providing an electrical path for a ground signal
US9706668B2 (en) * 2014-10-24 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Printed circuit board, electronic module and method of manufacturing the same
JP6462360B2 (ja) 2014-12-27 2019-01-30 京セラ株式会社 配線基板
KR102340776B1 (ko) * 2014-12-30 2021-12-20 엘지이노텍 주식회사 카메라 모듈
US9693445B2 (en) * 2015-01-30 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Printed circuit board with thermal via
JP2016171119A (ja) * 2015-03-11 2016-09-23 イビデン株式会社 回路基板及びその製造方法
US20160338211A1 (en) * 2015-05-12 2016-11-17 Samsung Electro-Mechanics Co., Ltd. Circuit board and method of manufacturing the same
KR20160138754A (ko) * 2015-05-26 2016-12-06 삼성전기주식회사 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR102073294B1 (ko) 2016-09-29 2020-02-04 삼성전자주식회사 팬-아웃 반도체 패키지
CN107920415B (zh) * 2016-10-06 2020-11-03 鹏鼎控股(深圳)股份有限公司 具厚铜线路的电路板及其制作方法
TWI626872B (zh) * 2017-01-13 2018-06-11 元鼎音訊股份有限公司 印刷電路板製程之方法及其印刷電路板
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
US10804180B2 (en) 2017-11-30 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
KR102578173B1 (ko) * 2018-06-26 2023-09-13 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 카메라 장치
US20210267043A1 (en) * 2018-06-15 2021-08-26 Lg Innotek Co., Ltd. Printed circuit board and camera device comprising same
CN111194141B (zh) * 2018-11-15 2023-04-18 礼鼎半导体科技秦皇岛有限公司 电路板及其制作方法
KR102149794B1 (ko) 2018-11-26 2020-08-31 삼성전기주식회사 인쇄회로기판 및 그 제조방법
WO2020180341A1 (en) * 2019-03-06 2020-09-10 Ttm Technologies, Inc. Methods for fabricating printed circuit board assemblies with high density via array
CN111244046B (zh) * 2020-01-20 2021-09-21 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备
EP4098086A4 (en) * 2020-01-31 2024-03-06 Ttm Tech Inc CIRCUIT BOARD ASSEMBLY USING ENGINEERED THERMAL PATHS AND MANUFACTURING PROCESSES
CN113630959A (zh) * 2020-05-09 2021-11-09 中兴通讯股份有限公司 一种印制电路板
CN114614231B (zh) * 2020-12-09 2024-03-22 深南电路股份有限公司 耦合器及电子设备
CN113709968A (zh) * 2021-09-10 2021-11-26 上海移远通信技术股份有限公司 一种pcb散热组件
CN114885524A (zh) * 2022-05-11 2022-08-09 梅州市志浩电子科技有限公司 一种密集铜浆孔线路板的制作方法及线路板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286555A (ja) 1999-03-30 2000-10-13 Sumitomo Metal Electronics Devices Inc セラミック基板及びその製造方法
JP2004095582A (ja) * 2002-08-29 2004-03-25 Dainippon Printing Co Ltd コア基板およびその製造方法
KR20050112465A (ko) * 2004-05-25 2005-11-30 엘지전자 주식회사 모듈패키지 및 그 제조방법
KR20070076188A (ko) * 2006-01-18 2007-07-24 삼성전자주식회사 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
US5506755A (en) * 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
JP2500308B2 (ja) * 1994-05-09 1996-05-29 沖電気工業株式会社 多層印刷配線板の製造方法
JP3890639B2 (ja) * 1996-09-13 2007-03-07 イビデン株式会社 プリント配線板の放熱構造
IL120514A (en) * 1997-03-25 2000-08-31 P C B Ltd Electronic interconnect structure and method for manufacturing it
US6262478B1 (en) * 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
US6710433B2 (en) * 2000-11-15 2004-03-23 Skyworks Solutions, Inc. Leadless chip carrier with embedded inductor
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
TWI246783B (en) * 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
FI20040592A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
US7868345B2 (en) * 2004-10-27 2011-01-11 Kyocera Corporation Light emitting device mounting substrate, light emitting device housing package, light emitting apparatus, and illuminating apparatus
WO2006132151A1 (ja) * 2005-06-06 2006-12-14 Rohm Co., Ltd. インタポーザおよび半導体装置
JP2007158279A (ja) * 2005-12-09 2007-06-21 Hitachi Ltd 半導体装置及びそれを用いた電子制御装置
TWI300679B (en) * 2006-02-22 2008-09-01 Au Optronics Corp Assembly of fpc and electric component
KR100783467B1 (ko) * 2006-02-24 2007-12-07 삼성전기주식회사 내부 관통홀을 가지는 인쇄회로기판 및 그 제조 방법
US7736544B2 (en) * 2007-04-26 2010-06-15 E. I. Du Pont De Nemours And Company Electrically conductive composition for via-holes
KR100896883B1 (ko) * 2007-08-16 2009-05-14 주식회사 동부하이텍 반도체칩, 이의 제조방법 및 이를 가지는 적층 패키지
US20090146295A1 (en) * 2007-12-11 2009-06-11 Hidefumi Narita Ceramic substrate having thermal via
DE102008016458A1 (de) * 2008-03-31 2009-10-01 Osram Gesellschaft mit beschränkter Haftung Leiterplatte
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000286555A (ja) 1999-03-30 2000-10-13 Sumitomo Metal Electronics Devices Inc セラミック基板及びその製造方法
JP2004095582A (ja) * 2002-08-29 2004-03-25 Dainippon Printing Co Ltd コア基板およびその製造方法
KR20050112465A (ko) * 2004-05-25 2005-11-30 엘지전자 주식회사 모듈패키지 및 그 제조방법
KR20070076188A (ko) * 2006-01-18 2007-07-24 삼성전자주식회사 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈

Also Published As

Publication number Publication date
CN102740594A (zh) 2012-10-17
CN102740594B (zh) 2015-05-06
TWI504318B (zh) 2015-10-11
KR20120117456A (ko) 2012-10-24
US20120261166A1 (en) 2012-10-18
US20150351219A1 (en) 2015-12-03
TW201242442A (en) 2012-10-16

Similar Documents

Publication Publication Date Title
KR101289186B1 (ko) 인쇄회로기판 및 그 제조방법
US9917025B2 (en) Printed wiring board and method for manufacturing printed wiring board
US7906850B2 (en) Structure of circuit board and method for fabricating same
US8604359B2 (en) Package substrate and fabrication method thereof
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2007173775A (ja) 回路基板構造及びその製法
US9793200B2 (en) Printed wiring board
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
KR20160013706A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR101811923B1 (ko) 배선 기판
JP2010135721A (ja) 金属バンプを持つプリント基板及びその製造方法
US8785789B2 (en) Printed circuit board and method for manufacturing the same
TWI513379B (zh) 內埋元件的基板結構與其製造方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
US20060186537A1 (en) Delamination reduction between vias and conductive pads
US10887985B2 (en) Wiring substrate
KR20150146287A (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR20140143567A (ko) 반도체 패키지 기판 및 반도체 패키지 기판 제조 방법
US20150156882A1 (en) Printed circuit board, manufacturing method thereof, and semiconductor package
US20160021749A1 (en) Package board, method of manufacturing the same and stack type package using the same
KR102494340B1 (ko) 인쇄회로기판
US20140076611A1 (en) Printed circuit board and method of manufacturing the same
KR20150146270A (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
TWI461134B (zh) 載板結構及其製作方法
KR20140048692A (ko) 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee