CN102740594A - 印刷电路板和制造该印刷电路板的方法 - Google Patents

印刷电路板和制造该印刷电路板的方法 Download PDF

Info

Publication number
CN102740594A
CN102740594A CN2011102063533A CN201110206353A CN102740594A CN 102740594 A CN102740594 A CN 102740594A CN 2011102063533 A CN2011102063533 A CN 2011102063533A CN 201110206353 A CN201110206353 A CN 201110206353A CN 102740594 A CN102740594 A CN 102740594A
Authority
CN
China
Prior art keywords
path
hole
pad
circuit board
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102063533A
Other languages
English (en)
Other versions
CN102740594B (zh
Inventor
吴昌建
裵泰均
朴浩植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN102740594A publication Critical patent/CN102740594A/zh
Application granted granted Critical
Publication of CN102740594B publication Critical patent/CN102740594B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

公开了一种印刷电路板和制造该印刷电路板的方法。该印刷电路板包括：基座衬底，该基座衬底具有形成在该基座衬底中的用于信号传递的通孔和用于热辐射的通孔，并具有形成在该基座衬底的两个表面上的电路层，该电路层包括连接焊盘；信号通路，通过使用导电金属执行电镀过程形成在所述用于信号传递的通孔的内部；以及热辐射通路，通过使用导电金属执行电镀过程形成在所述用于热辐射的通孔的内部，其中所述热辐射通路被形成为具有比所述信号通路的直径大的直径。

Description

印刷电路板和制造该印刷电路板的方法
相关申请的交叉引用
本申请要求于2011年4月15日提交的、题为“Printed Circuit Board AndManufacturing Method of The Same”的韩国专利申请10-2011-0035218的权益，通过引用其整体合并到本申请中。
技术领域
本发明涉及一种印刷电路板和制造该印刷电路板的方法。
背景技术
与最近向着复杂和多功能电子装置发展的趋势相一致，引导了对半导体装置(其是电子装置的核心)驱动期间的热量生成问题研究。
努力从半导体装置角度设计低功率半导体。然而，很难开发低功率半导体，并且需要很长的时间来使低功率半导体商品化。
同时，努力通过使用中介层(interposer)或用于半导体的衬底有效去除在半导体中生成的热量来防止半导体的性能恶化，所述衬底被用来将半导体安装在已经制成的主板上。作为一个典型的示例，可以有金属核衬底。
然而，金属核衬底以其水平方向传播热量，并且具有主要被有机层阻断的轮廓，从而使得热量不被纯金属传递而是应该穿过有机绝缘材料。所以，金属核衬底在去除生成的热量方面不是特别有效。
发明内容
本发明致力于提供一种用于改善热辐射效果的印刷电路板，以及制造该印刷电路板的方法。
根据本发明的第一个优选实施方式，提供了一种印刷电路板，该印刷电路板包括：基座衬底，具有形成在其中的第一和第二通孔，并具有形成在其两个表面上的电路层，该电路层包括连接焊盘；第一通路，形成在第一通孔的内部并且由导电金属制成；以及第二通路，形成在第二通孔的内部并且包括多个由导电金属制成的电镀层，其中第二通路被形成为具有比第一通路的直径大的直径。
第一和第二通孔可以分别为用于信号传递的通孔和用于热辐射的通孔，以及第一和第二通路可以分别为信号通路和热辐射通路。
第一和第二通路之间的直径比可以为1∶2。
基座衬底可以为多层衬底，该多层衬底具有金属层，以用于在绝缘层内形成金属层电路。
当印刷电路板为引线接合型时，连接焊盘可以包括用于引线接合的焊盘，并且电路层还可以包括用于芯片安装的焊盘，以及第二通路可以形成在用于芯片安装的焊盘下面，以及第一通路可以形成在用于引线接合的焊盘下面。
当印刷电路板为倒装芯片接合型时，连接焊盘可以包括用于外部连接端的焊盘，并且用于外部连接端的焊盘可以包括用于接电或接地的焊盘和用于信号输入/输出的焊盘，并且第二通路可以形成在用于接电或接地的焊盘的下面，以及第一通路可以形成在用于信号输入/输出的焊盘的下面。
印刷电路板还可以包括外部连接端，该外部连接端形成在用于外部连接端的焊盘上，以用于在其上安装芯片。
外部连接端可以为焊球。
基座衬底还可以包括形成在基座衬底的内部的用于热辐射的金属层。
根据本发明的第二个优选实施方式，提供了一种用于制造印刷电路板的方法，该方法包括：准备基座衬底；在基座衬底上形成第一和第二通孔；形成第一电镀层，该第一电镀层通过在第二通孔上执行电镀过程来具有比基座衬底的上表面的高度低的高度；以及形成电镀层，该电镀层通过在第二通孔、第一通孔以及基座衬底的非电镀区域上执行电镀过程来具有形成在第二电镀层、第一通路和基座衬底上的连接焊盘，其中第二通路包括第一和第二电镀层，并且被形成为具有比第一通路的直径大的直径。
第一和第二通孔可以分别为用于信号传递的通孔和用于热辐射的通孔，以及第一和第二通路可以分别为信号通路和热辐射通路。
准备基座衬底可以包括：准备承载元件，该承载元件具有形成在其一个表面上的种子层；在承载元件上形成第一电路层；以及在第一电路层上形成绝缘层。
该方法还可以包括在形成包括连接焊盘的电路层之后移除所述承载元件。
准备基座衬底可以包括：准备承载元件，该承载元件具有形成在其一个表面上的种子层；在承载元件上形成第一绝缘层；在第一绝缘层上形成具有开口部分的用于热辐射的金属层，所述开口部分形成在所述第一通路要形成在的区域上；在用于热辐射的金属层上形成第二绝缘层；以及移除所述承载元件。
形成第一电镀层可以包括：在基座衬底上形成电镀阻镀，该电镀阻镀具有对应于所述第二通孔的开口部分；用导电金属通过所述开口部分填充所述第二通孔，从而使得导电金属具有比基座衬底的上表面的高度低的高度；以及移除所述电镀阻镀。
开口部分可以被形成为具有比第二通孔的直径小的直径。
形成包括连接焊盘的电路层可以包括：在基座衬底上形成具有开口部分的电镀阻镀，从而形成包括形成在第二通路、第一通路和基座衬底上的连接焊盘的电路层；通过在开口部分上执行电镀过程来形成包括形成在第二通路、第一通路和基座衬底上的连接焊盘的电路层；以及移除电镀阻镀。
当印刷电路板为引线接合型时，连接焊盘可以包括用于引线接合的焊盘，以及电路层还可以包括用于芯片安装的焊盘，并且第二通路可以形成在用于芯片安装的焊盘的下面，以及第一通路可以形成在用于引线结合的焊盘的下面。
当印刷电路板为倒装芯片接合型时，连接焊盘可以包括用于外部连接端的焊盘，以及用于外部连接端的焊盘可以包括用于接电或接地的焊盘和用于信号输入/输出的焊盘，并且第二通路可以形成在用于接电或接地的焊盘的下面，以及第一通路可以形成在用于信号输入/输出的焊盘的下面。
该方法还可以包括在用于外部连接端的焊盘上形成外部连接端，从而在形成包括连接焊盘的电路层之后在其上安装芯片。
附图说明
图1是示出了根据本发明的第一优选实施方式的印刷电路板的视图；
图2是示出了根据本发明的第二优选实施方式的印刷电路板的视图；
图3是示出了根据本发明的第三优选实施方式的印刷电路板的视图；
图4至13为描述了制造图1的印刷电路板的方法的过程流程图；
图14至23为描述了制造图2的印刷电路板的方法的过程流程图；以及
图24至31为描述了制造图3的印刷电路板的方法的过程流程图。
具体实施方式
通过下列参考附图的详细说明，本发明的各种特征和优点将会变得更加清楚。
在本说明书和权利要求书中使用的术语和词语不应被限制在典型含义或词典定义，而应基于发明者能够适当地定义术语的概念来最合适地描述他/她知晓的实施本发明的最好方法的规则被解释为具有与本发明技术领域相关的含义或概念。
通过下列结合附图的详细说明，本发明的上述和其他目的、优点和特征将会更清楚地被理解。在说明书中，在向整个附图的组件添加参考标记时，需要注意的是，相同的参考标记指代相同的组件，即使各组件显示于不同的附图中。此外，当确定对与本发明相关的公知技术的详细说明会模糊本发明的主旨时，这样的详细说明将被省略。在说明书中，术语“第一”、“第二”等被用来区别一个元件和另一个元件，而元件不被上述术语限定。
下文中，将参考附图对本发明的优选实施方式进行详细描述。
印刷电路板-第一优选实施方式
图1是示出了根据本发明第一优选实施方式的印刷电路板的视图。将通过示例的方式描述印刷电路板为引线接合型时的情况。
参考图1，印刷电路板100被配置为包括基座衬底，该基座衬底具有形成在其中的第一和第二通孔，并具有形成在其两侧表面上的电路层107和113，该电路层107和113包括连接焊盘107a、107b、107c、107d和113；第一通路105，形成在第一通孔(未示出)的内部并由导电金属制成；以及第二通路103，形成在第二通孔(未示出)的内部并包括由导电金属制成的多个电路层，其中第二通路103被形成为具有比第一通路105的直径大的直径。
在此，第一通路105和第二通路103还包括形成在通孔的内壁上的无电镀金属电路层。
另外，第一和第二通孔分别为用于信号传递和通孔和用于热辐射的通孔，以及第一和第二通路分别为信号通路105和热辐射通路103。
下面，为了便于解释，所述第一通孔、第二通孔、第一通路和第二通路将分别被称为用于信号传递的通孔、用于热辐射的通孔、信号通路和热辐射通路。
另外，热辐射通路103可以为具有比信号通路105的尺寸大的尺寸的圆柱形通路，以及根据其目的可以为沿衬底长度方向上的长条形的通路。也就是说，根据其目的，热辐射通路103可以被实施为具有各种形状。
当印刷电路板100为引线接合型时，连接焊盘可以包括用于引线接合的焊盘107b，以及电路层还可以包括用于芯片安装的焊盘107c。
另外，热辐射通路103可以形成在用于芯片安装的焊盘107c的下面，以及信号通路105可以形成在用于引线接合的焊盘107b和107d的下面。
在此，包括连接焊盘的电路层可以由任意材料制成，只要在电路板领域中被用作电路的导电金属即可，考虑到热辐射特性，优选采用铜。
由于热辐射通路103的尺寸(包括直径)大于信号通路105的尺寸，所以从芯片产生的热量可以更有效地向外辐射。
另外，由于热辐射通路103被形成为直接接触用于芯片安装的焊盘107c，所以从要被安装在用于芯片安装的焊盘107c上的芯片102产生的热量可以被有效地去除。因而，可以改善印刷电路板的整体性能。
热辐射通路103可以被形成为具有约信号通路105尺寸的两倍或者两倍以上的尺寸，从而使得热辐射效率最优化。
例如，信号通路105与热辐射通路103之间的直径比可以为1∶2，然而，不局限于该比例。
热辐射通路103可以被配置为具有第一和第二电镀层，并且可以具有形成在第一和第二电镀层之间的接口(图1中的虚线)。同时，根据电镀过程的数量，热辐射通路103还可以被配置为具有至少两个电镀层。
在此，作为在执行电镀过程时使用的导电金属，考虑到热辐射特性，可以使用在形成电路时使用的铜。
例如，在本发明中，由于热辐射通路103可以具有200μm或者更大的直径，所以很难通过执行一次电镀过程来填充用于热辐射的通孔。所以，通过执行两次电镀过程来形成热辐射通路103，从而在主电镀过程和副电镀过程之间形成接口。将在下面描述与此相关的形成热辐射通路103的方法。
同时，可以通过执行激光打孔来形成用于信号传递的通孔和用于热辐射的通孔。
参考图1，基座衬底可以是多层衬底，该多层衬底具有金属层109和111以用于形成在绝缘层内的内层电路。
用于图1中示出的电路的金属层设计是示例性的，并且可以根据需要由操作者改变。然而，即使在此时，用于热辐射的通路也应该被形成为具有比用于信号传递的通路的尺寸大的尺寸。
同时，可以使用树脂绝缘层来作为绝缘层。热固性树脂(诸如环氧树脂)、热塑性树脂(诸如聚酰亚胺树脂)、具有加固材料(诸如玻璃纤维)或在其中灌无机填料的树脂(例如，半固化片)，可以被用作树脂绝缘层材料。另外，可以使用热固性树脂、光固性树脂等。然而，树脂绝缘层的材料不特定局限于此。
同时，印刷电路板100可以包括安装在其上的芯片120，以及还包括形成的导线121，从而将焊盘107b和170d电连接，以用于与芯片120引线接合。
印刷电路板-第二优选实施方式
图2是示出了根据本发明第二优选实施方式的印刷电路板的视图。将通过示例的方式描述印刷电路板为倒装芯片接合型时的情况。
然而，在第二优选实施方式中，将会省略对与第一优选实施方式相同的组件的描述，而提供仅对与第一优选实施方式不同的组件的描述。
参考图2，印刷电路板200被配置为包括基座衬底，该基座衬底具有形成在其中的用于信号传递的通孔和用于热辐射的通孔，并具有形成在其两个表面上的电路层207和213，电路层207和213包括连接焊盘207a、207c、207d和213；信号通路205，形成在用于信号传递的通孔(未示出)的内部并由导电金属制成；以及热辐射通路203，形成在用于热辐射的通孔(未示出)的内部并包括由导电金属制成的多个电路层，其中热辐射通路203被形成为具有比信号通路205的直径大的直径。
当印刷电路板200为倒装芯片接合型时，连接焊盘207a、207c和207d可以包括用于外部连接端的焊盘207c和207d，以及用于外部连接端的焊盘207c和207d可以包括用于接电或接地的焊盘207d和用于信号输入/输出的焊盘207c.
另外，印刷电路板200还可以包括形成在用于外部连接端的焊盘207c和207d上的外部连接端220，以用于将芯片230安装在其上。在此，外部连接端220可以是焊球，如图2所示。
另外，热辐射通路203可以形成在用于接电或接地的焊盘207d的下面，以及信号通路205可以形成在用于信号输入/输出的焊盘207c的下面。
这是要有效去除从用于接电或接地的焊盘207d生成的热量，和信号仅通过其输入/输出的用于信号输入/输出的焊盘207c相比，所述接电或接地的焊盘207d会生成热量。所以，能够向印刷电路板稳定地供电，并且能够改善印刷电路板的热辐射效果。
信号通路205与热辐射通路203之间的直径比可以为1∶2，从而能够使辐射效率最大化。
参考图2，基座衬底可以为多层衬底，该多层衬底具有金属层209和211以用于形成在绝缘层内的内层电路。
另外，热辐射通路203可以被配置为具有第一和第二电镀层，以及可以具有形成在第一和第二电镀层之间的接口(图2的虚线)。
印刷电路板-第三优选实施方式
图3是示出了根据本发明第三优选实施方式的印刷电路板的视图。将通过示例的方式描述印刷电路板为倒装芯片接合型并具有形成在基座衬底上的用于热辐射的金属层时的情况。
然而，在第三优选实施方式中，将会省略对与第一和第二优选实施方式相同的组件的描述，而提供仅对与第一和第二优选实施方式不同的组件的描述。
参考图3，印刷电路板300被配置为包括基座衬底，该基座衬底具有形成在其中的用于信号传递的通孔和用于热辐射的通孔，并具有形成在其两个表面上的电路层307和313，电路层307和313包括连接焊盘307a、307c、307d和313；信号通路305，形成在用于信号传递的通孔(未示出)的内部并由导电金属制成；以及热辐射通路303，形成在用于热辐射的通孔(未示出)的内部并包括由导电金属制成的多个电路层，其中热辐射通路303被形成为具有比信号通路305的直径大的直径。
当印刷电路板300为倒装芯片接合型时，连接焊盘307a、307c和307d可以包括用于外部连接端的焊盘307c和307d，以及用于外部连接端的焊盘307c和307d可以包括用于接电或接地的焊盘307d和用于信号输入/输出的焊盘307c。
另外，印刷电路板300还可以包括形成在用于外部连接端的焊盘307c和307d上的外部连接端320，以用于将芯片330安装在其上。
而且，热辐射通路303可以形成在用于接电或接地的焊盘307d的下面，以及信号通路305可以形成在用于信号输入/输出的焊盘307c的下面。
同时，参考图3，基座衬底还可以包括形成在其内部的用于热辐射的金属层310。
用于热辐射的金属层310基于基座衬底的厚度方向在中央点处被插入由绝缘层形成的基座衬底中，并且可以在水平方向以及在热辐射通路的厚度方向上进行热辐射，从而还可以改善印刷电路板300的热辐射特性。
例如，从芯片330生成的热量通过热辐射通路303向衬底的下面传递。然后，当热量到达用于热辐射的金属层310时，一部分热量沿着用于热辐射的金属层310被水平传递，另一部分热量向着衬底的下面传递。所以，和热量仅在衬底的垂直方向上传递的情况相比，热量可以被更快地传递。
信号通路305与热辐射通路303之间的直径比可以为1∶2，从而能够使热辐射效率最大化。
参考图3，基座衬底可以为多层衬底，该多层衬底具有金属层309和311以用于在绝缘层内形成内层电路。
热辐射通路303可以被配置为具有第一和第二电镀层，以及可以具有形成在第一和第二电镀层之间的接口(图3的虚线)。
虽然没有示出，但是除了根据第三优选实施方式的基座衬底，根据第一优选实施方式的引线接合型的基座衬底还可以包括形成在其内部的用于热辐射的金属层。
下面，虽然为了便于解释，将使用与上述印刷电路板不同的参考标记，但是显而易见的是，具有相同命名的组件执行相同的功能。
制造印刷电路板的方法-第一优选实施方式
图4至13为描述了制造图1的印刷电路板的过程流程图。
首先，参考图4，准备承载元件401，该承载元件401具有形成在其一个表面上的种子层403，以及形成具有开口部分的电镀阻镀405以形成第一电路层407。
在此，电镀阻镀405可以为干膜；然而，其不局限于此。
另外，作为承载元件401，准备用作支座的承载元件以防止印刷电路板在制造印刷电路板的过程期间弯曲。
然后，参考图5，在开口部分上执行电镀过程从而形成第一电路层407。
接下来，参考图6，在承载元件401上的第一电路层407上形成绝缘层409，以及在绝缘层409上形成用于信号传递的通孔415和用于热辐射的通孔413。
也就是，根据本实施方式，在具有形成在第一电路层407上的绝缘层409的基座衬底中形成用于信号传递的通孔415和用于热辐射的通孔413。
在此，绝缘层409可以具有形成在其上的种子层411。
另外，用于热辐射的通孔413可以被形成为具有比用于信号传递的通孔415的直径大的直径。
在此，可以通过激光钻孔来钻通孔。
下面，虽然没有示出，但是在钻通孔之后，执行去污过程从而来去除由于钻通孔而生成的污，以及可以在用于信号传递的通孔415和用于热辐射的通孔413的内壁上形成用于形成图案的种子层。
在此，在随后要在电路的间距(pitch)中形成边缘(margin)的情况下，可以通过执行化学铜电镀过程，或通过执行电解铜电镀过程来形成种子层。另外，种子层可以具有1至5μm的厚度。
然后，参考图7，在用于热辐射的通孔413上执行电镀过程，从而形成具有低于绝缘层409的上表面的高度的第一电镀层419a。
在此，考虑到热辐射特性，可以使用在形成电路的时候使用的铜来作为在执行电镀过程的时候使用的导电金属。
更具体地，在绝缘层409上形成具有对应于用于热辐射的通孔413的开口部分的电镀阻镀417。
在此，开口部分可以被形成为具有比用于热辐射的通孔413的直径小的直径。
可以通过施加感光干膜来形成开口部分，以用于在绝缘层的整个表面上形成电路，以及然后通过曝光和显影过程来可选择地打开仅用于热辐射的通孔。在此，考虑到形成电路的过程的对准，开口部分可以被形成为具有比用于热辐射的通孔的尺寸小的尺寸。
如果匹配度为30μm，以及热辐射通路的尺寸为200μm，考虑到匹配度，则形成在用于热辐射的通孔的上部的干膜的开口部分可以具有140μm或以下的尺寸。
同时，电镀阻镀417可以为干膜；然而，其并不局限于此。电镀阻镀417的开口部分可以通过曝光和显影过程而形成；然而，其不局限于此。
然后，使用导电金属在开口部分上执行电镀过程，从而填充用于热辐射的通孔413。在此，导电金属被形成为具有低于绝缘层409的上表面的高度。例如，当绝缘层的厚度为80μm时，热辐射通路的电镀厚度可以为60至80μm。
然后，去除电镀阻镀417。
然后，参考图8，在用于热辐射的通孔413、用于信号传递的通孔415和使用导电金属的绝缘层409的非电镀区域上执行电镀过程，从而形成包括形成在第二电镀层419b、信号通路423和绝缘层上的连接焊盘的第二电路层。也就是，热辐射通路419被配置为具有第一电镀层419a和第二电镀层419b。
在此，热辐射通路419可以被形成为具有比信号通路423的直径大的直径，从而优化在需要热辐射的区域中的热辐射效果。信号通路423与热辐射通路419之间的直径比可以为1∶2；然而，其并不局限于此。热辐射通路可以具有信号通路423直径的两倍或者两倍以上大小的直径。
更具体地，如图8所示，具有开口部分的电镀阻镀421形成在绝缘层409上，以形成包括形成在热辐射通路419、信号通路423和绝缘层上的连接焊盘的电路层。
同时，电镀阻镀421可以为干膜；然而，其并不局限于此。电镀阻镀421的开口部分可以通过曝光和显影过程形成；然而，其并不局限于此。
例如，根据信号和热辐射通路以及电路的设计，电镀阻镀421可以被形成为具有环孔形。
然后，使用导电金属在开口部分上执行电镀过程，从而形成包括形成在热辐射通路419、信号通路423和绝缘层409上的连接焊盘的电路层。
在此，可以通过一般的电镀方法来执行电镀过程。
同时，当在主电镀过程中严重地产生了每个位置的偏移以及应该解决该问题时，或者当所有通路的微凹应该被移除时，还可以执行通过表面抛光的平坦化过程。
如图7和8所示，由于通过执行两次电镀过程而形成热辐射通路419，所以可以在通过主电镀过程的第一电镀层419a和通过第二电镀过程的第二电镀层419b之间形成接口(图8的虚线)。
然后，移除电镀阻镀421。
如图13所示，当印刷电路板为引线接合型时，连接焊盘可以包括用于引线接合的焊盘，以及电路层还可以包括用于芯片安装的焊盘。
另外，热辐射通路419形成在用于芯片安装的焊盘的下面，以及信号通路423形成在用于引线接合的焊盘的下面。
在钻上述用于热辐射的通孔413和用于信号传递的通孔415时，也应该考虑这点。
考虑到热辐射特性，被形成为具有尺寸大于信号通路423的尺寸的热辐射通路419形成在用于芯片安装的焊盘的下面，从而能够快速传递从芯片生成的热量，所述芯片随后要向着印刷电路板的下面安装。
当存在具有大尺寸的通路(诸如本发明中的热辐射通路)时，不通过一般的图案填充电镀过程填充该通路，从而生成微凹。在微凹扩大的情况下，很难形成叠孔(stack via)，当通过激光束在上部中钻通孔时，也会产生问题。
为了解决这些问题，在本发明中，如上所述，通过执行两次电镀过程来形成具有大尺寸的热辐射通路。
接下来，参考图9，移除承载元件401和种子层403。
例如，如图9所示，印刷电路板与承载元件401分离，以及移除暴露的种子层403。
根据本发明优选实施方式的基座衬底可以为多层衬底，该多层衬底具有用于在绝缘层中形成内层电路的金属层。下面，参考图10至12，将通过示例的方式描述基座衬底为四层衬底的情况。
参考图10，在印刷电路板的绝缘层409的上部和下部上形成绝缘层，在所述印刷电路板中承载元件401和种子层403在图9中被移除。在形成在绝缘层409的上部和下部上的绝缘层中钻用于热辐射的通孔和用于信号传递的通孔。
在此，考虑到热辐射特性，可以在对应于先前形成的热辐射通路的位置(例如，形成通路被连接到先前的热辐射通路的位置)处形成用于热辐射的通孔。
然后，参考图11，使用导电金属在用于热辐射的通孔上执行电镀过程。
下面，参考图12，在用于热辐射的通孔、用于信号传递的通孔和使用导电金属的绝缘层的非电镀区域上执行电镀过程，从而形成包括在热辐射通路419、信号通路423和绝缘层上的连接焊盘的电路层。
图10至12的过程，诸如电镀阻镀425和427的形成等，与图6至8的过程一样，除了上电路层和下电路层形成在移除了承载元件401的印刷电路板上以外。所以，省略对其的详细描述。
同时，如图11和12所述，由于通过执行两次电镀过程而形成热辐射通路419，所以在通过主电镀过程的第一电镀层419c与通过第二电镀过程的第二电镀层419d之间形成有接口。
然后，如图13所示，执行在印刷电路板的最外层上形成阻焊膜429和431的过程以及处理表面的过程，然后再执行在用于芯片安装的焊盘上安装芯片440和在用于引线接合的焊盘与芯片440之间形成用于电连接的导线441的过程。
制造印刷电路板的方法-第二优选实施方式
图14至23为描述了制造图2的印刷电路板的过程流程图。
然而，在第二优选实施方式中，将会省略对与第一优选实施方式相同的组件的描述，提供仅对与第一优选实施方式不同的组件的描述。
首先，参考图14，准备承载元件501，该承载元件501具有形成在其一个表面上的种子层503，以及形成具有开口部分的电镀阻镀505以形成第一电路层507。
然后，参考图15，在开口部分上执行电镀过程从而形成第一电路层507。
接下来，参考图16，在承载元件401上的第一电路层407上形成绝缘层509，以及在绝缘层509中形成用于信号传递的通孔515和用于热辐射的通孔513。
也就是，根据本实施方式，在具有形成在第一电路层507上的绝缘层509的基座衬底中形成用于信号传递的通孔515和用于热辐射的通孔513。
在此，用于热辐射的通孔513可以被形成为具有用于信号传递的通孔515直径的两倍或者两倍以上的直径。
然后，参考图17，在用于热辐射的通孔513上执行电镀过程，从而形成具有低于绝缘层509的上表面的高度的第一电镀层519a。
更具体地，在绝缘层509上形成具有对应于用于热辐射的通孔513的开口部分的电镀阻镀517。
在此，开口部分可以被形成为具有比用于热辐射的通孔513的直径小的直径。
然后，使用导电金属在开口部分上执行电镀过程，从而填充用于热辐射的通孔513。在此，导电金属被形成为具有低于绝缘层509的上表面的高度。
然后，去除电镀阻镀517。
然后，参考图18，在用于热辐射的通孔513、用于信号传递的通孔515和使用导电金属的绝缘层509的非电镀区域上执行电镀过程，从而形成包括形成在第二电镀层519b、信号通路523和绝缘层上509的连接焊盘的第二电路层。
更具体地，如图18所示，具有开口部分的电镀阻镀521形成在绝缘层509上，以形成包括形成在热辐射通路519、信号通路523和绝缘层上的连接焊盘的电路层。
然后，使用导电金属在开口部分上执行电镀过程，从而形成包括形成在热辐射通路519、信号通路523和绝缘层509上的连接焊盘的电路层。
如图17和18所示，由于通过执行两次电镀过程而形成热辐射通路519，所以可以在通过主电镀过程的第一电镀层519a和通过第二电镀过程的第二电镀层519b之间形成接口(图18的虚线)。
然后，移除电镀阻镀521。
如图23所示，当印刷电路板为倒装芯片接合型时，连接焊盘可以包括用于外部连接端的焊盘，以及用于外部连接端的焊盘可以包括用于接电或接地的焊盘和用于信号输入/输出的焊盘。
热辐射通路519形成在用于接电或接地的焊盘的下面，以及信号通路523形成在用于信号输入/输出的焊盘的下面。
在钻上述用于热辐射的通孔513和用于信号传递的通孔515时，也应该考虑这点。
设置上述热辐射通路519，从而有效地去除从用于接电或接地的焊盘生成的热量，与仅通过其输入/输出信号的用于信号输入/输出的焊盘相比，所述用于接电或接地的焊盘通常生成较高的热量。所以，能够向印刷电路板稳定地供电，并改善印刷电路板的热辐射效果。
接下来，参考图19，移除承载元件501和种子层503。
根据本发明优选实施方式的印刷电路板可以为多层衬底，该多层衬底具有用于在绝缘层中形成内层电路的金属层。下面，参考图20至22，将通过示例的方式描述基座衬底为四层衬底的情况。
参考图20，在印刷电路板的绝缘层509的上部和下部上形成绝缘层，在所述印刷电路板中承载元件501和种子层503在图19中被移除。在形成在绝缘层509的上部和下部上的绝缘层中钻用于热辐射的通孔和用于信号传递的通孔。
然后，参考图21，使用导电金属在用于热辐射的通孔上执行电镀过程。
下面，参考图22，在用于热辐射的通孔、用于信号传递的通孔和使用导电金属的绝缘层的非电镀区域上执行电镀过程，从而形成包括形成在热辐射通路519、信号通路523和绝缘层上的连接焊盘的电路层。
同时，如图21和22所示，由于通过执行两次电镀过程而形成热辐射通路519，所以在通过主电镀过程的第一电镀层519c与通过第二电镀过程的第二电镀层519d之间形成有接口(图22的虚线)。
然后，如图23所示，在移除承载元件501之后，执行在印刷电路板的最外层上形成阻焊膜529和531的过程以及处理表面的过程，然后再执行在用于外部连接端的焊盘焊盘上形成用于安装芯片550的外部端540的过程。
在此，当印刷电路板是应该对其执行图20至22中所示的过程的多层衬底时，应该在移除承载元件和多层衬底完成之后在多层衬底的最外层执行形成阻焊膜529和531的过程等。
以一般的方案执行上述形成阻焊膜的过程和处理表面的过程。所以，将省略对其的详细描述。
制造印刷电路板的方法-第三优选实施方式
图24至31为描述了制造图3的印刷电路板的流程图。
然而，在第三优选实施方式中，将会省略对与第一和第二优选实施方式相同的组件的描述，提供仅对与第一和第二优选实施方式不同的组件的描述。
首先，参考图24，准备承载元件601，该承载元件601具有形成在其一个表面上的种子层603，以及第一绝缘层605形成在承载元件601上。
然后，具有开口部分的用于热辐射的金属层609形成在第一绝缘层605上，其中开口部分形成在将要形成信号通路的区域。在此，通过蚀刻过程钻的开口部分要形成穿过用于热辐射的金属层609的用于信号传递的通孔。
接下来，在用于热辐射的金属层609上形成第二绝缘层607和金属层610。
在此，用于热辐射的金属层609可以由铜(Cu)、铝(Al)、不胀钢(Invar)之一和其结合制成。
用于热辐射的金属层609基于基座衬底的厚度方向在中央点处被插入由绝缘层形成的基座衬底中，并且可以在水平方向上以及在热辐射通路的厚度方向上进行热辐射，从而进一步改善印刷电路板的热辐射特性。
例如，例如，从芯片生成的热量通过热辐射通路向衬底的下面传递。然后，当热量到达用于热辐射的金属层609时，一部分热量沿着用于热辐射的金属层609被水平传递，另一部分热量向着衬底的下面传递。所以，和热量仅在衬底的垂直方向上传递的情况相比，热量可以被更快地传递。
然后，参考图25，移除承载元件601。
另外，用于信号传递的通孔613a和613b以及用于热辐射的通孔611a和611b形成在第一绝缘层605、用于热辐射的金属层609和第二绝缘层607。
这对应于钻形成在用于热辐射的金属层609的上部和下部上的绝缘层的情况。
也就是，根据本实施方式，在基座衬底中形成用于信号传递的通孔613a和613b以及用于热辐射的通孔611a和611b，在所述基座衬底中用于热辐射的金属层609和第二绝缘层607形成在第一绝缘层605上。
如图25所示，用于信号传递的通孔613a和613b具有穿过或不穿过用于热辐射的金属层609的结构。
然而，用于热辐射的通孔611a和611b具有不穿过用于热辐射的金属层609的结构，这会使通过热辐射通路也在水平方向上传递的热量通过用于热辐射的金属层609均匀扩散，同时在衬底的厚度方向上传递热量，从而去除从随后要被安装的芯片生成的热量，进而进一步改善热辐射效果。
接下来，参考图26，使用导电金属在用于热辐射的通孔611a和611b上执行电镀过程，从而形成第一电镀层617a和619a。
更具体地，在绝缘层605和607上形成具有对应于用于热辐射的通孔611a和611b的开口部分的电镀阻镀615a和615b。
在此，开口部分可以被形成为具有比用于热辐射的通孔611a和611b的直径小的直径。
然后，使用导电金属在开口部分上执行电镀过程。在此，导电金属被形成为具有低于绝缘层605和607的上表面的高度。
然后，去除电镀阻镀615a和615b。
接下来，参考图27，在用于热辐射的通孔611a和611b、用于信号传递的通孔613a和613b和使用导电金属的第一和第二绝缘层605和607的非电镀区域上执行电镀过程，从而形成包括形成在第二电镀层617b和619b、信号通路620a和620b、和第一和第二绝缘层605和607的连接焊盘的电路层。
如图27所示，形成为具有穿过信号通路620a和620b的用于热辐射的金属层609的形式的信号通路应该不接触用于热辐射的金属层609，从而传递信号，对此还应该在钻用于信号传递的通孔613a和613b的时候被考虑。
考虑到热辐射特性，热通路617和619可以被形成为具有比信号通路620a和620b的直径大的直径。
如图31所示，当印刷电路板为倒装芯片接合型时，连接焊盘可以包括用于外部连接端的焊盘，以及用于外部连接端的焊盘可以包括用于接电或接地的焊盘和用于信号输入/输出的焊盘。
另外，热辐射通路617和619形成在用于接电或接地的焊盘的下面，以及信号通路620a和620b形成在用于信号输入/输出的焊盘的下面。
在钻上述用于热辐射的通孔611a和611b和用于信号传递的通孔613a和613b时，也应该考虑这点。
根据本发明优选实施方式的印刷电路板可以为多层衬底，该多层衬底具有用于在绝缘层中形成内层电路的金属层。下面，参考图28至30，将通过示例的方式描述基座衬底为多层衬底的情况。
参考图28，在图27中形成的印刷电路板上形成绝缘层，在绝缘层中钻用于热辐射的通孔和用于信号传递的通孔。
然后，参考图29，使用导电金属在用于热辐射的通孔上执行电镀过程。
下面，参考图30，在用于热辐射的通孔、用于信号传递的通孔和使用导电金属的绝缘层的非电镀区域上执行电镀过程，从而形成包括形成在热辐射通路617和619、信号通路620a和620b和绝缘层上的连接焊盘的电路层。
同时，如图29和30所述，由于通过执行两次电镀过程而形成热辐射通路617和619，所以在通过主电镀过程的第一电镀层617c和619c与通过第二电镀过程的第二电镀层617d和619d之间形成有接口(图30的虚线)。
然后，如图31所示，执行在印刷电路板的最外层上形成阻焊膜627和629的过程以及处理表面的过程，然后再执行在用于外部连接端的焊盘上形成用于安装芯片640的外部端630的过程。
在此，当印刷电路板是应该对其执行图28至30中所示的过程的多层衬底时，应该在多层衬底完成之后在多层衬底的最外层执行形成阻焊膜627和629的过程等。
以一般的方案执行上述形成阻焊膜的过程和处理表面的过程。所以，将省略对其的详细描述。
利用根据本发明的印刷电路板和制造该印刷电路板的方法，热辐射通路和信号通路被实施为具有不同尺寸，从而在需要热辐射的区域中热辐射通路被形成为具有比信号通路的尺寸大的尺寸，进而能够改善热辐射效果。
另外，根据本发明，当形成具有不同尺寸的热辐射通路和信号通路时，在具有比信号通路的尺寸大的尺寸的热辐射通路上执行两次电镀过程，从而对于印刷电路板，在其中能够不在热辐射通路和信号通路的上部上产生微凹和突出部。
虽然为了说明的目的公开了本发明的优选实施方式，它们用于具体解释本发明，从而根据本发明的印刷电路板和制造该电路板的方法不局限于此，但是本领域的技术人员应该理解，在不脱离如所附权利要求公开的本发明的范围和实质的情况下，可以做出各种修改、添加和替换。
因而，这样的修改、添加和替换也应该理解为落入本发明的范围内。

Claims (20)

1.一种印刷电路板，该印刷电路板包括：
基座衬底，该基座衬底具有形成在该基座衬底中的第一通孔和第二通孔，并具有形成在该基座衬底的两个表面上的电路层，所述电路层包括连接焊盘；
第一通路，该第一通路形成在所述第一通孔的内部并且由导电金属制成；以及
第二通路，该第二通路形成在所述第二通孔的内部并且包括由导电金属制成的多个电镀层，
其中所述第二通路被形成为具有比所述第一通路的直径大的直径。
2.根据权利要求1所述的印刷电路板，其中，所述第一通孔和所述第二通孔分别为用于信号传递的通孔和用于热辐射的通孔，以及所述第一通路和所述第二通路分别为信号通路和热辐射通路。
3.根据权利要求1所述的印刷电路板，其中，所述第一通路和所述第二通路之间的直径比为1∶2。
4.根据权利要求1所述的印刷电路板，其中，所述基座衬底为多层衬底，该多层衬底具有金属层，该金属层用于形成在绝缘层内的内层电路。
5.根据权利要求1所述的印刷电路板，其中，当所述印刷电路板为引线接合型时，所述连接焊盘包括用于引线接合的焊盘，并且所述电路层还包括用于芯片安装的焊盘；以及
所述第二通路形成在所述用于芯片安装的焊盘下面，并且所述第一通路形成在所述用于引线接合的焊盘下面。
6.根据权利要求1所述的印刷电路板，其中，当所述印刷电路板为倒装芯片接合型时，所述连接焊盘包括用于外部连接端的焊盘，并且所述用于外部连接端的焊盘包括用于接电或接地的焊盘和用于信号输入/输出的焊盘；以及
所述第二通路形成在所述用于接电或接地的焊盘的下面，并且所述第一通路形成在所述用于信号输入/输出的焊盘的下面。
7.根据权利要求6所述的印刷电路板，其中，所述印刷电路板还包括外部连接端，该外部连接端形成在所述用于外部连接端的焊盘上，以用于在所述外部连接端上安装芯片。
8.根据权利要求7所述的印刷电路板，其中，所述外部连接端为焊球。
9.根据权利要求1所述的印刷电路板，其中，所述基座衬底还包括形成在所述基座衬底的内部的用于热辐射的金属层。
10.一种用于制造印刷电路板的方法，该方法包括：
准备基座衬底；
在所述基座衬底上形成第一通孔和第二通孔；
形成第一电镀层，该第一电镀层通过在所述第二通孔上执行电镀过程而具有比所述基座衬底的上表面低的高度；以及
形成电路层，该电路层包括通过在所述第二通孔、所述第一通孔以及所述基座衬底的非电镀区域上执行电镀过程而形成在所述第二电镀层、所述第一通路和所述基座衬底上的连接焊盘，
其中所述第二通路包括所述第一电镀层和所述第二电镀层，并且所述第二通路被形成为具有比所述第一通路的直径大的直径。
11.根据权利要求10所述的方法，其中，所述第一通孔和所述第二通孔分别为用于信号传递的通孔和用于热辐射的通孔，以及所述第一通路和所述第二通路分别为信号通路和热辐射通路。
12.根据权利要求10所述的方法，其中，所述准备基座衬底包括：
准备承载元件，该承载元件具有形成在该承载元件的一个表面上的种子层；
在所述承载元件上形成第一电路层；以及
在所述第一电路层上形成绝缘层。
13.根据权利要求12所述的方法，其中，所述方法还包括在形成包括所述连接焊盘的所述电路层之后，移除所述承载元件。
14.根据权利要求10所述的方法，其中，所述准备基座衬底包括：
准备承载元件，该承载元件具有形成在该承载元件的一个表面上的种子层；
在所述承载元件上形成第一绝缘层；
在所述第一绝缘层上形成具有开口部分的用于热辐射的金属层，所述开口部分形成在所述第一通路要形成在的区域上；
在所述用于热辐射的金属层上形成第二绝缘层；以及
移除所述承载元件。
15.根据权利要求10所述的方法，其中，所述形成第一电镀层包括：
在所述基座衬底上形成电镀阻镀，该电镀阻镀具有对应于所述第二通孔的开口部分；
用导电金属通过所述开口部分填充所述第二通孔，从而使得所述导电金属具有比所述基座衬底的上表面低的高度；以及
移除所述电镀阻镀。
16.根据权利要求15所述的方法，其中，所述开口部分被形成为具有比所述第二通孔的直径小的直径。
17.根据权利要求10所述的方法，其中，所述形成包括连接焊盘的电路层包括：
在所述基座衬底上形成具有开口部分的电镀阻镀，从而形成包括形成在所述第二通路、所述第一通路和所述基座衬底上的所述连接焊盘的所述电路层；
通过在所述开口部分上执行电镀过程而形成包括形成在所述第二通路、所述第一通路和所述基座衬底上的所述连接焊盘的所述电路层；以及
移除所述电镀阻镀。
18.根据权利要求10所述的方法，其中，当所述印刷电路板为引线接合型时，所述连接焊盘包括用于引线接合的焊盘，并且所述电路层还包括用于芯片安装的焊盘；以及
所述第二通路形成在所述用于芯片安装的焊盘的下面，并且所述第一通路形成在所述用于引线结合的焊盘的下面。
19.根据权利要求10所述的方法，其中，当所述印刷电路板为倒装芯片接合型时，所述连接焊盘包括用于外部连接端的焊盘，并且所述用于外部连接端的焊盘包括用于接电或接地的焊盘和用于信号输入/输出的焊盘；以及
所述第二通路形成在所述用于接电或接地的焊盘的下面，并且所述第一通路形成在所述用于信号输入/输出的焊盘的下面。
20.根据权利要求19所述的方法，所述方法还包括在所述用于外部连接端的焊盘上形成外部连接端，从而在形成包括所述连接焊盘的所述电路层之后，在所述外部连接端上安装芯片。
CN201110206353.3A 2011-04-15 2011-07-21 印刷电路板和制造该印刷电路板的方法 Expired - Fee Related CN102740594B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110035218A KR101289186B1 (ko) 2011-04-15 2011-04-15 인쇄회로기판 및 그 제조방법
KR10-2011-0035218 2011-04-15

Publications (2)

Publication Number Publication Date
CN102740594A true CN102740594A (zh) 2012-10-17
CN102740594B CN102740594B (zh) 2015-05-06

Family

ID=46995103

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110206353.3A Expired - Fee Related CN102740594B (zh) 2011-04-15 2011-07-21 印刷电路板和制造该印刷电路板的方法

Country Status (4)

Country Link
US (2) US20120261166A1 (zh)
KR (1) KR101289186B1 (zh)
CN (1) CN102740594B (zh)
TW (1) TWI504318B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104039079A (zh) * 2013-12-01 2014-09-10 吴祖 集成线路板
CN105555014A (zh) * 2014-10-24 2016-05-04 三星电机株式会社 印刷电路板、制造印刷电路板的方法以及模块
CN106163082A (zh) * 2015-05-12 2016-11-23 三星电机株式会社 电路板及其制造方法
CN111225495A (zh) * 2018-11-26 2020-06-02 三星电机株式会社 印刷电路板以及印刷电路板的制造方法
CN111244046A (zh) * 2020-01-20 2020-06-05 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备
WO2021227977A1 (zh) * 2020-05-09 2021-11-18 中兴通讯股份有限公司 印制电路板
CN113709968A (zh) * 2021-09-10 2021-11-26 上海移远通信技术股份有限公司 一种pcb散热组件
CN114885524A (zh) * 2022-05-11 2022-08-09 梅州市志浩电子科技有限公司 一种密集铜浆孔线路板的制作方法及线路板

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9930775B2 (en) * 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
US8782242B2 (en) 2011-10-13 2014-07-15 Vmware, Inc. Software application placement using computing resource containers
US9554453B2 (en) * 2013-02-26 2017-01-24 Mediatek Inc. Printed circuit board structure with heat dissipation function
KR102152643B1 (ko) 2013-07-04 2020-09-08 엘지이노텍 주식회사 모바일디바이스를 이용한 조명 시스템
JP2015146346A (ja) * 2014-01-31 2015-08-13 イビデン株式会社 多層配線板
KR102155740B1 (ko) * 2014-02-21 2020-09-14 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
JP2015211204A (ja) * 2014-04-30 2015-11-24 イビデン株式会社 回路基板及びその製造方法
TWI504320B (zh) 2014-06-17 2015-10-11 矽品精密工業股份有限公司 線路結構及其製法
KR102211741B1 (ko) * 2014-07-21 2021-02-03 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조 방법
KR102379703B1 (ko) * 2014-08-14 2022-03-29 삼성전자주식회사 반도체 패키지
US9490226B2 (en) * 2014-08-18 2016-11-08 Qualcomm Incorporated Integrated device comprising a heat-dissipation layer providing an electrical path for a ground signal
JP6462360B2 (ja) * 2014-12-27 2019-01-30 京セラ株式会社 配線基板
KR102340776B1 (ko) * 2014-12-30 2021-12-20 엘지이노텍 주식회사 카메라 모듈
US9693445B2 (en) * 2015-01-30 2017-06-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Printed circuit board with thermal via
JP2016171119A (ja) * 2015-03-11 2016-09-23 イビデン株式会社 回路基板及びその製造方法
KR20160138754A (ko) * 2015-05-26 2016-12-06 삼성전기주식회사 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR102073294B1 (ko) 2016-09-29 2020-02-04 삼성전자주식회사 팬-아웃 반도체 패키지
CN107920415B (zh) * 2016-10-06 2020-11-03 鹏鼎控股(深圳)股份有限公司 具厚铜线路的电路板及其制作方法
TWI626872B (zh) * 2017-01-13 2018-06-11 元鼎音訊股份有限公司 印刷電路板製程之方法及其印刷電路板
CN109803481B (zh) * 2017-11-17 2021-07-06 英业达科技有限公司 多层印刷电路板及制作多层印刷电路板的方法
US10804180B2 (en) 2017-11-30 2020-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same
US20210267043A1 (en) * 2018-06-15 2021-08-26 Lg Innotek Co., Ltd. Printed circuit board and camera device comprising same
KR102578173B1 (ko) * 2018-06-26 2023-09-13 엘지이노텍 주식회사 인쇄회로기판 및 이를 포함하는 카메라 장치
CN111194141B (zh) * 2018-11-15 2023-04-18 礼鼎半导体科技秦皇岛有限公司 电路板及其制作方法
US10980127B2 (en) 2019-03-06 2021-04-13 Ttm Technologies Inc. Methods for fabricating printed circuit board assemblies with high density via array
KR20210094873A (ko) * 2020-01-22 2021-07-30 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
WO2021155222A1 (en) * 2020-01-31 2021-08-05 Ttm Technologies Inc. Printed circuit board assemblies with engineered thermal paths and methods of manufacturing
CN114614231B (zh) * 2020-12-09 2024-03-22 深南电路股份有限公司 耦合器及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
JPH0750489A (ja) * 1994-05-09 1995-02-21 Oki Electric Ind Co Ltd 多層印刷配線板の製造方法
JPH1093250A (ja) * 1996-09-13 1998-04-10 Ibiden Co Ltd プリント配線板の放熱構造

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506755A (en) * 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
IL120514A (en) * 1997-03-25 2000-08-31 P C B Ltd Electronic interconnect structure and method for manufacturing it
US6262478B1 (en) * 1997-04-08 2001-07-17 Amitec-Advanced Multilayer Interconnect Technologies Ltd. Electronic interconnect structure and method for manufacturing it
JP4337129B2 (ja) 1999-03-30 2009-09-30 株式会社村田製作所 セラミック基板の製造方法
US6710433B2 (en) * 2000-11-15 2004-03-23 Skyworks Solutions, Inc. Leadless chip carrier with embedded inductor
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
US6744135B2 (en) * 2001-05-22 2004-06-01 Hitachi, Ltd. Electronic apparatus
JP2004095582A (ja) * 2002-08-29 2004-03-25 Dainippon Printing Co Ltd コア基板およびその製造方法
TWI246783B (en) * 2003-09-24 2006-01-01 Matsushita Electric Works Ltd Light-emitting device and its manufacturing method
FI20040592A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
KR100631509B1 (ko) * 2004-05-25 2006-10-09 엘지전자 주식회사 반도체 소자의 모듈 패키지 및 그 제조방법
JP2006019361A (ja) * 2004-06-30 2006-01-19 Sanyo Electric Co Ltd 回路装置およびその製造方法
JP4675906B2 (ja) * 2004-10-27 2011-04-27 京セラ株式会社 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置
US8022532B2 (en) * 2005-06-06 2011-09-20 Rohm Co., Ltd. Interposer and semiconductor device
JP2007158279A (ja) * 2005-12-09 2007-06-21 Hitachi Ltd 半導体装置及びそれを用いた電子制御装置
KR100850286B1 (ko) * 2006-01-18 2008-08-04 삼성전자주식회사 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈
TWI300679B (en) * 2006-02-22 2008-09-01 Au Optronics Corp Assembly of fpc and electric component
KR100783467B1 (ko) * 2006-02-24 2007-12-07 삼성전기주식회사 내부 관통홀을 가지는 인쇄회로기판 및 그 제조 방법
US7736544B2 (en) * 2007-04-26 2010-06-15 E. I. Du Pont De Nemours And Company Electrically conductive composition for via-holes
KR100896883B1 (ko) * 2007-08-16 2009-05-14 주식회사 동부하이텍 반도체칩, 이의 제조방법 및 이를 가지는 적층 패키지
US20090146295A1 (en) * 2007-12-11 2009-06-11 Hidefumi Narita Ceramic substrate having thermal via
DE102008016458A1 (de) * 2008-03-31 2009-10-01 Osram Gesellschaft mit beschränkter Haftung Leiterplatte
JP2010219210A (ja) * 2009-03-16 2010-09-30 Renesas Electronics Corp 半導体装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4739448A (en) * 1984-06-25 1988-04-19 Magnavox Government And Industrial Electronics Company Microwave multiport multilayered integrated circuit chip carrier
JPH0750489A (ja) * 1994-05-09 1995-02-21 Oki Electric Ind Co Ltd 多層印刷配線板の製造方法
JPH1093250A (ja) * 1996-09-13 1998-04-10 Ibiden Co Ltd プリント配線板の放熱構造

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104039079A (zh) * 2013-12-01 2014-09-10 吴祖 集成线路板
CN104039079B (zh) * 2013-12-01 2017-03-29 东莞市震泰电子科技有限公司 集成线路板
CN105555014A (zh) * 2014-10-24 2016-05-04 三星电机株式会社 印刷电路板、制造印刷电路板的方法以及模块
CN105555014B (zh) * 2014-10-24 2019-06-04 三星电机株式会社 印刷电路板、制造印刷电路板的方法以及模块
CN106163082A (zh) * 2015-05-12 2016-11-23 三星电机株式会社 电路板及其制造方法
CN111225495A (zh) * 2018-11-26 2020-06-02 三星电机株式会社 印刷电路板以及印刷电路板的制造方法
CN111244046A (zh) * 2020-01-20 2020-06-05 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备
CN111244046B (zh) * 2020-01-20 2021-09-21 长江存储科技有限责任公司 三维存储器及其制备方法、电子设备
WO2021227977A1 (zh) * 2020-05-09 2021-11-18 中兴通讯股份有限公司 印制电路板
CN113709968A (zh) * 2021-09-10 2021-11-26 上海移远通信技术股份有限公司 一种pcb散热组件
CN114885524A (zh) * 2022-05-11 2022-08-09 梅州市志浩电子科技有限公司 一种密集铜浆孔线路板的制作方法及线路板

Also Published As

Publication number Publication date
KR20120117456A (ko) 2012-10-24
TWI504318B (zh) 2015-10-11
US20120261166A1 (en) 2012-10-18
KR101289186B1 (ko) 2013-07-26
TW201242442A (en) 2012-10-16
US20150351219A1 (en) 2015-12-03
CN102740594B (zh) 2015-05-06

Similar Documents

Publication Publication Date Title
CN102740594A (zh) 印刷电路板和制造该印刷电路板的方法
US6323439B1 (en) Metal core multilayer resin wiring board with thin portion and method for manufacturing the same
US7595454B2 (en) Method of making a circuitized substrate with enhanced circuitry and electrical assembly utilizing said substrate
TWI528871B (zh) 用於印刷電路板中以改良信號完整性之同軸通孔走線的方法及結構
US8127979B1 (en) Electrolytic depositon and via filling in coreless substrate processing
US7394159B2 (en) Delamination reduction between vias and conductive pads
KR20120029311A (ko) 패키지 기판 유닛 및 패키지 기판 유닛의 제조 방법
US8785789B2 (en) Printed circuit board and method for manufacturing the same
CN102209431A (zh) 多层配线基板
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
US9655229B2 (en) Circuit board
JP7097964B2 (ja) 配線基板
US9301405B1 (en) Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole
KR20150006686A (ko) 반도체 패키지 및 그 제조 방법
US20110266671A1 (en) Substrate for a semiconductor package and manufacturing method thereof
EP3501241A2 (en) Method for producing a printed circuit board
KR102340053B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법
CN101189922A (zh) 具有安装部件用引脚的印刷线路板及使用其的电子设备
US20140251657A1 (en) Printed circuit board and method of manufacturing the same
CN101567356B (zh) 电路板结构及其制造方法
US20120012378A1 (en) Printed circuit board and method of manufacturing the same
JP2010225955A (ja) インターポーザ
US7807034B2 (en) Manufacturing method of non-etched circuit board
US20130153280A1 (en) Printed circuit board and method of manufacturing the same
CN106711096B (zh) 一种铜柱结构封装基板及其加工方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150506

Termination date: 20170721