CN105555014A - 印刷电路板、制造印刷电路板的方法以及模块 - Google Patents

印刷电路板、制造印刷电路板的方法以及模块 Download PDF

Info

Publication number
CN105555014A
CN105555014A CN201510700780.5A CN201510700780A CN105555014A CN 105555014 A CN105555014 A CN 105555014A CN 201510700780 A CN201510700780 A CN 201510700780A CN 105555014 A CN105555014 A CN 105555014A
Authority
CN
China
Prior art keywords
heat transfer
transfer structure
printed circuit
circuit board
pcb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510700780.5A
Other languages
English (en)
Other versions
CN105555014B (zh
Inventor
金多禧
郑丞洹
韩基镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020150050828A external-priority patent/KR101758857B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN105555014A publication Critical patent/CN105555014A/zh
Application granted granted Critical
Publication of CN105555014B publication Critical patent/CN105555014B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0391—Using different types of conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Optics & Photonics (AREA)

Abstract

公开一种印刷电路板、制造印刷电路板的方法以及模块。所述印刷电路板包括：多个绝缘层；金属层，分别形成在所述多个绝缘层上；过孔，形成为用于金属层的层间电连接；沟槽，贯穿绝缘层；传热结构，形成在沟槽中。

Description

印刷电路板、制造印刷电路板的方法以及模块
本申请要求分别于2015年4月10日、2014年10月24日在韩国知识产权局提交的第10-2015-0050828号和第10-2014-0144735号韩国专利申请的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
以下描述涉及一种印刷电路板、制造印刷电路板的方法以及模块。
背景技术
近来，电子组件已经变得越来越小并且更功能化。因此，已经增大了对通过在印刷电路板中应用更精细的图案以及实现层压过孔结构使散热性能最大化的高集成纤薄产品的需求。例如，第2011/0069448号美国专利公布公开了用于使电子组件集成的技术的示例。
发明内容
提供该发明内容以简化形式来介绍选择的构思，以下在具体实施方式中进一步描述该构思。本发明内容无意限定所要求保护的主题的主要特征和必要特征，也无意用于帮助确定所要求保护的主题的范围。
在一个总的方面中，一种印刷电路板包括：多个绝缘层；金属层，分别形成在所述多个绝缘层上；过孔，形成为用于金属层的层间电连接；沟槽，贯穿绝缘层；传热结构，形成在沟槽中。
在另一总的方面中，一种模块包括：印刷电路板，包括多个绝缘层、分别形成在所述多个绝缘层上的金属层、形成为用于金属层的层间电连接的过孔、贯穿绝缘层的沟槽以及形成在沟槽中的传热结构；装置，安装在印刷电路板上。
在另一总的方面中，一种模块包括：印刷电路板，包括多个绝缘层、分别形成在所述多个绝缘层上的金属层、形成为用于金属层的层间电连接的过孔、贯穿绝缘层的沟槽以及形成在沟槽中的传热结构；装置，安装在印刷电路板上；主板，安装有装置的印刷电路板安装在主板上。
在另一总的方面中，一种制造印刷电路板的方法包括：获得绝缘层；在绝缘层中形成过孔和沟槽；在沟槽中形成传热结构；在绝缘层上形成金属层。
通过以下的具体实施方式、附图以及权利要求，其他特征和方面将明显。
附图说明
图1是示出印刷电路板的示例的截面图。
图2是示出印刷电路板的另一示例的截面图。
图3是示出印刷电路板的另一示例的截面图。
图4是示出印刷电路板的另一示例的截面图。
图5是示出印刷电路板的另一示例的俯视图。
图6是示出制造印刷电路板的方法的示例的流程图。
图7至图15通过示出制造工艺过程中的印刷电路板的截面图示出了制造印刷电路板的方法的示例中使用的工艺。
图16是示出制造印刷电路板的方法的另一示例的流程图。
图17至图30通过示出制造工艺过程中的印刷电路板的截面图示出了制造印刷电路板的方法的另一示例中使用的工艺。
图31是示出制造印刷电路板的方法的另一示例的流程图。
图32至图41通过示出制造工艺过程中的印刷电路板的截面图示出了制造印刷电路板的方法的另一示例中使用的工艺。
图42是示出模块的示例的截面图。
图43是示出模块的另一示例的截面图。
图44是示出模块的另一示例的截面图。
在整个附图和具体实施方式中，相同的标号指示相同的元件。附图可不按照比例绘制，为了清楚、说明以及便利，可夸大附图中元件的相对尺寸、比例和描绘。
具体实施方式
提供以下的具体实施方式，以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在此描述的方法、设备和/或系统的各种改变、变型以及等同物对于本领域的普通技术人员来说将是明显的。在此描述的操作的顺序仅仅是示例，对于本领域的普通技术人员来说将明显的是，除了必须以特定顺序进行的操作之外，操作的顺序不限于在此所阐述的顺序，而是可以进行改变。此外，为了更加清楚和简洁，可能会省略对本领域的普通技术人员公知的功能和结构的描述。
在此描述的特征可按照不同的形式实施，并且不应该被解释为局限于在此描述的示例。更确切地说，提供在此描述的示例，以使本公开将是彻底的和完整的，并将本公开的全部范围传达给本领域的普通技术人员。
除非另有限定，否则在此使用的包括技术术语和科学术语的所有术语的含义与本公开所属技术领域中的普通技术人员通常理解的含义相同。通用词典中限定的任何术语应被解释为具有与相关技术领域的语境中的含义相同的含义，并且除非清楚限定，否则不应被解释为具有理想或过于形式的意义。
无论图号如何，相同或相应的元件将给与相同的标号，并且将不重复相同或相应的元件的任何冗余描述。在本公开的整个描述中，当确定描述的特定相关的传统技术脱离本公开的发明点时，将省略相关的详细描述。诸如“第一”、“第二”的术语可用于描述各种元件，但是上述元件不应局限于上述术语。上述术语仅用于将一个元件与另一元件区分开。在附图中，可夸大、省略或简要地示出一些元件，并且元件的尺寸不一定显示这些元件的实际尺寸。
在以下的公开中，术语“横条(crossbar)形状”指的是各种细长形式的三维形状。
在下文中，将参照附图详细地描述本公开的特定实施例。
印刷电路板
图1是示出印刷电路板100的示例的截面图。
参照图1，印刷电路板100包括分别形成在绝缘层111的两个表面上的第一金属层121和第二金属层122、过孔127以及形成在沟槽114中的传热结构125。
绝缘层111可由用作普通印刷电路板的绝缘材料的任何树脂(例如，热固性树脂、热塑性树脂和/或感光树脂，或者其中浸有诸如玻璃织物或无机填料的增强物的这些树脂中的任何一种)制成。例如，绝缘层111可由半固化片、AjinomotoBuildupFilm(ABF)以及诸如FlameRetardant4(FR-4)和BismaleimideTriazine(BT)的树脂制成。
金属层121、122分别由电路所使用的普通金属(例如，铝或铜)制成。
过孔127和传热结构125分别构成有诸如非电镀层的种子层以及由金属(例如，铜或铝)制成的至少一个电镀层。
过孔127是形成为用于电路图案的层间电连接的普通的信号过孔(signalvial)。
传热结构125形成在横条形状的沟槽114中并通过贯穿绝缘层111而形成为具有比过孔127的体积大的体积。
沟槽的横条形状不限于直线形的平面或多面体。例如，横条形状可以指的是各种型式的三维形状(包括具有一条或更多条曲线的平面形状)。
传热结构125可在避免集中的电路图案和过孔靠近传热结构125的同时，通过呈横条形状而形成为具有大体积，并且可在各个位置容易地设计传热结构125。
传热结构125可具有多面体结构(例如，具有矩形基座的圆柱形或棱柱形)或各种不规则的三维形状。
横条形状的传热结构125可取决于其目的而用作电源或地。
装置首先连接到传热结构125，然后安装在印刷电路板100上或嵌入在印刷电路板100中，或者设置在装置与传热结构125至少部分重叠的位置。
结果，从装置产生的热可通过传热结构125有效地转移到外部。
图2是示出另一示例的印刷电路板200的截面图。
参照图2，印刷电路板200包括分别形成在绝缘层211的两个表面上的第一金属层221和第二金属层222、过孔227、沟槽218以及形成在沟槽218中的传热结构225。
过孔227是形成为用于电路图案的层间电连接的信号过孔，并且构成有诸如非电镀层的种子层以及至少一个电镀层。
传热结构225形成在横条形状的沟槽218中，并且通过贯穿绝缘层211形成为具有比过孔227的体积大的体积。
传热结构225可在避免集中的电路图案和过孔靠近传热结构225的同时，通过呈横条形状而形成为具有大体积，并且可在各个位置容易地设计传热结构225。
传热结构225构成有芯220和包围芯220的外表面的外层223。在该示例中，外层223被构造为包围芯220的除了芯220的底表面之外的3个表面。
传热结构225可具有多面体结构(例如，具有矩形基座的圆柱形或棱柱形)或各种不规则的三维形状。
在该示例中，芯220和外层223分别构成有至少一个镀层。
通过在传热结构225的可能易于出现凹陷的中部设置芯220，用作外层223的镀覆加速体的芯220可防止传热结构225的中部的厚度减小。
芯220的侧表面可呈锥形形状。此外，芯220的侧表面可呈各种形状(诸如以椭圆形状、矩形形状、哑铃形状或锯齿形状为例)中的一种，但本公开不限于此。
装置可首先连接到传热结构225，然后安装在印刷电路板200上或嵌入在印刷电路板200中，或者可设置在装置与传热结构225至少部分重叠的位置。
结果，从装置产生的热可通过传热结构225有效地转移到外部。
图3是示出另一示例的印刷电路板300的截面图，并且将不重复相同或相应元件的任何重复描述。
参照图3，印刷电路板300包括分别形成在绝缘层311的两个表面上的第一金属层321和第二金属层322、过孔327、沟槽318以及形成在沟槽318中的传热结构325。
过孔327是通常形成为用于电路图案的层间电连接的信号过孔，并且构成有诸如非电镀层的种子层以及至少一个电镀层。
传热结构325形成在横条形状的沟槽318中，并且通过贯穿绝缘层311而形成为具有比过孔327的体积大的体积。
传热结构325可在避免集中的电路图案和过孔靠近传热结构325的同时，通过呈横条形状而形成为具有大体积，并且可在各个位置容易地设计传热结构325。
传热结构325构成有多个芯320和包围多个芯320的外表面的外层323。
传热结构325可具有多面体结构(例如，具有矩形基座的圆柱形或棱柱形)或各种不规则的三维形状。
在该示例中，芯320和外层323均构成有至少一个镀层。
通过在传热结构325的可能易于出现凹陷的中部设置芯320，用作外层323的镀覆加速体的多个芯320可防止传热结构325的中部的厚度减小。
多个芯320中的每个的侧表面可呈具有矩形基座的条形的圆柱。
图4和图5是分别示出另一示例的印刷电路板400的截面图和俯视图，并且将不重复相同或相应的元件的任何冗余描述。
参照图4，印刷电路板400包括多个金属层421和422、过孔427、沟槽418以及形成在沟槽418中的传热结构425，其中，多个金属层421、422分别通过介于多个金属层421、422之间的绝缘层411电绝缘。
过孔427是形成为用于电路图案的层间电连接的信号过孔，并且构成有诸如非电镀层的种子层以及至少一个电镀层。
传热结构425形成在横条形状的沟槽418中，并且通过贯穿绝缘层411形成为具有比过孔427的体积大的体积。
传热结构425具有在印刷电路板400的竖直方向上进行层压并连接的层压形式。
在该示例中，层压形式的传热结构425不限于在此示出的，并且可包括以锯齿形式连接的结构。
参照图5，传热结构425可在避免集中的电路图案和过孔427靠近传热结构425的同时，通过呈横条形状而形成为具有大体积，并且可在各个位置容易地设计传热结构425。
例如，装置可安装在图5中标记“B”区域中。
传热结构425构成有芯420和包围芯420的外表面的外层423。
传热结构425可具有多面体形状(例如，具有矩形基座的圆柱形或棱柱形)或各种不规则的三维形状。
在该示例中，芯420和外层423均构成有至少一个镀层。
通过在传热结构425的可能容易出现凹陷的中部设置芯420，用作外层423的镀覆加速体的芯420可防止传热结构425的中部的厚度减小。
芯420的侧表面可呈锥形形状。此外，芯420的侧表面可呈各种形状(诸如以椭圆形状、矩形形状、哑铃形状或锯齿形状为例)中的一种，但本公开不限于此。
装置可首先连接到传热结构425，然后安装在印刷电路板400上，或者可设置在装置与传热结构425至少部分重叠的位置。结果，从装置产生的热可通过传热结构425有效地转移到外部。
绝缘层411可具有形成在其上的阻焊剂层，用于暴露连接垫并作为最外电路图案的保护层。
制造印刷电路板的方法
图6是示出制造印刷电路板的方法的示例的流程图，图7至图15通过示出制造工艺过程中的印刷电路板的截面图示出了制造印刷电路板的方法的示例中使用的工艺。
参照图6，制造印刷电路板的方法包括：对绝缘层进行层压(S110)；在绝缘层中形成通孔和沟槽(S120)；通过一次镀覆在通孔和沟槽中形成镀层(S130)；在其上形成有镀层的绝缘层上形成金属层(S140)。
在下文中，将参照图7至图15中示出的印刷电路板的截面图来描述上述的制造印刷电路板的方法中使用的工艺。
首先，参照图7，获得载体构件100A，在载体构件100A中，第一金属层102形成在芯层101的两个表面上。
当形成电路的薄绝缘层或金属层时，芯层101用于支撑电路的薄绝缘层或金属层，并且芯层101可由绝缘材料或金属材料制成。
第一金属层102可以为例如铜箔，但本公开不限于此。
例如，覆铜板可用于载体构件100A。
此外，载体构件100A可仅构造有芯层或仅具有形成在芯层的一个表面上的第一金属层。
载体构件可由用作电路板领域中的支撑基板的任何材料制成，只要在稍后的工艺中载体构件可拆卸即可。
然后，参照图8，绝缘层111层压在载体构件100A的两个表面上。
可选地，绝缘层111可与第二金属层112一起层压在载体构件100A的两个表面上。
第二金属层112可以为例如铜箔。
接下来，参照图9，通过使绝缘层111和第二金属层112图案化来形成通孔113和横条形状的沟槽114。
沟槽114的横条形状不限于直线形的平面或多面体。例如，横条形状可以指各种型式的三维形状(包括具有一条或更多条曲线的平面形状)。
可使用普通的激光钻机或光刻法使绝缘层111和第二金属层112图案化。
沟槽114用于形成传热结构并形成为具有比通孔113的体积大的体积。
然后，参照图10，通过例如非电镀来形成种子层115。
然后，参照图11，形成具有敞开的预定镀覆区域的阻镀图案116。
在该示例中，可使用干膜用于阻镀剂。
接下来，参照图12，通过在由阻镀图案116的敞开的预定镀覆区域中进行电镀来形成镀层117。如果必要的话，则可重复进行电镀，以形成多个镀层。
然后，参照图13，去除阻镀图案116，并且按照需要执行表面光滑处理。
在该示例中，在通过利用普通的电路形成工艺(例如，闪蚀(flashetching))来形成金属层之后，按照需要，可多次重复图8至图13中示出的工艺，以形成具有层压的传热结构的多层印刷电路板层压件。
接下来，参照图14，将一对层压件与载体构件的芯层101分离。
可基于载体构件的结构使用多种方法执行分离工艺。
例如，可使用脱模剂、使用可拆卸的铜箔等执行分离工艺，但本公开不限于此。
然后，参照图15，将普通的电路形成工艺(例如，图案化或闪蚀)应用到分离的层压件的两个表面，以形成印刷电路板100，其中，第一金属层121和第二金属层122分别形成在绝缘层111的两个表面上。
第一金属层121和第二金属层122通过过孔127和/或传热结构125彼此连接。
虽然本示例中示出并描述了金属层形成为传热结构125的两个表面上的阻止层，但如果有需要，可省略传热结构125的一个表面或两个表面上的金属层。
传热结构125形成为具有比过孔127的体积大的体积。
传热结构125可具有多面体结构(例如，具有矩形基座的圆柱形或棱柱形)或各种不规则的三维形状。
根据本示例，传热结构125可在避免集中的电路图案和过孔靠近传热结构125的同时，通过将传热结构125形成为横条形状而形成为具有大体积，并且可在各个位置容易地设计传热结构125。
此外，通过执行多个镀覆工艺，同时将使用载体构件的薄板或无芯基板的制造方法应用为制造高集成薄板的方法，可同时形成共同的过孔和传热结构。
图16是示出制造印刷电路板的方法的另一示例的流程图，图17至图30通过示出制造工艺过程中的印刷电路板的截面图示出了制造印刷电路板的方法的另一示例中使用的工艺。
参照图16，制造印刷电路板的方法包括：对绝缘层进行层压(S210)；在绝缘层中形成开口和通孔(S220)；通过一次镀覆在开口和通孔中填充第一镀层(S230)；在绝缘层中形成沟槽，以暴露填充开口的第一镀层的外表面(S240)；通过二次镀覆在沟槽中填充第二镀层(S250)；在绝缘层上形成金属层(S260)。
在下文中，将参照图17至图30中示出的印刷电路板的截面图描述上述的制造印刷电路板的方法中使用的工艺。
首先，参照图17，获得载体构件200A，在载体构件200A中，第一金属层202形成在芯层201的两个表面上。
芯层201可由树脂或金属制成，第一金属层202可以为例如铜箔，但本公开不限于此。
此外，分离层203(例如，离型膜(releasingfilm)或可拆卸的铜箔)可介于芯层201与第一金属层202之间。
然后，参照图18，绝缘层211层压在载体构件200A的两个表面上。
可选地，绝缘层211可与第二金属层212一起层压在载体构件200A的两个表面上。
第二金属层212可以为例如铜箔。
接下来，参照图19，通过使绝缘层211和第二金属层212图案化来形成通孔213和横条形状的开口214。
开口214的横条形状不限于直线形的平面或多面体。例如，横条形状可以指的是各种型式的三维形状(包括具有一条或更多条曲线的平面形状)。
可使用普通的激光钻机或光刻法使绝缘层211和第二金属层212图案化。
开口214形成为具有比通孔213的体积大的体积。
然后，参照图20，在通过非电镀形成种子层(未示出)之后，形成具有敞开的预定镀覆区域的第一阻镀图案216a，通过对由第一阻镀图案216a敞开的预定镀覆区域进行镀覆来形成第一镀层，第一镀层包括用于芯的镀层220a以及用于过孔金属层的镀层217。
第一镀层可包括非电镀层和电镀层。
在该示例中，可使用干膜用于阻镀剂。
图21是示出图20中的标记“A”的部分(即，形成用于芯的镀层220a的区域)的放大透视图。
然后，参照图22，在去除第一阻镀图案216a之后，通过在将要形成传热结构的区域进行激光钻孔来去除第一金属层212和绝缘层211，然后形成暴露芯220的外表面的沟槽218。
沟槽218具有横条形状，在该示例中，横条形状不限于直线形的平面或多面体。例如，横条形状可以指各种型式的三维形状(包括具有一条或更多条曲线的平面形状)。
可选地，可在形成抗蚀图案(具有用于在其中形成传热结构的敞开的区域)之后执行激光钻孔。
在该示例中，在激光钻孔期间，可通过去除绝缘层211的形成传热结构的区域或者可通过另外地对用于芯的镀层220a和绝缘层211的将要形成传热结构的区域一起进行加工来形成芯220。
在激光钻孔期间，通过利用由于用于芯的镀层220a而出现的漫反射，可利用少量的能量对大区域进行加工，从而节省加工能量。
通过在传热结构的可能易于出现凹陷的中部设置芯220，用作外层的镀覆加速体的芯220可防止传热结构的中部的厚度减小。
芯220的侧表面可呈锥形形状。此外，芯220的侧表面可呈各种形状(诸如，以椭圆形状、矩形形状、哑铃形状或锯齿形状为例)中的一种。
图23是示出图22中的标记“A”的部分(即，形成横条形状的芯220的区域)的放大透视图。
接下来，参照图24，在通过非电镀形成种子层(未示出)之后，形成具有敞开的预定镀覆区域的第二阻镀图案216b，并且通过对第二阻镀图案216b的敞开的预定镀覆区域进行镀覆来形成用于外金属层的第二镀层219。用于外金属层的第二镀层219可包括非电镀层和电镀层，并且可通过重复镀覆工艺三次或更多次而构造有多个镀层。
然后，参照图25，去除第二阻镀图案216b，并且通过普通的电路形成工艺(例如，闪蚀)来形成过孔227、传热结构225和金属层。
图26是示出图25中的标记“A”的部分(即，形成传热结构225的区域)的放大透视图。
参照图25和图26，传热结构225构造有芯220和包围芯220的外表面的外层223。
然后，参照图27，重复图16至图26中示出的工艺多次，以形成传热结构225层压在每层中的多层印刷电路板层压件。
接下来，参照图28，将一对层压件与载体构件200A的芯层201分离。
可基于载体构件200A的结构和分离层203的材料，使用多种方法执行分离工艺。
例如，可使用脱模剂、使用可拆卸的铜箔等来执行分离工艺，但本公开不限于此。
然后，参照图29，可将普通的电路形成工艺(例如，图案化或闪蚀)应用到分离的层压件的两个表面，以形成印刷电路板，其中，第一金属层221和第二金属层222分别形成在绝缘层211的两个表面上。
第一金属层221和第二金属层222通过过孔227和/或传热结构225彼此连接。
图30是示出图29中的标记“A”的部分(即，形成传热结构225的区域)的放大透视图。
参照图29和图30，传热结构225构造有芯220以及包围芯220的外表面的外层223。
此外，传热结构225安装在每层中被层压的形式来构造。
在该示例中，虽然示出了传热结构225具有矩形基座的呈条形的棱柱，但是本公开不限于此，并且传热结构225可形成为多种不规则的三维形状(例如，具有矩形基座的圆柱)中的任何一种。
传热结构225的体积大于形成为用于电路图案的层间电连接的过孔227的体积。
根据本示例，传热结构225可在避免集中的电路图案和过孔靠近传热结构225的同时，通过将传热结构225形成为横条形状而形成为具有大体积，并且可在各个位置容易地设计传热结构。
此外，通过形成具有大体积的传热结构，同时将使用载体构件的无芯基板或薄板的制造方法应用为用于制造高集成薄板的方法，当形成用于金属层和外层的镀层时，可增大开口(填充有用于外层的镀层)的长宽比，从而加速镀覆并减小由凹陷导致的影响。
此外，由于可在不需要普通的光滑处理(例如，蚀刻或抛光)的情况下获得光滑度，因此可简化制造工艺并节省加工成本。
图31是示出制造印刷电路板的方法的另一示例的流程图，图32至图41通过示出制造工艺过程中的印刷电路板的截面图示出了制造印刷电路板的方法的另一示例中使用的工艺。
参照图31，制造印刷电路板的方法包括：形成用于芯的图案(S310)；按照允许用于芯的图案嵌入的形式对绝缘层进行层压(S320)；在绝缘层中形成通孔(S330)；通过一次镀覆在通孔中填充第一镀层(S340)；在绝缘层中形成横条形状的沟槽，以暴露用于芯的图案的外表面(S350)；通过二次镀覆在沟槽中填充第二镀层(S360)；在绝缘层上形成金属层(S370)。
在下文中，将参照图32至图41中示出的印刷电路板的截面图来描述上述的制造印刷电路板的方法中使用的工艺。
首先，参照图32，获得载体构件300A，在载体构件300A中，第一金属层302形成在芯层301的两个表面上。
芯层301可由树脂或金属制成，第一金属层302可以为例如铜箔，但本公开不限于此。
此外，分离层303(例如，离型膜或可拆卸的铜箔)可介于芯层301与第一金属层302之间。
然后，参照图33，在载体构件300A的两个表面上形成用于芯的多个图案320a，其中，每个图案320a具有横条形状。
可使用光刻方法形成用于芯的多个图案320a，但本公开不限于此。
当形成传热结构的用于外层的镀层时，用于芯的多个图案320a用于加速稍后的镀覆。
接下来，参照图34，在其上形成有用于芯的多个图案320a的载体构件300A的两个表面上层压绝缘层311。
可选地，绝缘层311可与第二金属层312一起层压在载体构件300A的两个表面上。
第二金属层312可以为例如铜箔。
在该示例中，绝缘层311可形成为用于芯的图案320a的厚度的两倍厚。
接下来，参照图35，通过使绝缘层311和第二金属层312图案化来形成通孔313。
可使用普通的激光钻机或光刻法使绝缘层311和第二金属层312图案化。
然后，参照图36，在通过非电镀形成种子层(未示出)之后，形成具有敞开的预定镀覆区域的第一阻镀图案316a，并且通过对第一阻镀图案316a的敞开的预定镀覆区域进行镀覆来形成用于过孔金属层的第一镀层317。
第一镀层可包括非电镀层和电镀层。
然后，参照图37，在去除第一阻镀图案316a之后，可通过对将要形成传热结构的区域进行激光钻孔来去除第一金属层312和绝缘层311，然后形成暴露多个芯320的沟槽318。
沟槽的横条形状不限于直线形的平面或多面体。例如，横条形状可以指的是各种型式的三维形状(包括具有一条或更多条曲线的平面形状)。
可选地，可在形成抗蚀图案(具有用于形成传热结构的敞开的激光钻孔区域)之后执行激光钻孔。
沟槽318形成为具有比通孔313的体积大的体积。
在该示例中，在执行激光钻孔的同时，还可通过在去除绝缘层311的将要形成传热结构的区域时一起对用于芯的多个图案320a进行另外地加工来形成多个芯320。
通过在激光钻孔期间利用由于用于芯的多个图案320a而出现的漫反射，可利用少量的能量对大区域进行加工，从而节省加工能量。
通过在传热结构的可能易于出现凹陷的中部设置多个芯320，用作外层的镀覆加速体的多个芯320可防止传热结构的中部的厚度减小。
多个芯320可均呈例如具有矩形基座的横条形状的棱柱。
接下来，参照图38，在通过非电镀形成种子层(未示出)之后，形成具有敞开的预定镀覆区域的第二阻镀图案316b，并且通过对第二阻镀图案316b的敞开的预定镀覆区域进行镀覆来形成用于外金属层的第二镀层319。传热结构的用于外金属层的第二镀层319可包括非电镀层和电镀层，并且可通过重复镀覆工艺三次或更多次而构造有多个镀层。
然后，参照图39，去除第二阻镀图案316b。
在该示例中，在通过利用普通的电路形成工艺(例如，闪蚀)形成金属层之后，按照需要，可重复图33至图39中示出的工艺多次，以形成具有层压在每层中的层压的传热结构的多层印刷电路板层压件。
接下来，参照图40，可将一对层压件与载体构件的芯层分离。
可基于载体构件300A的结构和分离层303的材料，使用各种方法执行分离工艺。
例如，可使用脱模剂、使用可拆卸的铜箔等来执行分离工艺，但本公开不限于此。
然后，参照图41，将普通的电路形成工艺(例如，图案化或闪蚀)应用到分离的层压件的两个表面，以形成印刷电路板300，其中，第一金属层321和第二金属层322分别形成在绝缘层311的两个表面上。
第一金属层321和第二金属层322通过过孔327和/或传热结构325彼此连接。
传热结构325构造有多个芯320以及包围多个芯320的外表面的外层323。
传热结构325可具有多面体结构(例如，具有矩形基座的圆柱形或棱柱形)或各种不规则的三维形状。
传热结构325的体积大于形成为用于电路图案的层间电连接的过孔327的体积。
根据本示例，通过形成具有大体积的传热结构，同时将使用载体构件的无芯基板或薄板的制造方法应用为用于制造高集成薄板的方法，当形成用于金属层和外层的镀层时，可增大开口(填充有用于外层的镀层)的长宽比，从而加速镀覆并减小由凹陷导致的影响。
此外，由于可在不需要普通的光滑处理(例如，蚀刻或抛光)的情况下获得光滑度，因此可简化制造工艺并节省加工成本。
虽然上面已经描述了制造使用载体构件的无芯基板的方法，但是本公开不限于此，并且本领域的技术人员将理解的是可使用普通的无芯基板。
模块
图42是示出模块500的示例的截面图，并且将不重复相同或相应的元件的任何冗余描述。
参照图42，模块500包括分别形成在绝缘层511的两个表面上的第一金属层521和第二金属层522、过孔527、沟槽518、形成在沟槽518中的传热结构525以及安装在焊料凸点531上的装置550，其中，焊料凸点531介于装置550与传热结构525之间以及装置550与过孔527之间。
过孔527是通常形成为用于电路图案的层间电连接的信号过孔。
传热结构525形成为具有比过孔527的体积大的体积。
传热结构525构造有多个芯520以及包围芯520的外表面的外层523。
装置550可以为发热装置(例如，普通的集成电路(IC)芯片)，或者可不限于任何电子组件，只要其可安装或嵌入在印刷电路板中即可。
装置通过使用焊料凸点531作为连接件安装在印刷电路板400上，但是本公开不限于此，装置可使用各种方法通过与传热结构热连接而安装在印刷电路板上。
绝缘层511可具有形成在其上的阻焊剂层，用于暴露连接垫并作为最外层电路图案的保护层。
根据本示例，从装置550产生的热通过传热结构525从模块500有效地排放。
图43是示出另一示例的模块600的截面图，并且将不重复相同或相应的元件的任何冗余描述。
参照图43，模块600包括通过多个绝缘层611电绝缘的多个金属层621、622、过孔627、沟槽618以及形成在沟槽618中的传热结构625，其中，多个绝缘层611介于多个金属层621、622之间。
过孔627是通常形成为用于电路图案的层间电连接的信号过孔。
传热结构625形成在贯穿绝缘层611的沟槽618中，并且具有比过孔627的体积大的体积。
装置650安装在传热结构625上。装置650通过线651结合到连接垫。
传热结构625构造有芯620以及包围芯620的外表面的外层623。
绝缘层611具有形成在其上的阻焊剂层，用于暴露连接垫并且作为最外层电路图案的保护层。
根据本示例，从装置650产生的热通过传热结构650从模块600有效地排放。
图44是示出另一示例的模块700的截面图，并且将不重复相同或相应的元件的任何重复描述。
参照图44，其上安装有装置750的印刷电路板400通过外部连接端子732、733安装在主板770上。
装置通过使用焊料凸点731作为连接件安装在印刷电路板400上，但是本公开不限于此，装置可使用各种方法通过与传热结构热连接而安装在印刷电路板上。
印刷电路板400形成有通过多个绝缘层411电绝缘的多个金属层421和422、过孔427、沟槽418以及形成在沟槽418中的传热结构425，其中，多个绝缘层411介于多个金属层421、422之间。
过孔427是通常形成为用于电路图案的层间电连接的信号过孔。
传热结构425形成在贯穿绝缘层411的沟槽418中，并且具有比过孔427的体积大的体积。
传热结构425具有在印刷电路板400的竖直方向上进行层压并连接的层压形式。
传热结构425构造有芯420以及包围芯420的外表面的外层423。
根据本示例，从装置750产生的热通过嵌入在印刷电路板400中的层压形式的传热结构425移动到印刷电路板400的下侧，并最终通过主板770转移到外部。
尽管本公开包含特定的示例，但是对于本领域普通技术人员将明显的是，在不脱离权利要求及其等同物的精神和范围的情况下，可对这些示例进行形式和细节上的各种变化。这里所描述的示例将被视为描述性意义，而非出于限制的目的。每个示例中的特征或方面的描述将被认为是可适用于其它示例中的相似特征或方面。如果以不同的顺序执行所描述的技术，和/或如果以不同的方式组合描述的系统、构造、装置或者电路中的组件和/或用其它组件或者它们的等同物来替换或者补充所描述的系统、构造、装置或者电路中的组件，则可获得适当的结果。因此，本公开的范围并非由具体实施方式所限定，而是由权利要求及其等同物所限定，并且在权利要求及其等同物的范围内的所有变型将被解释为包含于本公开中。

Claims (22)

1.一种印刷电路板，包括：
多个绝缘层；
金属层，分别形成在所述多个绝缘层上；
过孔，形成为用于金属层的层间电连接；
沟槽，贯穿绝缘层；
传热结构，形成在沟槽中。
2.如权利要求1所述的印刷电路板，其中，传热结构具有横条形状。
3.如权利要求1所述的印刷电路板，其中，传热结构按照在每层中层压的形式构造。
4.如权利要求1所述的印刷电路板，其中，传热结构构造有至少一个芯以及包围所述至少一个芯的外表面的外层。
5.如权利要求4所述的印刷电路板，其中，所述至少一个芯和外层均包括至少一个镀层。
6.如权利要求1所述的印刷电路板，其中，传热结构的体积大于过孔的体积。
7.如权利要求1所述的印刷电路板，其中，传热结构的侧表面具有锥形形状。
8.一种模块，包括：
印刷电路板，包括多个绝缘层、分别形成在所述多个绝缘层上的金属层、形成为用于金属层的层间电连接的过孔、贯穿绝缘层的沟槽以及形成在沟槽中的传热结构；
装置，安装在印刷电路板上。
9.如权利要求8所述的模块，其中，传热结构具有锥形形状。
10.如权利要求8所述的模块，其中，装置通过与传热结构热连接而安装在印刷电路板上。
11.如权利要求8所述的模块，其中，传热结构按照在每层中层压的形式构造。
12.如权利要求8所述的模块，其中，传热结构构造有至少一个芯以及包围所述至少一个芯的外表面的外层。
13.一种模块，包括：
印刷电路板，包括多个绝缘层、分别形成在所述多个绝缘层上的金属层、形成为用于金属层的层间电连接的过孔、贯穿绝缘层的沟槽以及形成在沟槽中的传热结构；
装置，安装在印刷电路板上；
主板，安装有装置的印刷电路板安装在主板上。
14.如权利要求13所述的模块，其中，传热结构具有横条形状。
15.如权利要求13所述的模块，其中，装置通过与传热结构热连接而安装在印刷电路板上。
16.如权利要求13所述的模块，其中，传热结构按照在每层中层压的形式构造。
17.如权利要求13所述的模块，其中，传热结构构造有至少一个芯以及包围所述至少一个芯的外表面的外层。
18.一种制造印刷电路板的方法，包括：
获得绝缘层；
在绝缘层中形成过孔和沟槽；
在沟槽中形成传热结构；
在绝缘层上形成金属层。
19.如权利要求18所述的方法，其中，对权利要求18中的所有步骤进行多次重复，
其中，传热结构按照在每层中层压的形式构造。
20.如权利要求18所述的方法，其中，在绝缘层中形成通孔以及横条形状的开口，通过在通孔中填充第一镀层来形成过孔，并且在开口中填充第一镀层，
其中，在绝缘层中形成沟槽，以暴露填充在开口中的第一镀层的外表面，
其中，通过在沟槽中填充第二镀层来形成传热结构。
21.如权利要求18所述的方法，其中，形成横条形状的用于芯的图案，并且按照使用于芯的图案嵌入在绝缘层中的方法对绝缘层进行层压，
其中，在绝缘层中形成通孔，并且通过在通孔中填充第一镀层来形成过孔，
其中，沟槽在绝缘层中形成为横条形状，以暴露用于芯的图案的外表面，
其中，通过在沟槽中填充第二镀层来形成传热结构。
22.如权利要求18所述的方法，其中，在绝缘层中形成通孔和横条形状的沟槽，
其中，通过在通孔和沟槽中形成两层或更多层图案化的镀层，在沟槽内形成传热结构以及在绝缘层上形成金属层。
CN201510700780.5A 2014-10-24 2015-10-26 印刷电路板、制造印刷电路板的方法以及模块 Active CN105555014B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2014-0144735 2014-10-24
KR20140144735 2014-10-24
KR10-2015-0050828 2015-04-10
KR1020150050828A KR101758857B1 (ko) 2014-10-24 2015-04-10 인쇄회로기판, 그 제조방법 및 모듈

Publications (2)

Publication Number Publication Date
CN105555014A true CN105555014A (zh) 2016-05-04
CN105555014B CN105555014B (zh) 2019-06-04

Family

ID=55793152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510700780.5A Active CN105555014B (zh) 2014-10-24 2015-10-26 印刷电路板、制造印刷电路板的方法以及模块

Country Status (2)

Country Link
US (1) US9706668B2 (zh)
CN (1) CN105555014B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106028631A (zh) * 2016-07-28 2016-10-12 广东欧珀移动通信有限公司 Pcb板及具有其的移动终端
CN109874223A (zh) * 2017-12-05 2019-06-11 同泰电子科技股份有限公司 可导热的柔性线路板结构
CN113424663A (zh) * 2019-02-12 2021-09-21 Lg伊诺特有限公司 电路板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204014250U (zh) * 2014-05-16 2014-12-10 奥特斯(中国)有限公司 用于生产电子元件的连接系统的半成品
KR102411999B1 (ko) * 2015-04-08 2022-06-22 삼성전기주식회사 회로기판
US9795026B2 (en) * 2015-12-15 2017-10-17 Intel Corporation Electronic package that includes finned vias
TW202343485A (zh) * 2017-11-29 2023-11-01 日商大日本印刷股份有限公司 配線基板及配線基板之製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004068923A1 (ja) * 2003-01-28 2004-08-12 Cmk Corporation メタルコア多層プリント配線板
JP2005333050A (ja) * 2004-05-21 2005-12-02 Fujikura Ltd プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
CN101064993A (zh) * 2006-04-27 2007-10-31 三洋电机株式会社 电路装置
TW200838387A (en) * 2007-03-02 2008-09-16 Phoenix Prec Technology Corp Warp-proof circuit board structure
US20090045487A1 (en) * 2007-08-16 2009-02-19 Oh-Jin Jung Semiconductor chip, method of fabricating the same and stacked package having the same
US20120069526A1 (en) * 2010-02-09 2012-03-22 Kontron Modular Computers S.A. Auxiliary device for conductively removing the heat produced by an electronic card
CN102740594A (zh) * 2011-04-15 2012-10-17 三星电机株式会社 印刷电路板和制造该印刷电路板的方法
CN102738319A (zh) * 2011-04-08 2012-10-17 欣兴电子股份有限公司 散热基板的制作方法
CN103250244A (zh) * 2010-12-03 2013-08-14 英特尔公司 低轮廓微电子封装及其制造方法以及包含该低轮廓微电子封装的电子组件
CN203181413U (zh) * 2013-01-28 2013-09-04 深圳华祥荣正电子有限公司 印刷电路板的盲孔结构、印刷电路板及电子产品

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060246621A1 (en) * 2002-02-14 2006-11-02 Intel Corporation Microelectronic die including thermally conductive structure in a substrate thereof and method of forming same
KR100885911B1 (ko) * 2006-11-16 2009-02-26 삼성전자주식회사 열방출 특성을 개선한 반도체 패키지
WO2008078899A1 (en) * 2006-12-23 2008-07-03 Lg Innotek Co., Ltd Semiconductor package and manufacturing method thereof
US20080224257A1 (en) * 2007-03-12 2008-09-18 Denso Corporation Semiconductor device
US7838975B2 (en) * 2008-05-27 2010-11-23 Mediatek Inc. Flip-chip package with fan-out WLCSP
JP2009290021A (ja) * 2008-05-29 2009-12-10 Toshiba Corp 部品内蔵プリント配線板、同配線板の製造方法および電子機器
US7842607B2 (en) * 2008-07-15 2010-11-30 Stats Chippac, Ltd. Semiconductor device and method of providing a thermal dissipation path through RDL and conductive via
US8159065B2 (en) * 2009-03-06 2012-04-17 Hynix Semiconductor Inc. Semiconductor package having an internal cooling system
EP2430656A1 (en) * 2009-05-14 2012-03-21 Megica Corporation System-in packages
US8003496B2 (en) * 2009-08-14 2011-08-23 Stats Chippac, Ltd. Semiconductor device and method of mounting semiconductor die to heat spreader on temporary carrier and forming polymer layer and conductive layer over the die
US8008121B2 (en) * 2009-11-04 2011-08-30 Stats Chippac, Ltd. Semiconductor package and method of mounting semiconductor die to opposite sides of TSV substrate
US8232137B2 (en) * 2009-12-10 2012-07-31 Intersil Americas Inc. Heat conduction for chip stacks and 3-D circuits
US8248803B2 (en) * 2010-03-31 2012-08-21 Hong Kong Applied Science and Technology Research Institute Company Limited Semiconductor package and method of manufacturing the same
US9431316B2 (en) * 2010-05-04 2016-08-30 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation
US8241964B2 (en) * 2010-05-13 2012-08-14 Stats Chippac, Ltd. Semiconductor device and method of embedding bumps formed on semiconductor die into penetrable adhesive layer to reduce die shifting during encapsulation
US8492911B2 (en) * 2010-07-20 2013-07-23 Lsi Corporation Stacked interconnect heat sink
US8772817B2 (en) * 2010-12-22 2014-07-08 Cree, Inc. Electronic device submounts including substrates with thermally conductive vias
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8537553B2 (en) * 2011-02-14 2013-09-17 Futurewei Technologies, Inc. Devices having anisotropic conductivity heatsinks, and methods of making thereof
US8513795B2 (en) * 2011-12-27 2013-08-20 Taiwan Semiconductor Manufacturing Co., Ltd. 3D IC configuration with contactless communication
TWI492704B (zh) * 2012-01-06 2015-07-11 大同股份有限公司 電子組件
US9269593B2 (en) * 2012-05-29 2016-02-23 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structure with integral stepped stacked structures

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004068923A1 (ja) * 2003-01-28 2004-08-12 Cmk Corporation メタルコア多層プリント配線板
JP2005333050A (ja) * 2004-05-21 2005-12-02 Fujikura Ltd プリント配線板およびビアフィルめっきを用いたビアホールの形成方法
CN101064993A (zh) * 2006-04-27 2007-10-31 三洋电机株式会社 电路装置
TW200838387A (en) * 2007-03-02 2008-09-16 Phoenix Prec Technology Corp Warp-proof circuit board structure
US20090045487A1 (en) * 2007-08-16 2009-02-19 Oh-Jin Jung Semiconductor chip, method of fabricating the same and stacked package having the same
US20120069526A1 (en) * 2010-02-09 2012-03-22 Kontron Modular Computers S.A. Auxiliary device for conductively removing the heat produced by an electronic card
CN103250244A (zh) * 2010-12-03 2013-08-14 英特尔公司 低轮廓微电子封装及其制造方法以及包含该低轮廓微电子封装的电子组件
CN102738319A (zh) * 2011-04-08 2012-10-17 欣兴电子股份有限公司 散热基板的制作方法
CN102740594A (zh) * 2011-04-15 2012-10-17 三星电机株式会社 印刷电路板和制造该印刷电路板的方法
CN203181413U (zh) * 2013-01-28 2013-09-04 深圳华祥荣正电子有限公司 印刷电路板的盲孔结构、印刷电路板及电子产品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106028631A (zh) * 2016-07-28 2016-10-12 广东欧珀移动通信有限公司 Pcb板及具有其的移动终端
CN109874223A (zh) * 2017-12-05 2019-06-11 同泰电子科技股份有限公司 可导热的柔性线路板结构
CN113424663A (zh) * 2019-02-12 2021-09-21 Lg伊诺特有限公司 电路板
CN113424663B (zh) * 2019-02-12 2024-01-16 Lg伊诺特有限公司 电路板

Also Published As

Publication number Publication date
CN105555014B (zh) 2019-06-04
US9706668B2 (en) 2017-07-11
US20160120060A1 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
CN105555014A (zh) 印刷电路板、制造印刷电路板的方法以及模块
US3436819A (en) Multilayer laminate
KR102333084B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
US20060180346A1 (en) High aspect ratio plated through holes in a printed circuit board
US20090120660A1 (en) Electrical member and method of manufacturing a printed circuit board using the same
US20090277673A1 (en) PCB having electronic components embedded therein and method of manufacturing the same
US10064292B2 (en) Recessed cavity in printed circuit board protected by LPI
JP6795137B2 (ja) 電子素子内蔵型印刷回路基板の製造方法
US20130118009A1 (en) Method for manufacturing printed circuit board
CN103796451A (zh) 印刷布线板及印刷布线板的制造方法
CN102196668B (zh) 电路板制作方法
JP5908003B2 (ja) 印刷回路基板及び印刷回路基板の製造方法
CN107734859B (zh) 一种pcb的制造方法及pcb
KR102442389B1 (ko) 인쇄회로기판 및 그 제조방법
US8074352B2 (en) Method of manufacturing printed circuit board
CN104470195A (zh) 印刷电路板及其制造方法
KR100972431B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
KR20180112977A (ko) 인쇄회로기판 및 이의 제조 방법
TWI577250B (zh) 印刷電路板及其製造方法與模組
KR101148679B1 (ko) 다층 인쇄회로기판 및 그의 제조방법
KR100498977B1 (ko) Ｅ-ｂｇａ 인쇄회로기판의 공동 내벽을 도금하는 방법
CN105282972B (zh) 器件内置型印刷电路板、半导体封装及其制造方法
KR101609268B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US20090136656A1 (en) Method of manufacturing printed circuit board
KR102268385B1 (ko) 인쇄회로기판 및 인쇄회로기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant