KR102411999B1 - 회로기판 - Google Patents

회로기판 Download PDF

Info

Publication number
KR102411999B1
KR102411999B1 KR1020150049568A KR20150049568A KR102411999B1 KR 102411999 B1 KR102411999 B1 KR 102411999B1 KR 1020150049568 A KR1020150049568 A KR 1020150049568A KR 20150049568 A KR20150049568 A KR 20150049568A KR 102411999 B1 KR102411999 B1 KR 102411999B1
Authority
KR
South Korea
Prior art keywords
heat transfer
circuit board
metal pattern
electronic component
coupling member
Prior art date
Application number
KR1020150049568A
Other languages
English (en)
Other versions
KR20160120481A (ko
Inventor
민태홍
강명삼
고영관
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020150049568A priority Critical patent/KR102411999B1/ko
Priority to US15/002,720 priority patent/US9832856B2/en
Priority to JP2016018930A priority patent/JP6957801B2/ja
Publication of KR20160120481A publication Critical patent/KR20160120481A/ko
Application granted granted Critical
Publication of KR102411999B1 publication Critical patent/KR102411999B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0207—Cooling of mounted components using internal conductor planes parallel to the surface for thermal conduction, e.g. power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0323—Carbon
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/066—Heatsink mounted on the surface of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB

Abstract

상면과 하면을 포함하는 원기둥, 타원기둥 및 다각기둥 중 어느 한 형상을 가지며 열전도성 물질로 이루어지고 상기 상면에서 상기 하면까지를 관통하는 기능홀이 구비된 열전달용 구조체가 절연부에 삽입되어, 방열성능 향상, 휨 감소, 신뢰성 향상, 제조효율 향상 중 적어도 하나가 가능한 회로기판이 개시된다.

Description

회로기판{CIRCUIT BOARD}
본 발명의 일 실시예는 회로기판에 관련된다.
전자기기의 경량화, 소형화, 고속화, 다기능화, 고성능화 추세에 대응하기 위하여 인쇄회로기판(Printed Circuit Board; PCB) 등의 회로기판에 복수의 배선층을 형성하는 이른바 다층기판 기술들이 개발되었으며, 더 나아가, 능동소자나 수동소자 등의 전자부품을 다층기판에 탑재하는 기술도 개발되었다.
한편, 다층기판에 연결되는 어플리케이션 프로세서(Application processor; AP)등이 다기능화 및 고성능화됨에 따라, 발열량이 현저하게 증가하고 있는 실정이다.
KR 10-0976201 B1 JP 2000-349435 A1 JP 1999-284300 A1
본 발명의 일 측면은, 회로기판의 방열성능 향상, 휨(warpage) 감소, 신뢰성 향상, 제조효율 향상 중 적어도 하나가 가능한 기술을 제공할 수 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 예시적인 실시예에 따른 회로기판은 열전도성이 높은 재질로 이루어지는 열전달용 구조체를 포함하며, 이 열전달용 구조체를 통해서 고온부의 열을 신속하게 이동시킬 수 있다. 이때, 열전달용 구조체에는 기능홀(function hole)이 구비되며, 이 기능홀에 절연물질이 충진될 수 있다.
일 실시예에서, 열전달용 구조체는 구리(Cu) 등의 금속재질로 이루어질 수 있고, 다른 실시예에서, 제1 열전달용 구조체는 흑연, 그라파이트(graphite), 그래핀(graphene) 등 열전도성이 높은 비금속 재질로 이루어질 수 있다.
한편, 기능홀은 열전달용 구조체의 상면에서부터 하면까지를 관통하도록 형성된다.
본 발명의 일 실시예에 따르면, 회로기판의 방열성능과 더불어 신뢰성이 향상된다.
또한, 회로기판의 휨을 저감할 수 있으면서도 방열성능을 향상시킬 수 있으므로, 전자제품의 고성능화로 인한 발열 문제에 효과적으로 대응할 수 있다.
도 1은 본 발명의 일 실시예에 따른 회로기판을 개략적으로 예시한 단면도이다.
도 2는 본 발명의 다른 실시예에 따른 회로기판을 개략적으로 예시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 회로기판의 평면형상을 개략적으로 예시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 회로기판을 개략적으로 예시한 수평단면도이다.
도 5는 본 발명의 다른 실시예에 따른 회로기판을 개략적으로 예시한 수평단면도이다.
도 6은 본 발명의 일 실시예에 따라 열전달용 구조체를 제조하는 과정을 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따라 열전달용 구조체 복수 개를 동시에 제조하는 과정을 설명하기 위한 도면이다.
이하에서는 첨부된 도면을 참조하여 본 발명의 구성 및 작용효과를 더욱 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 회로기판(100)을 개략적으로 예시한 단면도이고, 도 2는 본 발명의 다른 실시예에 따른 회로기판(100)을 개략적으로 예시한 단면도이며, 도 3은 본 발명의 일 실시예에 따른 회로기판(100)의 평면형상을 개략적으로 예시한 도면이고, 도 4는 본 발명의 일 실시예에 따른 회로기판(100)을 개략적으로 예시한 수평단면도이며, 도 5는 본 발명의 다른 실시예에 따른 회로기판(100)을 개략적으로 예시한 수평단면도이다.
본 발명의 일 실시예에 따른 회로기판(100)은 제1 열전달용 구조체(110)를 포함하며, 제1 열전달용 구조체(110)는 절연부(120)에 삽입된다. 이때, 제1 열전달용 구조체(110)는 열전도성이 높은 재료로 이루어진다. 그리고, 제1 열전달용 구조체(110)는 덩어리 형상으로 이루어진다. 일 실시예에서, 제1 열전달용 구조체(110)는 상면과 하면을 포함하는 원기둥, 타원기둥 또는 다각기둥 형상으로 이루어질 수 있다. 또한, 제1 열전달용 구조체(110)는 구리 등의 금속재질로 이루어질 수 있다. 다른 실시예에서, 제1 열전달용 구조체(110)는 흑연, 그라파이트, 그래핀 등 열전도성이 높은 비금속 재질로 이루어질 수도 있다.
한편, 제1 열전달용 구조체(110)에는 기능홀(TH)이 구비된다. 이 기능홀(TH)은 제1 열전달용 구조체(110)의 상면에서 시작되어 하면까지 연장된 일종의 관통홀이다. 이 기능홀(TH)은 회로기판(100)의 제조과정 또는 회로기판(100) 사용과정에서 회로기판(100)에 가해지는 열적 변화시 발생할 수 있는 휨을 완충하는 역할을 수행할 수 있다.
회로기판(100)에 포함되는 도전성 물질과 절연성 물질들 각각은 서로 다른 열팽창률을 가질 수 있다. 따라서, 회로기판(100)에 급격한 온도변화가 가해지게 되면 수축률 또는 팽창률의 차이로 인해서 회로기판(100)이 휘어지는 현상이 발생할 수 있으며, 이러한 현상을 휨 현상이라고 칭하기도 한다. 여기서, 본 발명의 일 실시예에 따른 회로기판(100)에 포함되는 제1 열전달용 구조체(110)는 그 내부를 관통하는 기능홀(TH)을 구비하므로, 제1 열전달용 구조체(110) 주변에 인가되는 변형력의 적어도 일부가 기능홀(TH)에 의하여 흡수되어 휨이 감소할 수 있는 것이다.
다른 한편으로, 기능홀(TH)의 내부에는 절연물질이 충진될 수 있다. 또한, 일 실시예에서, 이 절연물질은 제1 열전달용 구조체(110) 외부를 둘러싸는 절연부(120)와 동일한 물질로 이루어질 수 있다. 이에 따라 기능홀(TH)에 충진된 절연물질이 제1 열전달용 구조체(110)의 상면 및 하면에 구비되는 절연부(120)와 일체가 되도록 이루어질 수 있고, 그 결과 제1 열전달용 구조체(110)와 절연부(120) 사이의 밀착력이 향상될 수 있다.
또한, 제1 열전달용 구조체(110)가 흑연, 그라파이트, 그래핀 등으로 이루어진 경우에는 흑연, 그라파이트, 그래핀 들의 층간 결합력을 향상시키는 기능을 수행할 수도 있다.
한편, 기능홀(TH)은 제1 열전달용 구조체(110)의 중심부 부근에 형성됨으로써 휨 완충효과를 더 확보하는 동시에 절연부(120)와의 밀착력 향상 정도를 극대화 할 수 있다.
다른 한편으로, 회로기판(100)에서 제1 열전달용 구조체(110)가 위치될 영역의 휨 방향이나 정도를 고려하여 기능홀(TH)의 위치가 결정될 수도 있다.
또한, 기능홀(TH)의 직경이 너무 크면 제1 열전달용 구조체(110)의 열전달 성능이 충분히 확보되기 어렵고, 기능홀(TH)의 직경이 너무 작으면 전술한 휨 저감 기능이 저하되거나 밀착력 향상 기능이 저하될 수 있다.
다른 실시예에서, 제1 열전달용 구조체(110)의 표면에 프라이머(primer)층(111)이 구비될 수 있다. 이 프라이머층(111)은 절연부(120)와 제1 열전달용 구조체(110) 사이의 밀착력을 향상시키는 역할을 수행할 수 있다. 여기서, 프라이머층(111)은 이소프로필알코올(IsoPropyl Alcohol; IPA) 및 실란(silane)을 포함하는 프라이머로 이루어질 수 있다. 실란은 아크릴(acryl)계 실란, 에폭시(epoxy)계 실란, 이미다졸(imidazole)계 실란, 메르캅토(mercapto)계 실란 등을 포함할 수 있다.
또한, 프라이머층(111)은 MPS(3-(trimethoxysilyl)propylmethacrylate)로 이루어질 수 있으며, 프라이머층(111)에는 실란계 첨가제가 추가될 수 있다.
일 실시예에서, 절연부(120)는 한 개의 절연층으로 이루어지거나, 복수의 절연층으로 이루어진다. 여기서, 도 1에는 절연부(120)가 3개의 절연층(10, 121, 121')으로 이루어지고, 중심부에 위치되는 절연층이 코어(core)부(10)인 경우가 예시되어 있지만, 이에 한정되는 것은 아니다.
일 실시예에서, 제1 열전달용 구조체(110)는 절연부(120)의 중간에 위치된다. 도시된 바와 같이 코어부(10)가 구비된 경우, 코어부(10)를 관통하는 캐비티(cavity, C1)가 형성되어 캐비티(C1) 내에 제1 열전달용 구조체(110)가 삽입될 수 있다.
일 실시예에서, 절연부(120)에 형성되는 비아(via)가 제1 열전달용 구조체(110)에 접촉될 수 있다. 이하에서는, 제1 열전달용 구조체(110)의 상부에 위치하는 비아를 제1 비아(V1), 하부에 위치하는 비아를 제2 비아(V2)라 칭한다. 이때, 절연부(120)에는 적어도 하나의 금속패턴이 구비될 수 있으며, 이하에서는, 제1 비아(V1)에 접촉되는 금속패턴을 제1 금속패턴(131), 제2 비아(V2)에 접촉되는 금속패턴을 제2 금속패턴(141)이라 칭한다. 또한, 절연부(120)에는 제4 비아(V4) 및 제5 비아(V5)가 구비될 수 있으며, 제4 비아(V4)의 일단에 접촉되는 금속패턴을 제3 금속패턴(133), 제5 비아(V5)의 타단에 접촉되는 금속패턴을 제4 금속패턴(142)이라 칭한다.
일 실시예에서, 제1 열전달용 구조체(110)는 열을 머금는 기능을 수행할 수 있으며, 이러한 기능은 제1 열전달용 구조체(110)의 부피가 클수록 증가한다. 따라서, 도 1 등에 도시된 바와 같이, 제1 열전달용 구조체(110)는 기둥 형상으로 이루어질 수 있다. 이렇게 기둥 형상으로 이루어짐에 따라, 하면의 면적이 동일하다면 제1 열전달용 구조체(110)의 체적을 최대화할 수 있다. 그리고, 제1 열전달용 구조체(110)의 하면 및 상면 형상이 다각형 특히 사각형을 이루게 되면, 제1 열전달용 구조체(110)의 하면 및 상면 형상이 원형이나 타원형인 경우에 비하여 제1 전자부품(500)의 소형화 추세나 회로기판(100)의 소형화, 패턴 피치(pattern pitch)의 미세화 등에 부응할 수 있다. 또한, 도시된 바와 같이, 제1 열전달용 구조체(110)는 제1 비아(V1) 내지 제7 비아(V7)와 같은 일반적인 비아에 비하여 체적이 월등히 크다. 따라서, 제1 열전달용 구조체(110)의 표면, 특히 상면이나 하면에는 비아가 복수 개 접촉될 수 있다. 즉, 제1 열전달용 구조체(110)의 상면 및 하면의 면적 자체가 통상의 비아에 비하여 보다 클 뿐만 아니라, 전체 체적 또한 2배 이상 크다는 것이다. 이에 따라, 열원으로부터 열을 신속하게 흡수하여, 제1 열전달용 구조체(110)와 연결된 다른 경로로 분산시킬 수 있다. 또한, 제1 열전달용 구조체(110)의 두께를 증가시키면 제1 열전달용 구조체(110)와 핫 스팟(hot spot) 사이의 거리가 감소하여 핫 스팟의 열이 제1 열전달용 구조체(110)로 이동되는 시간이 더 단축될 수 있다.
일 실시예에서, 회로기판(100)의 일방에는 제1 전자부품(500)이 실장될 수 있다. 또한, 회로기판(100)은 메인보드(main board) 등 부가기판(800)의 일방에 실장될 수 있다. 여기서, 제1 전자부품(500)은 어플리케이션 프로세서 등의 부품일 수 있으며, 동작시 열이 발생할 수 있다.
한편, 제1 전자부품(500)이 동작함에 따라 열이 발생하는데, 제1 전자부품(500)에서 발생한 열을 감지해보면, 다른 영역에 비하여 상대적으로 발열이 심해서 온도가 높게 측정되는 영역이 존재한다. 이러한 영역을 핫 스팟이라 칭하기도 한다. 이러한 핫 스팟은 회로기판(100) 중 소정의 영역에 형성될 수 있으며, 특히 제1 전자부품(500) 한 지점 또는 복수의 지점을 중심으로 핫 스팟이 형성될 수 있다. 또한, 이러한 핫 스팟은 제1 전자부품(500)의 전원단자 부근이나, 스위칭(switching) 소자가 상대적으로 밀집된 영역에 형성되기도 한다.
다른 한편으로, 제1 전자부품(500)은 상대적으로 고성능 사양(specification)을 갖는 영역과, 상대적으로 저성능 사양을 갖는 영역을 각각 포함할 수 있다. 예컨대, 클럭 속도(clock speed)가 1.8GHz인 코어들이 연결된 프로세서와 클럭 속도가 1.2GHz인 코어들이 연결된 프로세서가 제1 전자부품(500)에서 영역을 달리하여 구비될 수 있다는 것이다. 도 3을 참조하면, 일 실시예에서, 제1 전자부품(500)은 제1 단위영역(510) 및 제2 단위영역(520)을 포함할 수 있다. 이때, 제1 단위영역(510)은 제2 단위영역(520)에 비해서 더 빠른 속도로 연산과정을 수행하게 되며, 이에 따라, 제1 단위영역(510)은 제2 단위영역(520)보다 더 많은 전력을 소모하게 되고, 또한, 제1 단위영역(510)은 제2 단위영역(520)보다 더 많은 열을 발생시킬 수 있다.
본 발명의 일 실시예에 따른 회로기판(100)은 핫 스팟에 인접한 영역에 제1 열전달용 구조체(110)가 위치한다. 이에 따라, 핫 스팟에서 발생한 열을 신속하게 전달받고, 회로기판(100)의 다른 영역이나, 회로기판(100)이 결합하는 메인보드(예컨대, 도 1의 부가기판(800)) 등의 다른 장치(device)로 열을 신속하게 분산시킬 수 있다.
일 실시예에서, 제1 열전달용 구조체(110)의 적어도 일부는 제1 전자부품(500)의 수직 하방 영역에 위치한다.
한편, 본 발명의 일 실시예에 따른 회로기판(100)에는 제2 전자부품(200)이 더 구비될 수 있다. 이때, 캐패시터(capacitor), 인덕터(inductor), 저항 등의 소자가 제2 전자부품(200)에 해당할 수 있다.
제1 전자부품(500)이 어플리케이션 프로세서인 경우, 전원 잡음(noise)을 감소시키기 위해서 캐패시터 등이 제1 전자부품(500)과 연결될 수 있다. 이때, 캐패시터와 제1 전자부품(500) 사이의 경로가 짧아질수록 전원 잡음의 감소 효과가 증대된다.
따라서, 제2 전자부품(200)의 적어도 일부는 제1 전자부품(500)의 수직 하방 영역에 위치될 수 있고, 이에 따라, 전원 잡음의 감소 효과를 높일 수 있다.
일 실시예에서, 제1 전자부품(500) 수직 하방 영역에 제1 열전달용 구조체(110)의 대부분이 위치될 수 있다. 또한, 제1 열전달용 구조체(110) 상면의 면적은 제1 전자부품(500) 상면의 면적보다 작을 수 있다. 더 나아가, 제1 열전달용 구조체(110) 상면의 면적은 제1 전자부품(500)의 핫 스팟 영역의 너비에 대응되도록 결정될 수 있다.
이에 따라, 핫 스팟의 열이 제1 열전달용 구조체(110)로 신속하게 이동될 수 있다. 또한, 회로기판(100)의 경량화 및 휨 감소에 유리하다. 그뿐만 아니라, 제1 열전달용 구조체(110)를 회로기판(100)에 배치하는 공정의 효율성이 향상될 수 있다.
한편, 제1 전자부품(500)의 수직 하방 영역에 제2 전자부품(200)의 대부분이 위치될 수 있다. 이때, 제1 전자부품(500)의 수직 하방 영역 중에서, 전술한 제1 열전달용 구조체(110)가 위치하지 않는 영역에 제2 전자부품(200)이 위치될 수 있다. 또한, 제1 열전달용 구조체(110)는 제2 전자부품(200)에 비하여 핫 스팟에 가까운 영역에 위치될 수 있다.
도 1 내지 도 4를 참조하면, 코어부(10)에 구비된 캐비티(C1, C2)들 내부에 제1 열전달용 구조체(110)들과 제2 전자부품(200)들이 삽입될 수 있음이 이해될 수 있을 것이다. 즉, 코어부(10)에 제1 캐비티(C1) 및 제2 캐비티(C2)가 구비되어, 제1 캐비티(C1)에는 제1 열전달용 구조체(110)가 삽입되며, 제2 캐비티(C2)에는 제2 전자부품(200)이 삽입될 수 있다는 것이다. 또한, 제1 전자부품(500)의 수직 하방 영역에서 제1 열전달용 구조체(110)들과 제2 전자부품(200)들이 인접되게 배치될 수 있으며, 특히 제1 열전달용 구조체(110)들은 도 3에 예시된 핫 스팟 부근에 집중적으로 배치될 수 있음이 이해될 수 있을 것이다. 한편, 도 5에는 절연부(120)에 코어부(10)가 없는 경우의 평면형상이 개략적으로 예시되어 있다.
이에 따라, 제2 전자부품(200)에 의한 전원 잡음 감소 효과를 최대화하면서도 핫 스팟의 열을 신속하게 이동시킬 수 있다.
일 실시예에서, 제1 전자부품(500)은 솔더(solder, S) 등에 의하여 회로기판(100)에 결합할 수 있다. 이때, 제1 전자부품(500)은 솔더(S)에 의하여 전술한 제1 금속패턴(131), 제3 금속패턴(133), 제7 금속패턴(134) 등에 결합할 수 있다.
또한, 회로기판(100)의 제2 금속패턴(141), 제4 금속패턴(142), 제5 금속패턴(143), 제6 금속패턴(144) 등은 솔더(S)를 매개로 메인보드 등의 부가기판(800)에 연결될 수 있다. 일 실시예에서, 제2 금속패턴(141)과 부가기판(800) 사이에는 일반적인 솔더(S)가 아니라 제1 열전달용 구조체(110)와 유사한 재질 및 형상으로 이루어지는 제3 열전달용 구조체(L1)가 구비될 수 있다. 즉, 제1 열전달용 구조체(110)의 열을 부가기판(800)으로 신속하게 전달하기 위하여, 일반적인 솔더(S)보다 열전도성이 큰 물질로 덩어리 형상을 이루는 제3 열전달용 구조체(L1)를 이용하여 제2 금속패턴(141)과 부가기판(800)을 연결할 수 있다는 것이다. 또한, 제3 열전달용 구조체(L1)의 열을 신속하게 받아 분산 또는 발산할 수 있도록 부가기판(800)에 방열부(L2)를 구비할 수 있다. 이 방열부(L2)는 부가기판(800)의 상면 방향으로 노출되며, 필요에 따라 하면 방향으로도 노출되어 열 발산 효율을 향상시킬 수 있다.
한편, 회로기판(100)의 최외곽에 구비되며 다른 전자부품, 예컨대, 전술한 제1 전자부품(500) 또는 부가기판(800) 등과 연결되는 금속패턴을 패드(pad)라고 칭할 수 있다. 이때, 최외곽 금속층에는 패드 외에도 각종 회로패턴 등이 구비될 수 있으며, 솔더레지스트(solder resist)층(도시되지 않음)을 구비하여 이러한 회로패턴이나 절연부(120) 등이 보호될 수 있도록 할 수도 있다. 여기서, 외부 장치와의 연결이 필요한 패드들은 적어도 일부가 솔더레지스트층 외부로 노출될 수 있다. 그리고, 이렇게 솔더레지스트층 외부로 노출된 패드와 외부 장치의 단자 사이에는 솔더(S)나 와이어(wire)(미도시됨) 등의 결합부재가 구비되어 물리적 결합이 구현된다.
여기서, 도 1에 예시된 바와 같이 제1 내지 제7 금속패턴이 절연부(120) 외면으로 노출되게 구비되는 경우, 제1 내지 제7 금속패턴은 전술한 패드로 이해될 수 있다. 또한, 솔더레지스트층 외부로 노출된 금속패턴들의 표면에는 니켈-금(Ni-Au) 도금층 등 다양한 표면처리층이 구비될 수 있다.
또한, 도시되지는 않았지만, 제1 금속패턴(131) 외면을 덮는 절연층 및 이 절연층 외면에 형성된 패드가 더 구비되고, 이 절연층을 관통하는 비아에 의하여 제1 금속패턴(131)과 패드가 연결될 수도 있다. 즉, 필요에 따라 절연층 및 금속층을 포함하는 빌드업(build-up)층이 더 구비될 수 있다는 것이다. 이 경우 전술한 제1 금속패턴(131)은 패드가 아니며, 회로기판(100)의 최외곽 금속층에 형성된 패드와 비아 등을 통해 연결될 수 있다.
이에 따라, 핫 스팟에서 발생한 열이 제1 금속패턴(131)-제1 비아(V1)-제1 열전달용 구조체(110)-제2 비아(V2)-제2 금속패턴(141)의 경로를 거쳐 부가기판(800)으로 신속하게 전달될 수 있다.
다른 한편으로, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자가 신호 송수신용 단자인 경우에는 제1 비아(V1), 제1 열전달용 구조체(110), 제2 비아(V2), 제2 금속패턴(141)을 포함하는 경로는 신호전송 기능을 수행할 수 있다. 이때, 제2 금속패턴(141)에 연결되는 부가기판(800)의 접속 패드 또는 단자들 또한 신호전송 기능을 수행할 수 있다.
반면, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자가 신호 송수신용 단자가 아닌 경우에는 제1 비아(V1), 제1 열전달용 구조체(110), 제2 비아(V2), 제2 금속패턴(141)을 포함하는 경로는 미도시된 별도의 접지 단자(ground terminal)와 전기적으로 연결될 수 있다. 이때, 제2 금속패턴(141)에 연결되는 부가기판(800)의 접속 패드 또는 단자들 또한 미도시된 별도의 접지 단자와 전기적으로 연결될 수 있다. 여기서, 접지 단자는 회로기판(100)이나 부가기판(800) 중 적어도 하나에 구비될 수 있다.
또한, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자가 전원 단자인 경우에는, 제1 비아(V1), 제1 열전달용 구조체(110), 제2 비아(V2), 제2 금속패턴(141)을 포함하는 경로는 미도시된 별도의 전원 제공회로와 전기적으로 연결될 수 있다. 이때, 제2 금속패턴(141)에 연결되는 부가기판(800)의 접속 패드 또는 단자들 또한 미도시된 별도의 전원 제공회로와 전기적으로 연결될 수 있다. 여기서, 전원 제공회로는 회로기판(100)이나 부가기판(800) 중 적어도 하나에 구비될 수 있다.
또한, 제1 전자부품(500)의 단자 중에서 제1 금속패턴(131)에 연결되는 단자가 더미(dummy) 단자일 수 있다. 이때, 더미 단자는 제1 전자부품(500)의 열을 제1 전자부품(500) 외부로 전달하는 통로로서의 기능만을 수행하는 것일 수도 있다.
전술한 바와 같이, 제1 전자부품(500)의 단자들은 신호 입출력용, 전원 입출력용 및 열 방출용 단자로 구분될 수 있다. 이때, 특정 단자가 각각 한 가지의 기능만을 수행해야만 한다는 것은 아니다, 즉, 신호나 전원을 입출력하면서도 열 방출에 활용될 수도 있다는 것이다. 다만, 제1 전자부품(500)의 핫 스팟 영역에 구비되는 단자들이 열 방출 기능을 수행할 수 있게 되면 핫 스팟의 열이 보다 신속하게 배출될 수 있다. 이와 같이 열 방출 기능을 수행하는 단자에 전술한 제1 결합부재가 접촉하고, 이 제1 결합부재에 제1 금속패턴(141)이 접촉되도록 함으로써 핫 스팟과 제1 열전달용 구조체(110) 사이의 열 이동이 보다 원활해질 수 있다.
일 실시예에서, 제1 열전달용 구조체(110)에 전기적으로 연결되는 제1 전자부품(500)의 적어도 한 단자가 열 방출 기능만 수행하는 더미 단자일 수 있다. 이때, 제1 전자부품(500)의 단자 중에서 신호 전송만을 위한 다른 단자가 제1 열전달용 구조체(110)에 연결될 경우 신호 손실 현상이 발생할 수 있다. 따라서, 제1 전자부품(500)의 단자 중 신호 전송만을 위한 단자는 제1 열전달용 구조체(110)에 전기적으로 연결되지 않도록 할 수 있다. 즉, 제1 전자부품(500)의 단자 중 신호 전송만을 위한 단자에 연결되는 패드에 연결되는 비아나 회로패턴 등은 제1 열전달용 구조체(110)에 전기적으로 연결되지 않도록 할 수 있다.
도 1 내지 도 5를 참조하면, 본 발명의 일 실시예에 따른 회로기판(100)은 코어부(10)를 포함할 수 있다. 코어부(10)는 회로기판(100)의 강성을 보강하여 휨으로 인한 문제를 완화하는 역할을 수행할 수 있다. 또한, 열전도성이 큰 물질을 코어부(10)에 포함시킴으로써, 전술한 핫 스팟 등의 국지적 영역에서 발생한 열을 회로기판(100)의 다른 부분으로 신속하게 분산시켜 과열로 인한 문제를 완화할 수도 있다.
한편, 코어부(10)의 상면에는 제1 상부 절연층(121)이 구비되고, 코어부(10)의 하면에는 제1 하부 절연층(121')이 구비될 수 있다. 또한, 필요에 따라 도 2에 예시된 바와 같이 제2 상부 절연층(122) 및 제2 하부 절연층(122')이 더 구비될 수도 있다.
일 실시예에서, 코어부(10)에는 제2 열전달용 구조체가 포함될 수 있다. 예컨대, 코어부(10)는 그라파이트 또는 그래핀 등으로 이루어진 제1 코어층(11)을 포함할 수 있다. 여기서, 그라파이트 등은 XY 평면 방향으로의 열전도도가 월등히 높으며, 이에 따라, 열을 효과적이고 신속하게 확산시킬 수 있다.
일 실시예에서, 제2 열전달용 구조체는 제1 열전달용 구조체(110)의 측면에 직접 접촉될 수 있다. 예컨대, 코어부(10)에 구비되는 제1 캐비티(C1)로 제2 열전달용 구조체의 측면이 노출되고, 제1 열전달용 구조체(110)가 제1 캐비티(C1)에 접촉될 수 있다는 것이다. 다른 실시예에서, 제2 열전달용 구조체와 제1 열전달용 구조체(110) 사이의 영역에 열전도성이 높은 물질이 구비될 수도 있다. 이때 열전도성이 높은 물질로 열 계면 재료(Thermal Interface Material; TIM)를 적용할 수 있다. 이 열 계면 재료에는 고분자-금속 복합재료, 세라믹(ceramic) 복합재료 및 탄소(carbon)계 복합 재료 등이 포함될 수 있다. 예컨대, 에폭시(epoxy)와 탄소섬유 충전제가 혼합된 물질(열전도도 약 660W/mk), 질화 실리콘(silicon nitride; Si3N4, 열전도도 약 200~320W/mk), 에폭시와 질화 붕소(boron nitride; BN, 열전도도 약 19W/mk)가 열 계면 재료로 적용될 수 있다. 이에 따라, 제1 열전달용 구조체(110)로 유입된 열이, 수직방향으로 이동될 뿐만 아니라, 제2 열전달용 구조체를 통해 수평방향으로도 신속하게 분산될 수 있다.
이렇게, 제1 열전달용 구조체(110)와 제2 열전달용 구조체가 직접 접촉되거나 열 계면 재료를 매개로 연결됨에 따라, 제1 전자부품(500) 등의 열이 제1 열전달용 구조체(110)로 신속하게 이동된 후, 하방으로만 전달되는 경우에 비하여 더 신속하게 열이 분산될 수 있다. 또한, 회로기판(100)의 관점에서 핫 스팟 등의 특정 영역만 과도하게 온도가 상승하는 경우에 비하여, 회로기판(100) 전체에 고르게 열이 분산됨에 따라 회로기판(100)에 탑재된 각종 부품이나 요소들 각각의 온도 편차가 완화될 수 있으므로 신뢰성이 향상될 수 있다. 또한, 회로기판(100) 전체로 신속하게 열이 분산되므로, 회로기판(100) 전체가 일종의 방열판 역할을 수행하게 되어 결과적으로 방열 면적이 증가하는 효과를 구현할 수 있다.
일 실시예에서, 코어부(10)의 표면에는 제1 회로패턴(P1) 및 제2 회로패턴(P2) 등이 구비될 수 있고, 코어부(10)를 관통하는 스루비아(through via; TV)에 의하여 제1 회로패턴(P1)과 제2 회로패턴(P2)이 전기적으로 연결될 수 있다. 또한, 제1 회로패턴(P1)은 제4 비아(V4)에 의하여 제3 금속패턴(133)과 연결될 수 있고, 제2 회로패턴(P2)은 제5 비아(V5)에 의하여 제4 금속패턴(142)과 연결될 수 있다. 그리고, 제3 금속패턴(133)은 솔더(S)에 의하여 제1 전자부품(500)과 연결될 수 있으며, 제4 금속패턴(142)은 솔더(S)에 의하여 부가기판(800)의 접속 패드(810)와 연결될 수 있다. 이에 따라, 제1 전자부품(500)과 부가기판(800) 사이에 전기적 신호를 송수신할 수 있는 경로가 더 확보될 수 있다.
한편, 제1 코어층(11)의 일면에는 제2 코어층(12)이 구비되고, 제1 코어층(11)의 타면에는 제3 코어층(13)이 구비될 수 있다. 일 실시예에서, 제2 코어층(12) 및 제3 코어층(13) 중 적어도 하나는 프리프레그(PrePreG; PPG) 등의 절연물질로 이루어질 수 있다. 다른 실시예에서, 제2 코어층(12) 및 제3 코어층(13)은 구리나 인바(invar) 등의 금속으로 이루어질 수도 있다. 또 다른 실시예에서, 제1 코어층(11)이 인바로 이루어지고 제2 코어층(12) 및 제3 코어층(13)이 구리로 이루어질 수도 있다. 여기서, 제2 코어층(12) 및 제3 코어층(13) 중 적어도 하나가 도전성 물질로 이루어진 경우에는, 코어부(10) 표면에 제1 회로패턴(P1)이나 제2 회로패턴(P2) 등이 구비됨에 따라 의도하지 않은 경로로 신호가 전송되는 문제가 발생할 수 있으므로, 코어부(10)의 표면에 절연성을 확보하기 위한 수단이 구비될 수 있다.
일 실시예에서, 코어부(10)의 제2 캐비티(C2)에는 제2 전자부품(200)이 삽입된다. 그리고, 제2 전자부품(200)은 제6 비아(V6)에 의하여 제7 금속패턴(134)과 연결되고, 제7 비아(V7)에 의하여 제6 금속패턴(144)과 연결될 수 있다. 한편, 제2 전자부품(200)은 인덕터, 캐패시터 등의 수동소자일 수 있으며, 필요에 따라 집적 회로(Integrated Circuit; IC) 등의 능동소자가 제2 전자부품(200)으로써 탑재될 수도 있다. 특히, 제2 전자부품(200)이 캐패시터인 경우, 제7 금속패턴(134)과 연결되는 제1 전자부품(500)의 단자는 전원 단자일 수 있다. 즉, 제2 전자부품(200)이 디커플링(decoupling) 캐패시터로써 탑재되어 제1 전자부품(500)의 전원 잡음을 감소시키는 역할을 수행할 수 있다는 것이다.
이 경우, 제2 전자부품(200)과 제1 전자부품(500) 사이의 경로가 짧아질수록 잡음 감소효과가 향상되는데, 이를 위하여 본 발명의 일 실시예에 따른 회로기판(100)에서는 제2 전자부품(200)의 적어도 일부가 제1 전자부품(500)의 수직 하방 영역에 배치한다.
도시되지는 않았지만, 코어부(10)를 관통하는 캐비티 대신 코어부(10)의 일부가 함몰된 리세스(recess)부가 구비될 수 있으며, 이 리세스부에 제1 열전달용 구조체(110)나 제2 전자부품(200)을 삽입할 수 있다.
한편, 도 1 등을 다시 참조하면, 제1 열전달용 구조체(110)의 표면에 프라이머층(111)이 구비된 경우, 전술한 제1 비아(V1)나 제2 비아(V2)는 프라이머층(111) 역시 관통하여 제1 열전달용 구조체(110)와 직접 접촉될 수 있다. 이에 따라, 프라이머층(111)으로 인한 열전달 성능 감소를 최소화할 수 있다. 여기서, 프라이머층(111)에 대한 이해를 돕기 위하여 도면에서는 프라이머층(111)의 두께를 과장되게 표현한 경우가 있다. 그러나, 프라이머층(111)은 얇은 막 형태로 구현될 수 있는바, 실제로 구현된 회로기판(100)에서는 도시된 것보다 현저히 얇은 두께를 가질 수 있다. 따라서, 본 발명을 이해함에 있어서, 도면의 과장된 표현 역시 고려되어야 할 것이다. 특히, 도 1에는 프라이머층(111)의 하면이 제2 회로패턴(P2)과 동일한 평면에 위치하는 것으로 표현되어 있으며, 이에 따라, 프라이머층(111)을 제외한 제1 열전달용 구조체(110)의 하면이 제2 회로패턴(P2)보다 약간 높은 곳에 위치하는 것으로 표현되어 있다. 그러나, 프라이머층(111)의 두께는 제2 회로패턴(P2)의 두께나 제1 열전달용 구조체(110)의 두께에 비하여 매우 작으므로 제1 열전달용 구조체(110)와 제2 회로패턴(P2)의 위치관계를 이해함에 있어서는 프라이머층(111)의 두께가 무시될 수 있다.
도 6은 본 발명의 일 실시예에 따라 제1 열전달용 구조체(110)를 제조하는 과정을 설명하기 위한 도면이고, 도 7은 본 발명의 일 실시예에 따라 제1 열전달용 구조체(110) 복수 개를 동시에 제조하는 과정을 설명하기 위한 도면이다.
도 6을 참조하면, 구리 등의 금속재질로 이루어진 금속판(MP)을 제공한 후, 금속판(MP) 상에 레지스트층(R)을 형성한다. 다음으로, 제1 열전달용 구조체(110)의 형상에 대응되도록 레지스트층(R)을 패터닝(patterning)하여 개구부(H1-1, H1-2, H2-1, H2-2)를 형성한 뒤, 식각(etching) 공정을 수행함으로써 에칭 홀(E1, E2) 및 기능홀(TH')을 형성한다. 이때, 하나의 금속판(MP)으로 복수 개의 제1 열전달용 구조체(110)를 형성하고자 할 경우, 후속 공정 진행의 편의를 도모하기 위하여 커넥팅(connecting)부(CN)가 남아있는 상태까지만 식각 공정을 수행한다. 다음으로, 레지스트층(R)를 제거한 뒤 식각된 금속판(MP)을 별도의 플레이트(P)에 배치하고 커텍팅부(CN)를 제거한다. 이에 따라, 기능홀(TH)이 각각 구비된 제1 열전달용 구조체(110-1, 110-2)를 제조할 수 있다. 이때, 도 6에 도시된 바와 같이, 상기 제1 열전달용 구조체(110)의 측면에는 식각에 따른 흔적이 잔류할 수 있다. 즉, 제1 열전달용 구조체(110)의 측면이 제1 열전달용 구조체(110)의 내측으로 인입된 오목한 형상을 이룰 수 있다는 것이다. 또한, 도시된 바와 같이 금속판(MP)의 상방 및 하방에서 각각 식각 공정을 수행함에 따라 기능홀(TH)은 모래시계 형상의 단면을 가질 수 있다.
100 : 회로기판
110 : 제1 열전달용 구조체
TH : 기능홀
111 : 프라이머층
120 : 절연부
121 : 제1 상부 절연층
121': 제1 하부 절연층
122 : 제2 상부 절연층
122': 제2 하부 절연층
131 : 제1 금속패턴
133 : 제3 금속패턴
134 : 제7 금속패턴
141 : 제2 금속패턴
142 : 제4 금속패턴
143 : 제5 금속패턴
144 : 제6 금속패턴
S : 솔더
200 : 제2 전자부품
V1 : 제1 비아
V2 : 제2 비아
V4 : 제4 비아
V5 : 제5 비아
V6 : 제6 비아
V7 : 제7 비아
V8 : 제8 비아
10 : 코어부
11 : 제1 코어층
12 : 제2 코어층
13 : 제3 코어층
P1 : 제1 회로패턴
P2 : 제2 회로패턴
TV : 스루비아
500 : 제1 전자부품
800 : 부가기판
810 : 접속 패드
L1 : 제3 열전달용 구조체
L2 : 방열부
C1 : 제1 캐비티
C2 : 제2 캐비티

Claims (13)

  1. 캐비티를 갖는 코어부;
    적어도 일부가 상기 캐비티에 삽입되며, 상면과 하면을 포함하는 원기둥, 타원기둥 및 다각기둥 중 어느 한 형상을 가지며 열전도성 물질로 이루어지고 상기 상면에서 상기 하면까지를 관통하는 기능홀이 구비된 열전달용 구조체;
    상기 코어부의 양면에 배치되어 상기 캐비티의 적어도 일부를 채우고, 상기 열전달용 구조체의 적어도 일부를 덮는 절연부; 를 포함하는, 회로기판.
  2. 청구항 1에 있어서,
    상기 기능홀에 절연물질이 충진된 회로기판.
  3. 청구항 2에 있어서,
    상기 기능홀에 충진된 절연물질은 상기 절연부와 일체가 되도록 이루어지는 회로기판.
  4. 청구항 3에 있어서,
    상기 열전달용 구조체의 상면에 일면이 접촉되는 제1 비아;
    상기 제1 비아의 타면이 접촉되는 제1 금속패턴; 및
    상기 제1 금속패턴에 연결되는 제1 결합부재;
    를 더 포함하는 회로기판.
  5. 청구항 4에 있어서,
    상기 제1 결합부재는 제1 전자부품에 연결가능하게 이루어지되,
    상기 제1 전자부품은, 제1 영역 및 동작시 상기 제1 영역보다 온도가 높아지는 제2 영역을 포함하는 회로기판.
  6. 청구항 5에 있어서,
    상기 열전달용 구조체의 적어도 일부가 상기 제1 전자부품의 수직 하방에 위치되게 이루어지는 회로기판.
  7. 청구항 6에 있어서,
    상기 열전달용 구조체의 하면에 일면이 접촉되는 제2 비아;
    상기 제2 비아의 타면이 접촉되는 제2 금속패턴; 및
    상기 제2 금속패턴에 연결되는 제2 결합부재;
    를 더 포함하며,
    상기 열전달용 구조체의 열이 상기 제2 비아 및 상기 제2 금속패턴을 경유하여 상기 제2 결합부재로 이동하는 회로기판.
  8. 청구항 1에 있어서,
    상기 열전달용 구조체의 표면에는,
    상기 열전달용 구조체와 상기 절연부 사이의 밀착력을 높이는 프라이머층이 구비되는 회로기판.
  9. 절연층들, 상기 절연층들에 형성되는 금속층들 및 상기 절연층들 중 적어도 한 절연층을 관통하여 상기 금속층들 중 적어도 두 금속층들을 연결하는 비아들을 포함하며,
    제1 영역 및 동작시 상기 제1 영역보다 온도가 높아지는 제2 영역을 포함하는 제1 전자부품이 연결될 수 있는 패드들이 최외곽 표면의 금속층에 형성된 회로기판에 있어서,
    캐비티가 구비된 코어부;
    상기 캐비티에 적어도 일부가 삽입되며 열전도성 물질로 이루어지는 열전달용 구조체;
    상기 열전달용 구조체의 표면에 배치된 프라이머층; 및
    상기 열전달용 구조체 및 상기 코어부를 덮는 절연층;
    을 포함하되,
    상기 열전달용 구조체는, 상면과 하면을 포함하는 원기둥, 타원기둥 및 다각기둥 중 어느 한 형상을 가지며, 상기 상면에서 상기 하면까지를 관통하는 기능홀이 구비되어 상기 절연층을 이루는 물질이 상기 기능홀에 충진되는 회로기판.
  10. 청구항 9에 있어서,
    상기 열전달용 구조체의 상면에 일면이 접촉되는 제1 비아;
    상기 제1 비아의 타면이 접촉되는 제1 금속패턴; 및
    상기 제1 금속패턴에 연결되는 제1 결합부재;
    를 더 포함하되,
    상기 제1 결합부재는 상기 제1 전자부품에 연결가능하게 이루어지는 회로기판.
  11. 청구항 10에 있어서,
    상기 열전달용 구조체의 하면에 일면이 접촉되는 제2 비아;
    상기 제2 비아의 타면이 접촉되는 제2 금속패턴; 및
    상기 제2 금속패턴에 연결되는 제2 결합부재;
    를 더 포함하며,
    상기 제1 전자부품의 열이 상기 제1 결합부재, 상기 제1 금속패턴, 상기 제1 비아, 상기 열전달용 구조체, 제2 비아 및 상기 제2 금속패턴을 경유하여 상기 제2 결합부재로 이동하는 회로기판.
  12. 청구항 11에 있어서,
    상기 제2 영역부터 상기 제1 결합부재까지의 거리가 상기 제1 영역부터 상기 제1 결합부재까지의 거리보다 작은 회로기판.
  13. 청구항 12에 있어서,
    상기 패드들에는 열이 통과되는 제1 패드 및 전기신호가 통과되는 제2 패드가 포함되고, 상기 제1 결합부재는 상기 제1 패드에 연결가능하게 이루어지며, 상기 제2 패드와 연결되는 도체는 상기 열전달용 구조체에 연결되지 않는 회로기판.
KR1020150049568A 2015-04-08 2015-04-08 회로기판 KR102411999B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150049568A KR102411999B1 (ko) 2015-04-08 2015-04-08 회로기판
US15/002,720 US9832856B2 (en) 2015-04-08 2016-01-21 Circuit board
JP2016018930A JP6957801B2 (ja) 2015-04-08 2016-02-03 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150049568A KR102411999B1 (ko) 2015-04-08 2015-04-08 회로기판

Publications (2)

Publication Number Publication Date
KR20160120481A KR20160120481A (ko) 2016-10-18
KR102411999B1 true KR102411999B1 (ko) 2022-06-22

Family

ID=57112978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150049568A KR102411999B1 (ko) 2015-04-08 2015-04-08 회로기판

Country Status (3)

Country Link
US (1) US9832856B2 (ko)
JP (1) JP6957801B2 (ko)
KR (1) KR102411999B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102295105B1 (ko) * 2014-12-29 2021-08-31 삼성전기주식회사 회로기판 및 회로기판 제조방법
TWI579987B (zh) * 2015-12-22 2017-04-21 財團法人工業技術研究院 散熱模組
JP6771308B2 (ja) * 2016-05-02 2020-10-21 三菱電機株式会社 回路基板および半導体集積回路の実装構造
KR20200098179A (ko) * 2019-02-12 2020-08-20 엘지이노텍 주식회사 회로기판
JP2020174115A (ja) * 2019-04-10 2020-10-22 株式会社フジクラ 多層回路基板
JP7439833B2 (ja) 2019-06-14 2024-02-28 Tdk株式会社 電子部品内蔵基板及びこれを用いた回路モジュール
KR20210135107A (ko) 2020-05-04 2021-11-12 삼성전자주식회사 반도체 패키지
WO2022004280A1 (ja) * 2020-07-02 2022-01-06 株式会社村田製作所 多層回路基板および電子部品実装多層基板
WO2022261947A1 (zh) * 2021-06-18 2022-12-22 华为技术有限公司 芯片封装结构及其制备方法、封装系统
US11924962B2 (en) * 2021-10-21 2024-03-05 Dell Products L.P. Printed circuit board (PCB) including heatsinks

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001179A1 (en) 1999-05-28 2002-01-03 Earl E. Wentzel Standardized test board for testing custom chips
JP2005311182A (ja) * 2004-04-23 2005-11-04 Shinko Electric Ind Co Ltd 基板及び半導体装置
US20090294165A1 (en) 2008-05-30 2009-12-03 Delphi Technologies, Inc. Method of manufacturing a printed circuit board
JP2012253167A (ja) * 2011-06-02 2012-12-20 Denki Kagaku Kogyo Kk 熱伝導性絶縁シート、金属ベース基板及び回路基板
JP2013135168A (ja) * 2011-12-27 2013-07-08 Ibiden Co Ltd プリント配線板

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396936A (en) * 1980-12-29 1983-08-02 Honeywell Information Systems, Inc. Integrated circuit chip package with improved cooling means
JPH0423485A (ja) * 1990-05-18 1992-01-27 Cmk Corp プリント配線板とその製造法
US5200809A (en) * 1991-09-27 1993-04-06 Vlsi Technology, Inc. Exposed die-attach heatsink package
EP0602298B1 (en) * 1992-12-15 1998-06-10 STMicroelectronics S.r.l. Support for a semiconductor package
US6331731B1 (en) * 1995-12-07 2001-12-18 International Business Machines Corporation Column for module component
US5831826A (en) * 1996-09-20 1998-11-03 Motorola, Inc. Heat transfer apparatus suitable for use in a circuit board assembly
JP3684830B2 (ja) 1998-03-27 2005-08-17 イビデン株式会社 プリント配線板
JP4187352B2 (ja) 1999-06-02 2008-11-26 イビデン株式会社 ビルドアップ多層プリント配線板及びビルドアップ多層プリント配線板の製造方法
JP3573034B2 (ja) * 1999-11-17 2004-10-06 日本電気株式会社 多層プリント配線板およびその放熱構造
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
TW554069B (en) * 2001-08-10 2003-09-21 Ebara Corp Plating device and method
DE10153763B4 (de) * 2001-10-31 2006-09-28 Advanced Micro Devices, Inc., Sunnyvale Überwachung der Void-Bildung in einem Damascence-Prozess
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP3527229B2 (ja) * 2002-05-20 2004-05-17 沖電気工業株式会社 半導体装置、半導体装置の実装方法、及び半導体装置のリペア方法
JP4008782B2 (ja) * 2002-08-23 2007-11-14 日本特殊陶業株式会社 多層配線基板の製造方法
JP2005183559A (ja) * 2003-12-18 2005-07-07 Nec Corp プリント配線板およびその製造方法
JP2006100631A (ja) * 2004-09-30 2006-04-13 Tdk Corp 配線基板及びその製造方法
JP4316483B2 (ja) * 2004-12-08 2009-08-19 ユーアイ電子株式会社 プリント基板の製造方法及びプリント基板
US7190581B1 (en) * 2005-01-11 2007-03-13 Midwest Research Institute Low thermal resistance power module assembly
JP4697533B2 (ja) * 2005-06-08 2011-06-08 ミネベア株式会社 面状照明装置
KR100691900B1 (ko) * 2006-01-16 2007-03-09 삼성전자주식회사 하드디스크 드라이브
US7629683B1 (en) * 2006-02-28 2009-12-08 Juniper Networks, Inc. Thermal management of electronic devices
TW200806160A (en) * 2006-07-07 2008-01-16 Integrated Module Technology Inc High heat conductive substrate and manufacturing method thereof
JP5142119B2 (ja) * 2006-09-20 2013-02-13 住友電装株式会社 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造
JP2008140924A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 電子機器
US7738249B2 (en) * 2007-10-25 2010-06-15 Endicott Interconnect Technologies, Inc. Circuitized substrate with internal cooling structure and electrical assembly utilizing same
KR100976201B1 (ko) 2007-10-30 2010-08-17 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP5026947B2 (ja) * 2007-12-21 2012-09-19 矢崎総業株式会社 回路基板の熱対策構造
JP2009200212A (ja) * 2008-02-21 2009-09-03 Keihin Corp プリント基板の放熱構造
US8248803B2 (en) * 2010-03-31 2012-08-21 Hong Kong Applied Science and Technology Research Institute Company Limited Semiconductor package and method of manufacturing the same
JP2011222579A (ja) * 2010-04-05 2011-11-04 Kaneka Corp 放熱構造体
US8210716B2 (en) * 2010-08-27 2012-07-03 Quarkstar Llc Solid state bidirectional light sheet for general illumination
JP5692056B2 (ja) * 2011-12-28 2015-04-01 株式会社デンソー 多層プリント基板
JP6119111B2 (ja) * 2012-05-16 2017-04-26 富士通株式会社 回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法
JP2014192518A (ja) * 2013-03-28 2014-10-06 Toyota Motor Corp 半導体装置およびその製造方法
JP5764234B2 (ja) * 2014-04-23 2015-08-19 島田理化工業株式会社 プリント配線板の製造方法
US9706668B2 (en) * 2014-10-24 2017-07-11 Samsung Electro-Mechanics Co., Ltd. Printed circuit board, electronic module and method of manufacturing the same
KR102411997B1 (ko) * 2015-04-08 2022-06-22 삼성전기주식회사 회로기판 및 회로기판 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020001179A1 (en) 1999-05-28 2002-01-03 Earl E. Wentzel Standardized test board for testing custom chips
JP2005311182A (ja) * 2004-04-23 2005-11-04 Shinko Electric Ind Co Ltd 基板及び半導体装置
US20090294165A1 (en) 2008-05-30 2009-12-03 Delphi Technologies, Inc. Method of manufacturing a printed circuit board
JP2012253167A (ja) * 2011-06-02 2012-12-20 Denki Kagaku Kogyo Kk 熱伝導性絶縁シート、金属ベース基板及び回路基板
JP2013135168A (ja) * 2011-12-27 2013-07-08 Ibiden Co Ltd プリント配線板

Also Published As

Publication number Publication date
US9832856B2 (en) 2017-11-28
US20160302298A1 (en) 2016-10-13
KR20160120481A (ko) 2016-10-18
JP2016201532A (ja) 2016-12-01
JP6957801B2 (ja) 2021-11-02

Similar Documents

Publication Publication Date Title
KR102411999B1 (ko) 회로기판
KR102374256B1 (ko) 회로기판 및 회로기판 제조방법
KR102268386B1 (ko) 회로기판
KR102262906B1 (ko) 회로기판
JP6682741B2 (ja) 回路基板及び回路基板組立体
US10064291B2 (en) Circuit board and manufacturing method thereof
KR102253473B1 (ko) 회로기판
US10497847B2 (en) Structure and manufacturing method of heat dissipation substrate and package structure and method thereof
KR102411997B1 (ko) 회로기판 및 회로기판 제조방법
US9699885B2 (en) Circuit board including heat dissipation structure
US8829361B2 (en) Wiring board and mounting structure using the same
KR101796519B1 (ko) 회로기판 및 회로기판 조립체
KR102149794B1 (ko) 인쇄회로기판 및 그 제조방법
JP2015070169A (ja) 配線基板および配線基板製造方法
CN117177433A (zh) 封装件和制造封装件的方法
KR20110133282A (ko) 인쇄회로기판 및 그 제조방법
JP2013016842A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right