JP3684830B2 - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP3684830B2 JP3684830B2 JP10030498A JP10030498A JP3684830B2 JP 3684830 B2 JP3684830 B2 JP 3684830B2 JP 10030498 A JP10030498 A JP 10030498A JP 10030498 A JP10030498 A JP 10030498A JP 3684830 B2 JP3684830 B2 JP 3684830B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- via hole
- printed wiring
- wiring board
- glass cloth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【技術分野】
本発明は，プリント配線板に関し，特にビアホールの導通信頼性を高める構造に関する。
【０００２】
【従来技術】
従来，プリント配線板としては，図９に示すごとく，絶縁基板９２の表面に導体パターン９５１，９５２を設け，両者の間をビアホール９１により電気的に接続してなるものがある。
このプリント配線板を製造するに当たっては，図１０に示すごとく，ビアホールをレーザー照射により形成する方法を利用した製造方法がある。即ち，まず，ガラスクロスに樹脂を含浸した絶縁基板９２を準備する。次いで，絶縁基板９２の表面に，銅箔９５を貼着し，ビアホール形成部分９１ａに対応する位置に開口孔９５０を形成する。次いで，開口孔９５０に対してレーザー９８を照射して，ビアホール９１を形成する。
次に，ビアホール９１の内壁に金属めっき膜９５９を形成する。次いで，銅箔９５にエッチングを施して，導体パターン９５１，９５２を形成する。
以上によりプリント配線板を得る。
【０００３】
【解決しようとする課題】
しかしながら，上記従来のプリント配線板においては，絶縁基板９２に含まれているガラスクロス９００の粗密により，ビアホール９１の壁面形状が大きく変わる。即ち，図１１に示すごとく，絶縁基板９２において，ガラスクロス９００が少ない部分は，樹脂が相対的に多くなる。そのため，レーザー孔明け速度が速く，本来のビアホール形成部分だけでなく，その周囲の部分をも孔明けされる。そのため，図１１に示すごとく，壁面が膨らんだビアホール９１が形成されてしまう。
【０００４】
逆に，図１２に示すごとく，絶縁基板９２において，ガラスクロス９００が多い部分は，ガラスクロスが難レーザー加工性であるため，レーザー孔明け速度が遅く，図１２に示すごとく，本来のビアホール形成部分の全部を孔明けすることができず，その一部が残ってしまう。このため，ビアホール９１が，その設計領域よりも小さくなってしまう。
【０００５】
このように，ガラスクロスに樹脂を含浸した絶縁基板は，レーザー加工によって正確なビアホールを孔明けすることが困難であった。このため，ビアホールの電気的接続信頼性が悪いという支障が生じやすかった。
【０００６】
本発明は，かかる従来の問題点に鑑みてなされたもので，レーザー加工により正確にビアホールを形成できるプリント配線板を提供しようとするものである。
【０００７】
【課題の解決手段】
本発明は，ガラスクロスに樹脂を含浸させてなる２層の絶縁層の間に導電性隔壁を設け，積層してなる積層板と，
上記積層板の両面側から，同一軸線上に位置するビアホール形成部分にレーザーを照射して，上記導電性隔壁を底部とする上部孔及び下部孔を設け，上記積層板の異層間を電気的に接続するためのビアホールとを有することを特徴とするプリント配線板である。
【０００８】
本発明においては，複数の絶縁層の間に導電性隔壁を設け，導電性隔壁によりビアホールを上部孔と下部孔に分割している。即ち，ビアホールの上端部と下端部との間に導電性隔壁を設けることにより，ビアホールのレーザー孔明け深さを小さくしている。そのため，絶縁層にガラスクロスの粗密があったとしても，分割された孔形成部分のガラスクロス量のバラツキは，分割されない場合よりも小さい。そのため，分割により形成された上部孔と下部孔は，孔明け状態のバラツキは少ない。従って，本発明のプリント配線板によれば，正確にビアホールを形成できる。
【０００９】
次に，本発明の詳細について説明する。
上記上部孔と下部孔とは，同一軸上に設けられている。これにより，ビアホールの電気特性が更に向上する。
また，上記各絶縁層の厚みは，０．０３〜０．３ｍｍであることが好ましい。これにより，異層の導体パターン間の絶縁性を十分に確保して，かつビアホールを正確に形成できる。一方，０．０３ｍｍ未満の場合には，異層の導体パターン間の絶縁性を確保できないおそれがある。また，０．３ｍｍを超える場合には，ビアホールを正確に形成できないおそれがある。
【００１０】
絶縁層としては，ガラスクロスに樹脂を含浸させてなるものを用いるが，具体的には，ガラスクロスに樹脂を含浸させ，Ｂステージ化させたプリプレグなどを用いることができる。
導電性隔壁は，上部孔と下部孔との間の導電性を維持しつつ，ビアホールの上下を分断する。かかる導電性隔壁は，例えば，銅等の金属箔，金属めっき膜に，ビアホールとほぼ同一又はそれよりも大きいパターンを形成したものを用いる。また，各絶縁層には，導体パターンを設けることができる。導体パターンは，上記導電性隔壁と同材料で形成することができる。
【００１１】
本発明のプリント配線板は，プラスチックＰＧＡ（ピングリッドアレイ），ＢＧＡ（ボールグリッドアレイ），マルチチップモジュール等の電子部品を搭載するための電子部品搭載用基板，マザーボード，ドーターボード等のプリント配線板などに用いることができる。
【００１２】
【発明の実施の形態】
実施形態例１
本発明の実施形態例に係るプリント配線板について，図１〜図８を用いて説明する。
本例のプリント配線板は，図１に示すごとく，２層の絶縁層２１，２２を積層してなる積層板２と，積層板２の異層間を電気的に接続するためのビアホール１とからなる。
【００１３】
ビアホール１は，上部孔１１と下部孔１２と，両者の間に介設した導電性隔壁５とからなる。導電性隔壁５３は，その上面が上部孔１１の底部を，下面が下部孔１２の底部を構成している。上部孔１１と下部孔１２は，同一軸上に設けられている。
【００１４】
絶縁層２１，２２は，ガラスクロスにエポキシ樹脂を含浸したものであり，その厚みは０．１ｍｍである。積層板２の上面，下面にはそれぞれ導体パターン５１，５２を設けている。
【００１５】
次に，本例のプリント配線板の製造方法について説明する。
まず，ガラスクロスにエポキシ樹脂を含浸させこれを半硬化させた絶縁基板を準備し，これを下層の絶縁層とする。図２に示すごとく，絶縁層２２の両面に銅箔５を貼着し，その一方の銅箔をエッチングして導電性隔壁５３を形成する。導電性隔壁５３は，ビアホール１の底部となる部分を被覆する隔壁となる内部パターンである（図５参照）。
【００１６】
次いで，図３に示すごとく，絶縁層２２の上面に，ガラスクロスにエポキシ樹脂を含浸させこれを半硬化させたプリプレグを配置し，さらにその上に銅箔５を配置し，これらを熱圧着して，上層の絶縁層２１を形成する。以上により，下層の絶縁層２２と上層の絶縁層２１と銅箔５とからなる積層板２を得る。
次に，図４に示すごとく，積層板２の両面に配置された銅箔５にエッチングを施して，ビアホール形成部分と対応する部分に開口孔５０を形成する。
【００１７】
次いで，図５に示すごとく，積層板２の両面側から，ビアホール形成部分に対してレーザー８を照射して，導電性隔壁５３を底部とする上部孔１１と下部孔１２とを形成する。上部孔１１と下部孔１２は，同一軸線上に位置し，積層板２の上部の導体パターン５１と下部の導体パターン５２とを電気的に接続するビアホール１となる。また，上部孔１１と下部孔１２との間には，導電性隔壁５３が介設されることになる。
【００１８】
次に，図６に示すごとく，化学銅めっき・電気銅めっき処理を行い，ビアホール１の壁面に金属めっき膜５９を形成する。次に，図７に示すごとく，積層板２の両面を被覆する銅箔５にエッチングを施して，導体パターン５１，５２を形成する。
その後，図１に示すごとく，積層板２の表面にソルダーレジスト２３を被覆し，導体パターン５１に半田ボール４を接合する。
以上により，本例のプリント配線板を得る。
【００１９】
本例の作用及び効果について説明する。
本例においては，２層の絶縁層２１，２２の間に導電性隔壁５３を設け，導電性隔壁５３によりビアホール１を上部孔１１と下部孔１２に分割している。即ち，ビアホール１の上端部と下端部との間に導電性隔壁５３を設けることにより，ビアホール１のレーザー孔明け深さを小さくしている。そのため，図８に示すごとく，絶縁層２１，２２にガラスクロス２００の粗密があったとしても，分割された孔形成部分のガラスクロス量のバラツキ（図８（ａ））は，分割されないで１層のみからなる絶縁層２０の場合（図８（ｂ））よりも小さい。それゆえ，分割により形成された上部孔１１と下部孔１２は，孔明け状態のバラツキは少ない。従って，本例のプリント配線板によれば，正確にビアホール１を形成できる。
【００２０】
【発明の効果】
上述のごとく，本発明によれば，レーザー加工により正確にビアホールを形成できるプリント配線板を提供することができる。
【図面の簡単な説明】
【図１】実施形態例１のプリント配線板の断面図。
【図２】実施形態例１のプリント配線板の製造方法における，下層の絶縁層の断面図。
【図３】図２に続く，下層の絶縁層に上層の絶縁層を積層した積層板の断面図。
【図４】図３に続く，ビアホール形成部分の銅箔に開口孔を形成した積層板の断面図。
【図５】図４に続く，ビアホールを形成した積層板の断面図。
【図６】図５に続く，ビアホール内壁に金属めっき膜を形成した積層板の断面図。
【図７】図６に続く，導体パターンを形成した積層板の断面図。
【図８】実施形態例１の作用及び効果を示すための，２層の絶縁層の断面説明図（ａ），単層の絶縁層の断面説明図（ｂ）。
【図９】従来例のプリント配線板の断面図。
【図１０】従来例における，ビアホール形成方法を示すための説明図。
【図１１】従来例における，ガラスクロスの少ない部分にビアホールを形成した場合の問題点を示すための説明図。
【図１２】従来例における，ガラスクロスの多い部分にビアホールを形成した場合の問題点を示すための説明図。
【符号の説明】
１．．．ビアホール，
１１．．．上部孔，
１２．．．下部孔，
２．．．積層板，
２１，２２．．．絶縁層，
４．．．半田ボール，
５．．．銅箔，
５１，５２．．．導体パターン，
５３．．．導電性隔壁，
５９．．．金属めっき膜，
【技術分野】
本発明は，プリント配線板に関し，特にビアホールの導通信頼性を高める構造に関する。
【０００２】
【従来技術】
従来，プリント配線板としては，図９に示すごとく，絶縁基板９２の表面に導体パターン９５１，９５２を設け，両者の間をビアホール９１により電気的に接続してなるものがある。
このプリント配線板を製造するに当たっては，図１０に示すごとく，ビアホールをレーザー照射により形成する方法を利用した製造方法がある。即ち，まず，ガラスクロスに樹脂を含浸した絶縁基板９２を準備する。次いで，絶縁基板９２の表面に，銅箔９５を貼着し，ビアホール形成部分９１ａに対応する位置に開口孔９５０を形成する。次いで，開口孔９５０に対してレーザー９８を照射して，ビアホール９１を形成する。
次に，ビアホール９１の内壁に金属めっき膜９５９を形成する。次いで，銅箔９５にエッチングを施して，導体パターン９５１，９５２を形成する。
以上によりプリント配線板を得る。
【０００３】
【解決しようとする課題】
しかしながら，上記従来のプリント配線板においては，絶縁基板９２に含まれているガラスクロス９００の粗密により，ビアホール９１の壁面形状が大きく変わる。即ち，図１１に示すごとく，絶縁基板９２において，ガラスクロス９００が少ない部分は，樹脂が相対的に多くなる。そのため，レーザー孔明け速度が速く，本来のビアホール形成部分だけでなく，その周囲の部分をも孔明けされる。そのため，図１１に示すごとく，壁面が膨らんだビアホール９１が形成されてしまう。
【０００４】
逆に，図１２に示すごとく，絶縁基板９２において，ガラスクロス９００が多い部分は，ガラスクロスが難レーザー加工性であるため，レーザー孔明け速度が遅く，図１２に示すごとく，本来のビアホール形成部分の全部を孔明けすることができず，その一部が残ってしまう。このため，ビアホール９１が，その設計領域よりも小さくなってしまう。
【０００５】
このように，ガラスクロスに樹脂を含浸した絶縁基板は，レーザー加工によって正確なビアホールを孔明けすることが困難であった。このため，ビアホールの電気的接続信頼性が悪いという支障が生じやすかった。
【０００６】
本発明は，かかる従来の問題点に鑑みてなされたもので，レーザー加工により正確にビアホールを形成できるプリント配線板を提供しようとするものである。
【０００７】
【課題の解決手段】
本発明は，ガラスクロスに樹脂を含浸させてなる２層の絶縁層の間に導電性隔壁を設け，積層してなる積層板と，
上記積層板の両面側から，同一軸線上に位置するビアホール形成部分にレーザーを照射して，上記導電性隔壁を底部とする上部孔及び下部孔を設け，上記積層板の異層間を電気的に接続するためのビアホールとを有することを特徴とするプリント配線板である。
【０００８】
本発明においては，複数の絶縁層の間に導電性隔壁を設け，導電性隔壁によりビアホールを上部孔と下部孔に分割している。即ち，ビアホールの上端部と下端部との間に導電性隔壁を設けることにより，ビアホールのレーザー孔明け深さを小さくしている。そのため，絶縁層にガラスクロスの粗密があったとしても，分割された孔形成部分のガラスクロス量のバラツキは，分割されない場合よりも小さい。そのため，分割により形成された上部孔と下部孔は，孔明け状態のバラツキは少ない。従って，本発明のプリント配線板によれば，正確にビアホールを形成できる。
【０００９】
次に，本発明の詳細について説明する。
上記上部孔と下部孔とは，同一軸上に設けられている。これにより，ビアホールの電気特性が更に向上する。
また，上記各絶縁層の厚みは，０．０３〜０．３ｍｍであることが好ましい。これにより，異層の導体パターン間の絶縁性を十分に確保して，かつビアホールを正確に形成できる。一方，０．０３ｍｍ未満の場合には，異層の導体パターン間の絶縁性を確保できないおそれがある。また，０．３ｍｍを超える場合には，ビアホールを正確に形成できないおそれがある。
【００１０】
絶縁層としては，ガラスクロスに樹脂を含浸させてなるものを用いるが，具体的には，ガラスクロスに樹脂を含浸させ，Ｂステージ化させたプリプレグなどを用いることができる。
導電性隔壁は，上部孔と下部孔との間の導電性を維持しつつ，ビアホールの上下を分断する。かかる導電性隔壁は，例えば，銅等の金属箔，金属めっき膜に，ビアホールとほぼ同一又はそれよりも大きいパターンを形成したものを用いる。また，各絶縁層には，導体パターンを設けることができる。導体パターンは，上記導電性隔壁と同材料で形成することができる。
【００１１】
本発明のプリント配線板は，プラスチックＰＧＡ（ピングリッドアレイ），ＢＧＡ（ボールグリッドアレイ），マルチチップモジュール等の電子部品を搭載するための電子部品搭載用基板，マザーボード，ドーターボード等のプリント配線板などに用いることができる。
【００１２】
【発明の実施の形態】
実施形態例１
本発明の実施形態例に係るプリント配線板について，図１〜図８を用いて説明する。
本例のプリント配線板は，図１に示すごとく，２層の絶縁層２１，２２を積層してなる積層板２と，積層板２の異層間を電気的に接続するためのビアホール１とからなる。
【００１３】
ビアホール１は，上部孔１１と下部孔１２と，両者の間に介設した導電性隔壁５とからなる。導電性隔壁５３は，その上面が上部孔１１の底部を，下面が下部孔１２の底部を構成している。上部孔１１と下部孔１２は，同一軸上に設けられている。
【００１４】
絶縁層２１，２２は，ガラスクロスにエポキシ樹脂を含浸したものであり，その厚みは０．１ｍｍである。積層板２の上面，下面にはそれぞれ導体パターン５１，５２を設けている。
【００１５】
次に，本例のプリント配線板の製造方法について説明する。
まず，ガラスクロスにエポキシ樹脂を含浸させこれを半硬化させた絶縁基板を準備し，これを下層の絶縁層とする。図２に示すごとく，絶縁層２２の両面に銅箔５を貼着し，その一方の銅箔をエッチングして導電性隔壁５３を形成する。導電性隔壁５３は，ビアホール１の底部となる部分を被覆する隔壁となる内部パターンである（図５参照）。
【００１６】
次いで，図３に示すごとく，絶縁層２２の上面に，ガラスクロスにエポキシ樹脂を含浸させこれを半硬化させたプリプレグを配置し，さらにその上に銅箔５を配置し，これらを熱圧着して，上層の絶縁層２１を形成する。以上により，下層の絶縁層２２と上層の絶縁層２１と銅箔５とからなる積層板２を得る。
次に，図４に示すごとく，積層板２の両面に配置された銅箔５にエッチングを施して，ビアホール形成部分と対応する部分に開口孔５０を形成する。
【００１７】
次いで，図５に示すごとく，積層板２の両面側から，ビアホール形成部分に対してレーザー８を照射して，導電性隔壁５３を底部とする上部孔１１と下部孔１２とを形成する。上部孔１１と下部孔１２は，同一軸線上に位置し，積層板２の上部の導体パターン５１と下部の導体パターン５２とを電気的に接続するビアホール１となる。また，上部孔１１と下部孔１２との間には，導電性隔壁５３が介設されることになる。
【００１８】
次に，図６に示すごとく，化学銅めっき・電気銅めっき処理を行い，ビアホール１の壁面に金属めっき膜５９を形成する。次に，図７に示すごとく，積層板２の両面を被覆する銅箔５にエッチングを施して，導体パターン５１，５２を形成する。
その後，図１に示すごとく，積層板２の表面にソルダーレジスト２３を被覆し，導体パターン５１に半田ボール４を接合する。
以上により，本例のプリント配線板を得る。
【００１９】
本例の作用及び効果について説明する。
本例においては，２層の絶縁層２１，２２の間に導電性隔壁５３を設け，導電性隔壁５３によりビアホール１を上部孔１１と下部孔１２に分割している。即ち，ビアホール１の上端部と下端部との間に導電性隔壁５３を設けることにより，ビアホール１のレーザー孔明け深さを小さくしている。そのため，図８に示すごとく，絶縁層２１，２２にガラスクロス２００の粗密があったとしても，分割された孔形成部分のガラスクロス量のバラツキ（図８（ａ））は，分割されないで１層のみからなる絶縁層２０の場合（図８（ｂ））よりも小さい。それゆえ，分割により形成された上部孔１１と下部孔１２は，孔明け状態のバラツキは少ない。従って，本例のプリント配線板によれば，正確にビアホール１を形成できる。
【００２０】
【発明の効果】
上述のごとく，本発明によれば，レーザー加工により正確にビアホールを形成できるプリント配線板を提供することができる。
【図面の簡単な説明】
【図１】実施形態例１のプリント配線板の断面図。
【図２】実施形態例１のプリント配線板の製造方法における，下層の絶縁層の断面図。
【図３】図２に続く，下層の絶縁層に上層の絶縁層を積層した積層板の断面図。
【図４】図３に続く，ビアホール形成部分の銅箔に開口孔を形成した積層板の断面図。
【図５】図４に続く，ビアホールを形成した積層板の断面図。
【図６】図５に続く，ビアホール内壁に金属めっき膜を形成した積層板の断面図。
【図７】図６に続く，導体パターンを形成した積層板の断面図。
【図８】実施形態例１の作用及び効果を示すための，２層の絶縁層の断面説明図（ａ），単層の絶縁層の断面説明図（ｂ）。
【図９】従来例のプリント配線板の断面図。
【図１０】従来例における，ビアホール形成方法を示すための説明図。
【図１１】従来例における，ガラスクロスの少ない部分にビアホールを形成した場合の問題点を示すための説明図。
【図１２】従来例における，ガラスクロスの多い部分にビアホールを形成した場合の問題点を示すための説明図。
【符号の説明】
１．．．ビアホール，
１１．．．上部孔，
１２．．．下部孔，
２．．．積層板，
２１，２２．．．絶縁層，
４．．．半田ボール，
５．．．銅箔，
５１，５２．．．導体パターン，
５３．．．導電性隔壁，
５９．．．金属めっき膜，
Claims (2)
- ガラスクロスに樹脂を含浸させてなる２層の絶縁層の間に導電性隔壁を設け，積層してなる積層板と，
上記積層板の両面側から，同一軸線上に位置するビアホール形成部分にレーザーを照射して，上記導電性隔壁を底部とする上部孔及び下部孔を設け，上記積層板の異層間を電気的に接続するためのビアホールとを有することを特徴とするプリント配線板。 - 請求項１において，上記各絶縁層の厚みは，０．０３〜０．３ｍｍであることを特徴とするプリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10030498A JP3684830B2 (ja) | 1998-03-27 | 1998-03-27 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10030498A JP3684830B2 (ja) | 1998-03-27 | 1998-03-27 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11284300A JPH11284300A (ja) | 1999-10-15 |
| JP3684830B2 true JP3684830B2 (ja) | 2005-08-17 |
Family
ID=14270436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10030498A Expired - Lifetime JP3684830B2 (ja) | 1998-03-27 | 1998-03-27 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3684830B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9788409B2 (en) | 2015-04-08 | 2017-10-10 | Samsung Electro-Mechanics Co., Ltd. | Circuit board and method of manufacturing the same |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102253473B1 (ko) | 2014-09-30 | 2021-05-18 | 삼성전기주식회사 | 회로기판 |
| KR102194720B1 (ko) | 2014-09-30 | 2020-12-23 | 삼성전기주식회사 | 방열 구조체를 포함하는 회로기판 |
| KR102268386B1 (ko) | 2014-09-30 | 2021-06-23 | 삼성전기주식회사 | 회로기판 |
| KR102262906B1 (ko) | 2014-11-13 | 2021-06-09 | 삼성전기주식회사 | 회로기판 |
| KR102411999B1 (ko) | 2015-04-08 | 2022-06-22 | 삼성전기주식회사 | 회로기판 |
-
1998
- 1998-03-27 JP JP10030498A patent/JP3684830B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9788409B2 (en) | 2015-04-08 | 2017-10-10 | Samsung Electro-Mechanics Co., Ltd. | Circuit board and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11284300A (ja) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7491896B2 (en) | Information handling system utilizing circuitized substrate with split conductive layer | |
| US8351215B2 (en) | Method of manufacturing a chip embedded printed circuit board | |
| JP5101542B2 (ja) | チップ内蔵印刷回路基板及びその製造方法 | |
| US7858437B2 (en) | Method for manufacturing a substrate with cavity | |
| KR100825451B1 (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
| US20030058630A1 (en) | Multilayer circuit board and semiconductor device using the same | |
| JP2003174265A (ja) | 多層配線回路基板 | |
| KR20080076241A (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
| JP2009253261A (ja) | 高密度回路基板及びその形成方法 | |
| US6802120B2 (en) | Method of manufacturing a printed wiring board having a non-through mounting hole | |
| US7562446B2 (en) | Method for manufacturing substrate with cavity | |
| JP3684830B2 (ja) | プリント配線板 | |
| JPH10261854A (ja) | プリント配線板及びその製造方法 | |
| US7157647B2 (en) | Circuitized substrate with filled isolation border, method of making same, electrical assembly utilizing same, and information handling system utilizing same | |
| JP2784524B2 (ja) | 多層電子部品搭載用基板及びその製造法 | |
| JP3610769B2 (ja) | 多層電子部品搭載用基板 | |
| JP2784521B2 (ja) | 多層電子部品塔載用基板及びその製造法 | |
| JPS62114247A (ja) | 電子素子用チツプキヤリアの製造法 | |
| JP2787230B2 (ja) | 電子部品塔載用基板 | |
| JP4549499B2 (ja) | 半導体チップ搭載用基板の製造方法、および半導体チップ搭載用基板と半導体装置 | |
| JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
| JPH11186726A (ja) | 多層プリント配線板及びその製造方法 | |
| JPH08181452A (ja) | 多層プリント配線板の製造方法 | |
| JPH07273453A (ja) | 多層プリント配線板の製造方法 | |
| CN115915573A (zh) | 电路板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050406 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |