JP2787230B2

JP2787230B2 - 電子部品塔載用基板

Info

Publication number: JP2787230B2
Application number: JP1197440A
Authority: JP
Inventors: 由紀夫神谷; 森　　茂樹; 芳廣南川; 利民香村
Original assignee: Ibiden Co Ltd
Current assignee: Ibiden Co Ltd
Priority date: 1989-07-29
Filing date: 1989-07-29
Publication date: 1998-08-13
Anticipated expiration: 2013-08-13
Also published as: JPH0362537A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、電子部品搭載用基板に関し、特にフェイス
ダウンボンディング形電子部品（電極形成面を下側にし
て導体回路にその電極を接続する半導体素子等の電子部
品）が実装されると共に、当該電子部品を外部に電気的
に接続する電子部品搭載用基板に関する。

（従来の技術）近年の電子機器の小型、軽量、薄型化に伴って、これ
に内蔵される半導体素子等の電子部品も高密度化されて
きている。この高密度化された電子部品は必然的にその
接続端子数を増加させることとなるため、このような電
子部品を実装するための電子部品搭載用基板の導体回路
も、より高密度なものが要求されてきている。

そこで、昨今では、この要求を満たすものとして、導
体回路の高密度化を図った電子部品搭載用基板が種々案
出されてきている。例えば、第22図及び第23図に示す、
実公平１−9160号公報に開示されているような「半導体
素子の実装構造」を有する電子部品搭載用基板（200）
である。

この「半導体素子の実装構造」は、「基板の一主表面
上に形成された導体パターンにフェスダウンボンディン
グ形半導体素子を該素子の電極を介して搭載するものに
おいて、該導体パターンを前記一主表面上にて素子搭載
領域外に導かれる配線導体と、素子搭載領域内にて前記
一主表面から他の主表面に導電性スルーホールを介して
導かれる導電端子とから構成すること」をその構成上の
特徴としている。

すなわち、基材（10）の両面に導体回路（80）を形成
して、その導体回路（80）のうち、半導体素子等の電子
部品（70）が搭載される面のものを配線導体（81）と
し、素子（70）の電極に対応して設けられた導電端子
（82）を導電性スルーホール（83）を介して基材（10）
の他面に設けられた導体回路（80）へ引き出して、導体
回路（80）の高密度化に対応せんとしたものである。

このように、この種の構造を有する電子部品搭載用基
板（200）によれば、導体回路（80）の高密度化の要求
を満足することができる。

（発明が解決しようとする課題）一方、前述の如く、電子機器の小型、薄型化を図るた
めには、電子部品搭載用基板自体も、小型、薄型化する
必要がある。そのためには、基材（10）自体の厚みを薄
くするか、または基材（10）に電子部品（70）が収納さ
れるような凹部を設け、電子部品（70）が実装された際
に全体として薄くなるようにすればよいのである。

しかしながら、前述のような導体回路（80）を基材
（10）の両面に有する構造の電子部品搭載用基板（20
0）にあっては、基材（10）自体の厚みを薄くした場合
には、電子部品実装時における加熱や収湿等により基材
（10）が伸び易くなって好ましくない。

また、電子部品（70）が収納されるような凹部を設け
ようとしても、導体回路（80）が両面に形成されている
ため、電子部品裏面の接続端子と導体回路（80）とを電
気的に接続するためには、第24図に示すような導体回路
（80）とする必要があり、このような導体回路（80）を
形成するには、製造上、あるいはコスト的に言っても困
難であるといった問題がある。

さらに、この種の電子部品搭載用基板（200）は、そ
の製造時及び電子部品実装時に、第25図に示すようにリ
ール・トウ・リール方式で一般に取り扱われる。

従って、導体回路（80）が基材（40）の両面に形成さ
れていると、第26図に示すように、リール（90）に巻か
れた際に外側（表面）の導体回路（80）に比べ、内側
（裏面）の導体回路（80）の方が、基材の厚みだけ余分
に湾曲するため、基材（10）が厚くなればなるほど内側
（裏面）の導体回路（80）が基材（10）から剥がれ易く
なるといった問題もある。

本発明は、以上のような実情に鑑みてなされたもので
あり、その目的とするところは、導体回路の高密度化
と、電子部品を実装した際の薄型化とを容易に図ること
ができると共に、リール・トウ・リール方式で取り扱わ
れる際には導体回路が容易に剥がれない電子部品搭載用
基板を提供することにある。

（課題を解決するための手段）以上の課題を解決するために、本発明の採った手段
を、実施例に対応する第１図及び第２図に従って説明す
ると、「フェイスダウンボンディング形電子部品（70）が実
装される電子部品搭載部（11）と、当該電子部品（70）
を外部に電気的に接続する導体回路（22）（32）とを備
え、リール・トゥ・リール方式により取り扱われるフィ
ルム状の電子部品搭載用基板（100）において、電子部品搭載部（11）を凹状に形成すると共に、導体
回路（22）（32）を電子部品（70）のフェイス面側にの
み多層に形成し、電子部品搭載部（11）から各導体回路
（22）（32）に至る接続孔（41）に導電処理を施してな
る導電体（40）により電子部品（70）の接続端子（71）
と各導体回路（22）（32）とを電気的に接続するように
したことを特徴とする電子部品搭載用基板（100）」で
ある。

すなわち、本発明に係る電子部品搭載用基板（100）
は、リール・トゥ・リール方式により取り扱われるフィ
ルム状の電子部品搭載用基板であって、フェイスダウン
ボンディング形電子部品（70）を搭載する電子部品搭載
部（11）を凹状に形成し、ここに搭載された電子部品
（70）を外部に電気的に接続する導体回路（22）（32）
を電子部品（70）のフェイス面側にのみ多層に形成し
て、これらの導体回路（22）（32）と電子部品（70）の
接続端子（71）とを電子部品搭載部（11）から各導体回
路（22）（32）に至る接続孔（41）にメッキ等の導電処
理を施してなる導電体（40）により電気的に接続したも
のである。

なお、電子部品搭載部（11）は、第１図の実施例１に
示す如く、基材（10）にザグリ加工を施して凹状として
もよく、第２図の実施例２に示す如く、基材（10）に開
口（12）を設け、この開口（12）を導体回路層で覆っ
て、凹状としても良い。また、その深さ及び大きさにつ
いては、特に限定されないが、基材（10）の材質、厚
み、強度及び電子部品（70）の厚み等によって適宜決定
されるものである。

また、各実施例における導体回路（22）（32）は、二
層としているが、多層であれば何層であっても良く、こ
の場合、層数が多ければ多いほど、より高密度な導体回
路（22）（32）を形成することができることは言うまで
もない。

さらに、導電体（40）にあっては、第１図に示す実施
例１では、基材（10）及び各導体回路（22）（32）を貫
通する接続孔（41）に、導電性ペーストを埋めることに
よって導電処理を施した柱状の導電体（40）とし、第２
図に示す実施例２にあっては、各導体回路（22）（32）
に当接する接続孔（41）に、メッキによって導電処理を
施したブラインドスルーホール（40）としているが、そ
の他の手段で構成しても良く、要は、電子部品（70）の
接続端子（71）と各導体回路（22）（32）とが電気的に
接続されるようになっていればよい。そして、このよう
に形成された導電体（40）と、電子部品（70）の接続端
子（71）とは、ハンダバンプ（60）等によって接続され
る。

（発明の作用）本発明は、上記のような構成により、以下のような作
用がある。

先ず、電子部品搭載部（11）を凹状に形成して、この
電子部品搭載部（11）に電子部品（70）を収納できるよ
うにしたことにより、基材（10）自体の厚みを薄くする
ことなく、つまり、基材（10）の強度を保持したまま電
子部品（70）を実装した際の厚みを薄くできるのであ
る。

次に、導体回路（22）（32）を多層にしたことにより
パターン設計の自由度が増して導体回路（22）（32）の
高密度化を容易に図ることができるのである。

さらに、これらの導体回路（22）（32）を電子部品
（70）のフェイス面側にのみ形成したことにより、第27
図に示すように、リール・トウ・リール方式により取り
扱われてリール（90）に巻かれた場合、第26図に示す従
来のものに比較して、基材（10）の厚さによる湾曲が少
なくなるため、導体回路（22）（32）が基材（10）から
剥がれ難いのである。

（実施例）次に、本発明に係る電子部品搭載用基板（100）の実
施例を図面に従って説明する。

実施例１実施例１に係る電子部品搭載用基板（100）を第１図
に示し、以下に、この電子部品搭載用基板（100）を第
３図から第15図に示す製造工程図に基づいて説明する。

先ず、第３図及び第４図に示すようにポリイミド等か
らなるフィルム状の基材（10）と、銅箔（21）とを接着
剤（50）を介して一体化し、その後、接続孔（41）を明
ける。

次に、第５図及び第６図に示すように、銅箔（21）に
エッチング加工を施すことにより、内層導体回路（22）
を形成し、その後、内層導体回路（22）の表面に感光性
ポリイミド等の感光性絶縁材（23）（以下、感光性絶縁
材という）を塗布し、露光・現像を施すことにより、内
層（20）を形成する。

次いで、第７図及び第８図に示すように、ポリイミド
等からなる絶縁層（33）と銅箔（31）とを接着剤（50）
を介して一体化し、その後、接続孔（42）を明けて外層
（30）を形成し、この外層（30）と第５図及び第６図に
形成した内層（20）とを接着剤（50）を介して一体化
し、その後接続孔（42）をあける。

次いで、第９図及び第10図に示すように、外層（30）
の銅箔（31）にエッチング加工を施すことにより、外層
導体回路（32）を形成する。

次いで、第11図及び第12図に示すように、感光性絶縁
材（23）を外層導体回路（32）の表面に塗布し、露光・
現像を施すことにより外層（30）を形成し、その後、接
続孔（41）（42）（43）に導電性ペーストを埋め込んで
導電処理を施し柱状の導電体（40）を形成する。

最後に、基材（10）にザグリ加工を施して凹状とし、
基材（10）及び外層（30）から露出している導電体（4
0）にバンプ（60）を形成することにより、第13図から
第15図に示す電子部品搭載用基板（100）を得る。

実施例２実施例２に係る電子部品搭載用基板（100）を第２図
に示し、以下に、この電子部品搭載用基板（100）を第1
6図から第21図に示す製造工程図に基づいて説明する。

先ず、第16図に示すように、接続孔（41）を明けたポ
リイミド等からなるフィルム状の絶縁層（33）と銅箔
（31）とを接着剤（50）を介して一体化し、外層（30）
を形成する。

次に、第17図に示すように、電子部品（70）を実装す
るための開口（12）を形成したポリイミド等からなるフ
ィルム状の基材（10）と銅箔とを接着剤を介して一体化
し、銅箔にエッチング加工を施すことによって内層導体
回路（22）を形成し、その後、内層導体回路（22）の表
面に感光性ポリイミド等の感光性絶縁材（23）（以下、
感光性絶縁材という）を塗布して内層（20）を形成す
る。

次いで、第18図に示すように、第16図の外層（30）と
第17図の内層（20）とを接着剤（50）を介して一体化
し、基材（10）の開口（12）に感光性絶縁材（23）を塗
布して、電子部品搭載部（11）を形成する。

次いで、第19図に示すように、外層（30）の銅箔（3
1）にエッチング加工を施すことにより外層導体回路（3
2）を形成する。

次いで、第20図に示すように、外層（30）の表面に感
光性絶縁剤（23）を塗布し、その後、開口（12）側及び
外層（30）側に露光、現像等を施して接続孔（41）（4
2）（43）を形成する。

最後に、第21図に示すように、接続孔（41）（42）
（43）にメッキによるブラインドスルーホール（40）を
形成して導電体（40）とすると共に、このブラインドス
ルーホール（40）の表面にドーナツ状のバンプ（60）を
形成することにより、実施例２に係る電子部品搭載用基
板（100）を得る。

（発明の効果）以上詳述したように、本発明に係る電子部品搭載用基
板は、「フェイスダウンボンディング形電子部品が実装
される電子部品搭載部と、当該電子部品を外部に電気的
に接続する導体回路とを備え、リール・トゥ・リール方
式により取り扱われるフィルム状の電子部品搭載用基板
において、電子部品搭載部を凹状に形成すると共に、導
体回路を電子部品のフェイス面側にのみ多層に形成し、
電子部品搭載部から各導体回路に至る接続孔に導電処理
を施してなる導電体により電子部品の接続端子と各導体
回路とを電気的に接続するようにしたこと」をその構成
上の特徴としている。

従って、この電子部品搭載用基板によれば、電子部品
搭載部を凹状にし、ここに電子部品を収納できるように
したため、基材自体の厚みを薄くすることなく基材の強
度を保持したまま、電子部品を実装した際の厚みを薄く
することができる。

また、導体回路を多層にしたため、パターン設計の自
由度が増すと共に、導体回路の高密度化を容易に図るこ
とがでる。

さらに、導体回路を電子部品のフェイス面側のみに形
成したため、リール・トウ・リール方式で取り扱われる
際に、従来のものと比較して、導体回路が基材から剥が
れ難くなる。

【図面の簡単な説明】

第１図は本発明に係る電子部品搭載用基板の実施例１を
示す縦断面図、第２図は実施例２に係る電子部品搭載用
基板を示す縦断面図である。第３図〜第15図は実施例１に係る電子部品搭載用基板の
製造工程を順を追って説明する図であって、第３図は基
材と銅箔とを一体化し接続孔を明ける工程を示す平面
図、第４図は第３図におけるＡ−Ａ断面図、第５図は内
層を形成する工程を示す平面図、第６図は第５図におけ
るＢ−Ｂ断面図、第７図は内層と外層とを一体化する工
程を示す平面図、第８図は第７図におけるＣ−Ｃ断面
図、第９図は外層導体回路を形成する工程を示す平面
図、第10図は第９図におけるＤ−Ｄ断面図、第11図は柱
状の導電体を形成する工程を示す平面図、第12図は第11
図におけるＥ−Ｅ断面図、第13図はバンプを形成して実
施例１に係る電子部品搭載用基板を形成する工程を示す
平面図、第14図は第13図におけるＦ−Ｆ断面図、第15図
は第13図における底面図である。第16図〜第21図は、実施例２に係る電子部品搭載用基板
の製造工程を順を追って説明する図であって、第16図は
外層となる基板を形成する工程を示す断面図、第17図は
内層を形成する工程を示す断面図、第18図は内層と外層
とを一体化する工程を示す断面図、第19図は外層導体回
路を形成する工程を示す断面図、第20図は接続孔を形成
する工程を示す断面図、第21図はブラインドスルーホー
ル及びドーナツ状のバンプを形成して実施例２に係る電
子部品搭載用基板を形成する工程を示す断面図である。第22図は従来の電子部品搭載用基板を示す断面図、第23
図は第22図におけるＹ−Ｙからみた底面図、第24図は第
22図に示す電子部品搭載用基板に凹状の電子部品搭載部
を形成した場合の断面図である。第25図はリール・トウ・リール方式を模式的に示す正面
図、第26図は従来の電子部品搭載用基板がリールに巻き
付けられた状態を示す部分拡大断面図、第27図は本発明
に係る電子部品搭載用基板がリールに巻き付けられた状
態を示す部分拡大断面図である。符号の説明 100……電子部品搭載用基板、200……従来の電子部品搭
載用基板、10……基材、11……電子部品搭載部、12……
開口、20……内層、21……銅箔、22……内層導体回路、
23……（感光性）絶縁材、30……外層、31……銅箔、32
……外層導体回路、33……絶縁層、40……導電体（ブラ
インドスルーホール）、41、42、43……接続孔、50……
接着剤、60……バンプ、70……電子部品、71……接続端
子、80……従来の電子部品搭載用基板の導体回路、81…
…配線導体、82……導電端子、83……導電性スルーホー
ル、90……リール。

───────────────────────────────────────────────────── フロントページの続き (72)発明者香村利民岐阜県大垣市青柳町300番地イビデン株式会社青柳工場内 (56)参考文献特開昭62−265744（ＪＰ，Ａ) 特開昭59−99794（ＪＰ，Ａ) 実開昭54−57958（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 21/60 311 H05K 3/46

Claims

(57)【特許請求の範囲】

【請求項１】フェイスダウンボンディング形電子部品が
実装される電子部品搭載部と、当該電子部品を外部に電
気的に接続する導体回路とを備え、リール・トゥ・リー
ル方式により取り扱われるフィルム状の電子部品搭載用
基板において、前記電子部品搭載部を凹状に形成すると共に、前記導体
回路を前記電子部品のフェイス面側にのみ多層に形成
し、前記電子部品搭載部から前記各導体回路に至る接続
孔に導電処理を施してなる導電体により前記電子部品の
接続端子と前記各導体回路とを電気的に接続するように
したことを特徴とする電子部品搭載用基板。