JPH10126026A - 電子部品搭載用基板及びその製造方法 - Google Patents
電子部品搭載用基板及びその製造方法Info
- Publication number
- JPH10126026A JPH10126026A JP29571596A JP29571596A JPH10126026A JP H10126026 A JPH10126026 A JP H10126026A JP 29571596 A JP29571596 A JP 29571596A JP 29571596 A JP29571596 A JP 29571596A JP H10126026 A JPH10126026 A JP H10126026A
- Authority
- JP
- Japan
- Prior art keywords
- land
- copper foil
- foil layer
- hole
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
Abstract
(57)【要約】
【課題】 ボールパッド部の洗浄性に優れ，導体回路の
ショートの原因となるめっき粒が生成しない，電子部品
搭載用基板及びその製造方法を提供すること。 【解決手段】 絶縁基板１０に導体回路１４０，スルー
ホール１２，ボールパッド部１３を設けてなり，ランド
１２１とボールパッド部１３は連結導体領域１４により
互いに連結されており，ボールパッド部１３及びランド
１２を除いてソルダーレジスト膜１５を形成してなる。
連結導体領域１４は連続電気めっき層により形成されて
いる。連結導体領域１４及びランド１２１は絶縁基板１
０に設けた銅箔層の表面に形成されており，かつ連結導
体領域１４は銅箔層の周端部１８も被覆して形成されて
いる。
ショートの原因となるめっき粒が生成しない，電子部品
搭載用基板及びその製造方法を提供すること。 【解決手段】 絶縁基板１０に導体回路１４０，スルー
ホール１２，ボールパッド部１３を設けてなり，ランド
１２１とボールパッド部１３は連結導体領域１４により
互いに連結されており，ボールパッド部１３及びランド
１２を除いてソルダーレジスト膜１５を形成してなる。
連結導体領域１４は連続電気めっき層により形成されて
いる。連結導体領域１４及びランド１２１は絶縁基板１
０に設けた銅箔層の表面に形成されており，かつ連結導
体領域１４は銅箔層の周端部１８も被覆して形成されて
いる。
Description
【０００１】
【技術分野】本発明は，半田ボールを用いてマザーボー
ドに接合するタイプの電子部品搭載用基板及びその製造
方法に関する。
ドに接合するタイプの電子部品搭載用基板及びその製造
方法に関する。
【０００２】
【従来技術】従来，図６（ｂ），（ｃ）に示すごとく，
絶縁基板１０に導体回路９４０，スルーホール１２，半
田ボール接合用のボールパッド部９３，図示を略した電
子部品搭載部を設けてなり，上記スルーホール１２のラ
ンド９２１と上記ボールパッド部９３は連結導体領域９
４により互いに連結されており，また上記ボールパッド
部９３及びランド９２１を除いて絶縁基板１０の表面に
はソルダーレジスト膜９５が形成された電子部品搭載用
基板９が知られている。なお，上記スルーホール１２の
内部にはスルーホール内めっき層９２０が設けてあり，
これは上記ランド９２１と一体的に設けてある。
絶縁基板１０に導体回路９４０，スルーホール１２，半
田ボール接合用のボールパッド部９３，図示を略した電
子部品搭載部を設けてなり，上記スルーホール１２のラ
ンド９２１と上記ボールパッド部９３は連結導体領域９
４により互いに連結されており，また上記ボールパッド
部９３及びランド９２１を除いて絶縁基板１０の表面に
はソルダーレジスト膜９５が形成された電子部品搭載用
基板９が知られている。なお，上記スルーホール１２の
内部にはスルーホール内めっき層９２０が設けてあり，
これは上記ランド９２１と一体的に設けてある。
【０００３】このような電子部品搭載用搭載基板９の製
造方法について以下に説明する。まず，図４（ａ）に示
すごとく，上記絶縁基板１０の表面に銅箔層８０を積層
した銅張積層板８を準備する。次に，図４（ｂ）に示す
ごとく，銅張積層板８をエッチングし，後述の図６
（ｂ）に示す，ランド９２１，ボールパッド部９３，連
結導体領域９４，導体回路９４０を形成するための，ラ
ンド用銅箔層８２１，ボールパッド部用銅箔層８３，連
結導体領域用銅箔層８４，導体回路用銅箔層８４０を残
存形成する。なお，ランド用銅箔層８２１，ボールパッ
ド部用銅箔層８３，連結導体領域用銅箔層８４は一つの
銅箔層である。
造方法について以下に説明する。まず，図４（ａ）に示
すごとく，上記絶縁基板１０の表面に銅箔層８０を積層
した銅張積層板８を準備する。次に，図４（ｂ）に示す
ごとく，銅張積層板８をエッチングし，後述の図６
（ｂ）に示す，ランド９２１，ボールパッド部９３，連
結導体領域９４，導体回路９４０を形成するための，ラ
ンド用銅箔層８２１，ボールパッド部用銅箔層８３，連
結導体領域用銅箔層８４，導体回路用銅箔層８４０を残
存形成する。なお，ランド用銅箔層８２１，ボールパッ
ド部用銅箔層８３，連結導体領域用銅箔層８４は一つの
銅箔層である。
【０００４】次に，図４（ｃ）に示すごとく，上記ラン
ド用銅箔層８２１に絶縁基板１０を貫通するスルーホー
ル用穴８２を設ける。次に，図５（ａ）に示すごとく，
絶縁基板１０，銅箔層８２１，８３，８４，８４０，ス
ルーホール用穴８２の全面に無電解パネルめっきを施
し，パネルめっき膜８０１を形成する。
ド用銅箔層８２１に絶縁基板１０を貫通するスルーホー
ル用穴８２を設ける。次に，図５（ａ）に示すごとく，
絶縁基板１０，銅箔層８２１，８３，８４，８４０，ス
ルーホール用穴８２の全面に無電解パネルめっきを施
し，パネルめっき膜８０１を形成する。
【０００５】次に，図５（ｂ）に示すごとく，上記絶縁
基板１０，銅箔層８３，８４，８４０の全面にめっきレ
ジスト膜８０２を設ける。この時，ランド用銅箔層８２
１，スルーホール用穴８２にはめっきレジスト膜８０２
を設けず，そのままパネルめっき膜８０１が露出した状
態とする。
基板１０，銅箔層８３，８４，８４０の全面にめっきレ
ジスト膜８０２を設ける。この時，ランド用銅箔層８２
１，スルーホール用穴８２にはめっきレジスト膜８０２
を設けず，そのままパネルめっき膜８０１が露出した状
態とする。
【０００６】次に，図５（ｃ）に示すごとく，上記めっ
きレジスト膜８０２が存在しないランド用銅箔層８２１
及びスルーホール用穴８２に化学銅めっきを施し，めっ
き層８０３を形成する。次に，図６（ａ）に示すごと
く，めっきレジスト膜８０２及びパネルめっき膜８０１
をそれぞれ剥離する。
きレジスト膜８０２が存在しないランド用銅箔層８２１
及びスルーホール用穴８２に化学銅めっきを施し，めっ
き層８０３を形成する。次に，図６（ａ）に示すごと
く，めっきレジスト膜８０２及びパネルめっき膜８０１
をそれぞれ剥離する。
【０００７】そして，図６（ｂ），図６（ｃ）に示すご
とく，ソルダーレジスト膜９５を設け，銅箔層８２１の
表面にランド９２１を，上記銅箔層８３の表面にボール
パッド部９３を形成する。その後これを洗浄，次いで，
表面全体にＮｉ−Ａｕめっき，またはＡｕめっきを施
し，電子部品搭載基板９とする。なお，この電子部品搭
載用基板９に対し，放熱板，チップコンデンサー等の電
子部品を設け，半導体実装電子装置とする（図３参
照）。
とく，ソルダーレジスト膜９５を設け，銅箔層８２１の
表面にランド９２１を，上記銅箔層８３の表面にボール
パッド部９３を形成する。その後これを洗浄，次いで，
表面全体にＮｉ−Ａｕめっき，またはＡｕめっきを施
し，電子部品搭載基板９とする。なお，この電子部品搭
載用基板９に対し，放熱板，チップコンデンサー等の電
子部品を設け，半導体実装電子装置とする（図３参
照）。
【０００８】
【解決しようとする課題】しかしながら，上記従来の電
子部品搭載用基板９においては，ソルダーレジスト膜９
５は，図７に示すごとく，ランド９２１から連結導体領
域９４にかけて設けてある。このため，ボールパッド部
９３における高さＨが高くなる。そして，ボールパッド
部９３の直径はφ０．５〜φ１．０ｍｍと小さいため，
この部分の洗浄を十分行うことができず，後述の図３に
示すごとく半田ボール接合における，接合強度の信頼性
が低下する。
子部品搭載用基板９においては，ソルダーレジスト膜９
５は，図７に示すごとく，ランド９２１から連結導体領
域９４にかけて設けてある。このため，ボールパッド部
９３における高さＨが高くなる。そして，ボールパッド
部９３の直径はφ０．５〜φ１．０ｍｍと小さいため，
この部分の洗浄を十分行うことができず，後述の図３に
示すごとく半田ボール接合における，接合強度の信頼性
が低下する。
【０００９】この問題を解決するために，上記ソルダー
レジスト膜９５の厚みを薄くすることも考えられる。し
かし，この場合には，連結導体領域９４の上部に形成し
たランド９２１の角部がソルダーレジスト膜９５によっ
て完全に被覆できず，露出部を生じてしまうことがあ
る。一方，ソルダーレジスト膜９５を形成した後には，
電子部品搭載基板９の表面にはＮｉ−Ａｕめっき等を施
す。この時，図８に示すごとく，Ｎｉ−Ａｕ等のめっき
粒９９が，上記ランド９２１の角部の露出部に析出す
る。そして，上記めっき粒９９は後工程にて外れ，基板
９に付着し，導体回路９４をショートさせる原因となる
ことがある。
レジスト膜９５の厚みを薄くすることも考えられる。し
かし，この場合には，連結導体領域９４の上部に形成し
たランド９２１の角部がソルダーレジスト膜９５によっ
て完全に被覆できず，露出部を生じてしまうことがあ
る。一方，ソルダーレジスト膜９５を形成した後には，
電子部品搭載基板９の表面にはＮｉ−Ａｕめっき等を施
す。この時，図８に示すごとく，Ｎｉ−Ａｕ等のめっき
粒９９が，上記ランド９２１の角部の露出部に析出す
る。そして，上記めっき粒９９は後工程にて外れ，基板
９に付着し，導体回路９４をショートさせる原因となる
ことがある。
【００１０】また，図９に示すごとく，ランド９２１の
形成の際に，絶縁基板１０の表面からボールパッド部９
３の表面まで及びランド部９２１の表面までの高さを共
に同じとすることも考えられる。この場合には，図１０
に示すごとく，上記Ｈの高さが低くなるため，ボールパ
ッド部９３の洗浄性に関する問題は生じ難くなる。
形成の際に，絶縁基板１０の表面からボールパッド部９
３の表面まで及びランド部９２１の表面までの高さを共
に同じとすることも考えられる。この場合には，図１０
に示すごとく，上記Ｈの高さが低くなるため，ボールパ
ッド部９３の洗浄性に関する問題は生じ難くなる。
【００１１】しかしながら，この場合には，図１０に示
すごとく，連結導体領域９４の周端部９８の高さが高く
なり，よってこの部分におけるソルダーレジスト膜９５
の斜面の傾きが急となる。そのため，上記周端部９８に
おいてソルダーレジスト膜９５の厚みが薄くなり，ここ
において，図８と同様にＮｉ−Ａｕのめっき粒９９が析
出してしまう。この結果，上述と同様に，導体回路９４
０がショートするおそれがある。
すごとく，連結導体領域９４の周端部９８の高さが高く
なり，よってこの部分におけるソルダーレジスト膜９５
の斜面の傾きが急となる。そのため，上記周端部９８に
おいてソルダーレジスト膜９５の厚みが薄くなり，ここ
において，図８と同様にＮｉ−Ａｕのめっき粒９９が析
出してしまう。この結果，上述と同様に，導体回路９４
０がショートするおそれがある。
【００１２】本発明は，かかる問題点に鑑み，ボールパ
ッド部の洗浄性に優れ，導体回路のショートの原因とな
るめっき粒が生成しない，電子部品搭載用基板及びその
製造方法を提供しようとするものである。
ッド部の洗浄性に優れ，導体回路のショートの原因とな
るめっき粒が生成しない，電子部品搭載用基板及びその
製造方法を提供しようとするものである。
【００１３】
【課題の解決手段】請求項１の発明は，絶縁基板に導体
回路，スルーホール，半田ボール接合用のボールパッド
部，電子部品搭載部を設けてなり，上記スルーホールの
ランドと上記ボールパッド部は連結導体領域により互い
に連結されており，また上記ボールパッド部及びランド
を除いて絶縁基板の表面にソルダーレジスト膜を形成し
てなる電子部品搭載用基板において，上記連結導体領域
は，上記ランド及びスルーホール内めっき層を含めて連
続した連続電気めっき層により形成されていると共に，
上記連結導体領域及びランドは上記絶縁基板に設けた銅
箔層の表面に形成されており，かつ上記連結導体領域は
上記銅箔層の周端部も被覆して形成されていることを特
徴とする電子部品搭載用基板にある。
回路，スルーホール，半田ボール接合用のボールパッド
部，電子部品搭載部を設けてなり，上記スルーホールの
ランドと上記ボールパッド部は連結導体領域により互い
に連結されており，また上記ボールパッド部及びランド
を除いて絶縁基板の表面にソルダーレジスト膜を形成し
てなる電子部品搭載用基板において，上記連結導体領域
は，上記ランド及びスルーホール内めっき層を含めて連
続した連続電気めっき層により形成されていると共に，
上記連結導体領域及びランドは上記絶縁基板に設けた銅
箔層の表面に形成されており，かつ上記連結導体領域は
上記銅箔層の周端部も被覆して形成されていることを特
徴とする電子部品搭載用基板にある。
【００１４】本発明の作用につき，以下に説明する。本
発明においては，上記ボールパッド部は，上記ランド及
びスルーホール内めっき層を含めて，上記連続電気めっ
き層により形成されている。また，上記連結導体領域及
びランドは，上記絶縁基板に設けた銅箔層の表面に形成
されている。そして，上記ランド及びボールパッド部は
連結導体領域により互いに連結され，ソルダーレジスト
膜にて区画されている（図１参照）。
発明においては，上記ボールパッド部は，上記ランド及
びスルーホール内めっき層を含めて，上記連続電気めっ
き層により形成されている。また，上記連結導体領域及
びランドは，上記絶縁基板に設けた銅箔層の表面に形成
されている。そして，上記ランド及びボールパッド部は
連結導体領域により互いに連結され，ソルダーレジスト
膜にて区画されている（図１参照）。
【００１５】このため，上記ランドと上記ボールパッド
部との間に段差が生ぜず，両者は同じ高さの平面上に形
成される。それ故，上記ボールパッド部におけるソルダ
ーレジスト膜の高さＨ（図１参照）は，この部分に設け
たソルダーレジスト膜そのものの厚みと等しくでき，従
来（図７）に比較して低くなる。よって，ボールパッド
部の洗浄が容易，確実となる。従って，上記電子部品搭
載用基板を，後述の図３に示すごとく，半田ボールを使
用してマザーボード等へ取付ける際の，ボールパッド部
における接合の信頼性を高くすることができる。
部との間に段差が生ぜず，両者は同じ高さの平面上に形
成される。それ故，上記ボールパッド部におけるソルダ
ーレジスト膜の高さＨ（図１参照）は，この部分に設け
たソルダーレジスト膜そのものの厚みと等しくでき，従
来（図７）に比較して低くなる。よって，ボールパッド
部の洗浄が容易，確実となる。従って，上記電子部品搭
載用基板を，後述の図３に示すごとく，半田ボールを使
用してマザーボード等へ取付ける際の，ボールパッド部
における接合の信頼性を高くすることができる。
【００１６】また，上記連結導体領域は上記銅箔層の周
端部も被覆して形成されている。このため，周端部の形
状がなだらかとなり，従来技術にかかる図１０に示した
ごとく，この部分に設けたソルダーレジスト膜の斜面の
傾きが急となり，厚みが薄くなるという不良状態を防止
することができる。従って，めっき粒の析出を防止する
ことができ，導体回路のショートを防止することができ
る。
端部も被覆して形成されている。このため，周端部の形
状がなだらかとなり，従来技術にかかる図１０に示した
ごとく，この部分に設けたソルダーレジスト膜の斜面の
傾きが急となり，厚みが薄くなるという不良状態を防止
することができる。従って，めっき粒の析出を防止する
ことができ，導体回路のショートを防止することができ
る。
【００１７】以上のように，本発明によれば，ボールパ
ッド部の洗浄性に優れ，導体回路のショートの原因とな
るめっき粒が生成しない，電子部品搭載用基板を提供す
ることができる。
ッド部の洗浄性に優れ，導体回路のショートの原因とな
るめっき粒が生成しない，電子部品搭載用基板を提供す
ることができる。
【００１８】次に，請求項２の発明のように，上記ラン
ドは上記銅箔層の周端部も被覆して形成されていること
が好ましい。これにより，上記ランドにおけるめっき粒
の析出を防止することができる。
ドは上記銅箔層の周端部も被覆して形成されていること
が好ましい。これにより，上記ランドにおけるめっき粒
の析出を防止することができる。
【００１９】次に，請求項３の発明のように，上記連結
導体領域における上記ボールパッド部の周囲に設けられ
ているソルダーレジスト膜の厚みは，１０〜４０μｍで
あることが好ましい。これにより，ボールパッド部の洗
浄性を高くすることができる。また，この部分における
めっき粒の析出を防止することができる。上記厚みが１
０μｍよりも薄い場合には，ソルダーレジスト膜の機能
が不充分となるおそれがある。一方，４０μｍよりも厚
い場合には，ボールパッド部の洗浄性が悪化するおそれ
がある。
導体領域における上記ボールパッド部の周囲に設けられ
ているソルダーレジスト膜の厚みは，１０〜４０μｍで
あることが好ましい。これにより，ボールパッド部の洗
浄性を高くすることができる。また，この部分における
めっき粒の析出を防止することができる。上記厚みが１
０μｍよりも薄い場合には，ソルダーレジスト膜の機能
が不充分となるおそれがある。一方，４０μｍよりも厚
い場合には，ボールパッド部の洗浄性が悪化するおそれ
がある。
【００２０】次に，請求項４の発明のように，絶縁基板
の表面に銅箔層を積層した銅張積層板を用い，エッチン
グより導体回路，連結導体領域，スルーホールのランド
を形成するための銅箔層を残存形成し，次いで，上記ラ
ンド形成用の銅箔層に，絶縁基板を貫通するスルーホー
ル用穴を形成し，次いで，上記スルーホール用穴を含め
て絶縁基板の全表面に無電解パネルめっきを施し，次い
で，めっきレジストを施して，連続電気めっきにより上
記連結導体領域用銅箔層の表面，ランド用銅箔層の表面
及びスルーホール用穴内に連続した連続電気めっき層を
形成すると共に上記連続電気めっき層は上記連結導体領
域用銅箔層の周端部も被覆形成し，次いで，上記連結導
体領域のボールパッド部及びランドを除いて絶縁基板の
表面にソルダーレジスト膜を形成することを特徴とする
電子部品搭載用基板の製造方法がある。
の表面に銅箔層を積層した銅張積層板を用い，エッチン
グより導体回路，連結導体領域，スルーホールのランド
を形成するための銅箔層を残存形成し，次いで，上記ラ
ンド形成用の銅箔層に，絶縁基板を貫通するスルーホー
ル用穴を形成し，次いで，上記スルーホール用穴を含め
て絶縁基板の全表面に無電解パネルめっきを施し，次い
で，めっきレジストを施して，連続電気めっきにより上
記連結導体領域用銅箔層の表面，ランド用銅箔層の表面
及びスルーホール用穴内に連続した連続電気めっき層を
形成すると共に上記連続電気めっき層は上記連結導体領
域用銅箔層の周端部も被覆形成し，次いで，上記連結導
体領域のボールパッド部及びランドを除いて絶縁基板の
表面にソルダーレジスト膜を形成することを特徴とする
電子部品搭載用基板の製造方法がある。
【００２１】本発明の製造方法によれば，連続電気めっ
きにより上記連結導体領域用銅箔層の表面，ランド用銅
箔層の表面及びスルーホール用穴内に連続した連続電気
めっき層を形成できる。そのため，上記ボールパッド部
におけるソルダーレジスト膜の高さＨ（図１参照）を，
この部分に設けたソルダーレジスト膜そのものの厚みと
等しくでき，従って高さＨは低くくなる。よって，ボー
ルパッド部の洗浄が容易かつ確実である電子部品搭載用
基板を得ることができる。
きにより上記連結導体領域用銅箔層の表面，ランド用銅
箔層の表面及びスルーホール用穴内に連続した連続電気
めっき層を形成できる。そのため，上記ボールパッド部
におけるソルダーレジスト膜の高さＨ（図１参照）を，
この部分に設けたソルダーレジスト膜そのものの厚みと
等しくでき，従って高さＨは低くくなる。よって，ボー
ルパッド部の洗浄が容易かつ確実である電子部品搭載用
基板を得ることができる。
【００２２】また，この製造方法により得られた電子部
品搭載用基板よりなる半導体実装電子装置を半田ボール
を用いてマザーボード等への取付ける際の，ボールパッ
ド部における信頼性を高くすることができる。
品搭載用基板よりなる半導体実装電子装置を半田ボール
を用いてマザーボード等への取付ける際の，ボールパッ
ド部における信頼性を高くすることができる。
【００２３】また，上記連結導体領域は上記銅箔層の周
端部も被覆して形成されている。このため，上記周端部
の形状がなだらかで，この部分におけるめっき粒の析出
を防止することができる。
端部も被覆して形成されている。このため，上記周端部
の形状がなだらかで，この部分におけるめっき粒の析出
を防止することができる。
【００２４】また，請求項５の発明のように，上記ラン
ドは上記銅箔層の周端部も被覆して形成されていること
が好ましい。これにより，請求項２と同様に，上記周端
部にめっき粒が析出することを防止することができる。
ドは上記銅箔層の周端部も被覆して形成されていること
が好ましい。これにより，請求項２と同様に，上記周端
部にめっき粒が析出することを防止することができる。
【００２５】また，請求項６の発明は，上記連結導体領
域における上記ボールパッド部の周囲に設けられている
ソルダーレジスト膜の厚みは，１０〜４０μｍであるこ
とが好ましい。これにより，請求項３と同様に，ボール
パッド部の洗浄性を高くすることができる。また，この
部分におけるめっき粒の析出を防止することができる。
その他は，請求項３と同様である。
域における上記ボールパッド部の周囲に設けられている
ソルダーレジスト膜の厚みは，１０〜４０μｍであるこ
とが好ましい。これにより，請求項３と同様に，ボール
パッド部の洗浄性を高くすることができる。また，この
部分におけるめっき粒の析出を防止することができる。
その他は，請求項３と同様である。
【００２６】
実施形態例 本発明の実施形態例にかかる電子部品搭載用基板及びそ
の製造方法につき，図１〜図３を用いて説明する。本例
の電子部品搭載用基板１は，図１，図３に示すごとく，
絶縁基板１０に導体回路１４０，スルーホール１２，半
田ボール接合用のボールパッド部１３，電子部品搭載部
１９を設けてある。そして，上記スルーホール１２のラ
ンド１２１と上記ボールパッド部１３は連結導体領域１
４により互いに連結されている。また，上記ボールパッ
ド部１３及びランド１２１を除いて絶縁基板１０の表面
は，ソルダーレジスト膜１５が形成されてある。
の製造方法につき，図１〜図３を用いて説明する。本例
の電子部品搭載用基板１は，図１，図３に示すごとく，
絶縁基板１０に導体回路１４０，スルーホール１２，半
田ボール接合用のボールパッド部１３，電子部品搭載部
１９を設けてある。そして，上記スルーホール１２のラ
ンド１２１と上記ボールパッド部１３は連結導体領域１
４により互いに連結されている。また，上記ボールパッ
ド部１３及びランド１２１を除いて絶縁基板１０の表面
は，ソルダーレジスト膜１５が形成されてある。
【００２７】そして，上記連結導体領域１４は，上記ラ
ンド１２１及びスルーホール内めっき層１２０を含め
て，上記連続電気めっき層により形成されていると共に
上記連結導体領域１４及びランド１２１は，上記絶縁基
板１０に設けた銅箔層の表面に形成されており，かつ上
記連結導体領域１４は上記銅箔層の周端部１８も被覆し
て形成されている。
ンド１２１及びスルーホール内めっき層１２０を含め
て，上記連続電気めっき層により形成されていると共に
上記連結導体領域１４及びランド１２１は，上記絶縁基
板１０に設けた銅箔層の表面に形成されており，かつ上
記連結導体領域１４は上記銅箔層の周端部１８も被覆し
て形成されている。
【００２８】上記ランド１２１は上記銅箔層の周端部１
８１も被覆して形成されている。また，図１に示すごと
く，上記連結導体領域１４における上記ボールパッド部
１３の周囲に設けられたソルダーレジスト膜１５の高さ
Ｈは，２０μｍである。なお，上記ボールパッド部１３
の直径はφ０．９ｍｍである。
８１も被覆して形成されている。また，図１に示すごと
く，上記連結導体領域１４における上記ボールパッド部
１３の周囲に設けられたソルダーレジスト膜１５の高さ
Ｈは，２０μｍである。なお，上記ボールパッド部１３
の直径はφ０．９ｍｍである。
【００２９】上記電子部品搭載用基板１の製造方法につ
き説明する。前述した従来の製造方法と同様に，まず，
絶縁基板１０の表面に銅箔層８０を積層した銅張積層板
８を用い（図４（ａ）参照），エッチングによりランド
１２１，ボールパッド部１３，連結導体領域１４，導体
回路１４０を形成するための銅箔層８２１，８３，８
４，８４０を残存形成する（図４（ｂ）参照）。次い
で，上記ランド用銅箔層８２１に，絶縁基板１０を貫通
するスルーホール用穴８２を形成し（図４（ｃ）），次
いで，上記スルーホール用穴８２を含めて絶縁基板１０
の全表面に無電解パネルめっきを施し，パネルめっき膜
８０１を形成した（図５（ａ））。
き説明する。前述した従来の製造方法と同様に，まず，
絶縁基板１０の表面に銅箔層８０を積層した銅張積層板
８を用い（図４（ａ）参照），エッチングによりランド
１２１，ボールパッド部１３，連結導体領域１４，導体
回路１４０を形成するための銅箔層８２１，８３，８
４，８４０を残存形成する（図４（ｂ）参照）。次い
で，上記ランド用銅箔層８２１に，絶縁基板１０を貫通
するスルーホール用穴８２を形成し（図４（ｃ）），次
いで，上記スルーホール用穴８２を含めて絶縁基板１０
の全表面に無電解パネルめっきを施し，パネルめっき膜
８０１を形成した（図５（ａ））。
【００３０】次いで，図２（ａ）に示すごとく，上記絶
縁基板１０の全表面に設けた無電解パネルめっき膜８０
１の表面にめっきレジスト膜８０２を施した。なお，上
記めっきレジスト膜８０２を施すに当たり，ランド用銅
箔層８２１，ボールパッド部用銅箔層８３，連結導体領
域用銅箔層８４に関しては，そのままパネルめっき膜８
０１が露出した状態のままとする。
縁基板１０の全表面に設けた無電解パネルめっき膜８０
１の表面にめっきレジスト膜８０２を施した。なお，上
記めっきレジスト膜８０２を施すに当たり，ランド用銅
箔層８２１，ボールパッド部用銅箔層８３，連結導体領
域用銅箔層８４に関しては，そのままパネルめっき膜８
０１が露出した状態のままとする。
【００３１】その後，図２（ｂ）に示すごとく，ランド
用銅箔層８２１，ボールパッド部用銅箔層８３，連結導
体領域用銅箔層８４の表面及びスルーホール用穴８２内
に連続した連続電気めっきによりめっき層８０３を形成
する。更に，上記連結導体領域用銅箔層８４の周端部１
８，ランド用銅箔層８２１の周端部１８１に対しても，
上記連続電気めっきによりめっき層８０３を被覆形成し
た。次いで，図２（ｃ）に示すごとく，上記連結導体領
域１４のボールパッド部１３及びランド１２１を除いて
絶縁基板１０の表面にソルダーレジスト膜１５を形成し
た。以上により，電子部品搭載用基板１を得た。
用銅箔層８２１，ボールパッド部用銅箔層８３，連結導
体領域用銅箔層８４の表面及びスルーホール用穴８２内
に連続した連続電気めっきによりめっき層８０３を形成
する。更に，上記連結導体領域用銅箔層８４の周端部１
８，ランド用銅箔層８２１の周端部１８１に対しても，
上記連続電気めっきによりめっき層８０３を被覆形成し
た。次いで，図２（ｃ）に示すごとく，上記連結導体領
域１４のボールパッド部１３及びランド１２１を除いて
絶縁基板１０の表面にソルダーレジスト膜１５を形成し
た。以上により，電子部品搭載用基板１を得た。
【００３２】そして，図３に示すごとく，上記電子部品
搭載用基板１の電子部品搭載部１９に対し電子部品３１
を接着剤を用いて搭載し，次いでボンディングワイヤー
３２にて導体回路と電子部品３１とを接続し，上記搭載
部１９全体を封止用樹脂３３にて被覆，半導体実装電子
装置３とした。
搭載用基板１の電子部品搭載部１９に対し電子部品３１
を接着剤を用いて搭載し，次いでボンディングワイヤー
３２にて導体回路と電子部品３１とを接続し，上記搭載
部１９全体を封止用樹脂３３にて被覆，半導体実装電子
装置３とした。
【００３３】その後，上記半導体実装電子装置３をマザ
ーボード２に接合し，電子装置となす。この時，上記半
導体実装電子装置３のボールパッド部１３とマザーボー
ド２に設けたパッド２１との間に半田ボール２２を配
置，その後接着剤を用いてこれらを仮接着する。その
後，マザーボード２と半導体実装電子装置３とを加熱し
て，半田ボール２２をリフローして，両者を接合した。
ーボード２に接合し，電子装置となす。この時，上記半
導体実装電子装置３のボールパッド部１３とマザーボー
ド２に設けたパッド２１との間に半田ボール２２を配
置，その後接着剤を用いてこれらを仮接着する。その
後，マザーボード２と半導体実装電子装置３とを加熱し
て，半田ボール２２をリフローして，両者を接合した。
【００３４】次に，本例における作用効果につき説明す
る。本例の電子部品搭載用基板１においては，上記ボー
ルパッド部１３は，上記ランド１２１及びスルーホール
内めっき層１２０を含めて，連続電気めっきにより形成
されためっき層８０３よりなる。
る。本例の電子部品搭載用基板１においては，上記ボー
ルパッド部１３は，上記ランド１２１及びスルーホール
内めっき層１２０を含めて，連続電気めっきにより形成
されためっき層８０３よりなる。
【００３５】また，上記連結導体領域１４及びランド１
２１は，上記絶縁基板１０に設けた銅箔層の表面に形成
されている。そして，上記ランド１２１及びボールパッ
ド部１３は連結導体領域１４により互いに連結され，ソ
ルダーレジスト膜１５にて区画されている（図１参
照）。
２１は，上記絶縁基板１０に設けた銅箔層の表面に形成
されている。そして，上記ランド１２１及びボールパッ
ド部１３は連結導体領域１４により互いに連結され，ソ
ルダーレジスト膜１５にて区画されている（図１参
照）。
【００３６】このため，上記ランド１２１とボールパッ
ド部１３との間に段差が生じず，両者は同じ高さの平面
上に形成される。それゆえ，上記ボールパッド部１３に
おけるソルダーレジスト膜１５の高さＨ（図１参照）
は，この部分に設けたソルダーレジスト膜１５そのもの
の厚みと等しく，高さＨは低くなる。よって，ボールパ
ッド部１３の洗浄が容易，確実となる。従って，図３に
示すごとく，これを半田ボール２２を使用してマザーボ
ード２へ取付ける際，ボールパッド部１３における接合
の信頼性を高くすることができる。
ド部１３との間に段差が生じず，両者は同じ高さの平面
上に形成される。それゆえ，上記ボールパッド部１３に
おけるソルダーレジスト膜１５の高さＨ（図１参照）
は，この部分に設けたソルダーレジスト膜１５そのもの
の厚みと等しく，高さＨは低くなる。よって，ボールパ
ッド部１３の洗浄が容易，確実となる。従って，図３に
示すごとく，これを半田ボール２２を使用してマザーボ
ード２へ取付ける際，ボールパッド部１３における接合
の信頼性を高くすることができる。
【００３７】また，上記連結導体領域１４は上記銅箔層
の周端部１８，１８１も被覆して形成されている。この
ため，めっき粒の析出を防止することができ，導体回路
１４０のショートを防止することができる。
の周端部１８，１８１も被覆して形成されている。この
ため，めっき粒の析出を防止することができ，導体回路
１４０のショートを防止することができる。
【００３８】従って，本例によれば，ボールパッド部の
洗浄性に優れ，導体回路のショートの原因となるめっき
粒が生成し難い，電子部品搭載用基板及びその製造方法
を提供することができる。
洗浄性に優れ，導体回路のショートの原因となるめっき
粒が生成し難い，電子部品搭載用基板及びその製造方法
を提供することができる。
【００３９】
【発明の効果】上記のごとく，本発明によれば，ボール
パッド部の洗浄性に優れ，導体回路のショートの原因と
なるめっき粒が生成し難い，電子部品搭載用基板及びそ
の製造方法を提供することができる。
パッド部の洗浄性に優れ，導体回路のショートの原因と
なるめっき粒が生成し難い，電子部品搭載用基板及びそ
の製造方法を提供することができる。
【図面の簡単な説明】
【図１】実施形態例にかかる，電子部品搭載用基板の
（ａ）断面説明図，（ｂ）要部平面説明図。
（ａ）断面説明図，（ｂ）要部平面説明図。
【図２】実施形態例にかかる，（ａ）めっきレジスト膜
を設けた絶縁基板の説明図，（ｂ）めっき層を設けた絶
縁基板の説明図，（ｃ）電子部品搭載用基板の説明図。
を設けた絶縁基板の説明図，（ｂ）めっき層を設けた絶
縁基板の説明図，（ｃ）電子部品搭載用基板の説明図。
【図３】実施形態例にかかる，半導体実装電子装置をマ
ザーボードに取付ける際の説明図。
ザーボードに取付ける際の説明図。
【図４】従来例にかかる，（ａ）銅張積層板の説明図，
（ｂ）エッチング済の銅張積層板の説明図，（ｃ）スル
ーホール用穴を設けた銅張積層板の説明図。
（ｂ）エッチング済の銅張積層板の説明図，（ｃ）スル
ーホール用穴を設けた銅張積層板の説明図。
【図５】従来例にかかる，図４に続く，（ａ）パネルめ
っき膜を設けた銅張積層板の説明図，（ｂ）めっきレジ
スト膜を設けた銅張積層板の説明図，（ｃ）めっき層を
設けた銅張積層板の説明図。
っき膜を設けた銅張積層板の説明図，（ｂ）めっきレジ
スト膜を設けた銅張積層板の説明図，（ｃ）めっき層を
設けた銅張積層板の説明図。
【図６】従来例にかかる，図５に続く，（ａ）めっきレ
ジスト膜，パネルめっき層を除去した銅張積層板の説明
図，（ｂ）電子部品搭載用基板の断面説明図，（ｃ）電
子部品搭載用基板の要部平面図。
ジスト膜，パネルめっき層を除去した銅張積層板の説明
図，（ｂ）電子部品搭載用基板の断面説明図，（ｃ）電
子部品搭載用基板の要部平面図。
【図７】従来例にかかる，電子部品搭載用基板の問題点
を示す説明図。
を示す説明図。
【図８】従来例にかかる，めっき粒の析出した電子部品
搭載用基板を示す説明図。
搭載用基板を示す説明図。
【図９】従来例にかかる，ランド及びボールパッド部の
絶縁基板の表面からの高さが等しい電子部品搭載用基板
を示す要部説明図。
絶縁基板の表面からの高さが等しい電子部品搭載用基板
を示す要部説明図。
【図１０】従来例にかかる，図９に示す電子部品搭載用
基板の問題点を示す説明図。
基板の問題点を示す説明図。
１，９．．．電子部品搭載用基板， １０．．．絶縁基板， １２．．．スルーホール， １２０，９２０．．．スルーホール内めっき層， １２１，９２１．．．ランド， １３，９３．．．ボールパッド部， １４，９４．．．連結導体領域， １４０，９４０．．．導体回路， １５，９５．．．ソルダーレジスト膜， １８．．．周端部， １９．．．搭載部， ２２．．．半田ボール， ８．．．銅張積層板， ８０，８２１，８３，８４，８４０．．．銅箔層， ８２．．．スルーホール用穴，
Claims (6)
- 【請求項１】 絶縁基板に導体回路，スルーホール，半
田ボール接合用のボールパッド部，電子部品搭載部を設
けてなり，上記スルーホールのランドと上記ボールパッ
ド部は連結導体領域により互いに連結されており，また
上記ボールパッド部及びランドを除いて絶縁基板の表面
にソルダーレジスト膜を形成してなる電子部品搭載用基
板において，上記連結導体領域は，上記ランド及びスル
ーホール内めっき層を含めて連続した連続電気めっき層
により形成されていると共に，上記連結導体領域及びラ
ンドは上記絶縁基板に設けた銅箔層の表面に形成されて
おり，かつ上記連結導体領域は上記銅箔層の周端部も被
覆して形成されていることを特徴とする電子部品搭載用
基板。 - 【請求項２】 請求項１において，上記ランドは上記銅
箔層の周端部も被覆して形成されていることを特徴とす
る電子部品搭載用基板。 - 【請求項３】 請求項１又は２において，上記連結導体
領域における上記ボールパッド部の周囲に設けられてい
るソルダーレジスト膜の厚みは，１０〜４０μｍである
ことを特徴とする電子部品搭載用基板。 - 【請求項４】 絶縁基板の表面に銅箔層を積層した銅張
積層板を用い，エッチングより導体回路，連結導体領
域，スルーホールのランドを形成するための銅箔層を残
存形成し，次いで，上記ランド形成用の銅箔層に，絶縁
基板を貫通するスルーホール用穴を形成し，次いで，上
記スルーホール用穴を含めて絶縁基板の全表面に無電解
パネルめっきを施し，次いで，めっきレジストを施し
て，連続電気めっきにより上記連結導体領域用銅箔層の
表面，ランド用銅箔層の表面及びスルーホール用穴内に
連続した連続電気めっき層を形成すると共に上記連続電
気めっき層は上記連結導体領域用銅箔層の周端部も被覆
形成し，次いで，上記連結導体領域のボールパッド部及
びランドを除いて絶縁基板の表面にソルダーレジスト膜
を形成することを特徴とする電子部品搭載用基板の製造
方法。 - 【請求項５】 請求項４において，上記ランドは上記銅
箔層の周端部も被覆して形成されていることを特徴とす
る電子部品搭載用基板の製造方法。 - 【請求項６】 請求項４又は５において，上記連結導体
領域における上記ボールパッド部の周囲に設けられてい
るソルダーレジスト膜の厚みは，１０〜４０μｍである
ことを特徴とする電子部品搭載用基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29571596A JPH10126026A (ja) | 1996-10-16 | 1996-10-16 | 電子部品搭載用基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29571596A JPH10126026A (ja) | 1996-10-16 | 1996-10-16 | 電子部品搭載用基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10126026A true JPH10126026A (ja) | 1998-05-15 |
Family
ID=17824229
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29571596A Pending JPH10126026A (ja) | 1996-10-16 | 1996-10-16 | 電子部品搭載用基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10126026A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332851A (ja) * | 2000-03-15 | 2001-11-30 | Sony Corp | プリント配線板のランド部、プリント配線板の製造方法、及び、プリント配線板実装方法 |
| US6617529B2 (en) | 2000-12-19 | 2003-09-09 | Nec Corporation | Circuit board and electronic equipment using the same |
| CN100423621C (zh) * | 2001-03-07 | 2008-10-01 | 索尼株式会社 | 印制布线板的连接盘部分、印制布线板的制造方法和印制布线板的元件安装方法 |
| CN106105405A (zh) * | 2014-03-27 | 2016-11-09 | 索尼公司 | 安装板、其制造方法、以及安装元件的方法 |
-
1996
- 1996-10-16 JP JP29571596A patent/JPH10126026A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332851A (ja) * | 2000-03-15 | 2001-11-30 | Sony Corp | プリント配線板のランド部、プリント配線板の製造方法、及び、プリント配線板実装方法 |
| US6617529B2 (en) | 2000-12-19 | 2003-09-09 | Nec Corporation | Circuit board and electronic equipment using the same |
| CN100423621C (zh) * | 2001-03-07 | 2008-10-01 | 索尼株式会社 | 印制布线板的连接盘部分、印制布线板的制造方法和印制布线板的元件安装方法 |
| CN106105405A (zh) * | 2014-03-27 | 2016-11-09 | 索尼公司 | 安装板、其制造方法、以及安装元件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5081562A (en) | Circuit board with high heat dissipations characteristic | |
| JPH045844A (ja) | Ｉｃ搭載用多層回路基板及びその製造法 | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| JPH07283538A (ja) | 多層プリント配線板の製造方法 | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| US6667559B2 (en) | Ball grid array module and method of manufacturing same | |
| JP2002313996A (ja) | 半導体パッケージ用基板およびその製造方法 | |
| US6278185B1 (en) | Semi-additive process (SAP) architecture for organic leadless grid array packages | |
| JPH10126026A (ja) | 電子部品搭載用基板及びその製造方法 | |
| EP0818946A2 (en) | A printed-wiring board and a production method thereof | |
| JP2003188509A (ja) | プリント配線基板 | |
| JP2002527906A (ja) | 電子モジュール、特に多層金属配線層を有するマルチチップ・モジュールおよびその製造方法 | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| JP3694796B2 (ja) | プリント配線板及びその製造方法 | |
| JPH11274734A (ja) | 電子回路装置およびその製造方法 | |
| JP2787230B2 (ja) | 電子部品塔載用基板 | |
| JP2000236144A (ja) | 配線基板およびその製造方法 | |
| JPH07263869A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JP2571960B2 (ja) | 両面可撓性回路基板及びその製造法 | |
| JP3112885B2 (ja) | 半導体部品実装モジュール | |
| JP2004111544A (ja) | 多層配線基板 | |
| JPH09246416A (ja) | 半導体装置 | |
| JP4176283B2 (ja) | 可撓性微細多層回路基板の製造法 | |
| JPH0491494A (ja) | スルーホールプリント配線基板の製造方法 | |
| JPH04109690A (ja) | 電子部品搭載用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20060519 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060801 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
| A02 | Decision of refusal |
Effective date: 20061226 Free format text: JAPANESE INTERMEDIATE CODE: A02 |