JP2571960B2 - 両面可撓性回路基板及びその製造法 - Google Patents
両面可撓性回路基板及びその製造法Info
- Publication number
- JP2571960B2 JP2571960B2 JP63334997A JP33499788A JP2571960B2 JP 2571960 B2 JP2571960 B2 JP 2571960B2 JP 63334997 A JP63334997 A JP 63334997A JP 33499788 A JP33499788 A JP 33499788A JP 2571960 B2 JP2571960 B2 JP 2571960B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- pattern
- circuit board
- insulating layer
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0393—Flexible materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4076—Through-connections; Vertical interconnect access [VIA] connections by thin-film techniques
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は、両面可撓性回路基板及びその製造法に関す
る。更に具体的に云えば、本発明は、回路配線パターン
の可撓性絶縁ベース材に対する接着層の介在なしに、絶
縁層の一方面に導電箔による所要の回路配線パターンと
電子回路素子の表面実装可能な突出接続パターンと備え
ると共に、この絶縁層の他方面に該パターンとの導通部
を含むメッキ層の形成可能な蒸着回路パターンを備える
ことにより、寸法安定性、耐熱性及び電子回路素子との
接続信頼性の高い高密度に配線形成可能な両面可撓性回
路基板及びその製造法に関する。
る。更に具体的に云えば、本発明は、回路配線パターン
の可撓性絶縁ベース材に対する接着層の介在なしに、絶
縁層の一方面に導電箔による所要の回路配線パターンと
電子回路素子の表面実装可能な突出接続パターンと備え
ると共に、この絶縁層の他方面に該パターンとの導通部
を含むメッキ層の形成可能な蒸着回路パターンを備える
ことにより、寸法安定性、耐熱性及び電子回路素子との
接続信頼性の高い高密度に配線形成可能な両面可撓性回
路基板及びその製造法に関する。
「従来技術とその問題点」 ICベアチップ等の電子回路素子の表面実装可能な従来
の可撓性回路基板は、第５図にその要部を概念的な断面
図で示す如く、可撓性胴張積層板に対するフォオトエッ
チング手法の採用によって、ポリイミドフィルム等の絶
縁性樹脂フィルム53上に接着層52を介在させて所要の回
路配線パターンと共に図示の如き表面実装用透孔に突出
した接続パターン51A及び51Bを形成し、ICベアチップ等
の電子回路素子８をその接続パターン51A及び51Bに平面
実装した後、該実装部を適宜な樹脂で封止処理し得るよ
うに構成するのが一般である。
の可撓性回路基板は、第５図にその要部を概念的な断面
図で示す如く、可撓性胴張積層板に対するフォオトエッ
チング手法の採用によって、ポリイミドフィルム等の絶
縁性樹脂フィルム53上に接着層52を介在させて所要の回
路配線パターンと共に図示の如き表面実装用透孔に突出
した接続パターン51A及び51Bを形成し、ICベアチップ等
の電子回路素子８をその接続パターン51A及び51Bに平面
実装した後、該実装部を適宜な樹脂で封止処理し得るよ
うに構成するのが一般である。
ところで、ICベアチップ等の各種の電子回路素子の高
密度化に応じて、斯かる可撓性回路基板の回路配線パタ
ーンも一層の高密度微細化が要望され、このような高密
度微細な可撓性回路基板に対して上記の如き電子回路素
子を表面実装方式で接続する場合、その接続実装構造に
は高い信頼性を要求される。しかしながら、上記の如き
従来の表面実装対応型可撓性回路基板は、ポリイミドフ
ィルム等の絶縁性樹脂フィルム53と銅箔等からなる回路
配線パターン及び表面実装用接続パターン51A及び51Bと
を接着層52で接合した構造である為、この接着層52の存
在は、可撓性回路基板に於ける寸法安定性或いは耐熱性
等に大きな影響を与え、上記の如き電子回路素子の接続
信頼性を低下させる大きな要因となっている。
密度化に応じて、斯かる可撓性回路基板の回路配線パタ
ーンも一層の高密度微細化が要望され、このような高密
度微細な可撓性回路基板に対して上記の如き電子回路素
子を表面実装方式で接続する場合、その接続実装構造に
は高い信頼性を要求される。しかしながら、上記の如き
従来の表面実装対応型可撓性回路基板は、ポリイミドフ
ィルム等の絶縁性樹脂フィルム53と銅箔等からなる回路
配線パターン及び表面実装用接続パターン51A及び51Bと
を接着層52で接合した構造である為、この接着層52の存
在は、可撓性回路基板に於ける寸法安定性或いは耐熱性
等に大きな影響を与え、上記の如き電子回路素子の接続
信頼性を低下させる大きな要因となっている。
可撓性回路基板に於ける接着層の介在に伴なう上記の
問題に加えて、この種の可撓性回路基板を両面回路配線
パターン方式に構成する場合には、スルーホール導通化
の問題等、高密度微細化を図る上で更に種々の困難性が
生ずる。
問題に加えて、この種の可撓性回路基板を両面回路配線
パターン方式に構成する場合には、スルーホール導通化
の問題等、高密度微細化を図る上で更に種々の困難性が
生ずる。
「発明の目的及び構成」 本発明は、可撓性回路基板での接着層の介在に付随す
る上記の如き諸問題を好適に解消する為に、接着層を介
在させることなく薄い絶縁層の一方面に所要の回路配線
パターンと電子回路素子の表面実装用接続パターンとを
設けると共に、該絶縁層の他方面にそれら回路配線・接
続パターンとの間に直接的な導通部を形成可能な蒸着回
路パターンを設けることにより、寸法安定性並びに耐熱
性等の諸特性を向上を図りながら、可撓性回路基板と電
子回路素子の接続信頼性を確保可能な高密度微細な表面
実装対応型両面可撓性回路基板並びにその製造法を提供
するものであ。
る上記の如き諸問題を好適に解消する為に、接着層を介
在させることなく薄い絶縁層の一方面に所要の回路配線
パターンと電子回路素子の表面実装用接続パターンとを
設けると共に、該絶縁層の他方面にそれら回路配線・接
続パターンとの間に直接的な導通部を形成可能な蒸着回
路パターンを設けることにより、寸法安定性並びに耐熱
性等の諸特性を向上を図りながら、可撓性回路基板と電
子回路素子の接続信頼性を確保可能な高密度微細な表面
実装対応型両面可撓性回路基板並びにその製造法を提供
するものであ。
その為に、本発明に係る両面可撓性回路基板は、導電
箔の一方面の所要個所に接着層の介在なしに形成した絶
縁層を備え、該絶縁層の形成されない上記導電箔の所要
部位に透孔を備え、この透明孔に位置させて突出形成し
た電子回路素子の表面実装に必要な接続パターンと及び
他の所要の回路配線パターンとを具備し、上記絶縁層側
に於いて両面可撓性回路基板を得る為に必要な上記接続
パターン又は該回路配線パターンとの間の導通部を含む
所要の蒸着回路パターンを備えるように構成したもので
ある。
箔の一方面の所要個所に接着層の介在なしに形成した絶
縁層を備え、該絶縁層の形成されない上記導電箔の所要
部位に透孔を備え、この透明孔に位置させて突出形成し
た電子回路素子の表面実装に必要な接続パターンと及び
他の所要の回路配線パターンとを具備し、上記絶縁層側
に於いて両面可撓性回路基板を得る為に必要な上記接続
パターン又は該回路配線パターンとの間の導通部を含む
所要の蒸着回路パターンを備えるように構成したもので
ある。
ここで、蒸着回路パターンは、前記絶縁層との接着性
を高める第一の蒸着回路パターンと、この第一の蒸着回
路パターン上に形成した導電性の高い第二の蒸着回路パ
ターンとで二層構造に構成することも出来、また、前記
蒸着回路パターン上には、更にメッキ導電層を形成すべ
く構成することも可能である。
を高める第一の蒸着回路パターンと、この第一の蒸着回
路パターン上に形成した導電性の高い第二の蒸着回路パ
ターンとで二層構造に構成することも出来、また、前記
蒸着回路パターン上には、更にメッキ導電層を形成すべ
く構成することも可能である。
斯かる両面可撓性回路基板は、先ず、導電箔の一方面
の所要個所に絶縁層を製膜し、該絶縁層上及びこの絶縁
層側の露出導電箔面上にスパッタリング手段で導電層を
蒸着し、この導電層及び上記導電箔の他方面に各々所要
のエッチングレジストパターンを形成した後、エッチン
グ処理を施して上記導電箔に所要の回路配線パターン及
び電子回路素子の表面実装に必要な突出した接続パター
ンを形成すると共に上記導電層に所要の蒸着回路パター
ンを同時に形成し、最後に上記突出接続パターンに付着
した蒸着導電層部分を除去する各工程により簡便に製作
可能である。
の所要個所に絶縁層を製膜し、該絶縁層上及びこの絶縁
層側の露出導電箔面上にスパッタリング手段で導電層を
蒸着し、この導電層及び上記導電箔の他方面に各々所要
のエッチングレジストパターンを形成した後、エッチン
グ処理を施して上記導電箔に所要の回路配線パターン及
び電子回路素子の表面実装に必要な突出した接続パター
ンを形成すると共に上記導電層に所要の蒸着回路パター
ンを同時に形成し、最後に上記突出接続パターンに付着
した蒸着導電層部分を除去する各工程により簡便に製作
可能である。
絶縁層を製膜する手段としては、上記導電箔の一方面
の所要個所に液状ポリイミド樹脂を塗布するか、或い
は、感光性ポリイミド樹脂を塗布又は貼着した後、露光
・現像処理する手法を採用でき、また、上記導電層の蒸
着は、前記絶縁層との接着性を高める第一の導電層を蒸
着する工程と、該第一の導電層上に更に導電層の高い第
二の導電層を蒸着する工程との多段階蒸着手法が好適で
ある。
の所要個所に液状ポリイミド樹脂を塗布するか、或い
は、感光性ポリイミド樹脂を塗布又は貼着した後、露光
・現像処理する手法を採用でき、また、上記導電層の蒸
着は、前記絶縁層との接着性を高める第一の導電層を蒸
着する工程と、該第一の導電層上に更に導電層の高い第
二の導電層を蒸着する工程との多段階蒸着手法が好適で
ある。
そして、上記各回路パターンに導電部材の厚付けを望
む場合には、前記エッチングレジストパターンを形成す
る工程の前に、上記蒸着導電層側に於ける電子回路素子
の接続実装対応部位にメッキレジストを形成した後、他
の蒸着導電層及び上記導電箔の各面上にメッキ層を形成
し、このメッキレジストは、回路パターン形成の為の上
記エッチング処理工程後に除去するように工程を任意変
更することも容易である。
む場合には、前記エッチングレジストパターンを形成す
る工程の前に、上記蒸着導電層側に於ける電子回路素子
の接続実装対応部位にメッキレジストを形成した後、他
の蒸着導電層及び上記導電箔の各面上にメッキ層を形成
し、このメッキレジストは、回路パターン形成の為の上
記エッチング処理工程後に除去するように工程を任意変
更することも容易である。
「実 施 例」 以下、図示の実施例を参照しながら本発明を更に詳述
する。第１図は本発明の一方の手法によって構成された
電子回路素子の表面実装対応型両面可撓性回路基板の概
念的な要部断面構成図であって、1A及び1BはICベアチッ
プ等の電子回路素子８の表面実装に必要な突出した接続
パターンであり、これらの接続パターン1A及び1Bは、図
示しないその他の所要の回路配線パターンと共に薄い可
撓性絶縁層２の一方面に接着層を介在させることなく形
成され、また、該絶縁層２の他方面には導電性部材のス
パッタリング手段で形成した所要の蒸着回路パターン
３、４を具備する。
する。第１図は本発明の一方の手法によって構成された
電子回路素子の表面実装対応型両面可撓性回路基板の概
念的な要部断面構成図であって、1A及び1BはICベアチッ
プ等の電子回路素子８の表面実装に必要な突出した接続
パターンであり、これらの接続パターン1A及び1Bは、図
示しないその他の所要の回路配線パターンと共に薄い可
撓性絶縁層２の一方面に接着層を介在させることなく形
成され、また、該絶縁層２の他方面には導電性部材のス
パッタリング手段で形成した所要の蒸着回路パターン
３、４を具備する。
これらの蒸着回路パターン３、４は、同図の如く、絶
縁層２との接着性を確保可能なニッケル等の接着性の良
好な第一の蒸着回路パターン3A、4Aと、銅等の良導電性
からなる第二の蒸着回路パターン3B、4Bとの二層構造に
構成することも好適である。そして、例えば、蒸着回路
パターン４には、図の如く接続パターン1Bと直接電気的
に接合した導通部５を備えるように構成することも自在
である。斯してICベアチップ等を含む電子回路素子８の
表面実装対応型両面可撓性回路基板を得ることができ、
表面実装された電子回路素子８の接続実装部位は適宜な
樹脂９で封止処理可能となる。
縁層２との接着性を確保可能なニッケル等の接着性の良
好な第一の蒸着回路パターン3A、4Aと、銅等の良導電性
からなる第二の蒸着回路パターン3B、4Bとの二層構造に
構成することも好適である。そして、例えば、蒸着回路
パターン４には、図の如く接続パターン1Bと直接電気的
に接合した導通部５を備えるように構成することも自在
である。斯してICベアチップ等を含む電子回路素子８の
表面実装対応型両面可撓性回路基板を得ることができ、
表面実装された電子回路素子８の接続実装部位は適宜な
樹脂９で封止処理可能となる。
斯かる表面実装対応型両面可撓性回路基板は、第２図
に示す製造手法の採用により順次製作できるものであっ
て、先ず、同図（１）に示すように例えば圧延銅箔等の
導電箔１の一方面の所要個所に薄い可撓性の絶縁層２を
形成する工程から出発する。この絶縁層２を形成する際
には、導電箔１を露出させて該部に電子回路素子の為の
表面実装接続パターン形成部2A及び導通形成部2Bを設け
得るように、導電箔１の必要個所に液状ポリイミド樹脂
を選択的に塗布形成するか、或いは感光性ポリイミド樹
脂層を該導電箔１に一様に塗布又は被着した後、この感
光性ポリイミド樹脂層に対して露光・現像処理を施す手
段の採用により、該絶縁層２の上記態様に応じた所要部
位への選択的な形成が可能である。このような態様で形
成される絶縁層２に面する導電箔１側に対しては、その
間の接合性を良好に高める為に粗面化処理を適宜予め施
すことも任意採用可能である。
に示す製造手法の採用により順次製作できるものであっ
て、先ず、同図（１）に示すように例えば圧延銅箔等の
導電箔１の一方面の所要個所に薄い可撓性の絶縁層２を
形成する工程から出発する。この絶縁層２を形成する際
には、導電箔１を露出させて該部に電子回路素子の為の
表面実装接続パターン形成部2A及び導通形成部2Bを設け
得るように、導電箔１の必要個所に液状ポリイミド樹脂
を選択的に塗布形成するか、或いは感光性ポリイミド樹
脂層を該導電箔１に一様に塗布又は被着した後、この感
光性ポリイミド樹脂層に対して露光・現像処理を施す手
段の採用により、該絶縁層２の上記態様に応じた所要部
位への選択的な形成が可能である。このような態様で形
成される絶縁層２に面する導電箔１側に対しては、その
間の接合性を良好に高める為に粗面化処理を適宜予め施
すことも任意採用可能である。
次に、上記絶縁層２の形成側に対して、第一の導電層
蒸着工程としてのNi等の接着性の良好な金属のスパッタ
リング処理を施し、更にその上に導電性に富むCu等の良
導電性金属のスパッタリング処理を施すことにより、導
電箔１と直接的に被着接合した導通部５を備えた同図
（２）に示す如き蒸着導電層12を被着形成する。接着性
の高い第一の導電層接着工程では、上記の如きNiに代え
て、その他のCr、Al、Ti、Mn、Nb、Ta、Mo、Ｗ、Hf等の
蒸着部材の使用も可能である。
蒸着工程としてのNi等の接着性の良好な金属のスパッタ
リング処理を施し、更にその上に導電性に富むCu等の良
導電性金属のスパッタリング処理を施すことにより、導
電箔１と直接的に被着接合した導通部５を備えた同図
（２）に示す如き蒸着導電層12を被着形成する。接着性
の高い第一の導電層接着工程では、上記の如きNiに代え
て、その他のCr、Al、Ti、Mn、Nb、Ta、Mo、Ｗ、Hf等の
蒸着部材の使用も可能である。
斯かる二層構造からなる蒸着導電層12の形成工程の終
了後には、電子回路素子の表面実装接続部を含む両面可
撓性回路基板を形成するために、同図（３）に示す如
く、上記蒸着導電層12及び露出導電箔１側に所要のフォ
トエッチングレジストパターン13、14を露光・現像処理
工程によって各別に形成し、ここで、該レジストパター
ン13側には電子回路素子の表面実装に要する突出した接
続パターンを得る為の導電層露出部13Aを形成してお
く。次いで、両面同時のエッチング処理工程を加えた
後、両エッチングレジストパターン13、14の剥離処理に
より、同図（４）のとおり、導電箔には所要の回路配線
パターンと共に表面実装用透孔15に突出した電子回路素
子の接続パターン1A、1Bを形成でき、また、蒸着導電層
12には所望の蒸着回路パターン12Aを設けることが出来
る。接続パターン1A、1Bに付着した余分な蒸着導電層部
分を除去する為に、同図（５）の如く、蒸着回路パター
ン12A面の所要個所にエッチングレジスタ16A、16Bを形
成した状態で軽くエッチング処理に付した後、該エッチ
ングレジスト16A、16Bを剥離することにより、同図
（６）に示すように、電子回路素子の表面実装部17を備
えた第１図に対応した両面可撓性回路基板が得られる。
了後には、電子回路素子の表面実装接続部を含む両面可
撓性回路基板を形成するために、同図（３）に示す如
く、上記蒸着導電層12及び露出導電箔１側に所要のフォ
トエッチングレジストパターン13、14を露光・現像処理
工程によって各別に形成し、ここで、該レジストパター
ン13側には電子回路素子の表面実装に要する突出した接
続パターンを得る為の導電層露出部13Aを形成してお
く。次いで、両面同時のエッチング処理工程を加えた
後、両エッチングレジストパターン13、14の剥離処理に
より、同図（４）のとおり、導電箔には所要の回路配線
パターンと共に表面実装用透孔15に突出した電子回路素
子の接続パターン1A、1Bを形成でき、また、蒸着導電層
12には所望の蒸着回路パターン12Aを設けることが出来
る。接続パターン1A、1Bに付着した余分な蒸着導電層部
分を除去する為に、同図（５）の如く、蒸着回路パター
ン12A面の所要個所にエッチングレジスタ16A、16Bを形
成した状態で軽くエッチング処理に付した後、該エッチ
ングレジスト16A、16Bを剥離することにより、同図
（６）に示すように、電子回路素子の表面実装部17を備
えた第１図に対応した両面可撓性回路基板が得られる。
第３図は、上記第１図に示す構造の両面可撓性回路基
板の回路配線パターンを含む接続パターン1A、1B及び蒸
着回路パターン３、４上に更に銅メッキ等によるメッキ
導電層6A、6B、7A、7Bを各別に厚付けした構造の表面実
装対応型の両面可撓性回路基板を示すものであり、この
形態の基板構造を製作するには、第４図（１）（２）の
如く、第２図（１）〜（２）と同等に、絶縁層２の製膜
工程及び蒸着導電層12の形成工程を行った段階で、第４
図（３）のように電子回路素子の表面実装対応部位にメ
ッキレジスト20を適宜形成する。次いで、同図（４）の
如く導電箔１及び蒸着導電層12の各露出面に銅メッキ層
６、７を均一に被着形成し、以下、前記工程と略同様に
第４図（５）〜（８）に示すとおり、フォトエッチング
レジストパターンの形成工程、エッチングによる所要の
パターンニング工程、該エッチングレジストパターン及
びメッキレジスト20の剥離除去工程、そして余分な蒸着
導電層の軽いエッチング除去処理工程を順次的に実施す
ることにより、第３図の構造に対応した同図（８）に示
すメッキ導電層6A、6B、7A、7Bを厚付けした両面可撓性
回路基板製品を得ることができる。
板の回路配線パターンを含む接続パターン1A、1B及び蒸
着回路パターン３、４上に更に銅メッキ等によるメッキ
導電層6A、6B、7A、7Bを各別に厚付けした構造の表面実
装対応型の両面可撓性回路基板を示すものであり、この
形態の基板構造を製作するには、第４図（１）（２）の
如く、第２図（１）〜（２）と同等に、絶縁層２の製膜
工程及び蒸着導電層12の形成工程を行った段階で、第４
図（３）のように電子回路素子の表面実装対応部位にメ
ッキレジスト20を適宜形成する。次いで、同図（４）の
如く導電箔１及び蒸着導電層12の各露出面に銅メッキ層
６、７を均一に被着形成し、以下、前記工程と略同様に
第４図（５）〜（８）に示すとおり、フォトエッチング
レジストパターンの形成工程、エッチングによる所要の
パターンニング工程、該エッチングレジストパターン及
びメッキレジスト20の剥離除去工程、そして余分な蒸着
導電層の軽いエッチング除去処理工程を順次的に実施す
ることにより、第３図の構造に対応した同図（８）に示
すメッキ導電層6A、6B、7A、7Bを厚付けした両面可撓性
回路基板製品を得ることができる。
斯かる両面可撓性回路基板に於いて、形成すべき両面
の回路パターンが高密度微細化して絶縁層２の誘電率が
問題となるような際には、該絶縁層にテフロン等の低誘
電率部材を使用すべく変更することも好適である。
の回路パターンが高密度微細化して絶縁層２の誘電率が
問題となるような際には、該絶縁層にテフロン等の低誘
電率部材を使用すべく変更することも好適である。
「発明の効果」 本発明に係る両面可撓性回路基板及びその製造法は、
上記の構成を具備するので、少なくとも次のような効果
を奏する。
上記の構成を具備するので、少なくとも次のような効果
を奏する。
接着層を介在させた従来構造に比較した場合、無接着
層構造の採用により、寸法安定性や耐熱性を格段に向上
でき、従って、この可撓性回路基板と電子回路素子との
接続信頼性を十分に確保可能となる。
層構造の採用により、寸法安定性や耐熱性を格段に向上
でき、従って、この可撓性回路基板と電子回路素子との
接続信頼性を十分に確保可能となる。
接着層の介在なしに両面の所要回路パターンを形成で
きるので、マイグレーションの発生を抑制して耐環境性
を向上させ得る。
きるので、マイグレーションの発生を抑制して耐環境性
を向上させ得る。
ニッケル等の接着性の高い導電層をスパッタリング手
法で絶縁層に形成するので、構成部材相互の付着力を強
固に確保できる。
法で絶縁層に形成するので、構成部材相互の付着力を強
固に確保できる。
両面の所要回路パターンの間の所要部位に対する導通
化も従来の如きスルーホール導通手段によることなく、
上記蒸着導電層の被着工程で容易に達成可能である。
化も従来の如きスルーホール導通手段によることなく、
上記蒸着導電層の被着工程で容易に達成可能である。
従って、高密度微細な両面可撓性回路基板を構成して
ICベアチップ等の電子回路素子に対する接続信頼性の優
れた表面実装対応型製品を提供できる。
ICベアチップ等の電子回路素子に対する接続信頼性の優
れた表面実装対応型製品を提供できる。
【図面の簡単な説明】 第１図は本発明の一方の手法によって構成された電子回
路素子の表面実装対応型両面可撓性回路基板の概念的な
要部断面構成図、 第２図（１）〜（６）はその概念的な製造工程説明図、 第３図は本発明の他方の手法に従ってメッキ導電層を厚
付けすべく構成した第１図と同様な電子回路素子の表面
実装対応型両面可撓性回路基板の概念的な要部断面構成
図、 第４図（１）〜（８）はその概念的な製造工程説明図、
そして、 第５図は接着層を用いた従来構造の表面実装対応型可撓
性回路基板の概念的な要部断面構成図である。 1:銅箔等の導電箔 1A、1B:接続パターン 2:可撓性の絶縁層 2A:接続パターン形成部 2B:導通形成部 ３、4:蒸着回路パターン 3A、4A:第一の蒸着導電層 3B、4B:第二の蒸着導電層 5:直接接合導通部 ６、7:銅メッキ層 8:電子回路素子 9:樹脂封止部 17:表面実装部 20:メッキレジスト
路素子の表面実装対応型両面可撓性回路基板の概念的な
要部断面構成図、 第２図（１）〜（６）はその概念的な製造工程説明図、 第３図は本発明の他方の手法に従ってメッキ導電層を厚
付けすべく構成した第１図と同様な電子回路素子の表面
実装対応型両面可撓性回路基板の概念的な要部断面構成
図、 第４図（１）〜（８）はその概念的な製造工程説明図、
そして、 第５図は接着層を用いた従来構造の表面実装対応型可撓
性回路基板の概念的な要部断面構成図である。 1:銅箔等の導電箔 1A、1B:接続パターン 2:可撓性の絶縁層 2A:接続パターン形成部 2B:導通形成部 ３、4:蒸着回路パターン 3A、4A:第一の蒸着導電層 3B、4B:第二の蒸着導電層 5:直接接合導通部 ６、7:銅メッキ層 8:電子回路素子 9:樹脂封止部 17:表面実装部 20:メッキレジスト
Claims (8)
- 【請求項１】導電箔の一方面の所要個所に接着層の介在
なしに形成した絶縁層を備え、該絶縁層の形成されない
上記導電箔の所要部位に透孔を備え、該透孔に位置させ
て突出形成した電子回路素子の表面実装に必要な接続パ
ターンと及び他の所要の回路配線パターンとを具備し、
上記絶縁層側に於いて両面可撓性回路基板を得る為に必
要な上記接続パターン又は回路配線パターンとの間の導
通部を含む所要の蒸着回路パターンを具備するように構
成したことを特徴とする両面可撓性回路基板。 - 【請求項２】前記蒸着回路パターンは前記絶縁層との接
着性を高める第一の蒸着回路パターンと、該第一の蒸着
回路パターン上に形成した導電性の高い第二の蒸着回路
パターンとを具備すべく構成した請求項（１）に記載の
両面可撓性回路基板。 - 【請求項３】前記蒸着回路パターン上に更にメッキ導電
層を備えることを特徴とする請求項（１）又は（２）に
記載の両面可撓性回路基板。 - 【請求項４】導電箔の一方面の所要個所に絶縁層を製膜
し、該絶縁層上及びこの絶縁層側の露出導電箔面上に導
電層を蒸着し、該導電層及び上記導電箔の他方面に各々
所要のエッチングレジストパターンを形成した後、エッ
チング処理を施して上記導電箔に所要の回路配線パター
ン及び電子回路素子の表面実装に必要な突出した接続パ
ターンを形成すると共に上記導電層に所要の蒸着回路パ
ターンを同時に形成し、最後に上記突出接続パターンに
付着した蒸着導電層部分を除去する各工程を備える両面
可撓性回路基板の製造法。 - 【請求項５】前記絶縁層の製膜工程が、上記導電箔の一
方面の所要個所に液状ポリイミド樹脂を塗布する工程を
含む請求項（４）の両面可撓性回路基板の製造法。 - 【請求項６】前記絶縁層の製膜工程が、上記導電箔の一
方面に感光性ポリイミド樹脂を塗布又は貼着した後、露
光・現像処理する工程を含む請求項（４）の両面可撓性
回路基板の製造法。 - 【請求項７】前記導電層を蒸着する工程が、前記絶縁層
との接着性を高める第一の導電層を蒸着する工程と、該
第一の導電層上に更に導電層の高い第二の導電層を蒸着
する工程とを含む請求項（４）〜（６）の両面可撓性回
路基板の製造法。 - 【請求項８】前記エッチングレジストパターンを形成す
る工程の前に、上記蒸着導電層側に於ける電子回路素子
の接続実装対応部位にメッキレジストを形成した後、他
の蒸着導電層及び上記導電箔の各面上にメッキ層を形成
する工程を備え、上記エッチング処理工程後に該メッキ
レジストを除去する工程を含む請求項（４）〜（７）の
両面可撓性回路基板の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63334997A JP2571960B2 (ja) | 1988-12-30 | 1988-12-30 | 両面可撓性回路基板及びその製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63334997A JP2571960B2 (ja) | 1988-12-30 | 1988-12-30 | 両面可撓性回路基板及びその製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02180041A JPH02180041A (ja) | 1990-07-12 |
| JP2571960B2 true JP2571960B2 (ja) | 1997-01-16 |
Family
ID=18283578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63334997A Expired - Fee Related JP2571960B2 (ja) | 1988-12-30 | 1988-12-30 | 両面可撓性回路基板及びその製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2571960B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04166917A (ja) * | 1990-10-31 | 1992-06-12 | Nippon Mektron Ltd | 電気泳動表示素子 |
| JP5218273B2 (ja) * | 2009-05-14 | 2013-06-26 | 日立電線株式会社 | 半導体装置用テープキャリアおよびその製造方法 |
-
1988
- 1988-12-30 JP JP63334997A patent/JP2571960B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02180041A (ja) | 1990-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3464855A (en) | Process for forming interconnections in a multilayer circuit board | |
| JPH04283987A (ja) | 電子回路装置とその製造方法 | |
| JPH03148846A (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| JP2000058986A (ja) | 配線基板およびその製造方法 | |
| JP2571960B2 (ja) | 両面可撓性回路基板及びその製造法 | |
| JP2000236149A (ja) | インダクタ付き配線基板およびその製造方法 | |
| USRE29284E (en) | Process for forming interconnections in a multilayer circuit board | |
| JPH1027952A (ja) | プリント配線板及びその製造方法 | |
| JP3155743B2 (ja) | 配線基板およびその製造方法並びに多層配線基板 | |
| JP2741238B2 (ja) | フレキシブルプリント配線板及びその製造方法 | |
| JPH1093213A (ja) | 回路基板、回路装置および装置 | |
| JP3880921B2 (ja) | 金属ベース配線基板及びその基板を使った高周波装置 | |
| JPH10126026A (ja) | 電子部品搭載用基板及びその製造方法 | |
| JPS6372192A (ja) | 回路板の製造方法 | |
| JPH1070365A (ja) | 多層回路基板の製造方法 | |
| JPH0278253A (ja) | 多層プラスチックチップキャリア | |
| JPH0739258Y2 (ja) | 基板のエッジにおける端子構造 | |
| JPH05259609A (ja) | プリント配線板の製造方法 | |
| JPS6317589A (ja) | 二層プリント回路基板 | |
| JPS6355236B2 (ja) | ||
| JP2770262B2 (ja) | 抵抗内蔵多層基板の製造方法 | |
| JPH03255691A (ja) | プリント配線板 | |
| JPS58143598A (ja) | 電子回路部品 | |
| JPH03289194A (ja) | 多層配線基板の製造方法 | |
| JPH05226839A (ja) | 多層電子部品搭載用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |