JPH03148846A - Ｉｃ搭載用可撓性回路基板及びその製造法 - Google Patents

Ｉｃ搭載用可撓性回路基板及びその製造法

Info

Publication number
JPH03148846A
JPH03148846A JP1288434A JP28843489A JPH03148846A JP H03148846 A JPH03148846 A JP H03148846A JP 1288434 A JP1288434 A JP 1288434A JP 28843489 A JP28843489 A JP 28843489A JP H03148846 A JPH03148846 A JP H03148846A
Authority
JP
Japan
Prior art keywords
circuit board
mounting
base material
conductive
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1288434A
Other languages
English (en)
Other versions
JP2753746B2 (ja
Inventor
Chikafumi Omachi
大町　親文
Yasuyuki Tanaka
康行 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP1288434A priority Critical patent/JP2753746B2/ja
Priority to DE69025918T priority patent/DE69025918T2/de
Priority to PCT/JP1990/001413 priority patent/WO1991006977A1/ja
Priority to EP90916081A priority patent/EP0452506B1/en
Publication of JPH03148846A publication Critical patent/JPH03148846A/ja
Priority to US08/067,231 priority patent/US5361491A/en
Application granted granted Critical
Publication of JP2753746B2 publication Critical patent/JP2753746B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 『産業上の利用分野」 本発明はＩＣペアチップ栃實撓性回路基板に対して直接
−的に実装可能に構成したＩＣ塔載用可撓性回路基板と
その製造法に関する。更に具体的には、本発明は好まし
くは無接着剤可撓性導電積層板を用いて構成した可撓性
回路基板の絶縁基材に穿孔を形成し、この穿孔部にメッ
キ手段で突起状接合用導電部を形成し、該突起状接合用
導電部によりＩＣベアチップのパッドと電気的な接続を
図るように構成したＩＣ塔載用可撓性回路基板及びその
為の製造法に関する。
「従来の技術」 接合バンプな用いてＩＣベアチップを回路基板に実装す
る方法として、第１０図（１）及び（２）の如くＩＣペ
アチップ１のポンディングパッド２側に形成したバンプ
３又はチップキャリアテープ４側のリードフィンガー５
に形成したバンプ６を用いて熱融着又は超音波ボンディ
ングで接続するタブ方式は公知であり、また。第１１図
のようにＩＣベアチップｌ側に形成したバンプ３と回路
基板７の導体パターン８とを半田で接続するフリップチ
ップ方式も提案されており、斯かるフリップチップ方式
の場合には、図の如く半田流れ防止ダム９を導体パター
ン８ｇｆＩｉに設けるのが一般的である。
「発明が解決しようとする課題」 上記に於いてタブ方式の場合、ＩＣベアチップ１側にバ
ンプ３を形成する第１０図（１）の手法は多数の工程を
要し、コスト高となる。そこで、リードフィンガー５の
先端に同図（２）のようにバンプ６を転写する方法も採
用されつつあるが、この手法ではバンプ製作の為の専用
治具のほか。
転写ボンディング工程が必要であって、その上、高密度
化にも限度がある。そして、この両手法ではリードフィ
ンガー５の支持体はないので、その機械的強度は弱く、
また。それらリードフィンガー５の間には絶縁体がない
ことから、ボンディング用バッド２を千鳥状に配置する
ことも不可能であり、更に、リードフィンガー５の突出
構造により該フィンガー５は変形し易く、Ｘ、Ｙ、Ｚ方
向とも位置精度を保持することは困難である。
一方、第１１図のフリップチップ方式の場合には上記同
様ＩＣペアチップｉｓにバンプ３を形成するので、これ
には多数の工程を要し、コスト高となる他、回路基板７
のパッド周辺に対し半田流れ防止ダム９を形成する必要
があってコスト高となり、且つ高密度化を図る上でも限
界がある。
［課題を解決するための手段」 本発明はそこで、可撓性回路基板を貫通してその回路配
線パターンと電気的に導通化したバンプ用突起部を該可
撓性回路基板の裏面に突出形成し、このバンプ用突起部
の構成に応じてその突起部の表面に接合用金属を被覆形
成し得るように構成したＩＣ塔載用可撓性回路基板を製
作し、この可撓性回路基板の上記バンプ用突起部に対し
てＩＣベアチップな熱融着法又は超音波ボンディング等
の手段で簡便に実装できるように構成したＩＣ塔載用可
撓性回路基板及びその製造法を提供するものである。
その為に本発明のＩＣ塔載用可撓性回路基板によれば、
好ましくは可撓性絶縁基材と導電層との間に接着剤層の
ない片面又は両面の無接着剤可撓性導電積層板を使用し
、その絶縁基材の一方面に形成した所要の回路配線パタ
ーンの所要部位に達するように上記絶縁基材に穿孔を設
け、この穿孔は上記回路配線パターンの所要の部位と電
気的に接合されたメッキ部材からなる導電性部材を備え
、この導電性部材は上記絶縁基材の他方面から突出して
ＩＣボンディングの為のバンプとして機能するＩＣパッ
ド接合用突起部を形成するように構成したものである。
導電性部材で構成した斯かるＩＣパッド接合用突起部は
ＩＣパッドの配設態様に応じて任意千鳥状の配置も容易
であって、該接合用突起部はその全部を金、錫、鉛・錫
合金等からなるＩＣパッドに対する接合容易な導電性メ
ッキ部材で形成できる他、先ず銅メッキ部材で構成して
バンプに該当する先端突出部に上記の如きＩＣパッドと
の接合容易な導電性メッキ部材を被覆するように構成す
ることも可能であり、更には穿孔内部を銅メッキ部材で
構成すると共にバンプ相当部位を該銅メッキ部材に被着
した半田部材で構成することも好適である。
上記の如きＩＣ塔載用可撓性回路基板は種々の手法で製
作できるものであって、無接着剤片面型可撓性導電積層
板を使用する場合には、先ず絶縁基材側から導電層に達
する穿孔を形成したうえ、メッキ手段で該穿孔に充填し
た導電性部材により一端が上記導電層に密着し他端が該
絶縁基材から突出するＩＣパッド接合用突起部を形成し
た後、該接合用突起部との関連に於いて上記導電層に対
して所要の回路配線パターンニング処理を施すという基
本的な各工程からなる手法を採用できる。
また、無接着剤両面型可撓性導電積層板を用いる場合に
は、その両導電層の一方面に対して所要の回路配線パタ
ーンニング処理を施すと共に該導電層の他方面に対し上
記絶縁基材から上記回路配線パターンの所要の部位に達
する穿孔を形成する為に必要な導電層除去部を形成し、
該除去部に現れた上記絶縁基材部分に上記穿孔を形成し
、次に該穿孔側に残された不要な導電層を除去した後、
メッキ手段で上記穿孔に充填した導電性部材により一端
が上記回路配線パターンの所要の部位に密着すると共に
他端が上記絶縁基材から突出するＩＣパッド接合用突起
部を形成する基本的な各工程を採用できる。
同様に、無接着剤両面型可撓性導電積層板を用いる場合
に於いて、その両導電層の一方面に所要の回路配線パタ
ーンに対応したレジストパターンを形成し、上記導電層
の他方面には上記絶縁基材から上記回路配線パターンに
該当する導電層の所要部位に達する穿孔を形成する為に
必要な導電層除去部を形成し、該除去部に現れた上記絶
縁基材部分に上記穿孔を形成し、次に該穿孔側に残され
た不要な導電層を除去した後、メッキ手段で上記穿孔に
充填した導電性部材によって一端が上記回路配線パター
ンに該当する導電層の所要の部位に密着すると共に他端
が上記絶縁基材から突出するＩＣパッド接合用突起部を
形成し、最後に上記レジストパターンを用いて所要の回
路配線パターンニング処理を行なうような基本的な各工
程の採用も好適である。
上記各手法に於いて、既述のＩＣパッド接合用突起部を
形成する為には各種工程の付加又は変更をなし得るもの
で、これらは以下に詳述される。
「実　施　例」 第１図〜第３図を参照すると、本発明に従って構成され
たＩＣ搭載用可撓性回−路基板の概念的な要部断面構成
図が示されており、同図に於いて、ｌ及び２は記述した
ＩＣペアチップとそのポンディングパッドを示し、この
ＩＣペアチップ１は該バッド２を介して本発明に係るＩ
Ｃ搭載用可撓性回路基板１０に実装可能な如く、この可
撓性回路基板ｌＯは好ましくはポリイミドフィルムの如
きポリマ一基材からなる可撓性絶縁基材１１と、該絶縁
基材１１の一方面に被着形成した所要の回路配線パター
ン１２と、この回路配線パターン１２のうち所定端部に
於いて絶縁基材１１の接合部位で電気的に密着接合され
且つその絶縁基材１１を貫通してＩＣペアチップ１のポ
ンディングパッド２に突出すべく形成したＩＣパッド接
合用突起部　。
１３とを具備すべく構成されている。斯かるＩＣパッド
接合用突起部１３は第１図のように整列した態様のもの
に限らず、ＩＣペアチップ１のポンディングパッド２の
配置形態に応じて第２図の如くＩＣパッド接合用突起部
１３を千鳥状に配置する構成も任意に採用自在である。
また。このようなＩＣ搭載用可撓性回路基板１０に対し
て第３図の如くＩＣパッド接合用突起部１３が突出して
いる側に他の回路配線パターン１４を適宜形成し。
これら表裏面回路配線パターン１２．１４の所要箇所を
常法によるスルーホール導通部１５で接続して両面型Ｉ
Ｃ搭載用可撓性回路基板ｌＯを構成することも可能であ
る。
上記ＩＣパッド接合用突起部１３は第４図（１）〜（３
）の如（各種態様で構成できる。即ち、同図（１）の構
造ではこの接合用突起部１３Ａの全部を金、錫又は鉛・
錫合金等のＩＣバッド２に対する接合容易な導電性部材
で構成した実施例を示し。
また、同図【２）の場合では接合用突起部１３Ｂを飼メ
ッキ部材で形成した上、その突出外面に上記同様に金、
錫又は鉛・錫合金等の導電性部材による被着層１３ｃを
設けてＩＣパッド接合用突起部を構成したものである。
更に、同図（３）の構造の如く絶縁基材１１を貫通する
導電部分１３Ｄを先ず銅メッキ部材で形成する一方、突
起部分はりフロー可能な半田クリーム又は半田ボールで
形成するか或いはディップ半田の当該部に対する付着に
よる半田部材１３Ｅで形成してＩＣパッド接合用突起部
を構成した実施例を示す。
所かるＩＣパッド接合用突起部１３は図の如くその突出
端を断面半円弧状に構成するのが好ましく、また、ＩＣ
ペアチップ１に対するボンディング性を好適に確保可能
な構造として、後述の如く絶縁基材１１と回路配線パタ
ーン１２．１４との間には接着剤層を介在させない形態
が適当である。
ＩＣパッド接合用突起部１３はいずれにしても、可撓性
絶縁基材１１により好適に支持された構造であって、そ
の位置精度や機械的強度を確保しながら高密度な配装形
態を簡便に構成できる。
このようなＩＣ搭載用可撓性回路基板の製品は本発明に
従った種々の手法で製作可能であって、第５図及び第６
図はその一方の製造工程図を示す。
即ち、第５図の手法では同図（１）の如くポリイミドフ
ィルムで代表的なイミド系ポリマーからなる可撓性絶縁
基材１１の一方面に接着剤層の介在なしに銅箔等の導電
層１２Ａを一様に被着して構成される無接着剤可撓性片
面導電積層板を準備する。
このような無接着剤片面導電積層板は例えば所要の厚さ
の銅箔等の導電層１２Ａに対する絶縁基材１１の為のフ
ィルム部材のキャスティング手段若しくは上記の如きフ
ィルム絶縁基材１１に対する導電部材のスパッタリング
やイオン蒸着等の手法によって第一の導電層を形成した
後、この導電層上にメッキ手段で第二の導電層を厚付し
て構成することが出来る。
この無接着剤可撓性片面導電積層板の絶縁基材１１に対
しては同図（２）に示す如くその外面から導電層１２Ａ
に達する穿孔１６をエキシマレーザ手段若しくは強アル
カリ水溶液やヒドラ多ン等を使用する化学的樹脂エッチ
ング手段で例えば直径約５０μ■〜１０Ｇミ鴎程度の大
きさに穿設し、斯かる貫通穿設手段で以下に形成すべき
回路配線パターンの位置との関連に於いて絶縁基材１１
の側から導電層１２Ａの所定領域を露出させた後、導電
層１２Ａにマスキング処理を施すか又は施すことなく電
解メッキ手段で導電部材としてＩＣパッドとの接合容易
な金、錫又は鉛・錫合金等からなる導電性メッキ部材を
穿孔１６に充填処理し、以って同図（３）の如き一端が
導電層１２Ａに密着接合すると共に他端が絶縁基材１１
面から適度に突出するＩＣパッド接合用突起部１３Ａを
形成することが出来る。この接合用突起部１３Ａの形成
工程後には、上記突起部１３Ａをマスクするか又はする
ことな（この突起部１３Ａとの位置関係に於いて常法で
のフォトエッチングに従ったパターンニング処理を導電
層１２Ａに施して同図（４）に示すような所要の回路配
線パターン１２を適宜形成し、以って第４図（１）で既
述の構造に係るＩＣ搭載用可撓性回路基板を製作できる
こととなる。
上記の手法に於いて、穿孔１６に対する導電性部材の充
填工程を第６図（３）の如く銅メッキ手段で処理して接
合用突起部１３Ｂを形成する場合には、前記と同様な回
路配線パターンニング工程後に同図（５）のとおり銅メ
ッキ部材で形成した接合用突起部１３Ｂの外部突出面に
対してＩＣパッドとの接合容易な金、錫又は鉛・錫合金
等からなる導電性部材をメッキして被着層１３ｃを形成
することにより、第４図（２）に示すＩＣ搭載用可撓性
回路基板の構造を得ることが出来る。更に、この手法に
於いて、第６図【３）での穿孔１６に対する導電性部材
の充填工程の際、銅メッキ部材を穿孔１６内に施して該
部に導電部分１３Ｄを形成するように変更し、次いでこ
の導電部分１３Ｄの露出面にリフロー可能な半田クリー
ムか半田ボールの付着処理を施すか或いはディップ半田
処理を加えることによってＩＣパッドに接合の容易な導
電性突起部１３Ｅを付設したＩＣパッド接合用突起部の
構造を得ることが出来る。
一方、本発明に係るＩＣ搭載用可撓性回路基板を製造す
るに際して、絶縁基材に形成すべき導電部材充填用穿孔
処理を更に好適に施す手法として既述のイミド系ポリマ
ーからなるフィルム状絶縁基材の両面に接着剤層の介在
なしに所要の導電層を備え無接着剤可撓性両面導電積層
板板を用いる製造法もまた好適である。第７図はその一
方による製造工程図であって、同図（１）の如く上記同
様の絶縁基材１１の一方面に例えば３５ｇ　ｍ程度の厚
い導電層１２Ａを有し他方面には２μｍ前後の薄い導電
層１２Ｂを有する無接着剤可撓性両面導電積層板を準備
し、先ず厚い導電層１２Ａの側には回路配線パターンの
為の所要の回路配線用レジストパターン１７を形成する
と共に同図（２）の如く薄い導電層１２Ｂの側に対して
以下の穿孔を設ける為に必要な穿孔用レジストパターン
１８をフォトレジスト剤の使用による露光・現像処理で
上記レジストパターン１７と同特に形成する。フォトレ
ジスト剤は各種のものを使用できるが、上記の実施例と
同様にドライフォトレジストフィルムの形態のものが好
適である。また、このようなフォトレジスト剤としてア
ルカリ可溶性のものを使用すると、上記同様に以下の穿
孔工程で化学的樹脂エッチング手段を採用する場合には
その穿孔処理と同時にこれらの両レジストパターン１７
．１８の剥離処理を行うことも可能である。
次いで、同図（３）の如く、回路配線用レジストパター
ン１７例の厚い導電層１２Ａの露出部分と穿孔用レジス
トパターン１８の側に露出する薄い導電層１２Ｂの部位
とを同時にエッチング除去して絶縁基材１１の一方面に
回路配線パターン１２を、またその他方面に穿孔用導電
層除去部１９を各々形成した段階で、強アルカリ水溶液
又はヒドラジン等の使用による化学的樹脂エッチング手
段か若しくはエキシマレーザ手段で同図（４）に示すよ
うに薄い導電層１２Ｂをマスク部材の如く機能させなが
ら絶縁基材１１に穿孔１６を形成する。−そこで、上記
両レジストパターン１７．１８を剥離した後、同図（５
）の如（薄い導電層１２Ｂの全部をエッチング除去する
。そして、終段工程として形成済み回路配線パターン１
２側を適宜マスキング処理して第４図（１）〜（３）で
説明した手法の採用により穿孔１６に対する電気メッキ
手段でＩＣパッド接合用突起部１３を同図（６）のとお
り形成してＩＣ搭載用可撓性回路基板を得ることが−出
来る。
ここで、第７図（１）の如き無接着剤可撓性両面導電積
層板を用いながら第８図の実施例に示すように錫、鉛、
錫ニッケル合金又は金等の耐エッチング導電性部材のメ
ッキ手段でメタルレジストパターンを形成して所要の回
路配線パターンを構成するように工程を変更することも
好適であって、この手法の場合には、厚い導電層１２Ａ
側に於ける回路配線パターンの形成部位以外の領域に同
図（２）の如（エッチングレジストパターン１７Ａを形
成すると共に薄い導電層１２Ｂ側には上記同様の穿孔用
レジストパターン１８を各々露光・現像工程で形成した
後、同図（３）のとおり薄い導電層１２Ｂの穿孔該当露
出部を適宜マスク処理して厚い導電層１２Ａ上に露出す
る所要の回路配線パターンに応じた領域に既述の錫、鉛
、錫ニッケル合金又は金等の部材の使用による電気メッ
キ手段で耐エッチング導電性部材としてのメタルレジス
トパターン２０を形成する。爾後、上記で説明した実施
例に於ける工程の変更に従って同図（４）〜（８）の如
（薄い導電層１２Ｂに対して施す穿孔用導電層除去部１
９の形成処理工程、絶縁基材１１に対する穿孔１６の形
成穿設工程、厚い導電層１２Ａ側に対するマスキング処
理を伴う薄い導電層１２Ｂの除去処理と穿孔１６を用い
たＩＣパッド接合用突起部１３のメッキ形成処理工程を
順次的に施した後、最後に回路配線パターン１２の為の
パターンニング処理工程を行うことにより、同図（８）
の如く耐エッチング導電性部材としてのメタルレジスト
パターン２０により上面が被覆された所要の回路配線パ
ターン１２と上記実施例同様にその端部裏面部位で電気
的に接合され絶縁基材１１を貫通してその外面側に突出
するＩＣパッド接合用突起部１３を備えたＩＣ搭載用可
撓性回路基板を製作することが可能となる。
一方、第８図の製造法に於いて、回路配線パターン１２
の為のメタルレジストパターン２０を設けることなく第
７図の工程の一部を変更しながら行なう手法も可能であ
り、第９図の製造工程図はその一例を示す、即ち、上記
実施例同様に無接着剤可撓性両面導電積層板の両面にそ
れぞれプロテクドフィルム２１，２２を一様に付着させ
た状態のドライフォトレジストフィルムを被着し、その
各面に対して露光処理を加えて第７図（２）　と同様に
回路配線用レジストパターン１７と穿孔用レジストパタ
ーン１８とを第９図（２）の如く形成する。
この露光工程により、未露光領域１７Ａ、１８Ａは、各
々のプロテクトフィルム２１，２２により保持された状
態であるから、先ず穿孔用レジストパターン１８側のプ
ロテクトフィルム２２のみを取去り現像処理による未露
光領域１８Ａの除去後、以下、同図（３）〜〔７）に示
すように既述の工程と同様手法に従った穿孔用導電層の
エッチング除去処理での導電層除去部１９の形成工程及
び穿孔用レジストパターン１８の剥離除去処理の工程を
施し、次いで絶縁基材１１に対する穿孔１６の穿設処理
、メッキ手段によるＩＣパッド接合用突起部１３の形成
工程を順次的に終了した段階で、終段の同図（６）〜（
７）の工程に示す如くマスク手段としてのプロテクトフ
ィルム２１の排除と現像処理を伴う回路配線パターンニ
ング処理で所要の回路配線パターン１２を形成し、最後
にＩＣパッドの為の接合用突起部１３の形成処理工程を
施すことによって、第７図と同様な構造を備えたＩＣ搭
載用可撓性回路基板を得ることが出来る。
上記各製法実施例に於いては、無接着剤タイプの可撓性
片面或いは両面の導電積層板を使用して所要の回路配線
パターンの形成工程の前後に於いて既述の態様からなる
ＩＣパッド接合用突起部の各種形成手法を説明したが、
斯かる導電積層板の使用に代えて、好ましくは耐熱性の
良好な可撓性絶縁基材の少なくとも一方面に所要の回路
配線パターンを導電性部材のアディティブ法で適宜形成
した後、絶縁基材に対する樹脂エッチング手段やレーザ
穿設手法の穿孔処理工程を伴う上記の如き態様によるＩ
Ｃパッド接合用突起部の各種形成法も用途等に応じて採
用できる。また。ＩＣパッド接合用突起部の形成処理工
程に際しその突起部の構成に応じた整形処理の付加や、
搭載すべきＩＣ−ペアチップの形態等に対応させた各種
の変更若しくは追加の工程を配慮することが出来る。
「発明の効果」 バンプとして機能するＩＣパッド接合用突起部は絶縁基
材に埋設されてその先端部が外部に突出した状態で絶縁
基材に支持されているので、機械的強度に優れた位置精
度の高いＩＣパッド接合用突起部を形成することが可能
である。
このようなＩＣパッド接合用突起部は千鳥状の配置を含
む種々の態様で多数箇所に任意形成することも容易であ
って、高密度ＩＣに対しても好適に対応できる。
従来のフリップチップ方式の如き半田流れ防止用ダムの
付設は本発明に従ったＩＣ搭載用可撓性回路基板の場合
には不要である。
また、従来のタブ方式で必要な転写バンプの為の転写工
程が不要であって、製品の低コスト化を図れる。
本発明により形成されるＩＣパッド接合用突起部を半田
部材で構成する場合には、この突起部を更に安価に形成
可能である。
無接着剤タイプの可撓性導電積層板を使用するので、化
学的樹脂エツチング法若しくはエキシマレーザ手段の採
用によりＩＣパッド接合用突起部の為の微小な穿孔の形
成が可能であり、又、ＩＣポンディング処理時の耐熱性
に優れたＩＣ搭載用可撓性回路基板を製作できる。
可撓性両面型の導電積層板を使用する場合でも所要の露
光処理を両面同時に行なえるので、回路配線パターンと
ＩＣパッド接合用突起部との精密な位置合せを簡便に行
なうことができ、従って、回路配線パターンとＩＣパッ
ド接合用突起部との高密度化を好適に達成可能である。
【図面の簡単な説明】
第１図は本発明の一実施例に従ってＩＣパッド接合用突
起部を備えるように構成したＩＣ搭載用可撓性回路基板
の概念的な断面構成図、第２図は同じく千鳥状配置のＩ
Ｃパッド接合用突起部を備えるように構成した本発明の
他の実施例に従ったＩＣ搭載用可撓性回路基板の概念的
な断面構成図、 第３図は両面に回路配線パターンを有する形態にＩＣパ
ッド接合用突起部を備させるように構成した本発明の更
に他の実施例に従ったＩＣ搭載用可撓性回路基板の概念
的な断面構成図、第４図（１）〜（３）は本発明によっ
て構成されたＩＣパッド接合用突起部の各種要部断面構
成図、第５図（１）〜（４）は可撓性片面型の導電積層
板を用いて実施した本発明のＩＣ１？ｆ載用可撓性回路
基板の一実施例による製造工程図。 第６図（１）〜（５）は同じく他の実施例に従ったｔＣ
搭載用可撓性回路基板の製造工程図。 　　第７図（１）〜（６）は可撓性両面型の導電積層板
を用いて実施した本発明のＩＣ搭載用可撓性回路基板の
一実施例による製造工程図。 第８図（１）〜（８）は回路配線パターン形成処理に際
してメタルレジストパターンを併用する他の実施例に従
ったＩＣ＃！１載用可撓性回路基板の製造工程図。 第９図は同じくプロテクトフィルム付きドライフォトレ
ジストフィルムを用いた実施例の場合の同様な本発明の
製造工程図。 第１０図（１）及び（２）は従前のタブ方式によるＩＣ
搭載手法の説明図、そして、 第１１図は同じ〈従来のフリップチップ方式に従ったＩ
Ｃ搭載手法の説明図である。 −１０：　可撓性回路基板 １１：　可撓性絶縁基材 １２：　　回路配線パターン １２Ａ：　　　厚　　い　　導　　電　　層１２８：　
　　薄　　い　　導　　電　　層１３　　：　　ＩＣパ
ッド接合用突起部１４　：　裏面の回路配線パターン １５　：　スルーホール導通部 １６：　　突起部形成用穿孔− １７＝　レジ−ストパターン １８：　　レジストパターン １９　：　穿孔用導電層除去部 ２０　：　メタルレジストパターン ２１　：　プロテクトフィルム ２２　：　プロテクトフィルム 第１図 １２　　ＩＩ　　　ｆ、３　　　　１３　　　／２ｃ　
　　　ノ　　　　／　　　　　　　　　　　ｔ　　　　
〆第２図 β　ｔｌ　　　ｒＪ　　　　　／、？　　　　１２　　
　ん第３図 第４図 ／Ｉ２ ｔｌ　　　　　／／ 　　　ｆ ど 第５図 ２Ａ ７、Ｚ、４ ７、ＺＡ ？ 第６図 、／２／４ ｔ″ 第７図 ｒ″′ μ
【 第８図 ７乏　；ｔｙ　）ｙ６ ７７　　　ｉｅ　　　／？　　、ｔｌ 第９図 ｙ２Ａ　　　　／／ ど　　　　　　　／ 第１０図 ％ｒ　３　　　３　！ ２ル 第１１図　− １、事件の表示 特願平０１−２８８４３４号 ２、発明の名称 ＩＣ搭載用可撓性回路基板及びその製造法３、補正をす
る者 事件との鵬　特許出願人 住　所　　東京都港区芝大門１丁目１２番１５号名称　
日本メクトロン株式会社 ４、代理人〒３０・−１２：　置（（１２９Ｊｌ）７４
−２３５１５、補正の対象　　図面（第１図〜第１１図
の符号に名称を記入したもの、内容に変更なし、）６、
補正の内容 別紙のとおり 第２図 第３図 （ｌ 手田那何 第５図 １２Ａ　　導電層 １２Ａ　　導電層 〜 ２Ａ 饗ツー５□２ 接合用突起部 第６図 １２Ａ　　導電層 １２Ａ　　導電層 １２Ａ　　導電層 パターン　　） 被着層 第７図 １２Ａ　　厚い導電層 絶縁基材　１１　１２Ａ　　１７　１２Ｂ　薄い導電層
】　　　１ 第８図 １２／／′２０−．１６　１２７ １１　　　　　　　　五６ 第９図 １２Ａ　　１１

Claims (21)

    【特許請求の範囲】
  1. （１）　絶縁基材の一方面に形成した所要の回路配線パ
    ターンを備え、この回路配線パターンの所要部位に上記
    絶縁基材を貫通して電気的に接合された導電性部材を備
    え、この導電性部材は上記絶縁基材の他方面から突出し
    てＩＣボンディングの為のバンプとして機能するＩＣパ
    ッド接合用突起部を形成するように構成したことを特徴
    とするＩＣ塔載用可撓性回路基板。
  2. （２）　前記接合用突起部をＩＣパッドに対する接合容
    易な導電性メッキ部材で構成した請求項（１）のＩＣ塔
    載用可撓性回路基板。
  3. （３）　前記接合用突起部を銅メッキ部材で構成した請
    求項（１）のＩＣ塔載用可撓性回路基板。
  4. （４）　前記接合用突起部の突出端部にはＩＣパッドと
    の接合容易な導電性被着層を具備する請求項（３）のＩ
    Ｃ塔載用可撓性回路基板。
  5. （５）　前記接合用突起部は、銅メッキ部材とこの銅メ
    ッキ部材に被着されて上記絶縁基材の他方面から突出す
    る半田部材とで構成された請求項（１）のＩＣ塔載用可
    撓性回路基板。
  6. （６）　前記回路配線パターン面には耐性導電層を備え
    る前記請求項のいずれかに記載のＩＣ塔載用可撓性回路
    基板。
  7. （７）　前記接合用突起部が千鳥状の配置構成を具備す
    る前記請求項のいずれかに記載のＩＣ塔載用可撓性回路
    基板。
  8. （８）　前記回路配線パターンは上記絶縁基材との間に
    接着剤層の介在なしに構成された前記請求項のいずれか
    に記載のＩＣ塔載用可撓性回路基板。
  9. （９）　可撓性絶縁基材と導電層との間に接着剤層のな
    い無接着剤可撓性片面導電積層板に於ける該絶縁基材側
    から上記導電層に達する穿孔を形成し、メッキ手段で該
    穿孔に充填した導電性部材によりー端が上記導電層に密
    着し他端が該絶縁基材から突出するＩＣパッドの為の接
    合用突起部を形成した後、該接合用突起部との関連に於
    いて上記導電層に対して所要の回路配線パターンニング
    処理を施すことを特徴とするＩＣ塔載用可撓性回路基板
    の製造法。
  10. （１０）　前記導電性部材をＩＣパッドに対する接合の
    容易な少なくとも金、錫又は鉛錫合金のメッキ手段で形
    成した請求項（９）のＩＣ塔載用可撓性回路基板の製造
    法。
  11. （１１）　前記導電性部材が銅メッキ手段で形成される
    請求項（９）に記載のＩＣ塔載用可撓性回路基板の製造
    法。
  12. （１２）　前記導電性部材で形成された上記接合用突起
    部の突出端部にＩＣパッドに対する接合の容易な少なく
    とも金、錫又は鉛錫合金からなるメッキ層を被着する工
    程を備える請求項（１１）のＩＣ塔載用可撓性回路基板
    の製造法。
  13. （１３）　前記接合用突起部の形成工程が、上記穿孔に
    対する銅メッキの充填工程後に該銅メッキへの付着処理
    により上記絶縁基材から突出する半田部材の形成工程か
    らなる請求項（９）のＩＣ塔載用可撓性回路基板の製造
    法。
  14. （１４）　可撓性絶縁基材の両面に導電層を備えると共
    に該可撓性絶縁基材と各導電層との間に接着剤層のない
    無接着剤可撓性両面導電積層板を用意し、上記両導電層
    の一方面には所要の回路配線パターンニング処理を施す
    と共に該導電層の他方面には上記絶縁基材から上記回路
    配線パターンの所要の部位に達する穿孔を形成する為に
    必要な導電層除去部を形成し、この除去部に現れた上記
    絶縁基材部分に上記穿孔を形成し、次いで該穿孔側に残
    された不要な導電層を除去した後、メッキ手段で上記穿
    孔に充填した導電性部材によって一端が上記回路配線パ
    ターンの所要部位に密着すると共に他端が上記絶縁基材
    から突出するＩＣパッドの為の接合用突起部を形成する
    ことを特徴とするＩＣ塔載用可撓性回路基板の製造法。
  15. （１５）　可撓性絶縁基材の両面に導電層を備えると共
    に該可撓性絶縁基材と各導電層との間に接着剤層のない
    無接着剤可撓性両面導電積層板を用意し、上記両導電層
    の一方面には所要の回路配線パターンに対応したレジス
    トパターンを形成し、上記導電層の他方面には上記絶縁
    基材から上記回路配線パターンに該当する導電層の所要
    部位に違する穿孔を形成する為に必要な導電層除去部を
    形成し、この除去部に現れた上記絶縁基材部分に上記穿
    孔を形成し、次に該穿孔側に残された不要な導電層を除
    去した後、メッキ手段で上記穿孔に充填した導電性部材
    によって一端が上記回路配線パターンに該当する導電層
    の所要部位に密着すると共に他端が上記絶縁基材から突
    出するＩＣパッド接合用突起部を形成し、次いで上記レ
    ジストパターンを用いて所要の回路配線パターンニング
    処理を施すことを特徴とするＩＣ塔載用可撓性回路基板
    の製造法。
  16. （１６）　前記レジストパターンを耐エッチング導電性
    部材で形成する請求項（１５）のＩＣ塔載用可撓性回路
    基板の製造法。
  17. （１７）　前記レジストパターンをエッチングレジスト
    部材で形成する請求項（１５）のＩＣ塔載用可撓性回路
    基板の製造法。
  18. （１８）　前記エッチングレジスト部材を、プロテクト
    フィルム付ドライフォトレジストフィルムの使用により
    形成する請求項（１７）のＩＣ塔載用可撓性回路基板の
    製造法。
  19. （１９）　前記回路配線パターン形成側の導電層を厚く
    形成し、また、上記他の導電層を薄く形成する請求項（
    １４）〜（１７）のいずれかに記載のＩＣ塔載用可撓性
    回路基板の製造法。
  20. （２０）　前記穿孔形成工程を化学的な樹脂エッチング
    手段又はエキシマレーザ手段で処理する請求項（９）〜
    （１９）のいずれかに記載のＩＣ塔載用可撓性回路基板
    の製造法。
  21. （２１）　前記ＩＣパッド接合用突起部を千鳥状に配置
    形成する請求項（９）〜（２０）のいずれかに記載のＩ
    Ｃ塔載用可撓性回路基板の製造法。
JP1288434A 1989-11-06 1989-11-06 Ｉｃ搭載用可撓性回路基板及びその製造法 Expired - Fee Related JP2753746B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1288434A JP2753746B2 (ja) 1989-11-06 1989-11-06 Ｉｃ搭載用可撓性回路基板及びその製造法
DE69025918T DE69025918T2 (de) 1989-11-06 1990-11-02 Verfahren zur herstellung einer biegsamen schaltungsplatte zum montieren von integrierten schaltungen
PCT/JP1990/001413 WO1991006977A1 (en) 1989-11-06 1990-11-02 Flexible circuit board for mounting ic and method of producing the same
EP90916081A EP0452506B1 (en) 1989-11-06 1990-11-02 METHOD OF PRODUCING A FLEXIBLE CIRCUIT BOARD FOR MOUNTING IC's
US08/067,231 US5361491A (en) 1989-11-06 1993-05-26 Process for producing an IC-mounting flexible circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1288434A JP2753746B2 (ja) 1989-11-06 1989-11-06 Ｉｃ搭載用可撓性回路基板及びその製造法
US08/067,231 US5361491A (en) 1989-11-06 1993-05-26 Process for producing an IC-mounting flexible circuit board

Publications (2)

Publication Number Publication Date
JPH03148846A true JPH03148846A (ja) 1991-06-25
JP2753746B2 JP2753746B2 (ja) 1998-05-20

Family

ID=26557172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1288434A Expired - Fee Related JP2753746B2 (ja) 1989-11-06 1989-11-06 Ｉｃ搭載用可撓性回路基板及びその製造法

Country Status (4)

Country Link
US (1) US5361491A (ja)
EP (1) EP0452506B1 (ja)
JP (1) JP2753746B2 (ja)
WO (1) WO1991006977A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0533198A3 (en) * 1991-09-19 1995-11-02 Nitto Denko Corp Flexible printed substrate
JP2007053379A (ja) * 2005-08-17 2007-03-01 General Electric Co <Ge> パワー半導体パッケージングの方法および構造
JP2016219846A (ja) * 2013-12-26 2016-12-22 インテル コーポレイション 可撓性マイクロ電子アセンブリ及び方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5354695A (en) * 1992-04-08 1994-10-11 Leedy Glenn J Membrane dielectric isolation IC fabrication
US5355019A (en) * 1992-03-04 1994-10-11 At&T Bell Laboratories Devices with tape automated bonding
US5367435A (en) * 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
DE4410739A1 (de) * 1994-03-28 1995-10-05 Bosch Gmbh Robert Verfahren zum elektrisch leitfähigen Verbinden von Kontakten
DE69418698T2 (de) * 1994-04-14 1999-10-07 Hewlett Packard Gmbh Verfahren zur Herstellung von Leiterplatten
US5579573A (en) * 1994-10-11 1996-12-03 Ford Motor Company Method for fabricating an undercoated chip electrically interconnected to a substrate
JP2861841B2 (ja) * 1994-11-22 1999-02-24 ソニー株式会社 リードフレームの製造方法
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US6614110B1 (en) 1994-12-22 2003-09-02 Benedict G Pace Module with bumps for connection and support
WO1996019829A1 (en) * 1994-12-22 1996-06-27 Pace Benedict G Device for superheating steam
US6826827B1 (en) * 1994-12-29 2004-12-07 Tessera, Inc. Forming conductive posts by selective removal of conductive material
KR0146063B1 (ko) * 1995-03-28 1998-08-01 문정환 반도체 패키지 및 그 제조방법
JP2855414B2 (ja) * 1995-04-13 1999-02-10 日本メクトロン株式会社 磁気ヘッド用中継基板及びその製造法
JPH08335761A (ja) * 1995-06-06 1996-12-17 Matsushita Electric Ind Co Ltd 電子部品の配線基板への装着方法およびこれを用いた照光式スイッチユニット
JP3285294B2 (ja) * 1995-08-08 2002-05-27 太陽誘電株式会社 回路モジュールの製造方法
WO1997011591A1 (en) * 1995-09-22 1997-03-27 Minnesota Mining And Manufacturing Company Flexible circuits with bumped interconnection capability
US5612511A (en) * 1995-09-25 1997-03-18 Hewlett-Packard Company Double-sided electrical interconnect flexible circuit for ink-jet hard copy systems
US5886877A (en) * 1995-10-13 1999-03-23 Meiko Electronics Co., Ltd. Circuit board, manufacturing method therefor, and bump-type contact head and semiconductor component packaging module using the circuit board
JP3510024B2 (ja) * 1995-11-02 2004-03-22 矢崎総業株式会社 平面回路体の端末接続部およびその製造方法
EP0772195B1 (en) * 1995-11-02 2003-03-12 Fujitsu Limited Carriage structure for a disk drive
US5766499A (en) * 1996-04-26 1998-06-16 International Business Machines Corporation Method of making a circuitized substrate
US5708419A (en) * 1996-07-22 1998-01-13 Checkpoint Systems, Inc. Method of wire bonding an integrated circuit to an ultraflexible substrate
US5740605A (en) * 1996-07-25 1998-04-21 Texas Instruments Incorporated Bonded z-axis interface
JPH10143833A (ja) * 1996-11-12 1998-05-29 Nippon Mektron Ltd 磁気ヘッド用サスペンションの接続構造
US5957370A (en) * 1997-01-10 1999-09-28 Integrated Device Technology, Inc. Plating process for fine pitch die in wafer form
EP0968631B1 (de) 1997-03-11 2001-11-28 Siemens S.A. Verfahren zur bildung metallischer leitermuster auf elektrisch isolierenden unterlagen
WO1998056220A1 (fr) * 1997-06-06 1998-12-10 Ibiden Co., Ltd. Plaquette de circuit simple face et procede de fabrication de ladite plaquette
WO1999034654A1 (fr) * 1997-12-29 1999-07-08 Ibiden Co., Ltd. Plaquette a circuits imprimes multicouche
US6056185A (en) * 1998-03-18 2000-05-02 Ga-Tek Inc. Method of connecting batteries to electronic circuits
WO2000005765A1 (de) * 1998-07-22 2000-02-03 Dyconex Patente Ag Verfahren zur herstellung von umverdrahtungssubstraten für halbleiterchippackungen
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
TW410535B (en) * 1998-09-30 2000-11-01 Via Tech Inc Printed circuit board for being installed with IC chip and bypass capacitor
JP3183653B2 (ja) * 1999-08-26 2001-07-09 ソニーケミカル株式会社 フレキシブル基板
US6641027B2 (en) 2001-12-18 2003-11-04 Ngk Spark Plug Co., Ltd. Method of connecting electric leads to battery tabs
US7538415B1 (en) * 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
DE102004030383A1 (de) * 2004-06-23 2006-01-12 Infineon Technologies Ag Bondfolie und Halbleiterbauteil mit Bondfolie sowie Verfahren zu deren Herstellung
US7453157B2 (en) 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US7829386B2 (en) 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
US20080150101A1 (en) * 2006-12-20 2008-06-26 Tessera, Inc. Microelectronic packages having improved input/output connections and methods therefor
TWI380423B (en) * 2008-12-29 2012-12-21 Advanced Semiconductor Eng Substrate structure and manufacturing method thereof
DE102009032219A1 (de) 2009-07-06 2011-02-24 Institut Für Mikroelektronik Stuttgart Verfahren zum Herstellen einer integrierten Schaltung und resultierender Folienchip
US9137903B2 (en) 2010-12-21 2015-09-15 Tessera, Inc. Semiconductor chip assembly and method for making same
DE102013201167A1 (de) * 2013-01-24 2014-08-07 Elringklinger Ag Verfahren zum Herstellen einer elektrisch leitenden Verbindung zwischen einer elektrischen Leitung und einem elektrisch leitenden Bauteil und nach dem Verfahren hergestellte Baugruppe
JP6700207B2 (ja) * 2017-02-08 2020-05-27 矢崎総業株式会社 印刷回路の電気接続方法
CN108684134B (zh) * 2018-05-10 2020-04-24 京东方科技集团股份有限公司 线路板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4869057A (ja) * 1971-12-23 1973-09-20
JPS5010476A (ja) * 1973-05-31 1975-02-03
JPS5190568A (en) * 1975-02-07 1976-08-09 Handotaisochino seizohoho
JPS5212575A (en) * 1975-07-18 1977-01-31 Matsushita Electric Ind Co Ltd Production method of semi-conductor device
JPS52144768A (en) * 1976-05-27 1977-12-02 Fujitsu Ltd Method of connecting chip
JPS62128132A (ja) * 1985-11-29 1987-06-10 Toshiba Corp 電子部品実装回路およびその製作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387365A (en) * 1965-09-28 1968-06-11 John P. Stelmak Method of making electrical connections to a miniature electronic component
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
CA1011002A (en) * 1974-05-16 1977-05-24 Minnesota Mining And Manufacturing Company Method for making printed circultry
JPS5353766A (en) * 1976-10-26 1978-05-16 Suwa Seikosha Kk Tape carrier tape
JPS5356969A (en) * 1976-11-02 1978-05-23 Seiko Epson Corp Production of tape for tape carrier
JPS53145464U (ja) * 1977-03-25 1978-11-16
JPS5548954A (en) * 1978-10-03 1980-04-08 Toshiba Corp Manufacturing of film carrier
JPH01503663A (ja) * 1986-05-01 1989-12-07 ハネウエル・インコーポレーテツド 多重集積回路相互接続装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4869057A (ja) * 1971-12-23 1973-09-20
JPS5010476A (ja) * 1973-05-31 1975-02-03
JPS5190568A (en) * 1975-02-07 1976-08-09 Handotaisochino seizohoho
JPS5212575A (en) * 1975-07-18 1977-01-31 Matsushita Electric Ind Co Ltd Production method of semi-conductor device
JPS52144768A (en) * 1976-05-27 1977-12-02 Fujitsu Ltd Method of connecting chip
JPS62128132A (ja) * 1985-11-29 1987-06-10 Toshiba Corp 電子部品実装回路およびその製作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0533198A3 (en) * 1991-09-19 1995-11-02 Nitto Denko Corp Flexible printed substrate
JP2007053379A (ja) * 2005-08-17 2007-03-01 General Electric Co <Ge> パワー半導体パッケージングの方法および構造
JP2016219846A (ja) * 2013-12-26 2016-12-22 インテル コーポレイション 可撓性マイクロ電子アセンブリ及び方法

Also Published As

Publication number Publication date
JP2753746B2 (ja) 1998-05-20
WO1991006977A1 (en) 1991-05-16
EP0452506B1 (en) 1996-03-13
EP0452506A1 (en) 1991-10-23
EP0452506A4 (en) 1992-01-22
US5361491A (en) 1994-11-08

Similar Documents

Publication Publication Date Title
JPH03148846A (ja) Ｉｃ搭載用可撓性回路基板及びその製造法
US7049178B2 (en) Method for fabricating semiconductor package and semiconductor package
TWI246753B (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
JP3666955B2 (ja) 可撓性回路基板の製造法
JPH045844A (ja) Ｉｃ搭載用多層回路基板及びその製造法
US5858816A (en) Method for producing circuit board, for semiconductor package, having cavity for accommodating semiconductor element
JPH0217948B2 (ja)
JP3339422B2 (ja) 配線基板及びその製造方法
JPH06112274A (ja) バンプを備えた回路基板及びその製造法
JP2000114412A (ja) 回路基板の製造方法
JP4090151B2 (ja) パッケージ基板
JP2006303338A (ja) 多層回路基板とその製造方法
JPH01173694A (ja) 両面スルホールフィルムキャリアの製造方法
JP3207266B2 (ja) 回路部品搭載用端子を備えた回路配線基板の製造法
JPS63174337A (ja) 半田バンプの形成方法
JP3279225B2 (ja) バンプを有する電子部品及びその実装構造
JP2001274203A (ja) ２メタル基板とｂｇａ構造
JP2002043745A (ja) 配線基板及びそれを用いた半導体装置
JP2571960B2 (ja) 両面可撓性回路基板及びその製造法
JP2649438B2 (ja) 回路部品搭載用端子を備えた回路基板及びその製造法
JP3077182B2 (ja) 印刷配線板の製造方法
JP3932771B2 (ja) 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法
JP2001274204A (ja) ２メタル基板とｂｇａ構造
JPS5811113B2 (ja) 電子回路装置
JPH10163371A (ja) Ｉｃパッケージ用配線基板およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090306

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees