JPH10163371A - Ｉｃパッケージ用配線基板およびその製造方法 - Google Patents
Ｉｃパッケージ用配線基板およびその製造方法Info
- Publication number
- JPH10163371A JPH10163371A JP8329059A JP32905996A JPH10163371A JP H10163371 A JPH10163371 A JP H10163371A JP 8329059 A JP8329059 A JP 8329059A JP 32905996 A JP32905996 A JP 32905996A JP H10163371 A JPH10163371 A JP H10163371A
- Authority
- JP
- Japan
- Prior art keywords
- copper layer
- layer
- plating
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 トレース部が外気に曝されず、トレース部と
ハンダボールとの接続強度が高いＴ−ＢＧＡ型ＩＣパッ
ケージ及びその製造方法を提供する。 【解決手段】 従来はパッケージ側端にトレース部が露
出した状態で使用していたため回路のショート等の不都
合があった。本発明は絶縁フイルム１の表裏にＣｕ層２
０、３０を形成し、スルーホール中にＣｕ，Ｎｉメッキ
により、トレース部をハンダボールにスルーホール接続
させるスタッド４０を形成し、Ｃｕ層２０上にフォトエ
ッチングによりトレース２１を形成後、ＮｉとＡｕの２
層からなる保護メッキ層２２，２３を施す。
ハンダボールとの接続強度が高いＴ−ＢＧＡ型ＩＣパッ
ケージ及びその製造方法を提供する。 【解決手段】 従来はパッケージ側端にトレース部が露
出した状態で使用していたため回路のショート等の不都
合があった。本発明は絶縁フイルム１の表裏にＣｕ層２
０、３０を形成し、スルーホール中にＣｕ，Ｎｉメッキ
により、トレース部をハンダボールにスルーホール接続
させるスタッド４０を形成し、Ｃｕ層２０上にフォトエ
ッチングによりトレース２１を形成後、ＮｉとＡｕの２
層からなる保護メッキ層２２，２３を施す。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣパッケージ、
特にＴ−ＢＧＡ（Ｔａｐｅ Ｂａｌｌ ＧｒｉｄＡｒｒ
ａｙ）型ＩＣパッケージ用の配線基板およびその製造方
法に関する。
特にＴ−ＢＧＡ（Ｔａｐｅ Ｂａｌｌ ＧｒｉｄＡｒｒ
ａｙ）型ＩＣパッケージ用の配線基板およびその製造方
法に関する。
【０００２】
【従来の技術】Ｔ−ＢＧＡ型ＩＣは、テープ状絶縁フィ
ルム上に銅箔でトレース部（電気配線回路パターン）を
形成した配線基板を用い、該配線基板上にＩＣチップを
載置して該ＩＣチップに形成された端子電極と配線基板
上のトレース部のＩＣ接続端子との間をワイヤで接続
（ワイヤボンディング）したりフリップチップにて接続
し、そのＩＣチップ、トレース部およびワイヤ部分を樹
脂モールド等で覆って製造される。このようなＩＣは、
機器のプリント配線板に実装する際、樹脂モールドの外
形に沿って切り出され、ハンダボンディング部分にハン
ダボールを印刷されたプリント配線板上に載置され、ハ
ンダボールを加熱熔融することにより実装される。
ルム上に銅箔でトレース部（電気配線回路パターン）を
形成した配線基板を用い、該配線基板上にＩＣチップを
載置して該ＩＣチップに形成された端子電極と配線基板
上のトレース部のＩＣ接続端子との間をワイヤで接続
（ワイヤボンディング）したりフリップチップにて接続
し、そのＩＣチップ、トレース部およびワイヤ部分を樹
脂モールド等で覆って製造される。このようなＩＣは、
機器のプリント配線板に実装する際、樹脂モールドの外
形に沿って切り出され、ハンダボンディング部分にハン
ダボールを印刷されたプリント配線板上に載置され、ハ
ンダボールを加熱熔融することにより実装される。
【０００３】ところで、このようなＴ−ＢＧＡ型ＩＣに
おいては、配線回路パターン上にＡｕやＮｉのメッキを
施して配線回路を経時変化による錆等の発生から保護
（Ａｕメッキ）したり、マイグレーション等を防止（Ｎ
ｉメッキ）することが行なわれている。このため、従来
のＩＣにおいては、図４に示すように、絶縁フィルム１
上にトレース部２としてＩＣパッケージ用配線基板とし
て必要な部分２ａ以外に、電解メッキの電極を接続する
ための延長部分２ｂが形成されており、パッケージ側端
にトレース部が露出した状態で実装されていた。図４に
おいて、３はＩＣチップ、４はＡｕ線またはＡｌ線など
のボンディングワイヤ、５は樹脂モールド、６は実装時
の切断箇所を示す。ワイヤ４の一端はＩＣチップ３の端
子電極（図示せず）に接続され他端はトレース部の一部
として設けられた端子部（図示せず）に接続される。
おいては、配線回路パターン上にＡｕやＮｉのメッキを
施して配線回路を経時変化による錆等の発生から保護
（Ａｕメッキ）したり、マイグレーション等を防止（Ｎ
ｉメッキ）することが行なわれている。このため、従来
のＩＣにおいては、図４に示すように、絶縁フィルム１
上にトレース部２としてＩＣパッケージ用配線基板とし
て必要な部分２ａ以外に、電解メッキの電極を接続する
ための延長部分２ｂが形成されており、パッケージ側端
にトレース部が露出した状態で実装されていた。図４に
おいて、３はＩＣチップ、４はＡｕ線またはＡｌ線など
のボンディングワイヤ、５は樹脂モールド、６は実装時
の切断箇所を示す。ワイヤ４の一端はＩＣチップ３の端
子電極（図示せず）に接続され他端はトレース部の一部
として設けられた端子部（図示せず）に接続される。
【０００４】しかしながら、図４のＩＣは、パッケージ
側端にトレース部が露出した状態で使用しているため、
露出した側端に水分などが付着した場合、回路がショー
トしてしまったり、外気に暴露されるので錆が発生し易
く、回路が壊れたり、外部のノイズを拾って回路に異常
信号が流れるなどの不都合があった。なお、使用時パッ
ケージ側端にトレース部を露出させないために、不要ト
レース２ｂをあとで取り除く（エッチング加工）方法も
知られている。
側端にトレース部が露出した状態で使用しているため、
露出した側端に水分などが付着した場合、回路がショー
トしてしまったり、外気に暴露されるので錆が発生し易
く、回路が壊れたり、外部のノイズを拾って回路に異常
信号が流れるなどの不都合があった。なお、使用時パッ
ケージ側端にトレース部を露出させないために、不要ト
レース２ｂをあとで取り除く（エッチング加工）方法も
知られている。
【０００５】また、使用時パッケージ側端にトレース部
を露出させないための他の方法として、必要トレース部
分のみ形成し、無電解メッキにてＮｉ／Ａｕをメッキす
る方法も提案されている。しかしながら、この無電解メ
ッキ法では、トレース部のライン幅／スペース幅が５０
μｍ／５０μｍ以下のファインパターンになると、スペ
ース部にもメッキイオンが析出され、トレース（ライ
ン）間にてショートが起こり、収率が悪化するという不
都合があった。
を露出させないための他の方法として、必要トレース部
分のみ形成し、無電解メッキにてＮｉ／Ａｕをメッキす
る方法も提案されている。しかしながら、この無電解メ
ッキ法では、トレース部のライン幅／スペース幅が５０
μｍ／５０μｍ以下のファインパターンになると、スペ
ース部にもメッキイオンが析出され、トレース（ライ
ン）間にてショートが起こり、収率が悪化するという不
都合があった。
【０００６】図５は、図４のＩＣの実装状態におけるハ
ンダボンディング部分の詳細を示す。図５に示すよう
に、従来は、トレース部２にハンダボール７をセット
し、リフロー炉等にて加熱を行ない、トレース部２とハ
ンダボール７の接合加工を行なっていた。しかしなが
ら、この方法ではハンダを加熱熔融させた際、熱バラン
スの不均一が生じ、トレース部２とハンダボール７の接
合部に不均一な残留応力が発生し、充分な接合強度が確
保できないという不都合があった。
ンダボンディング部分の詳細を示す。図５に示すよう
に、従来は、トレース部２にハンダボール７をセット
し、リフロー炉等にて加熱を行ない、トレース部２とハ
ンダボール７の接合加工を行なっていた。しかしなが
ら、この方法ではハンダを加熱熔融させた際、熱バラン
スの不均一が生じ、トレース部２とハンダボール７の接
合部に不均一な残留応力が発生し、充分な接合強度が確
保できないという不都合があった。
【０００７】
【発明が解決しようとする課題】本発明は、上述の従来
例における問題点に鑑みてなされたもので、製造時の収
率が高く、使用時にトレース部が外気に曝されず、かつ
トレース部とハンダボールとの接合強度が高いＩＣを製
造するためのＩＣパッケージ用配線基板およびその製造
方法を提供することを目的とする。
例における問題点に鑑みてなされたもので、製造時の収
率が高く、使用時にトレース部が外気に曝されず、かつ
トレース部とハンダボールとの接合強度が高いＩＣを製
造するためのＩＣパッケージ用配線基板およびその製造
方法を提供することを目的とする。
【０００８】
【課題を解決するための手段および作用】上記の目的を
達成するため、本発明のＩＣパッケージ用配線基板は、
ＩＣチップと外部回路を接続するための所定の配線回路
パターンを表面に形成された絶縁フィルムからなり、前
記配線回路パターンが前記ＩＣチップの端子電極を表面
に接続される第１の端子部と前記外部回路を前記絶縁フ
ィルムに開けられた穴を介して裏面に接続される第２の
端子部とを有する複数の配線パターンを含むＩＣパッケ
ージ用基板において、前記第２の端子部の裏面に該端子
部と電気的に接続し、かつ前記穴を通って前記絶縁フィ
ルムの裏面に少なくとも一部が露出するスタッドを形成
したことを特徴とする。ＩＣチップの端子電極と第１の
端子部とはフリップチップやワイヤ等を用いて接続され
る。
達成するため、本発明のＩＣパッケージ用配線基板は、
ＩＣチップと外部回路を接続するための所定の配線回路
パターンを表面に形成された絶縁フィルムからなり、前
記配線回路パターンが前記ＩＣチップの端子電極を表面
に接続される第１の端子部と前記外部回路を前記絶縁フ
ィルムに開けられた穴を介して裏面に接続される第２の
端子部とを有する複数の配線パターンを含むＩＣパッケ
ージ用基板において、前記第２の端子部の裏面に該端子
部と電気的に接続し、かつ前記穴を通って前記絶縁フィ
ルムの裏面に少なくとも一部が露出するスタッドを形成
したことを特徴とする。ＩＣチップの端子電極と第１の
端子部とはフリップチップやワイヤ等を用いて接続され
る。
【０００９】また、本発明の製造方法は、ＩＣチップと
外部回路を接続するための所定の配線回路パターンを表
面に形成された絶縁フィルムからなり、前記配線回路パ
ターンが前記ＩＣチップの端子電極を表面に接続される
第１の端子部と前記外部回路を前記絶縁フィルムに開け
られた穴を介して裏面に接続される第２の端子部とを有
する複数の配線パターンを含むＩＣパッケージ用配線基
板の製造方法であって、絶縁フィルム層の表裏に銅層を
有する素材の前記第２の端子部となる部位の裏面の絶縁
フィルム層および裏面側銅層に穴を開ける工程と、表面
側銅層を電極として前記穴より該表面側銅層の裏面にメ
ッキを施し前記穴をメッキ金属で充填して表面側銅層の
裏面と裏面側銅層とを接続する工程と、表面側銅層をエ
ッチングして前記配線回路パターンを形成する工程と、
裏面側銅層を電極として表面側銅層の表面に配線回路パ
ターンの保護用メッキを施す工程と、裏面側銅層を除去
する工程とを具備することを特徴とする。
外部回路を接続するための所定の配線回路パターンを表
面に形成された絶縁フィルムからなり、前記配線回路パ
ターンが前記ＩＣチップの端子電極を表面に接続される
第１の端子部と前記外部回路を前記絶縁フィルムに開け
られた穴を介して裏面に接続される第２の端子部とを有
する複数の配線パターンを含むＩＣパッケージ用配線基
板の製造方法であって、絶縁フィルム層の表裏に銅層を
有する素材の前記第２の端子部となる部位の裏面の絶縁
フィルム層および裏面側銅層に穴を開ける工程と、表面
側銅層を電極として前記穴より該表面側銅層の裏面にメ
ッキを施し前記穴をメッキ金属で充填して表面側銅層の
裏面と裏面側銅層とを接続する工程と、表面側銅層をエ
ッチングして前記配線回路パターンを形成する工程と、
裏面側銅層を電極として表面側銅層の表面に配線回路パ
ターンの保護用メッキを施す工程と、裏面側銅層を除去
する工程とを具備することを特徴とする。
【００１０】前記裏面側銅層を除去する工程において
は、裏面側銅層のみを選択的に除去して残存する前記メ
ッキ金属によりスタッドを形成することが好ましい。ま
た、前記穴をメッキ金属で充填する工程においては、先
ず銅メッキにより前記穴を実質的に充填し、その充填さ
れた銅の表面にニケルメッキを施すことが好ましい。こ
の場合、前記裏面側銅層をエッチングにて除去し、表面
にニッケルメッキを施した部分のみを残存させて前記ス
タッドを形成することができる。
は、裏面側銅層のみを選択的に除去して残存する前記メ
ッキ金属によりスタッドを形成することが好ましい。ま
た、前記穴をメッキ金属で充填する工程においては、先
ず銅メッキにより前記穴を実質的に充填し、その充填さ
れた銅の表面にニケルメッキを施すことが好ましい。こ
の場合、前記裏面側銅層をエッチングにて除去し、表面
にニッケルメッキを施した部分のみを残存させて前記ス
タッドを形成することができる。
【００１１】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図１は本発明の一実施例に係るＩＣパッケージ用配
線基板の製造工程を示す。ポリイミド樹脂（ＰＩ）など
からなる絶縁フィルム（絶縁層）１の表裏にＣｕ層２０
および３０が形成された素材を用い（図１ａ）、先ずＣ
ｕ層３０および絶縁層１をフォトエッチングしてスルー
ホール部３１を形成する（図１ｂ〜ｄ）。図１ｂ〜ｄに
おいて、１０ａ，１１ａは感光剤（ＤＦ）層、１０ｂ，
１１ｂは感光剤１０ａ，１１ａを露光および現像して得
られるフォトレジスト層である。フォトレジスト層１０
ｂはＣｕ層２０の全面に形成され、フォトレジスト層１
１ｂはスルーホール部３１の部分に穴が形成されるよう
にパターニングして形成される。
る。図１は本発明の一実施例に係るＩＣパッケージ用配
線基板の製造工程を示す。ポリイミド樹脂（ＰＩ）など
からなる絶縁フィルム（絶縁層）１の表裏にＣｕ層２０
および３０が形成された素材を用い（図１ａ）、先ずＣ
ｕ層３０および絶縁層１をフォトエッチングしてスルー
ホール部３１を形成する（図１ｂ〜ｄ）。図１ｂ〜ｄに
おいて、１０ａ，１１ａは感光剤（ＤＦ）層、１０ｂ，
１１ｂは感光剤１０ａ，１１ａを露光および現像して得
られるフォトレジスト層である。フォトレジスト層１０
ｂはＣｕ層２０の全面に形成され、フォトレジスト層１
１ｂはスルーホール部３１の部分に穴が形成されるよう
にパターニングして形成される。
【００１２】次に、Ｃｕ層３０上にスルーホール部３１
よりやや大きめの穴３２を有するフォトレジストパター
ン１３を形成し（図１ｅ）、Ｃｕ層２０を（−）電極と
してＣｕ層２０にスルーホール部３１側からＣｕをメッ
キしてスルーホール部３１内をＣｕでほぼ充填し、さら
にその上にＮｉをメッキした（図１ｆ）後、フォトレジ
スト層１２，１３を剥離する（図１ｇ）。図１ｅ〜ｆに
おいて、フォトレジスト層１２はＣｕ層２０の全面に形
成されている。これにより、スタッド４０が形成され
る。この時点において、スタッド４０はＣｕ層２０とＣ
ｕ層３０とを接続している。
よりやや大きめの穴３２を有するフォトレジストパター
ン１３を形成し（図１ｅ）、Ｃｕ層２０を（−）電極と
してＣｕ層２０にスルーホール部３１側からＣｕをメッ
キしてスルーホール部３１内をＣｕでほぼ充填し、さら
にその上にＮｉをメッキした（図１ｆ）後、フォトレジ
スト層１２，１３を剥離する（図１ｇ）。図１ｅ〜ｆに
おいて、フォトレジスト層１２はＣｕ層２０の全面に形
成されている。これにより、スタッド４０が形成され
る。この時点において、スタッド４０はＣｕ層２０とＣ
ｕ層３０とを接続している。
【００１３】続いて、フォトエッチングによりＣｕ層２
０上に配線パターン（トレース部）２１を形成する（図
２ｈ〜ｉ）。図２ｈ〜ｉにおいて、Ｃｕ層２０上のフォ
トレジスト層１４は、所定の配線パターン２１を得るべ
くパターニングされており、Ｃｕ層３０上のフォトレジ
スト層１５は、Ｃｕ層３０およびスタッド４０の全面を
覆っている。
０上に配線パターン（トレース部）２１を形成する（図
２ｈ〜ｉ）。図２ｈ〜ｉにおいて、Ｃｕ層２０上のフォ
トレジスト層１４は、所定の配線パターン２１を得るべ
くパターニングされており、Ｃｕ層３０上のフォトレジ
スト層１５は、Ｃｕ層３０およびスタッド４０の全面を
覆っている。
【００１４】次いで、フォトレジスト層１４，１５が剥
離され（図２ｊ）、Ｃｕ層３０およびスタッド４０の全
面を覆うが但しＣｕ層３０に電極を接続するための図示
しない穴を設けたレジスト層１６が形成される。さら
に、レジスト層１６の上記穴を介してＣｕ層３０に電解
メッキの（−）電極を接続し、Ｃｕ層３０からスタッド
４０を介して接続されているＣｕ層２０からなる配線パ
ターン２１の表面に先ずＮｉメッキ２２を、次にＡｕメ
ッキ２３を施す（図２ｋ〜ｌ）。そして、レジスト層１
６を剥離し、Ｃｕ層３０をエッチングで除去する（図２
ｍ）ことにより、配線パターン２１上にＮｉとＡｕの２
層からなる保護メッキ層２２，２３が施され、かつ配線
パターン２１をハンダボール側にスルーホール接続する
スタッド４０を形成されたＩＣパッケージ用テープが得
られる。
離され（図２ｊ）、Ｃｕ層３０およびスタッド４０の全
面を覆うが但しＣｕ層３０に電極を接続するための図示
しない穴を設けたレジスト層１６が形成される。さら
に、レジスト層１６の上記穴を介してＣｕ層３０に電解
メッキの（−）電極を接続し、Ｃｕ層３０からスタッド
４０を介して接続されているＣｕ層２０からなる配線パ
ターン２１の表面に先ずＮｉメッキ２２を、次にＡｕメ
ッキ２３を施す（図２ｋ〜ｌ）。そして、レジスト層１
６を剥離し、Ｃｕ層３０をエッチングで除去する（図２
ｍ）ことにより、配線パターン２１上にＮｉとＡｕの２
層からなる保護メッキ層２２，２３が施され、かつ配線
パターン２１をハンダボール側にスルーホール接続する
スタッド４０を形成されたＩＣパッケージ用テープが得
られる。
【００１５】図３は上記実施例で製造されたＩＣパッケ
ージ用テープを用いた場合のハンダボールとの接合状態
を示す。図３に示すように、スルーホール部にメッキ電
極２１およびスタッド４０を形成することにより、トレ
ース面（表面側）にはメッキ加工で均一な導電層が形成
され、応力分布も均一であり、またスタッド４０の頭が
基板外部に露出しているためリフロー炉等で加熱する際
にも均一に加熱される。
ージ用テープを用いた場合のハンダボールとの接合状態
を示す。図３に示すように、スルーホール部にメッキ電
極２１およびスタッド４０を形成することにより、トレ
ース面（表面側）にはメッキ加工で均一な導電層が形成
され、応力分布も均一であり、またスタッド４０の頭が
基板外部に露出しているためリフロー炉等で加熱する際
にも均一に加熱される。
【００１６】また、メッキによりスタッド４０を形成す
る際、その頭部の表面径は図１ｅのレジスト１３のパタ
ーニングされた穴３２の径により定まり、これは製版技
術で自由に設計できるため、ハンダとの接合面積を大き
く取ることも可能であり、それにより、ハンダとの接合
強度を強化することができる。
る際、その頭部の表面径は図１ｅのレジスト１３のパタ
ーニングされた穴３２の径により定まり、これは製版技
術で自由に設計できるため、ハンダとの接合面積を大き
く取ることも可能であり、それにより、ハンダとの接合
強度を強化することができる。
【００１７】図４の従来例においては、ハンダボール部
７と絶縁層１とトレース部２の間に空気溜りがあり、そ
のまま加熱接合すれば接合部に空気溜りが発生し、クラ
ック等が起こり易く、充分な接合が得られないという問
題もあったが、本実施例によれば、このような問題も解
決することがでいる。
７と絶縁層１とトレース部２の間に空気溜りがあり、そ
のまま加熱接合すれば接合部に空気溜りが発生し、クラ
ック等が起こり易く、充分な接合が得られないという問
題もあったが、本実施例によれば、このような問題も解
決することがでいる。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
無電解メッキを用いないため、ＩＣチップをパッケージ
してＩＣを製造する際の収率が落ちず、かつスルーホー
ル部にスタッドを形成したため配線パターンとハンダボ
ールとの接合強度を強化することができる。また、電解
メッキ用のパターンがパッケージ外に露出しないため、
配線パターンのショートや腐食あるいは外部ノイズの侵
入を防止することができる。
無電解メッキを用いないため、ＩＣチップをパッケージ
してＩＣを製造する際の収率が落ちず、かつスルーホー
ル部にスタッドを形成したため配線パターンとハンダボ
ールとの接合強度を強化することができる。また、電解
メッキ用のパターンがパッケージ外に露出しないため、
配線パターンのショートや腐食あるいは外部ノイズの侵
入を防止することができる。
【図１】 本発明の一実施例に係るＩＣパッケージ用配
線基板の製造工程のうちスルーホール部形成およびニッ
ケルメッキ工程を示す工程図である。
線基板の製造工程のうちスルーホール部形成およびニッ
ケルメッキ工程を示す工程図である。
【図２】 上記製造工程のうち配線部形成および仕上げ
工程を示す工程図である。
工程を示す工程図である。
【図３】 上記実施例により得られる配線基板における
配線部とハンダボールとの接続状態を示す図である。
配線部とハンダボールとの接続状態を示す図である。
【図４】 従来のＴーＢＧＡ型ＩＣの構造図である。
【図５】 図４のＩＣにおける配線基板の配線部とハン
ダボールとの接合状態を示す図である。
ダボールとの接合状態を示す図である。
１：絶縁フィルム、１０，１１，１２，１３：フォトレ
ジスト層、２０，３０：Ｃｕ層、２１：トレース部、２
２：Ｎｉメッキ層、２３：Ａｕメッキ層、３１：スルー
ホール部、４０：スタッド。
ジスト層、２０，３０：Ｃｕ層、２１：トレース部、２
２：Ｎｉメッキ層、２３：Ａｕメッキ層、３１：スルー
ホール部、４０：スタッド。
Claims (5)
- 【請求項１】 ＩＣチップと外部回路を接続するための
所定の配線回路パターンを表面に形成された絶縁フィル
ムからなり、前記配線回路パターンが前記ＩＣチップの
端子電極を表面に接続される第１の端子部と前記外部回
路を前記絶縁フィルムに開けられた穴を介して裏面に接
続される第２の端子部とを有する複数の配線パターンを
含むＩＣパッケージ用基板において、 前記第２の端子部の裏面に該端子部と電気的に接続し、
かつ前記穴を通って前記絶縁フィルムの裏面側に少なく
とも一部が露出するスタッド部を形成したことを特徴と
するＩＣパッケージ用配線基板。 - 【請求項２】 ＩＣチップと外部回路を接続するための
所定の配線回路パターンを表面に形成された絶縁フィル
ムからなり、前記配線回路パターンが前記ＩＣチップの
端子電極を表面に接続される第１の端子部と前記外部回
路を前記絶縁フィルムに開けられた穴を介して裏面に接
続される第２の端子部とを有する複数の配線パターンを
含むＩＣパッケージ用配線基板の製造方法であって、 絶縁フィルム層の表裏に銅層を有する素材の前記第２の
端子部となる部位の裏面の絶縁フィルム層および裏面側
銅層に穴を開ける工程と、 表面側銅層を電極として前記穴より該表面側銅層の裏面
にメッキを施し前記穴をメッキ金属で充填して表面側銅
層の裏面と裏面側銅層とを接続する工程と、 表面側銅層をエッチングして前記配線回路パターンを形
成する工程と、 裏面側銅層を電極として表面側銅層の表面に配線回路パ
ターンの保護用メッキを施す工程と、 裏面側銅層を除去する工程とを具備することを特徴とす
るＩＣパッケージ用配線基板の製造方法。 - 【請求項３】 前記裏面側銅層を除去する工程が、裏面
側銅層のみを選択的に除去し前記メッキ金属を残存させ
て、該メッキ金属をスタッドとして形成する工程である
請求項２記載の製造方法。 - 【請求項４】 前記穴をメッキ金属で充填する工程が、
先ず銅メッキにより前記穴を実質的に充填する工程と、
その後充填された銅の表面にニッケルメッキを施す工程
を含む請求項３記載の製造方法。 - 【請求項５】 前記裏面側銅層をエッチングにて除去
し、表面にニッケルメッキを施した部分のみを残存させ
て前記スタッドを形成する請求項４記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8329059A JPH10163371A (ja) | 1996-11-26 | 1996-11-26 | Ｉｃパッケージ用配線基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8329059A JPH10163371A (ja) | 1996-11-26 | 1996-11-26 | Ｉｃパッケージ用配線基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10163371A true JPH10163371A (ja) | 1998-06-19 |
Family
ID=18217158
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8329059A Pending JPH10163371A (ja) | 1996-11-26 | 1996-11-26 | Ｉｃパッケージ用配線基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10163371A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020010246A (ko) * | 2000-07-28 | 2002-02-04 | 듀흐 마리 에스. | 씬 볼 그리드 어레이 기판의 제조방법 |
| US6346679B1 (en) | 1999-08-27 | 2002-02-12 | Nec Corporation | Substrate on which ball grid array type electrical part is mounted and method for mounting ball grid array type electrical part on substrate |
| SG109405A1 (en) * | 1999-02-04 | 2005-03-30 | Gul Technologies Singapore Ltd | Printed circuit boards with solid interconnect and method of producing the same |
-
1996
- 1996-11-26 JP JP8329059A patent/JPH10163371A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG109405A1 (en) * | 1999-02-04 | 2005-03-30 | Gul Technologies Singapore Ltd | Printed circuit boards with solid interconnect and method of producing the same |
| US6346679B1 (en) | 1999-08-27 | 2002-02-12 | Nec Corporation | Substrate on which ball grid array type electrical part is mounted and method for mounting ball grid array type electrical part on substrate |
| KR20020010246A (ko) * | 2000-07-28 | 2002-02-04 | 듀흐 마리 에스. | 씬 볼 그리드 어레이 기판의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3060896B2 (ja) | バンプ電極の構造 | |
| JPH03148846A (ja) | Ｉｃ搭載用可撓性回路基板及びその製造法 | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8043514B2 (en) | Method of manufacturing a wiring board by utilizing electro plating | |
| US6887512B2 (en) | Method for fabricating printed-wiring substrate | |
| JP3895086B2 (ja) | チップ型半導体発光装置 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10163371A (ja) | Ｉｃパッケージ用配線基板およびその製造方法 | |
| JP3650500B2 (ja) | 回路基板およびその製造方法 | |
| JP3357875B1 (ja) | 電解メッキ方法及びプリント配線基板の製造方法 | |
| JP3279225B2 (ja) | バンプを有する電子部品及びその実装構造 | |
| JP2669286B2 (ja) | 複合リードフレーム | |
| JP3095857B2 (ja) | 電子部品搭載用基板 | |
| JP2004095864A (ja) | 電子部品 | |
| JP2001274203A (ja) | ２メタル基板とｂｇａ構造 | |
| JPH08213748A (ja) | 基板およびその製造方法 | |
| JP2001291800A (ja) | 電子部品用パッケージ | |
| JPH11251477A (ja) | 半導体パッケージ、半導体装置、およびこれらの製造方法 | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 | |
| JP2000307212A (ja) | 配線基板及びその製造方法 | |
| JPH09172037A (ja) | 半導体装置およびその製造方法 | |
| JP2002261183A (ja) | 配線基板、半導体装置、及びその製造方法 | |
| JPH088521A (ja) | ハンダ付け用端子 | |
| JP2000031321A (ja) | 半導体装置の構造と製造方法 | |
| JP2000299550A (ja) | 配線基板及びその製造方法 |