JP3357875B1 - 電解メッキ方法及びプリント配線基板の製造方法 - Google Patents
電解メッキ方法及びプリント配線基板の製造方法Info
- Publication number
- JP3357875B1 JP3357875B1 JP2001198101A JP2001198101A JP3357875B1 JP 3357875 B1 JP3357875 B1 JP 3357875B1 JP 2001198101 A JP2001198101 A JP 2001198101A JP 2001198101 A JP2001198101 A JP 2001198101A JP 3357875 B1 JP3357875 B1 JP 3357875B1
- Authority
- JP
- Japan
- Prior art keywords
- mask
- conductor layer
- electrode
- plating
- electrolytic plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0502—Patterning and lithography
- H05K2203/0542—Continuous temporary metal layer over metal pattern
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
【要約】
【課題】 配線パターン内にリード線を設けることなく
良質の電解メッキを施すことのできる電解メッキ方法及
びプリント配線基板の製造方法を提供する。 【解決手段】 第１電極１１１、配線１１２及び第２電
極１１３を含む配線パターン１１０Ａ上に直接導体層１
１４を形成し、導体層１４の上に開口部１１５ａ，１１
５ｂを有するレジスト層１１５を形成して、この導体層
１１４を、第１電極１１１が配列された電極配列領域の
全体並びに第２電極１１３及びその周囲近傍においてエ
ッチング除去し、その後、第１電極１１１及び第２電極
１１３に電解メッキを施す。
良質の電解メッキを施すことのできる電解メッキ方法及
びプリント配線基板の製造方法を提供する。 【解決手段】 第１電極１１１、配線１１２及び第２電
極１１３を含む配線パターン１１０Ａ上に直接導体層１
１４を形成し、導体層１４の上に開口部１１５ａ，１１
５ｂを有するレジスト層１１５を形成して、この導体層
１１４を、第１電極１１１が配列された電極配列領域の
全体並びに第２電極１１３及びその周囲近傍においてエ
ッチング除去し、その後、第１電極１１１及び第２電極
１１３に電解メッキを施す。
Description
【０００１】
【発明の属する技術分野】本発明は電解メッキ方法及び
プリント配線基板の製造方法に係り、特に、配線パター
ンのパッド上に電解メッキを施す場合に好適なメッキ処
理技術に関する。
プリント配線基板の製造方法に係り、特に、配線パター
ンのパッド上に電解メッキを施す場合に好適なメッキ処
理技術に関する。
【０００２】
【従来の技術】一般に、プリント配線基板上に形成され
た配線パターンの導電接続用のパッド（電極）の表面に
は、その導電接続性を高めるために、メッキ処理によっ
て形成されたニッケル層と金層の積層被膜や半田層など
の表面層が形成される場合がある。この表面層を形成す
る方法としては、電解メッキを用いる方法と、無電解メ
ッキを用いる方法とが用いられている。
た配線パターンの導電接続用のパッド（電極）の表面に
は、その導電接続性を高めるために、メッキ処理によっ
て形成されたニッケル層と金層の積層被膜や半田層など
の表面層が形成される場合がある。この表面層を形成す
る方法としては、電解メッキを用いる方法と、無電解メ
ッキを用いる方法とが用いられている。
【０００３】前者の電解メッキを用いる場合には、配線
パターン内に予め電解メッキ用のリード線を作りこんで
おき、配線パターン上のパッド以外のメッキ不要部分を
マスクで覆った後に、このリード線を用いてパッド表面
に電解メッキを施し、その後にリード線を除去するよう
にしている。
パターン内に予め電解メッキ用のリード線を作りこんで
おき、配線パターン上のパッド以外のメッキ不要部分を
マスクで覆った後に、このリード線を用いてパッド表面
に電解メッキを施し、その後にリード線を除去するよう
にしている。
【０００４】また、後者の無電解メッキを用いる場合に
は、配線パターン上にマスクを形成した後に、配線パタ
ーンのパッド部分に表面活性化処理を施してメッキ層の
析出を容易にし、その後、基板を無電解メッキ液に浸漬
させ、配線パターンの所要部分にメッキ層を析出させる
ようにしている。
は、配線パターン上にマスクを形成した後に、配線パタ
ーンのパッド部分に表面活性化処理を施してメッキ層の
析出を容易にし、その後、基板を無電解メッキ液に浸漬
させ、配線パターンの所要部分にメッキ層を析出させる
ようにしている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
電解メッキを用いる方法では、配線パターン内にリード
線を形成する余裕が必要になるとともに、電解メッキを
施した後にリード線を除去する必要があるので、近年の
高密度化された配線パターンには適用しにくいという問
題点がある。
電解メッキを用いる方法では、配線パターン内にリード
線を形成する余裕が必要になるとともに、電解メッキを
施した後にリード線を除去する必要があるので、近年の
高密度化された配線パターンには適用しにくいという問
題点がある。
【０００６】このような電解メッキの欠点を解消するた
めに、特開平８−３３０７１０号公報には改良された金
属メッキ方法が提案されている。この方法においては、
配線パターンの形成された基板の全表面に無電解メッキ
により銅メッキ層を形成し、配線パターンの電極部以外
にメッキレジスト被膜を形成し、その後、電極部に電解
メッキを施して表面メッキ層を形成し、さらに、メッキ
レジスト被膜を除去して、しかる後にエッチングレジス
ト被膜を形成し、エッチングにより配線パターン以外の
銅メッキ層を除去するようにしている。この方法では、
上記のリード線を形成する必要がないので、高密度の配
線パターンに適用できるという利点がある。
めに、特開平８−３３０７１０号公報には改良された金
属メッキ方法が提案されている。この方法においては、
配線パターンの形成された基板の全表面に無電解メッキ
により銅メッキ層を形成し、配線パターンの電極部以外
にメッキレジスト被膜を形成し、その後、電極部に電解
メッキを施して表面メッキ層を形成し、さらに、メッキ
レジスト被膜を除去して、しかる後にエッチングレジス
ト被膜を形成し、エッチングにより配線パターン以外の
銅メッキ層を除去するようにしている。この方法では、
上記のリード線を形成する必要がないので、高密度の配
線パターンに適用できるという利点がある。
【０００７】しかし、上記公報に記載された方法では、
電解メッキを施した後に全表面に形成してある銅メッキ
層をエッチングにより除去する必要があるので、電解メ
ッキにより電極部上に形成した表面メッキ層の側部にサ
イドエッチングが生ずる可能性が高く、これによって表
面メッキ層の剥離強度が低下しやすいという問題点があ
る。
電解メッキを施した後に全表面に形成してある銅メッキ
層をエッチングにより除去する必要があるので、電解メ
ッキにより電極部上に形成した表面メッキ層の側部にサ
イドエッチングが生ずる可能性が高く、これによって表
面メッキ層の剥離強度が低下しやすいという問題点があ
る。
【０００８】一方、無電解メッキを用いる方法において
は、配線パターンのパッド部分にメッキ層を析出させる
ためのメッキ液の組成に関する条件設定が難しく、メッ
キ層の再現性や剥離強度などの品質の確保が困難であっ
て、特に、メッキ層の侵食や剥離が生じ易いという問題
点がある。
は、配線パターンのパッド部分にメッキ層を析出させる
ためのメッキ液の組成に関する条件設定が難しく、メッ
キ層の再現性や剥離強度などの品質の確保が困難であっ
て、特に、メッキ層の侵食や剥離が生じ易いという問題
点がある。
【０００９】そこで本発明は上記問題点を解決するもの
であり、その課題は、配線パターン内にリード線を設け
ることなく良質の電解メッキを施すことのできる電解メ
ッキ方法及びプリント配線基板の製造方法を提供するこ
とにある。
であり、その課題は、配線パターン内にリード線を設け
ることなく良質の電解メッキを施すことのできる電解メ
ッキ方法及びプリント配線基板の製造方法を提供するこ
とにある。
【００１０】
【課題を解決するための手段】上記課題を解決するため
に、第１発明の電解メッキ方法は、基材の表面上に形成
された配線パターンの特定部位に電解メッキを施す電解
メッキ方法であって、電解メッキを行うためのリードパ
ターン（リード線）を必要としない方法である。すなわ
ち、前記配線パターンの各配線間が導電接続されるよう
に、かつ、前記配線パターンを有する前記基材における
実質的に全ての表面を覆うように導体層を形成する工程
と、前記配線パターンの前記特定部位の側部が露出した
状態となるように、前記特定部位の周囲近傍において前
記導体層を除去する工程と、前記特定部位に電解メッキ
を施す工程と、前記導体層を除去する工程と、を有する
ことを特徴とする。この発明によれば、導体層を通じて
特定部位に電解メッキを施すことが可能になるととも
に、電解メッキを行う前に特定部位の周囲近傍において
導体層を除去するようにしているので、配線パターンに
おける特定部位の側部が露出した状態となり当該側部に
も電解メッキが施されるため、その後に行われる導体層
を除去する工程において配線パターンの特定部位にサイ
ドエッチングが生ずることなどを防止できることから、
電解メッキによって形成されるメッキ層の品位向上、例
えば耐食性や剥離強度の向上を図ることができる。
に、第１発明の電解メッキ方法は、基材の表面上に形成
された配線パターンの特定部位に電解メッキを施す電解
メッキ方法であって、電解メッキを行うためのリードパ
ターン（リード線）を必要としない方法である。すなわ
ち、前記配線パターンの各配線間が導電接続されるよう
に、かつ、前記配線パターンを有する前記基材における
実質的に全ての表面を覆うように導体層を形成する工程
と、前記配線パターンの前記特定部位の側部が露出した
状態となるように、前記特定部位の周囲近傍において前
記導体層を除去する工程と、前記特定部位に電解メッキ
を施す工程と、前記導体層を除去する工程と、を有する
ことを特徴とする。この発明によれば、導体層を通じて
特定部位に電解メッキを施すことが可能になるととも
に、電解メッキを行う前に特定部位の周囲近傍において
導体層を除去するようにしているので、配線パターンに
おける特定部位の側部が露出した状態となり当該側部に
も電解メッキが施されるため、その後に行われる導体層
を除去する工程において配線パターンの特定部位にサイ
ドエッチングが生ずることなどを防止できることから、
電解メッキによって形成されるメッキ層の品位向上、例
えば耐食性や剥離強度の向上を図ることができる。
【００１１】本発明において、前記導体層の上に前記特
定部位及びその周囲近傍を選択的に露出するメッキマス
クを形成する工程を備え、該メッキマスクを介して前記
特定部位及びその周辺近傍の前記導体層を除去し、その
後、前記特定部位に電解メッキを施すことが好ましい。
この手段によれば、メッキマスクによって導体層の部分
的除去と、電解メッキとを行うことができるので、工程
数の増加を抑制できる。或いは、前記導体層の上に前記
特定部位及びその周囲近傍を選択的に露出する第１マス
クを形成し、該第１マスクを介して前記導体層を除去
し、その後、前記第１マスクの前記特定部位及びその周
囲近傍に臨む縁部の少なくとも一部を越えた縁部を有す
る第２マスクを形成し、該第２マスクを介して電解メッ
キを施すことが好ましい。この手段によれば、工程数は
増えるものの、第１マスクの縁部下に露出した導体層の
縁部に電解メッキが付着することによる短絡不良を起こ
すことを防止することができる。ここで、第１マスクの
縁部を越えた縁部を有するとは、第１マスクが特定部位
及びその周囲近傍を周囲から完全に包囲するように取り
囲んでいる場合には、特定部位及びその周囲近傍を取り
囲む第１マスクの縁部よりも、特定部位及びその周囲近
傍を取り囲む第２マスクの縁部の方が内側にあることを
言う。
定部位及びその周囲近傍を選択的に露出するメッキマス
クを形成する工程を備え、該メッキマスクを介して前記
特定部位及びその周辺近傍の前記導体層を除去し、その
後、前記特定部位に電解メッキを施すことが好ましい。
この手段によれば、メッキマスクによって導体層の部分
的除去と、電解メッキとを行うことができるので、工程
数の増加を抑制できる。或いは、前記導体層の上に前記
特定部位及びその周囲近傍を選択的に露出する第１マス
クを形成し、該第１マスクを介して前記導体層を除去
し、その後、前記第１マスクの前記特定部位及びその周
囲近傍に臨む縁部の少なくとも一部を越えた縁部を有す
る第２マスクを形成し、該第２マスクを介して電解メッ
キを施すことが好ましい。この手段によれば、工程数は
増えるものの、第１マスクの縁部下に露出した導体層の
縁部に電解メッキが付着することによる短絡不良を起こ
すことを防止することができる。ここで、第１マスクの
縁部を越えた縁部を有するとは、第１マスクが特定部位
及びその周囲近傍を周囲から完全に包囲するように取り
囲んでいる場合には、特定部位及びその周囲近傍を取り
囲む第１マスクの縁部よりも、特定部位及びその周囲近
傍を取り囲む第２マスクの縁部の方が内側にあることを
言う。
【００１２】また、第２発明の電解メッキ方法は、基材
の表面上に形成された配線パターンの電極部に電解メッ
キを施す電解メッキ方法であって、前記配線パターンに
は複数の前記電極部が配列された電極配列領域が設けら
れ、前記配線パターンの各配線間が導電接続されるよう
に、かつ、前記配線パターンを有する前記基材における
実質的に全ての表面を覆うように導体層を形成する工程
と、前記電極配列領域において前記電極部の間の前記導
体層を除去する工程と、前記電極配列領域内の前記電極
部に電解メッキを施す工程と、前記導体層を除去する工
程と、を有することを特徴とする。
の表面上に形成された配線パターンの電極部に電解メッ
キを施す電解メッキ方法であって、前記配線パターンに
は複数の前記電極部が配列された電極配列領域が設けら
れ、前記配線パターンの各配線間が導電接続されるよう
に、かつ、前記配線パターンを有する前記基材における
実質的に全ての表面を覆うように導体層を形成する工程
と、前記電極配列領域において前記電極部の間の前記導
体層を除去する工程と、前記電極配列領域内の前記電極
部に電解メッキを施す工程と、前記導体層を除去する工
程と、を有することを特徴とする。
【００１３】本発明において、前記導体層の上に、前記
電極配列領域を一括して選択的に露出するメッキマスク
を形成する工程を備え、該メッキマスクを介して前記電
極配列領域の前記導体層を除去し、その後、前記電極部
に電解メッキを施すことが好ましい。この手段によれ
ば、電極配列領域の導体層をメッキマスクによって一括
して除去することができるので、電極配列領域内に電極
部が高密度に配列されていても、メッキマスクの形成精
度の影響を受けることなく容易に処理を施すことができ
る。或いは、前記導体層の上に前記特定部位及びその周
囲近傍を選択的に露出する第１マスクを形成し、該第１
マスクを介して前記導体層を除去し、その後、前記第１
マスクの前記特定部位及びその周囲近傍に臨む縁部の少
なくとも一部を越えた縁部を有する第２マスクを形成
し、該第２マスクを介して電解メッキを施すことが好ま
しい。この手段によれば、工程数は増えるものの、第１
マスクの縁部下に露出した導体層の縁部に電解メッキが
付着することによる短絡不良を起こすことを防止するこ
とができる。
電極配列領域を一括して選択的に露出するメッキマスク
を形成する工程を備え、該メッキマスクを介して前記電
極配列領域の前記導体層を除去し、その後、前記電極部
に電解メッキを施すことが好ましい。この手段によれ
ば、電極配列領域の導体層をメッキマスクによって一括
して除去することができるので、電極配列領域内に電極
部が高密度に配列されていても、メッキマスクの形成精
度の影響を受けることなく容易に処理を施すことができ
る。或いは、前記導体層の上に前記特定部位及びその周
囲近傍を選択的に露出する第１マスクを形成し、該第１
マスクを介して前記導体層を除去し、その後、前記第１
マスクの前記特定部位及びその周囲近傍に臨む縁部の少
なくとも一部を越えた縁部を有する第２マスクを形成
し、該第２マスクを介して電解メッキを施すことが好ま
しい。この手段によれば、工程数は増えるものの、第１
マスクの縁部下に露出した導体層の縁部に電解メッキが
付着することによる短絡不良を起こすことを防止するこ
とができる。
【００１４】上記各発明において、前記導体層を除去す
る工程では、前記導体層を除去可能で、しかも前記電解
メッキにより形成された表面メッキ層をほとんど侵食し
ない除去方法を用いることが好ましい。
る工程では、前記導体層を除去可能で、しかも前記電解
メッキにより形成された表面メッキ層をほとんど侵食し
ない除去方法を用いることが好ましい。
【００１５】上記各発明において、前記導体層は無電解
メッキにより形成されることが好ましい。
メッキにより形成されることが好ましい。
【００１６】さらに、本発明のプリント配線基板の製造
方法は、上記のいずれかに記載の電解メッキ方法を用い
て、前記基材上に前記配線パターンを有するプリント配
線基板を形成することを特徴とする。プリント配線基板
としては、チップ部品に導電接続されるなどのために設
けられた小さな間隔で配列される複数の第１電極と、半
田ボールが固着されるなどのために設けられたより大き
な間隔で配列された第２電極と、前記第１電極と前記第
２電極とを電気的に接続する配線とを備えた配線パター
ンを有するプリント配線基板（例えばＢＧＡ基板）が挙
げられる。このようなプリント配線基板においては、第
１電極が配列された電極配列領域に対して一括して上記
導体層の除去や電解メッキを行うための開口部を有する
メッキマスクを形成するか、或いは、第１電極の電極配
列領域を避けて導体層を形成することが好ましい。ま
た、第２電極は個々に露出させて導体層の除去や電解メ
ッキを行うことが好ましい。
方法は、上記のいずれかに記載の電解メッキ方法を用い
て、前記基材上に前記配線パターンを有するプリント配
線基板を形成することを特徴とする。プリント配線基板
としては、チップ部品に導電接続されるなどのために設
けられた小さな間隔で配列される複数の第１電極と、半
田ボールが固着されるなどのために設けられたより大き
な間隔で配列された第２電極と、前記第１電極と前記第
２電極とを電気的に接続する配線とを備えた配線パター
ンを有するプリント配線基板（例えばＢＧＡ基板）が挙
げられる。このようなプリント配線基板においては、第
１電極が配列された電極配列領域に対して一括して上記
導体層の除去や電解メッキを行うための開口部を有する
メッキマスクを形成するか、或いは、第１電極の電極配
列領域を避けて導体層を形成することが好ましい。ま
た、第２電極は個々に露出させて導体層の除去や電解メ
ッキを行うことが好ましい。
【００１７】なお、上記各発明において、導体層を除去
する工程では、導体層に対する除去性能が電解メッキに
よって形成されたメッキ層に対する除去性能よりも高い
選択性を有する除去方法を用いることが好ましい。例え
ば、導体層をエッチングできるが、メッキ層はほとんど
エッチングできないエッチング液である。
する工程では、導体層に対する除去性能が電解メッキに
よって形成されたメッキ層に対する除去性能よりも高い
選択性を有する除去方法を用いることが好ましい。例え
ば、導体層をエッチングできるが、メッキ層はほとんど
エッチングできないエッチング液である。
【００１８】また、上記導体層（導体片）は、配線パタ
ーン上に直接（すなわち絶縁層などを介することなく）
形成（配置）されることが好ましい。これによって、工
程数を更に抑制することができる。
ーン上に直接（すなわち絶縁層などを介することなく）
形成（配置）されることが好ましい。これによって、工
程数を更に抑制することができる。
【００１９】
【発明の実施の形態】次に、添付図面を参照して本発明
に係る電解メッキ方法及びプリント配線基板の製造方法
の実施形態について詳細に説明する。最初に、本実施形
態により製造されるプリント配線基板の一例として、Ｂ
ＧＡ(Ball Grid Array)基板１００の構造について説明
する。このＢＧＡ基板１００は、図１に示すように、必
要に応じてガラスクロス等の補強材を混入したエポキシ
樹脂やフェノール樹脂などの絶縁樹脂基材からなる絶縁
基板１１０と、この絶縁基板１１０に貼り合わされた銅
などの熱良導体等からなる熱伝導板１２０とが接着剤等
により貼り合わされることにより構成されている。熱伝
導板１２０の上面及び側面は黒色酸化膜によって被覆さ
れ、熱伝導板１２０の下面はＮｉ等の金属メッキ層によ
って被覆されている。
に係る電解メッキ方法及びプリント配線基板の製造方法
の実施形態について詳細に説明する。最初に、本実施形
態により製造されるプリント配線基板の一例として、Ｂ
ＧＡ(Ball Grid Array)基板１００の構造について説明
する。このＢＧＡ基板１００は、図１に示すように、必
要に応じてガラスクロス等の補強材を混入したエポキシ
樹脂やフェノール樹脂などの絶縁樹脂基材からなる絶縁
基板１１０と、この絶縁基板１１０に貼り合わされた銅
などの熱良導体等からなる熱伝導板１２０とが接着剤等
により貼り合わされることにより構成されている。熱伝
導板１２０の上面及び側面は黒色酸化膜によって被覆さ
れ、熱伝導板１２０の下面はＮｉ等の金属メッキ層によ
って被覆されている。
【００２０】絶縁基板１１０の中央部には開口１１０ａ
が形成され、この開口１１０ａの周囲の絶縁基板１１０
の表面上には銅等からなる配線パターン１１０Ａが形成
されている。この配線パターン１１０Ａは、開口１１０
ａの開口縁部近傍の表面上に配列形成された多数の第１
電極１１１と、これらの第１電極１１１から引き出され
た多数の配線１１２と、これらの配線１１２に接続さ
れ、絶縁基板１１０の外周部に配列形成された多数の第
２電極１１３とを含む。絶縁基板１１０の表面のうち、
上記第１電極１１１及び第２電極１１３の表面には後述
する表面メッキ層が形成され、これら以外の配線パター
ン１１０Ａの部分は全て絶縁レジスト層（図示せず）に
よって覆われている。
が形成され、この開口１１０ａの周囲の絶縁基板１１０
の表面上には銅等からなる配線パターン１１０Ａが形成
されている。この配線パターン１１０Ａは、開口１１０
ａの開口縁部近傍の表面上に配列形成された多数の第１
電極１１１と、これらの第１電極１１１から引き出され
た多数の配線１１２と、これらの配線１１２に接続さ
れ、絶縁基板１１０の外周部に配列形成された多数の第
２電極１１３とを含む。絶縁基板１１０の表面のうち、
上記第１電極１１１及び第２電極１１３の表面には後述
する表面メッキ層が形成され、これら以外の配線パター
ン１１０Ａの部分は全て絶縁レジスト層（図示せず）に
よって覆われている。
【００２１】このＢＧＡ基板１００においては、絶縁基
板１１０の上記開口１１０ａ内に露出した熱伝導板１２
０の表面上にＩＣチップやＬＳＩチップなどのチップ状
電子部品を固着させ、このチップ状電子部品の電極と上
記第１電極１１１との間を、金ワイヤなどを用いてワイ
ヤボンディング法によって導電接続させ、第２電極１１
３上に半田ボールなどを固着させて突起電極を形成し
て、最終的に絶縁基板１１０の開口１１０ａの近傍を封
止剤等によって封止することにより、ＢＧＡ半導体パッ
ケージが構成されるようになっている。
板１１０の上記開口１１０ａ内に露出した熱伝導板１２
０の表面上にＩＣチップやＬＳＩチップなどのチップ状
電子部品を固着させ、このチップ状電子部品の電極と上
記第１電極１１１との間を、金ワイヤなどを用いてワイ
ヤボンディング法によって導電接続させ、第２電極１１
３上に半田ボールなどを固着させて突起電極を形成し
て、最終的に絶縁基板１１０の開口１１０ａの近傍を封
止剤等によって封止することにより、ＢＧＡ半導体パッ
ケージが構成されるようになっている。
【００２２】図２は、上記ＢＧＡ基板１００のより詳細
な表面構造を示すものである。図２（ａ）に示す上記Ｂ
ＧＡ基板１００の表面上には、図２（ｂ）に示すよう
に、一列に並列された複数の第１電極１１１のそれぞれ
から、複数列（図示例では４列）に配列された複数の第
２電極１１３のそれぞれへ向けて伸びる複数の配線１１
２が形成されている。ここで、図２（ａ）に示すよう
に、第１電極１１１は相互に５０〜２００μｍ、好まし
くは１００〜１５０μｍ程度の間隔で密に配列されて、
電極配列領域１１１Ｒを構成する。この電極配列領域１
１１Ｒは、絶縁基板１１０の開口１１０ａの周囲に複数
（図示例では４つ）設けられている。
な表面構造を示すものである。図２（ａ）に示す上記Ｂ
ＧＡ基板１００の表面上には、図２（ｂ）に示すよう
に、一列に並列された複数の第１電極１１１のそれぞれ
から、複数列（図示例では４列）に配列された複数の第
２電極１１３のそれぞれへ向けて伸びる複数の配線１１
２が形成されている。ここで、図２（ａ）に示すよう
に、第１電極１１１は相互に５０〜２００μｍ、好まし
くは１００〜１５０μｍ程度の間隔で密に配列されて、
電極配列領域１１１Ｒを構成する。この電極配列領域１
１１Ｒは、絶縁基板１１０の開口１１０ａの周囲に複数
（図示例では４つ）設けられている。
【００２３】図２（ｂ）の部分拡大図においては、各配
線１１２は図示を簡略化するためにそれぞれを一本の線
として描いてある。なお、説明の都合上、以下の説明で
用いる図３以降の図面においては、図２（ｂ）に示すよ
うな配線パターン１１０Ａの一部を、図２（ｃ）に示す
ように簡略化して示すこととする。
線１１２は図示を簡略化するためにそれぞれを一本の線
として描いてある。なお、説明の都合上、以下の説明で
用いる図３以降の図面においては、図２（ｂ）に示すよ
うな配線パターン１１０Ａの一部を、図２（ｃ）に示す
ように簡略化して示すこととする。
【００２４】次に、上記図２（ｃ）に示す態様で図示す
る図３以降の各図面を参照して、本発明の電解メッキ方
法及びプリント配線基板の製造方法の工程の詳細を説明
する。図２（ｃ）に一部を模式的に示す配線パターン１
１０Ａは基本的に銅パターンで構成されているが、本製
造方法においては最終的に、第１電極１１１及び第２電
極１１３の表面に金や半田等からなる表面メッキ層が形
成される。以下の説明は、配線パターン１１０Ａの第１
電極１１１及び第２電極１１３に上記表面メッキ層を形
成するためのプロセスについて行う。なお、このプロセ
スは、絶縁基板１１０と熱伝導板１２０とを貼り合せる
前に行うことが好ましい。
る図３以降の各図面を参照して、本発明の電解メッキ方
法及びプリント配線基板の製造方法の工程の詳細を説明
する。図２（ｃ）に一部を模式的に示す配線パターン１
１０Ａは基本的に銅パターンで構成されているが、本製
造方法においては最終的に、第１電極１１１及び第２電
極１１３の表面に金や半田等からなる表面メッキ層が形
成される。以下の説明は、配線パターン１１０Ａの第１
電極１１１及び第２電極１１３に上記表面メッキ層を形
成するためのプロセスについて行う。なお、このプロセ
スは、絶縁基板１１０と熱伝導板１２０とを貼り合せる
前に行うことが好ましい。
【００２５】図３乃至図８は、絶縁基板１１０上に配線
パターン１１０Ａが形成された状態を模式的に示す拡大
平面図（ａ）、この拡大平面図（ａ）のＢ−Ｂ線に沿っ
て切断した状態を模式的に示す拡大断面図（ｂ）、拡大
平面図（ａ）のＣ−Ｃ線に沿って切断した状態を模式的
に示す拡大断面図（ｃ）、及び、拡大平面図（ａ）のＤ
−Ｄ線に沿って切断した状態を模式的に示す拡大断面図
（ｄ）をそれぞれ含むものとなっている。
パターン１１０Ａが形成された状態を模式的に示す拡大
平面図（ａ）、この拡大平面図（ａ）のＢ−Ｂ線に沿っ
て切断した状態を模式的に示す拡大断面図（ｂ）、拡大
平面図（ａ）のＣ−Ｃ線に沿って切断した状態を模式的
に示す拡大断面図（ｃ）、及び、拡大平面図（ａ）のＤ
−Ｄ線に沿って切断した状態を模式的に示す拡大断面図
（ｄ）をそれぞれ含むものとなっている。
【００２６】図３に示された配線パターン１１０Ａは任
意の導体によって構成できるが、例えば、銅箔を接着し
た銅張基板、或いは、表面に銅メッキを施した基板にエ
ッチングなどのパターニング処理を施すことにより形成
された銅パターンによって構成することができる。
意の導体によって構成できるが、例えば、銅箔を接着し
た銅張基板、或いは、表面に銅メッキを施した基板にエ
ッチングなどのパターニング処理を施すことにより形成
された銅パターンによって構成することができる。
【００２７】次に、上記図３に示された配線パターン１
１０Ａ上には、図４に示すように、導体層１１４が全面
的に形成される。導体層１１４は例えば無電解メッキ
（例えば無電解銅メッキ）によって形成することができ
る。ここで、配線パターン１１０の厚さは１０〜１００
μｍ程度であるのに対して、導体層１１４の厚さは、
０．１〜０．８μｍ、好ましくは０．２〜０．５μｍ程
度に形成することが好ましい。この範囲よりも導体層１
１４が厚くなると、後述する導体層の除去工程において
処理時間が長くなるとともに配線パターン１１０Ａのパ
ターン形状が崩れ易くなり、また、導体層の残渣によっ
て動作不良が発生しやすくなる。さらに、電解メッキ時
において却ってメッキ厚のムラが生じ易くなる。逆にこ
の範囲を下回ると、後述する電解メッキ時において電気
抵抗が増大することにより充分な均一性を得ることが難
しくなり、また、処理時間も長くなってしまう。
１０Ａ上には、図４に示すように、導体層１１４が全面
的に形成される。導体層１１４は例えば無電解メッキ
（例えば無電解銅メッキ）によって形成することができ
る。ここで、配線パターン１１０の厚さは１０〜１００
μｍ程度であるのに対して、導体層１１４の厚さは、
０．１〜０．８μｍ、好ましくは０．２〜０．５μｍ程
度に形成することが好ましい。この範囲よりも導体層１
１４が厚くなると、後述する導体層の除去工程において
処理時間が長くなるとともに配線パターン１１０Ａのパ
ターン形状が崩れ易くなり、また、導体層の残渣によっ
て動作不良が発生しやすくなる。さらに、電解メッキ時
において却ってメッキ厚のムラが生じ易くなる。逆にこ
の範囲を下回ると、後述する電解メッキ時において電気
抵抗が増大することにより充分な均一性を得ることが難
しくなり、また、処理時間も長くなってしまう。
【００２８】導体層１１４は、少なくとも配線パターン
１１０Ａ内の複数の配線１１２間を相互に導電接続可能
な態様で形成もしくは配置されていればよい。しかし、
製造プロセス上は上述のように導体層１１４を絶縁基板
１１０の表面上に全面的に形成することが、レジストの
形成などの手間を削減し、製造コストを低減する上で望
ましい。
１１０Ａ内の複数の配線１１２間を相互に導電接続可能
な態様で形成もしくは配置されていればよい。しかし、
製造プロセス上は上述のように導体層１１４を絶縁基板
１１０の表面上に全面的に形成することが、レジストの
形成などの手間を削減し、製造コストを低減する上で望
ましい。
【００２９】次に、図５に示すように、上記導体層１４
（或いは導体片）の上にレジスト層１１５を形成する。
レジスト層１１５は、第１電極１１１及び第２電極１１
３並びにその周囲近傍を露出するように形成される。本
実施形態の場合には、レジスト層１１５には、第１電極
１１１が配列された電極配列領域１１１Ｒ（図２参照）
を一括して露出させる開口部１１５ａと、第２電極１１
３及びその周囲近傍を個々に露出させる開口部１１５ｂ
とが設けられている。
（或いは導体片）の上にレジスト層１１５を形成する。
レジスト層１１５は、第１電極１１１及び第２電極１１
３並びにその周囲近傍を露出するように形成される。本
実施形態の場合には、レジスト層１１５には、第１電極
１１１が配列された電極配列領域１１１Ｒ（図２参照）
を一括して露出させる開口部１１５ａと、第２電極１１
３及びその周囲近傍を個々に露出させる開口部１１５ｂ
とが設けられている。
【００３０】レジスト層１１５の開口部１１５ａ，１１
５ｂは、上記第１電極１１１及び第２電極１１３の外縁
から１０〜１０００μｍの距離までの範囲で周囲を露出
するように構成されていることが好ましい。特に上記距
離は約５０〜３００μｍであることが望ましい。このよ
うに第１電極１１１及び第２電極１１３の周囲近傍を露
出させるのは、後述するように、第１電極１１１及び第
２電極１１３の表面に表面メッキ層を形成する前に、上
記開口部１１５ａ，１１５ｂ内に露出する導電層１１４
を除去することにより、電極の側部において表面メッキ
層と絶縁基板１１０の表面との間に隙間が形成されにく
いようにするためである。
５ｂは、上記第１電極１１１及び第２電極１１３の外縁
から１０〜１０００μｍの距離までの範囲で周囲を露出
するように構成されていることが好ましい。特に上記距
離は約５０〜３００μｍであることが望ましい。このよ
うに第１電極１１１及び第２電極１１３の周囲近傍を露
出させるのは、後述するように、第１電極１１１及び第
２電極１１３の表面に表面メッキ層を形成する前に、上
記開口部１１５ａ，１１５ｂ内に露出する導電層１１４
を除去することにより、電極の側部において表面メッキ
層と絶縁基板１１０の表面との間に隙間が形成されにく
いようにするためである。
【００３１】また、レジスト層１１５は、第１電極１１
１については電極配列領域１１１Ｒを一括して露出さ
せ、第２電極１１３については個々に露出させるように
構成されているが、これは、第１電極１１１の電極間隔
は小さいのに対して、第２電極１１３の電極間隔が４０
０〜１０００μｍと大きいことと、第２電極１１３の間
に配線が形成されていることとによる。ここで、図３以
降の各図面は模式的に配線パターンを示しているに過ぎ
ないので、実際の寸法や形状を反映していないことに注
意されたい。ただし、複数の第２電極１１３を一括して
露出させるように構成してもよく、逆に、第１電極１１
１を個々に露出させるようにしても構わない。
１については電極配列領域１１１Ｒを一括して露出さ
せ、第２電極１１３については個々に露出させるように
構成されているが、これは、第１電極１１１の電極間隔
は小さいのに対して、第２電極１１３の電極間隔が４０
０〜１０００μｍと大きいことと、第２電極１１３の間
に配線が形成されていることとによる。ここで、図３以
降の各図面は模式的に配線パターンを示しているに過ぎ
ないので、実際の寸法や形状を反映していないことに注
意されたい。ただし、複数の第２電極１１３を一括して
露出させるように構成してもよく、逆に、第１電極１１
１を個々に露出させるようにしても構わない。
【００３２】次に、図６に示すように、上記開口部１１
５ａ，１１５ｂ内に露出する導体層１１４の部分をエッ
チングなどによって除去する。例えば、導体層１１４が
銅からなる場合には、酸性エッチング液（第２塩化鉄、
第２塩化銅など）やアルカリ性エッチング液（アンモニ
アとＮ２Ｏ２の混合水溶液など）を用いることができ
る。ここで、アルカリ性エッチング液を用いることによ
って銅パターンの腐食を防止することができる。この除
去工程によって、第１電極１１１及び第２電極１１３の
周囲近傍に形成されていた導体層１１４が除去される。
このとき、第１電極１１１及び第２電極１１３上の導体
層１１４もまた除去される。ここで、配線パターン１１
０Ａは１０〜１００μｍ程度の厚さを有するのに対し
て、上記のように導体層１１４は配線パターン１１０Ａ
よりもきわめて薄く形成されているので、この導体層の
除去工程は、第１電極１１１及び第２電極１１３のパタ
ーン形状に対してほとんど影響を与えない。
５ａ，１１５ｂ内に露出する導体層１１４の部分をエッ
チングなどによって除去する。例えば、導体層１１４が
銅からなる場合には、酸性エッチング液（第２塩化鉄、
第２塩化銅など）やアルカリ性エッチング液（アンモニ
アとＮ２Ｏ２の混合水溶液など）を用いることができ
る。ここで、アルカリ性エッチング液を用いることによ
って銅パターンの腐食を防止することができる。この除
去工程によって、第１電極１１１及び第２電極１１３の
周囲近傍に形成されていた導体層１１４が除去される。
このとき、第１電極１１１及び第２電極１１３上の導体
層１１４もまた除去される。ここで、配線パターン１１
０Ａは１０〜１００μｍ程度の厚さを有するのに対し
て、上記のように導体層１１４は配線パターン１１０Ａ
よりもきわめて薄く形成されているので、この導体層の
除去工程は、第１電極１１１及び第２電極１１３のパタ
ーン形状に対してほとんど影響を与えない。
【００３３】次に、図７に示すように、第１電極１１１
及び第２電極１１３の表面上に電解メッキによって表面
メッキ層１１６を形成する。この電解メッキは、レジス
ト層１１５の下において配線パターン１１０Ａと導電接
続された状態で形成されている導体層１１４を通じて第
１電極１１１及び第２電極１１３に給電した状態で実施
される。
及び第２電極１１３の表面上に電解メッキによって表面
メッキ層１１６を形成する。この電解メッキは、レジス
ト層１１５の下において配線パターン１１０Ａと導電接
続された状態で形成されている導体層１１４を通じて第
１電極１１１及び第２電極１１３に給電した状態で実施
される。
【００３４】表面メッキ層１１６は、例えば、ニッケル
メッキ層（３〜３０μｍ、好ましくは５〜１５μｍ）
と、金メッキ層（０．３〜３μｍ、好ましくは０．３〜
１μｍ）との積層体で構成することもでき、また、ニッ
ケルメッキ層と金メッキ層との間にパラジウム層を形成
してもよい。さらに、表面メッキ層としては半田（鉛フ
リー半田も含む。）メッキ層単独で構成することもでき
る。これらの素材や層構造は、第１電極１１１及び第２
電極１１３の導電接続態様（ワイヤボンディング、半田
付け、半田ボール固着）などに応じて適宜に選定され
る。表面メッキ層１１６を複数の層からなる積層構造と
する場合には、複数の電解メッキ工程を設けて繰り返し
処理を行う。
メッキ層（３〜３０μｍ、好ましくは５〜１５μｍ）
と、金メッキ層（０．３〜３μｍ、好ましくは０．３〜
１μｍ）との積層体で構成することもでき、また、ニッ
ケルメッキ層と金メッキ層との間にパラジウム層を形成
してもよい。さらに、表面メッキ層としては半田（鉛フ
リー半田も含む。）メッキ層単独で構成することもでき
る。これらの素材や層構造は、第１電極１１１及び第２
電極１１３の導電接続態様（ワイヤボンディング、半田
付け、半田ボール固着）などに応じて適宜に選定され
る。表面メッキ層１１６を複数の層からなる積層構造と
する場合には、複数の電解メッキ工程を設けて繰り返し
処理を行う。
【００３５】この表面メッキ層１１６は、第１電極１１
１及び第２電極１１３の露出した表面全体に金属が析出
することによって形成される。本実施形態の場合、第１
電極１１１及び第２電極１１３の周囲近傍において導体
層１１４が除去され、しかも、レジスト層１１５が第１
電極１１１及び第２電極１１３の周囲近傍を露出するよ
うに構成されているので、表面メッキ層１１６は導体層
１１４やレジスト層１１５に妨げられることなく、第１
電極１１１及び第２電極１１３の側部をも覆うように形
成される。
１及び第２電極１１３の露出した表面全体に金属が析出
することによって形成される。本実施形態の場合、第１
電極１１１及び第２電極１１３の周囲近傍において導体
層１１４が除去され、しかも、レジスト層１１５が第１
電極１１１及び第２電極１１３の周囲近傍を露出するよ
うに構成されているので、表面メッキ層１１６は導体層
１１４やレジスト層１１５に妨げられることなく、第１
電極１１１及び第２電極１１３の側部をも覆うように形
成される。
【００３６】最後に、図８に示すように、上記レジスト
層１１５及び導体層１１４を除去することによって、配
線パターン１１０Ａと、その第１電極１１１及び第２電
極１１３上の表面メッキ層１１６のみが残る。ここで、
レジスト層１１５は公知のレジスト剥離剤を用いて容易
に除去することができる。また、導体層１１４は、例え
ば銅からなる場合には、酸性エッチング液、アルカリ性
エッチング液のいずれをも用いることができるが、特
に、金やニッケルに損傷を全く与えないもの、例えばア
ルカリ性のエッチング液を用いることが好ましい。すな
わち、導体層１１４を除去可能で、しかも表面メッキ層
１１６をほとんど侵食しない除去方法を用いることが最
も望ましい。
層１１５及び導体層１１４を除去することによって、配
線パターン１１０Ａと、その第１電極１１１及び第２電
極１１３上の表面メッキ層１１６のみが残る。ここで、
レジスト層１１５は公知のレジスト剥離剤を用いて容易
に除去することができる。また、導体層１１４は、例え
ば銅からなる場合には、酸性エッチング液、アルカリ性
エッチング液のいずれをも用いることができるが、特
に、金やニッケルに損傷を全く与えないもの、例えばア
ルカリ性のエッチング液を用いることが好ましい。すな
わち、導体層１１４を除去可能で、しかも表面メッキ層
１１６をほとんど侵食しない除去方法を用いることが最
も望ましい。
【００３７】本実施形態において導体層１１４を形成す
る場合には、レジスト層１１５の開口部１１５ａ，１１
５ｂを通して第１電極１１１及び第２電極１１３の周囲
近傍の導体層１１４を除去した上で、第１電極１１１及
び第２電極１１３に電解メッキを施すようにしているこ
とにより、電解メッキによって形成される表面メッキ層
１１６を、第１電極１１１及び第２電極１１３の側部ま
で覆うように形成することができる。したがって、電解
メッキ終了後に導体層１１４を除去する際に、第１電極
１１１及び第２電極１１３がサイドエッチングを受ける
ことがほとんどなくなり、その結果、表面メッキ層の剥
離強度その他の品位を高めることができる。
る場合には、レジスト層１１５の開口部１１５ａ，１１
５ｂを通して第１電極１１１及び第２電極１１３の周囲
近傍の導体層１１４を除去した上で、第１電極１１１及
び第２電極１１３に電解メッキを施すようにしているこ
とにより、電解メッキによって形成される表面メッキ層
１１６を、第１電極１１１及び第２電極１１３の側部ま
で覆うように形成することができる。したがって、電解
メッキ終了後に導体層１１４を除去する際に、第１電極
１１１及び第２電極１１３がサイドエッチングを受ける
ことがほとんどなくなり、その結果、表面メッキ層の剥
離強度その他の品位を高めることができる。
【００３８】この場合、第１電極１１１及び第２電極１
１３及びその周囲近傍を選択的に露出する（開口部を有
する）レジスト層１１５を形成し、このレジスト層１１
５を用いて、第１電極１１１及び第２電極１１３の周辺
近傍に設けられた導体層１１４の部分を除去するととも
に、そのまま電解メッキを施すことによって、工程数の
増加を抑制することができる。換言すれば、上記レジス
ト層１１５を、導体層１１４の部分的除去のためのマス
クと、電解メッキを施すためのマスクとを兼ねたものと
して用いることができる。この場合において、レジスト
層１１５は、上記の「メッキマスク」に相当する。
１３及びその周囲近傍を選択的に露出する（開口部を有
する）レジスト層１１５を形成し、このレジスト層１１
５を用いて、第１電極１１１及び第２電極１１３の周辺
近傍に設けられた導体層１１４の部分を除去するととも
に、そのまま電解メッキを施すことによって、工程数の
増加を抑制することができる。換言すれば、上記レジス
ト層１１５を、導体層１１４の部分的除去のためのマス
クと、電解メッキを施すためのマスクとを兼ねたものと
して用いることができる。この場合において、レジスト
層１１５は、上記の「メッキマスク」に相当する。
【００３９】［第２実施形態］ 最後に、本発明に係る第２実施形態について説明する。
この第２実施形態は、上記第１実施形態の一部を改善し
た方法であり、図３乃至図５に示す工程及び図７及び図
８に示す各肯定については第１実施形態と同じ工程が実
施されるので、それらの工程については説明を省略す
る。
この第２実施形態は、上記第１実施形態の一部を改善し
た方法であり、図３乃至図５に示す工程及び図７及び図
８に示す各肯定については第１実施形態と同じ工程が実
施されるので、それらの工程については説明を省略す
る。
【００４０】本実施形態においては、上記第１実施形態
における図６を参照して説明した工程について改善を施
してある。前工程において図５に示すレジスト層１１５
の開口部１１５ａ，１１５ｂ内の導体層１１４を除去し
た後、図１１に示すように、上記レジスト層１１５とは
別のレジスト層１１５”を形成する。このレジスト層１
１５”は、上記レジスト層１１５における第１電極１１
１及びその周囲近傍に臨む縁部を越えた（すなわち当該
縁部よりも内側に配置された）縁部を有する。したがっ
て、レジスト層１１５”の開口部１１５ａ”は、上記レ
ジスト層１１５の開口部１１５ａよりも一回り開口面積
が小さなものとなっている。ここで、上記レジスト層１
１５は上記の「第１マスク」に相当し、上記レジスト層
１１５”は上記の「第２マスク」に相当する。
における図６を参照して説明した工程について改善を施
してある。前工程において図５に示すレジスト層１１５
の開口部１１５ａ，１１５ｂ内の導体層１１４を除去し
た後、図１１に示すように、上記レジスト層１１５とは
別のレジスト層１１５”を形成する。このレジスト層１
１５”は、上記レジスト層１１５における第１電極１１
１及びその周囲近傍に臨む縁部を越えた（すなわち当該
縁部よりも内側に配置された）縁部を有する。したがっ
て、レジスト層１１５”の開口部１１５ａ”は、上記レ
ジスト層１１５の開口部１１５ａよりも一回り開口面積
が小さなものとなっている。ここで、上記レジスト層１
１５は上記の「第１マスク」に相当し、上記レジスト層
１１５”は上記の「第２マスク」に相当する。
【００４１】ここで、レジスト層１１５を除去した後に
新たにレジスト層１１５”を形成することが好ましい。
ただし、レジスト層１１５の上にそのままレジスト層１
１５”を形成してもよく、レジスト層１１５の開口部内
にのみ新たなレジスト層１１５”を形成してもよい。
新たにレジスト層１１５”を形成することが好ましい。
ただし、レジスト層１１５の上にそのままレジスト層１
１５”を形成してもよく、レジスト層１１５の開口部内
にのみ新たなレジスト層１１５”を形成してもよい。
【００４２】このようにすると、図９に示すように、導
体層１１４の縁部は、レジスト層１１５”の開口部１１
５ａ”の縁部の背後に位置することとなり、導体層１１
４は開口部１１５ａ”の縁部においてレジスト層１１
５”によって密封された状態になる。
体層１１４の縁部は、レジスト層１１５”の開口部１１
５ａ”の縁部の背後に位置することとなり、導体層１１
４は開口部１１５ａ”の縁部においてレジスト層１１
５”によって密封された状態になる。
【００４３】第１実施形態の方法では、レジスト層１１
５の開口部１１５ａの開口縁に導体層１１４の縁部が露
出しているので、電解メッキ層が開口縁に沿って線状に
形成され、各配線１１２間を短絡させてしまう場合があ
る。これに対して、本実施形態においては、上記のよう
に形成されたレジスト層１１５”の開口部１１５ａ”内
に電解メッキを施したときに、開口縁には導体層１１４
が露出していないので、開口縁に電解メッキ層が形成さ
れて配線１１２間が短絡してしまうといった不良の発生
を防止できる。
５の開口部１１５ａの開口縁に導体層１１４の縁部が露
出しているので、電解メッキ層が開口縁に沿って線状に
形成され、各配線１１２間を短絡させてしまう場合があ
る。これに対して、本実施形態においては、上記のよう
に形成されたレジスト層１１５”の開口部１１５ａ”内
に電解メッキを施したときに、開口縁には導体層１１４
が露出していないので、開口縁に電解メッキ層が形成さ
れて配線１１２間が短絡してしまうといった不良の発生
を防止できる。
【００４４】なお、本実施形態のレジスト層１１５”の
開口部１１５ｂ”は、上記レジスト層１１５の開口部１
１５ｂと平面的に合致したものとなっている。これは、
開口部１１５ｂ及び１１５ｂ”は個々の配線に対応する
第２電極１１３を個々に露出させているだけであるの
で、開口縁に沿って電解メッキが付着しても短絡不良な
どが生じないため、その必要性がないからである。
開口部１１５ｂ”は、上記レジスト層１１５の開口部１
１５ｂと平面的に合致したものとなっている。これは、
開口部１１５ｂ及び１１５ｂ”は個々の配線に対応する
第２電極１１３を個々に露出させているだけであるの
で、開口縁に沿って電解メッキが付着しても短絡不良な
どが生じないため、その必要性がないからである。
【００４５】尚、本発明の電解メッキ方法及びプリント
配線基板の製造方法は、上述の図示例にのみ限定される
ものではなく、本発明の要旨を逸脱しない範囲内におい
て種々変更を加え得ることは勿論である。
配線基板の製造方法は、上述の図示例にのみ限定される
ものではなく、本発明の要旨を逸脱しない範囲内におい
て種々変更を加え得ることは勿論である。
【００４６】
【発明の効果】以上、説明したように本発明によれば、
配線パターン内に電解メッキのためのリード線を形成す
る必要がなくなるとともに、電解メッキによって形成さ
れる表面メッキ層の品位を向上させることができる。
配線パターン内に電解メッキのためのリード線を形成す
る必要がなくなるとともに、電解メッキによって形成さ
れる表面メッキ層の品位を向上させることができる。
【図１】本発明に係る電解メッキ方法及びプリント配線
基板の製造方法の実施形態により製造されるＢＧＡ基板
の外観を示す概略斜視図である。
基板の製造方法の実施形態により製造されるＢＧＡ基板
の外観を示す概略斜視図である。
【図２】ＢＧＡ基板の配線パターンの構造を説明するた
めの説明図（ａ）〜（ｃ）である。
めの説明図（ａ）〜（ｃ）である。
【図３】上記実施形態の電解メッキプロセスの初期状態
を模式的に示す拡大部分平面図（ａ）、（ａ）のＢ−Ｂ
拡大断面図（ｂ）、Ｃ−Ｃ拡大断面図（ｃ）及びＤ−Ｄ
拡大断面図（ｄ）である。
を模式的に示す拡大部分平面図（ａ）、（ａ）のＢ−Ｂ
拡大断面図（ｂ）、Ｃ−Ｃ拡大断面図（ｃ）及びＤ−Ｄ
拡大断面図（ｄ）である。
【図４】上記実施形態の電解メッキプロセスの第１段階
を模式的に示す拡大部分平面図（ａ）、（ａ）のＢ−Ｂ
拡大断面図（ｂ）、Ｃ−Ｃ拡大断面図（ｃ）及びＤ−Ｄ
拡大断面図（ｄ）である。
を模式的に示す拡大部分平面図（ａ）、（ａ）のＢ−Ｂ
拡大断面図（ｂ）、Ｃ−Ｃ拡大断面図（ｃ）及びＤ−Ｄ
拡大断面図（ｄ）である。
【図５】上記実施形態の電解メッキプロセスの第２段階
を模式的に示す拡大部分平面図（ａ）、（ａ）のＢ−Ｂ
拡大断面図（ｂ）、Ｃ−Ｃ拡大断面図（ｃ）及びＤ−Ｄ
拡大断面図（ｄ）である。
を模式的に示す拡大部分平面図（ａ）、（ａ）のＢ−Ｂ
拡大断面図（ｂ）、Ｃ−Ｃ拡大断面図（ｃ）及びＤ−Ｄ
拡大断面図（ｄ）である。
【図６】上記実施形態の電解メッキプロセスの第３段階
を模式的に示す拡大部分平面図（ａ）、（ａ）のＢ−Ｂ
拡大断面図（ｂ）、Ｃ−Ｃ拡大断面図（ｃ）及びＤ−Ｄ
拡大断面図（ｄ）である。
を模式的に示す拡大部分平面図（ａ）、（ａ）のＢ−Ｂ
拡大断面図（ｂ）、Ｃ−Ｃ拡大断面図（ｃ）及びＤ−Ｄ
拡大断面図（ｄ）である。
【図７】上記実施形態の電解メッキプロセスの第４段階
を模式的に示す拡大部分平面図（ａ）、（ａ）のＢ−Ｂ
拡大断面図（ｂ）、Ｃ−Ｃ拡大断面図（ｃ）及びＤ−Ｄ
拡大断面図（ｄ）である。
を模式的に示す拡大部分平面図（ａ）、（ａ）のＢ−Ｂ
拡大断面図（ｂ）、Ｃ−Ｃ拡大断面図（ｃ）及びＤ−Ｄ
拡大断面図（ｄ）である。
【図８】上記実施形態の電解メッキプロセスの第５段階
を模式的に示す拡大部分平面図（ａ）、（ａ）のＢ−Ｂ
拡大断面図（ｂ）、Ｃ−Ｃ拡大断面図（ｃ）及びＤ−Ｄ
拡大断面図（ｄ）である。
を模式的に示す拡大部分平面図（ａ）、（ａ）のＢ−Ｂ
拡大断面図（ｂ）、Ｃ−Ｃ拡大断面図（ｃ）及びＤ−Ｄ
拡大断面図（ｄ）である。
【図９】本発明に係る電解メッキ方法及びプリント配線
基板の製造方法の第２実施形態の電解メッキ前の状態を
示す拡大部分平面図（ａ）、（ａ）のＢ”−Ｂ”拡大断
面図（ｂ”）、Ｃ−Ｃ拡大断面図（ｃ）及びＤ−Ｄ拡大
断面図（ｄ）である。
基板の製造方法の第２実施形態の電解メッキ前の状態を
示す拡大部分平面図（ａ）、（ａ）のＢ”−Ｂ”拡大断
面図（ｂ”）、Ｃ−Ｃ拡大断面図（ｃ）及びＤ−Ｄ拡大
断面図（ｄ）である。
１００ ＢＧＡ基板 １１０ 絶縁基板 １１０ａ 開口 １１０Ａ 配線パターン １１１ 第１電極 １１２ 配線 １１３ 第２電極 １１４，１１４’ 導体層 １１５，１１５’，１１５”，１１８，１１９ レジス
ト層 １１５ａ，１１５ｂ，１１５ａ”，１１８ａ，１１８ｂ
開口部 １１６ 表面メッキ層 １１７ 導体片 １２０ 熱伝導板
ト層 １１５ａ，１１５ｂ，１１５ａ”，１１８ａ，１１８ｂ
開口部 １１６ 表面メッキ層 １１７ 導体片 １２０ 熱伝導板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開2000−353760（ＪＰ，Ａ) 特開 昭52−109159（ＪＰ，Ａ) 特開 平11−12789（ＪＰ，Ａ) 特開 平11−12788（ＪＰ，Ａ) 特開 平10−233568（ＪＰ，Ａ) 特開 平10−190195（ＪＰ，Ａ) 特開 平９−51155（ＪＰ，Ａ) 特開 平８−148770（ＪＰ，Ａ) 特公 昭63−18355（ＪＰ，Ｂ２) 特公 昭48−33553（ＪＰ，Ｂ２) 特公 平７−120846（ＪＰ，Ｂ２) 特公 平７−44328（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) C25D 7/00 C25D 5/02 H05K 3/24
Claims (9)
- 【請求項１】 基材の表面上に形成された配線パターン
の特定部位に電解メッキを施す電解メッキ方法であっ
て、 前記配線パターンの各配線間が導電接続されるように、
かつ、前記配線パターンを有する前記基材における実質
的に全ての表面を覆うように導体層を形成する工程と、前記配線パターンの前記特定部位の側部が露出した状態
となるように、 前記特定部位の周囲近傍において前記導
体層を除去する工程と、 前記特定部位に電解メッキを施す工程と、 前記導体層を除去する工程と、 を有することを特徴とする電解メッキ方法。 - 【請求項２】 前記導体層の上に前記特定部位及びその
周囲近傍を選択的に露出するメッキマスクを形成する工
程を備え、該メッキマスクを介して前記特定部位及びそ
の周辺近傍の前記導体層を除去し、その後、前記特定部
位に電解メッキを施すことを特徴とする請求項１に記載
の電解メッキ方法。 - 【請求項３】 前記導体層の上に前記特定部位及びその
周囲近傍を選択的に露出する第１マスクを形成し、該第
１マスクを介して前記導体層を除去し、その後、前記第
１マスクの前記特定部位及びその周囲近傍に臨む縁部の
少なくとも一部を越えた縁部を有する第２マスクを形成
し、該第２マスクを介して電解メッキを施すことを特徴
とする請求項１に記載の電解メッキ方法。 - 【請求項４】 基材の表面上に形成された配線パターン
の電極部に電解メッキを施す電解メッキ方法であって、 前記配線パターンには、複数の前記電極部が配列された
電極配列領域が設けられ、 前記配線パターンの各配線間が導電接続されるように、
かつ、前記配線パターンを有する前記基材における実質
的に全ての表面を覆うように導体層を形成する工程と、 前記電極配列領域において前記電極部の間の前記導体層
を除去する工程と、 前記電極配列領域内の前記電極部に電解メッキを施す工
程と、 前記導体層を除去する工程と、 を有することを特徴とする電解メッキ方法。 - 【請求項５】 前記導体層の上に、前記電極配列領域を
一括して選択的に露出するメッキマスクを形成する工程
を備え、該メッキマスクを介して前記電極配列領域の前
記導体層を除去し、その後、前記電極部に電解メッキを
施すことを特徴とする請求項４に記載の電解メッキ方
法。 - 【請求項６】 前記導体層の上に前記特定部位及びその
周囲近傍を選択的に露出する第１マスクを形成し、該第
１マスクを介して前記導体層を除去し、その後、前記第
１マスクの前記特定部位及びその周囲近傍に臨む縁部の
少なくとも一部を越えた縁部を有する第２マスクを形成
し、該第２マスクを介して電解メッキを施すことを特徴
とする請求項４に記載の電解メッキ方法。 - 【請求項７】 前記導体層を除去する工程では、前記導
体層を除去可能で、しかも前記電解メッキにより形成さ
れた表面メッキ層をほとんど侵食しない除去方法を用い
ることを特徴とする請求項１乃至請求項６のいずれか１
項に記載の電解メッキ方法。 - 【請求項８】 前記導体層は無電解メッキにより形成さ
れることを特徴とする請求項１乃至請求項７のいずれか
１項に記載の電解メッキ方法。 - 【請求項９】 請求項１乃至請求項８のいずれか１項に
記載の電解メッキ方法を用いて、前記基材上に前記配線
パターンを有するプリント配線基板を形成することを特
徴とするプリント配線基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198101A JP3357875B1 (ja) | 2001-06-29 | 2001-06-29 | 電解メッキ方法及びプリント配線基板の製造方法 |
| PCT/JP2002/006622 WO2003002786A1 (fr) | 2001-06-29 | 2002-06-28 | Procede d'electrodeposition et procede de fabrication de carte imprimee |
| TW91133577A TW200408331A (en) | 2001-06-29 | 2002-11-14 | Electroplating method and printed wiring board manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001198101A JP3357875B1 (ja) | 2001-06-29 | 2001-06-29 | 電解メッキ方法及びプリント配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3357875B1 true JP3357875B1 (ja) | 2002-12-16 |
| JP2003013281A JP2003013281A (ja) | 2003-01-15 |
Family
ID=19035600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001198101A Expired - Fee Related JP3357875B1 (ja) | 2001-06-29 | 2001-06-29 | 電解メッキ方法及びプリント配線基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3357875B1 (ja) |
| TW (1) | TW200408331A (ja) |
| WO (1) | WO2003002786A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7347949B2 (en) | 2004-07-23 | 2008-03-25 | Shinko Electric Industries, Co., Ltd. | Method of manufacturing a wiring board by utilizing electro plating |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165465A (ja) * | 2005-12-12 | 2007-06-28 | Seiko Epson Corp | 配線基板の製造方法 |
| KR101126767B1 (ko) * | 2007-10-26 | 2012-03-29 | 삼성테크윈 주식회사 | 인쇄회로기판의 제조방법 및 그 방법에 의해 제조된인쇄회로기판 |
| US8110752B2 (en) * | 2008-04-08 | 2012-02-07 | Ibiden Co., Ltd. | Wiring substrate and method for manufacturing the same |
| JP6096641B2 (ja) * | 2013-10-31 | 2017-03-15 | 京セラ株式会社 | 配線基板の製造方法 |
| CN104661438B (zh) * | 2013-11-20 | 2017-10-31 | 昆山苏杭电路板有限公司 | 线路板焊盘三次干膜法镀金工艺 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52109159A (en) * | 1976-03-11 | 1977-09-13 | Nippon Electric Co | Method of producing thick circuit substrate |
| JPH0744328B2 (ja) * | 1986-03-17 | 1995-05-15 | 株式会社日立製作所 | 電子部品用基板の電気めっき方法 |
| JPH08148770A (ja) * | 1994-11-15 | 1996-06-07 | Sharp Corp | 配線基板 |
| JPH0951155A (ja) * | 1995-08-08 | 1997-02-18 | Mitsui Toatsu Chem Inc | ソルダーマスクの形成方法 |
| JPH10233568A (ja) * | 1997-02-20 | 1998-09-02 | Sony Corp | プリント配線基板の製造方法及びこれに用いるメッキ用治具 |
| JP2000353760A (ja) * | 1999-06-10 | 2000-12-19 | Sony Chem Corp | 半導体素子搭載用中継基板の製造方法 |
| JP7120846B2 (ja) * | 2018-08-10 | 2022-08-17 | 株式会社フジミインコーポレーテッド | 研磨用組成物及びその製造方法並びに研磨方法並びに基板の製造方法 |
-
2001
- 2001-06-29 JP JP2001198101A patent/JP3357875B1/ja not_active Expired - Fee Related
-
2002
- 2002-06-28 WO PCT/JP2002/006622 patent/WO2003002786A1/ja active Application Filing
- 2002-11-14 TW TW91133577A patent/TW200408331A/zh unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7347949B2 (en) | 2004-07-23 | 2008-03-25 | Shinko Electric Industries, Co., Ltd. | Method of manufacturing a wiring board by utilizing electro plating |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003013281A (ja) | 2003-01-15 |
| TW200408331A (en) | 2004-05-16 |
| WO2003002786A1 (fr) | 2003-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4133560B2 (ja) | プリント配線基板の製造方法およびプリント配線基板 | |
| JP3842548B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8383950B1 (en) | Metal etch stop fabrication method and structure | |
| JP4302944B2 (ja) | めっき引込線がない印刷回路基板の製造方法 | |
| JPH0982834A (ja) | 半導体パッケージの製造方法 | |
| KR100614548B1 (ko) | 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치 | |
| JPH1012677A (ja) | 半導体装置用両面配線テープキャリアの製造方法 | |
| JP3606785B2 (ja) | 配線基板の製造方法 | |
| JP3357875B1 (ja) | 電解メッキ方法及びプリント配線基板の製造方法 | |
| JP2008519426A (ja) | 半導体パッケージ用印刷回路基板のウィンドー加工方法 | |
| JP3770895B2 (ja) | 電解めっきを利用した配線基板の製造方法 | |
| JP3523815B2 (ja) | 半導体装置 | |
| JP2009277987A (ja) | 電子部品実装用フィルムキャリアテープ、その製造方法、および、半導体装置 | |
| KR20040024381A (ko) | 인쇄회로기판의 도금방법 | |
| JP2002198461A (ja) | プラスチックパッケージ及びその製造方法 | |
| JPH10270630A (ja) | 半導体装置用基板及びその製造方法 | |
| JPH08107264A (ja) | 高密度配線板及びその製造方法 | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| JP2002050715A (ja) | 半導体パッケージの製造方法 | |
| US7951697B1 (en) | Embedded die metal etch stop fabrication method and structure | |
| JPH10294549A (ja) | プリント配線基板の製造方法及びプリント配線基板 | |
| JPH09281145A (ja) | 異方性導電材を有する検査治具及びその製造方法 | |
| JP3095857B2 (ja) | 電子部品搭載用基板 | |
| JP2001251049A (ja) | 金属ベース配線板の製造方法 | |
| JP2782374B2 (ja) | 電子部品搭載装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |