JPH08107264A - 高密度配線板及びその製造方法 - Google Patents
高密度配線板及びその製造方法Info
- Publication number
- JPH08107264A JPH08107264A JP23883294A JP23883294A JPH08107264A JP H08107264 A JPH08107264 A JP H08107264A JP 23883294 A JP23883294 A JP 23883294A JP 23883294 A JP23883294 A JP 23883294A JP H08107264 A JPH08107264 A JP H08107264A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- wiring board
- forming
- plating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
- H05K3/3473—Plating of solder
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】配線板の高密度化、パッドの狭ピッチ化に伴
う、はんだブリッジの発生、はんだ量不足、はんだ濡れ
不良、リードずれ、ソルダーレジストのはがれ、スルー
ホール内のソルダーレジスト残さによるメッキ不良の問
題を解決し、安価で信頼性の高い基板を得る。 【構成】パッド３上に下から順に化学銅めっき層７と、
無電解はんだめっき層８と、はんだ層９とを重ねて形成
する。この時、ソルダーレジスト層４の厚さｔ4をパッ
ド３の厚さｔ3、化学銅めっき層７の厚さｔ7、無電解は
んだめっき層８の厚さｔ8、はんだ層９の厚さｔ9の和以
上にする。ソルダーレジスト開口部１０幅ｗ2をパッド
３幅ｗ3より狭くする。また、ソルダーレジスト層４を
形成した後にスルーホール６を開ける工程とする。
う、はんだブリッジの発生、はんだ量不足、はんだ濡れ
不良、リードずれ、ソルダーレジストのはがれ、スルー
ホール内のソルダーレジスト残さによるメッキ不良の問
題を解決し、安価で信頼性の高い基板を得る。 【構成】パッド３上に下から順に化学銅めっき層７と、
無電解はんだめっき層８と、はんだ層９とを重ねて形成
する。この時、ソルダーレジスト層４の厚さｔ4をパッ
ド３の厚さｔ3、化学銅めっき層７の厚さｔ7、無電解は
んだめっき層８の厚さｔ8、はんだ層９の厚さｔ9の和以
上にする。ソルダーレジスト開口部１０幅ｗ2をパッド
３幅ｗ3より狭くする。また、ソルダーレジスト層４を
形成した後にスルーホール６を開ける工程とする。
Description
【０００１】
【産業上の利用分野】本発明は高密度配線板およびその
製造方法に係り、特に、端子ピッチの狭い表面実装部品
を搭載する高密度配線板に好適な高密度配線板およびそ
れらの製造方法に関する。
製造方法に係り、特に、端子ピッチの狭い表面実装部品
を搭載する高密度配線板に好適な高密度配線板およびそ
れらの製造方法に関する。
【０００２】
【従来の技術】電子計算機、交換機等の大容量化、高速
化等による処理能力向上の為、高密度配線板の開発が進
展している。特に、表面実装部品端子（以下、リードと
称する）の狭ピッチ化が進み、高密度表面実装可能な配
線板の開発が求められている。図３は、従来技術の構
造、製造方法について説明した断面工程図である。１は
両面銅張りガラスエポキシ製基材、２は表面に張った銅
から形成した配線、３はリードを接続する表面実装部品
用接続端子（以下、パッドと称する）、４は耐化学銅め
っき性のある絶縁層でソルダーレジスト、５は触媒、６
は貫通孔（以下、スルーホールと称す）、７は化学銅め
っきである。
化等による処理能力向上の為、高密度配線板の開発が進
展している。特に、表面実装部品端子（以下、リードと
称する）の狭ピッチ化が進み、高密度表面実装可能な配
線板の開発が求められている。図３は、従来技術の構
造、製造方法について説明した断面工程図である。１は
両面銅張りガラスエポキシ製基材、２は表面に張った銅
から形成した配線、３はリードを接続する表面実装部品
用接続端子（以下、パッドと称する）、４は耐化学銅め
っき性のある絶縁層でソルダーレジスト、５は触媒、６
は貫通孔（以下、スルーホールと称す）、７は化学銅め
っきである。
【０００３】以下、図３を用いて説明する。 （ａ）工程：基材１にスルーホール６を形成するために
穴あけを行い、触媒５を付与する。 （ｂ）工程：フォトエッチング法を用い配線２、パッド
３を形成する。 （ｃ）工程：パッド３、スルーホール６周縁の配線２よ
り広い開口部をもつソルダーレジスト層４を形成する。 （ｄ）工程：パッド３、スルーホール６に化学銅めっき
層７を形成し、高密度配線板が完成する。 このような工法は例えば、特公昭５−３８４７２号公報
に記載されている。
穴あけを行い、触媒５を付与する。 （ｂ）工程：フォトエッチング法を用い配線２、パッド
３を形成する。 （ｃ）工程：パッド３、スルーホール６周縁の配線２よ
り広い開口部をもつソルダーレジスト層４を形成する。 （ｄ）工程：パッド３、スルーホール６に化学銅めっき
層７を形成し、高密度配線板が完成する。 このような工法は例えば、特公昭５−３８４７２号公報
に記載されている。
【０００４】
【発明が解決しようとする課題】しかし、上記従来技術
では、パッド３の狭ピッチ化が進むと、次のような問題
が発生する。 （１）リードずれが発生しやすい。 （２）ソルダーレジスト層４の厚さがパッド３の厚さよ
り薄いため、隣接するパッド３間に、はんだブリッジが
発生しやすい。 （３）パッド３間が狭くなり、ソルダーレジスト層４の
形成が困難となる。 （４）ソルダーレジスト層４と基材１との密着性が悪
く、ソルダーレジスト層４がはがれやすい。 （５）ソルダーレジスト層４の厚さをパッド３の厚さよ
り厚く形成した場合には、はんだ供給時にパッド３とは
んだが接触しにくくはんだ濡れ不足が発生する。更に、
ソルダーレジスト層４の形成前にスルーホール６用に穴
あけが行われているため、 （６）ソルダーレジスト残渣によるスルーホール内のめ
っき不良が発生し、導通不良になりやすい。 という問題点がある。
では、パッド３の狭ピッチ化が進むと、次のような問題
が発生する。 （１）リードずれが発生しやすい。 （２）ソルダーレジスト層４の厚さがパッド３の厚さよ
り薄いため、隣接するパッド３間に、はんだブリッジが
発生しやすい。 （３）パッド３間が狭くなり、ソルダーレジスト層４の
形成が困難となる。 （４）ソルダーレジスト層４と基材１との密着性が悪
く、ソルダーレジスト層４がはがれやすい。 （５）ソルダーレジスト層４の厚さをパッド３の厚さよ
り厚く形成した場合には、はんだ供給時にパッド３とは
んだが接触しにくくはんだ濡れ不足が発生する。更に、
ソルダーレジスト層４の形成前にスルーホール６用に穴
あけが行われているため、 （６）ソルダーレジスト残渣によるスルーホール内のめ
っき不良が発生し、導通不良になりやすい。 という問題点がある。
【０００５】これらの問題の解決を図った例として、例
えば特開平１−３５９８２号公報や、特開平１−２１７
９９４号公報がある。しかし、これらは、上記（１）、
（２）の問題に関しては解決し得るものの、残りの問題
点に対しては何ら配慮されていなかった。したがって、
本発明の目的は、上記従来の問題点を解消することにあ
り、信頼性に優れた高密度配線板とその製造方法を提供
することにある。具体的にはリードピッチの狭い表面実
装部品を確実に搭載接続できる信頼性に優れた高密度配
線板とその製造方法を提供することにある。また、スル
ーホール内のめっき不良のない信頼性に優れた高密度配
線板とその製造方法を提供することにある。
えば特開平１−３５９８２号公報や、特開平１−２１７
９９４号公報がある。しかし、これらは、上記（１）、
（２）の問題に関しては解決し得るものの、残りの問題
点に対しては何ら配慮されていなかった。したがって、
本発明の目的は、上記従来の問題点を解消することにあ
り、信頼性に優れた高密度配線板とその製造方法を提供
することにある。具体的にはリードピッチの狭い表面実
装部品を確実に搭載接続できる信頼性に優れた高密度配
線板とその製造方法を提供することにある。また、スル
ーホール内のめっき不良のない信頼性に優れた高密度配
線板とその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明の高密度配線板は、基材上に表面実装部品用
接続端子と、表面実装部品用接続端子を覆う絶縁層を有
し、絶縁層は、表面実装部品用接続端子の縁を除く主面
領域を露出させる開口部を持ち、かつ、表面実装部品用
接続端子より厚い厚さで構成されている。すなわち、絶
縁層の基材への密着力不足を改善するため、絶縁層には
表面実装部品用接続端子の縁を除く主面領域を露出させ
る開口部を形成する。この結果、絶縁層は、基材と表面
実装部品用接続端子、つまりパッド周縁部とに接触し、
接触面積を広く確保出来るので、密着力が向上し剥がれ
ない。
に、本発明の高密度配線板は、基材上に表面実装部品用
接続端子と、表面実装部品用接続端子を覆う絶縁層を有
し、絶縁層は、表面実装部品用接続端子の縁を除く主面
領域を露出させる開口部を持ち、かつ、表面実装部品用
接続端子より厚い厚さで構成されている。すなわち、絶
縁層の基材への密着力不足を改善するため、絶縁層には
表面実装部品用接続端子の縁を除く主面領域を露出させ
る開口部を形成する。この結果、絶縁層は、基材と表面
実装部品用接続端子、つまりパッド周縁部とに接触し、
接触面積を広く確保出来るので、密着力が向上し剥がれ
ない。
【０００７】また、本発明の高密度配線板の絶縁層は、
耐化学銅めっき性を有し、開口部の表面実装部品用接続
端子上に化学銅めっき層、化学銅めっき層上に無電解は
んだめっき層を形成するものである。実用的に好ましい
絶縁材としては、例えば通常使用されているソルダーレ
ジスト、ポリイミド樹脂等の有機絶縁材、若しくは例え
ば流動性シリカ等の無機絶縁材が挙げられる。
耐化学銅めっき性を有し、開口部の表面実装部品用接続
端子上に化学銅めっき層、化学銅めっき層上に無電解は
んだめっき層を形成するものである。実用的に好ましい
絶縁材としては、例えば通常使用されているソルダーレ
ジスト、ポリイミド樹脂等の有機絶縁材、若しくは例え
ば流動性シリカ等の無機絶縁材が挙げられる。
【０００８】また、本発明の高密度配線板の絶縁層は、
表面実装部品用接続端子、化学銅めっき層、無電解はん
だめっき層の各々厚さの和より厚い厚さで構成されてい
る。すなわち、表面実装部品のリードずれ、はんだブリ
ッジを防止するため、絶縁層の厚さを各層の厚さの和よ
り厚くし、隣接するパッド間に絶縁層の壁を形成する。
この絶縁層の壁により、はんだを各パッド毎に隔離で
き、表面実装部品のリードを固定できる。
表面実装部品用接続端子、化学銅めっき層、無電解はん
だめっき層の各々厚さの和より厚い厚さで構成されてい
る。すなわち、表面実装部品のリードずれ、はんだブリ
ッジを防止するため、絶縁層の厚さを各層の厚さの和よ
り厚くし、隣接するパッド間に絶縁層の壁を形成する。
この絶縁層の壁により、はんだを各パッド毎に隔離で
き、表面実装部品のリードを固定できる。
【０００９】また、本発明の高密度配線板は、無電解は
んだめっき層上に、はんだ層を形成するものである。す
なわち、無電解はんだめっきで、はんだ量が不足する場
合は、はんだコート又は、はんだレベラを行うことによ
りはんだを塗布し、はんだ量の調整を行う。
んだめっき層上に、はんだ層を形成するものである。す
なわち、無電解はんだめっきで、はんだ量が不足する場
合は、はんだコート又は、はんだレベラを行うことによ
りはんだを塗布し、はんだ量の調整を行う。
【００１０】また、本発明の高密度配線板の絶縁層は、
表面実装部品接続端子、化学銅めっき層、無電解はんだ
めっき層の各々厚さの和より厚い厚さで構成されている
すなわち、リードずれ、はんだブリッジを防止するた
め、絶縁層の厚さをパッド厚さより厚くし、隣接するパ
ッド間にソルダーレジストの壁を形成する。このソルダ
ーレジストの壁により、はんだを各パッド毎に隔離で
き、表面実装部品のリードを固定できる。
表面実装部品接続端子、化学銅めっき層、無電解はんだ
めっき層の各々厚さの和より厚い厚さで構成されている
すなわち、リードずれ、はんだブリッジを防止するた
め、絶縁層の厚さをパッド厚さより厚くし、隣接するパ
ッド間にソルダーレジストの壁を形成する。このソルダ
ーレジストの壁により、はんだを各パッド毎に隔離で
き、表面実装部品のリードを固定できる。
【００１１】また、本発明の高密度配線板の製造方法
は、 表面に導体層を形成した基材を準備する工程と、 選択的に導体層を除去し、配線と表面実装部品用接続
端子を形成する工程と、 基材上に絶縁層を形成する工程と、 表面実装部品用接続端子表面の縁を除く主面領域が露
出するように、絶縁層を選択的に除去して開口部を形成
する工程と、 開口部内の表面実装部品用接続端子上に化学銅めっき
層を形成する工程と、 化学銅メッキ層上に無電解はんだめっき層を形成する
工程と を有してなるものである。すなわち、必要なところには
確実に絶縁層を形成するために、まず、全面に絶縁層を
形成し、その後で、不要部分を除去する。
は、 表面に導体層を形成した基材を準備する工程と、 選択的に導体層を除去し、配線と表面実装部品用接続
端子を形成する工程と、 基材上に絶縁層を形成する工程と、 表面実装部品用接続端子表面の縁を除く主面領域が露
出するように、絶縁層を選択的に除去して開口部を形成
する工程と、 開口部内の表面実装部品用接続端子上に化学銅めっき
層を形成する工程と、 化学銅メッキ層上に無電解はんだめっき層を形成する
工程と を有してなるものである。すなわち、必要なところには
確実に絶縁層を形成するために、まず、全面に絶縁層を
形成し、その後で、不要部分を除去する。
【００１２】また、本発明の高密度配線板の製造方法
は、 表面に導体層を形成した基材を準備する工程と、 選択的に導体層を除去し、配線と表面実装部品用接続
端子を形成する工程と、 基材上に絶縁層を形成する工程と、 絶縁層を形成した基材に貫通孔を開ける工程と、 絶縁層上と貫通孔内に触媒を付与する工程と、 絶縁層表面の触媒を除去する工程と、 貫通孔周縁の配線と表面実装部品用接続端子との表面
の縁を除く主面領域が露出するように、絶縁層を選択的
に除去して開口部を形成する工程と、 開口部内の表面実装部品用接続端子と貫通孔内壁の触
媒付与部分とに化学銅めっき層を形成する工程と、 化学銅メッキ層上に無電解はんだめっき層を形成する
工程と を有してなるものである。
は、 表面に導体層を形成した基材を準備する工程と、 選択的に導体層を除去し、配線と表面実装部品用接続
端子を形成する工程と、 基材上に絶縁層を形成する工程と、 絶縁層を形成した基材に貫通孔を開ける工程と、 絶縁層上と貫通孔内に触媒を付与する工程と、 絶縁層表面の触媒を除去する工程と、 貫通孔周縁の配線と表面実装部品用接続端子との表面
の縁を除く主面領域が露出するように、絶縁層を選択的
に除去して開口部を形成する工程と、 開口部内の表面実装部品用接続端子と貫通孔内壁の触
媒付与部分とに化学銅めっき層を形成する工程と、 化学銅メッキ層上に無電解はんだめっき層を形成する
工程と を有してなるものである。
【００１３】すなわち、絶縁材残渣による貫通孔、すな
わちスルーホール内のめっき不良を防止するため、絶縁
層形成後貫通孔の穴あけを行う工法を用いる。貫通孔内
に選択的にめっきを行うために、絶縁層上と貫通孔内に
触媒を付与し、そのあとで、絶縁層表面の触媒を除去す
る。また、必要なところには確実に絶縁層を形成するた
めに、まず、全面に絶縁層を形成し、その後で、不要部
分を除去する。
わちスルーホール内のめっき不良を防止するため、絶縁
層形成後貫通孔の穴あけを行う工法を用いる。貫通孔内
に選択的にめっきを行うために、絶縁層上と貫通孔内に
触媒を付与し、そのあとで、絶縁層表面の触媒を除去す
る。また、必要なところには確実に絶縁層を形成するた
めに、まず、全面に絶縁層を形成し、その後で、不要部
分を除去する。
【００１４】また、本発明の高密度配線板の製造方法
は、無電解はんだめっき層を形成する工程の後に、はん
だ塗布工程を行うものである。すなわち、無電解はんだ
めっき層だけでは、はんだ量が不足する場合に、はんだ
塗布工程により補う。また、本発明の高密度配線板の製
造方法は、絶縁層表面の触媒を除去する工程と絶縁層に
開口部を形成する工程とをレーザ加工により行なう工程
とするものである。これら２つの工程を同時に行なうこ
とで、工程数を減らすことができる。
は、無電解はんだめっき層を形成する工程の後に、はん
だ塗布工程を行うものである。すなわち、無電解はんだ
めっき層だけでは、はんだ量が不足する場合に、はんだ
塗布工程により補う。また、本発明の高密度配線板の製
造方法は、絶縁層表面の触媒を除去する工程と絶縁層に
開口部を形成する工程とをレーザ加工により行なう工程
とするものである。これら２つの工程を同時に行なうこ
とで、工程数を減らすことができる。
【００１５】
【作用】パッド表面の縁を除く主面領域を露出させるよ
うに絶縁層開口部を形成することで、絶縁層は基材とパ
ッド周縁部とに接触し接触面積を広く出来るため、絶縁
層の密着力が向上しはがれない。また、絶縁層の形成領
域が広がることになり、絶縁層の形成が容易になる。絶
縁層厚さをパッド部に重ねた各層の和以上とすること
で、パッド間にソルダーレジストの壁を形成する。この
結果、各パッド毎に必要量のはんだを隔離できるので、
はんだ量不足、はんだブリッジの発生を防止出来る。
又、リードを固定できるため、リードずれを防止でき
る。パッドに無電解はんだめっきを行ない、さらに無電
解はんだめっき上にはんだコ塗布工程を行なうことで、
十分なはんだ濡れ性と適正なはんだ量を確保できる。
うに絶縁層開口部を形成することで、絶縁層は基材とパ
ッド周縁部とに接触し接触面積を広く出来るため、絶縁
層の密着力が向上しはがれない。また、絶縁層の形成領
域が広がることになり、絶縁層の形成が容易になる。絶
縁層厚さをパッド部に重ねた各層の和以上とすること
で、パッド間にソルダーレジストの壁を形成する。この
結果、各パッド毎に必要量のはんだを隔離できるので、
はんだ量不足、はんだブリッジの発生を防止出来る。
又、リードを固定できるため、リードずれを防止でき
る。パッドに無電解はんだめっきを行ない、さらに無電
解はんだめっき上にはんだコ塗布工程を行なうことで、
十分なはんだ濡れ性と適正なはんだ量を確保できる。
【００１６】パッド３上に直に無電解はんだめっき層を
形成すると、図４（ａ）に示すように、パッド３を構成
する銅箔と相互拡散によって合金化することにより、パ
ッド３の縁にも無電解はんだめっき層８が成長する（銅
侵食と称す）。この結果、絶縁層４を押し上げ、はがれ
やすくなる。そこで同図（ｂ）に示すように耐めっき性
を有する絶縁材を使用し、開口部１０のパッド３上に先
ずは化学銅めっきの保護層７を形成する。これにより無
電解はんだめっき層８形成時の銅侵食を防止でき、絶縁
層の密着性を確保できる。また、絶縁層形成後、スルー
ホール部の穴あけを行うため、絶縁材残渣による、スル
ーホール内めっき不良を防止できる。
形成すると、図４（ａ）に示すように、パッド３を構成
する銅箔と相互拡散によって合金化することにより、パ
ッド３の縁にも無電解はんだめっき層８が成長する（銅
侵食と称す）。この結果、絶縁層４を押し上げ、はがれ
やすくなる。そこで同図（ｂ）に示すように耐めっき性
を有する絶縁材を使用し、開口部１０のパッド３上に先
ずは化学銅めっきの保護層７を形成する。これにより無
電解はんだめっき層８形成時の銅侵食を防止でき、絶縁
層の密着性を確保できる。また、絶縁層形成後、スルー
ホール部の穴あけを行うため、絶縁材残渣による、スル
ーホール内めっき不良を防止できる。
【００１７】
【実施例】以下、本発明の実施例を図を用いて説明す
る。なお、本実施例では従来例と同じくガラスエポキシ
基板を基材に用いて説明する。 ＜実施例１＞ （１）配線板の構造 図１は、本発明の配線板の構造を示す断面図である。こ
の図の８は無電解はんだめっき層、９ははんだ層、１０
はパッド３を露出させるために、ソルダーレジスト層４
を選択的に除去した開口部である。基材１上にリードピ
ッチ（ｗ1＋ｗ2）の０．６〜０．８倍の幅で、銅などの
導体を用いた配線２、パッド３を配置し、その上に、絶
縁層としてソルダーレジスト層４を配置している。開口
部１０は、パッド３の縁を除いた主面領域に、開口部１
０幅ｗ2がパッド３幅ｗ3の０．７〜０．９倍（ｗ2＜ｗ
3）となるように形成している。
る。なお、本実施例では従来例と同じくガラスエポキシ
基板を基材に用いて説明する。 ＜実施例１＞ （１）配線板の構造 図１は、本発明の配線板の構造を示す断面図である。こ
の図の８は無電解はんだめっき層、９ははんだ層、１０
はパッド３を露出させるために、ソルダーレジスト層４
を選択的に除去した開口部である。基材１上にリードピ
ッチ（ｗ1＋ｗ2）の０．６〜０．８倍の幅で、銅などの
導体を用いた配線２、パッド３を配置し、その上に、絶
縁層としてソルダーレジスト層４を配置している。開口
部１０は、パッド３の縁を除いた主面領域に、開口部１
０幅ｗ2がパッド３幅ｗ3の０．７〜０．９倍（ｗ2＜ｗ
3）となるように形成している。
【００１８】開口部１０内のパッド３上に化学銅めっき
層７と、無電解はんだめっき層８と、はんだ層９とを順
次形成している。このとき、ソルダーレジスト層４の厚
さｔ4が、パッド３の厚さｔ3、化学銅めっき層７の厚さ
ｔ7、無電解はんだめっき層８の厚さｔ8、はんだ層９の
厚さｔ9の和より厚く（ｔ4＞ｔ3＋ｔ7＋ｔ8＋ｔ9）なる
ように各層を形成している。同時に、スルーホール６内
の配線２と内壁とに化学銅めっき層７と、無電解はんだ
めっき層８と、はんだ層９とを形成している。
層７と、無電解はんだめっき層８と、はんだ層９とを順
次形成している。このとき、ソルダーレジスト層４の厚
さｔ4が、パッド３の厚さｔ3、化学銅めっき層７の厚さ
ｔ7、無電解はんだめっき層８の厚さｔ8、はんだ層９の
厚さｔ9の和より厚く（ｔ4＞ｔ3＋ｔ7＋ｔ8＋ｔ9）なる
ように各層を形成している。同時に、スルーホール６内
の配線２と内壁とに化学銅めっき層７と、無電解はんだ
めっき層８と、はんだ層９とを形成している。
【００１９】（２）製造フロー 図２は本発明による高密度配線板の製造工程を示した断
面図である。以下、工程にしたがって順次説明する。 （ａ）工程：１８〜３５μｍの銅箔等の導体を両面に張
った基材１を準備する。 （ｂ）工程：フォトエッチング法を用いて、配線２と、
表面実装部品のリードピッチ（ｗ1＋ｗ2）の０．６〜
０．８倍幅のパッド３を形成する。このとき、パッド３
の高さをｔ3とする。 （ｃ）工程：配線２、パッド３を形成した基材１上全面
に、例えば耐化学銅めっき性紫外線硬化型ソルダーレジ
ストを用いてソルダーレジスト層４を形成する。このと
き、ソルダーレジスト層４の厚さｔ4はパッド３厚さｔ3
より厚く形成する（ｔ4＞ｔ3）。
面図である。以下、工程にしたがって順次説明する。 （ａ）工程：１８〜３５μｍの銅箔等の導体を両面に張
った基材１を準備する。 （ｂ）工程：フォトエッチング法を用いて、配線２と、
表面実装部品のリードピッチ（ｗ1＋ｗ2）の０．６〜
０．８倍幅のパッド３を形成する。このとき、パッド３
の高さをｔ3とする。 （ｃ）工程：配線２、パッド３を形成した基材１上全面
に、例えば耐化学銅めっき性紫外線硬化型ソルダーレジ
ストを用いてソルダーレジスト層４を形成する。このと
き、ソルダーレジスト層４の厚さｔ4はパッド３厚さｔ3
より厚く形成する（ｔ4＞ｔ3）。
【００２０】（ｄ）工程：スルーホール６となる穴をあ
けた後に、スルーホール６内も含め、基板全面に触媒５
を付与する。 （ｅ）工程：ソルダーレジスト層４の表面を研磨して５
μｍ剥離し、ソルダーレジスト層４上の触媒５を除去す
る。更にフォトエッチング法を用いて、スルーホール６
内の配線２上とパッド３上のソルダーレジスト層４を選
択的に除去し、開口部１０を形成する。具体的には、パ
ッド３の縁を除いた主面領域上に、開口部１０幅ｗ2が
パッド３幅ｗ3の０．７〜０．９倍幅（ｗ2＜ｗ3）とな
るように形成する。 （ｆ）工程：化学銅めっき層７を形成する。開口部１０
内のパッド３上と、スルーホール６内の配線２上と、触
媒５が残っているスルーホール６内とに選択的に化学銅
めっき層７が形成される。
けた後に、スルーホール６内も含め、基板全面に触媒５
を付与する。 （ｅ）工程：ソルダーレジスト層４の表面を研磨して５
μｍ剥離し、ソルダーレジスト層４上の触媒５を除去す
る。更にフォトエッチング法を用いて、スルーホール６
内の配線２上とパッド３上のソルダーレジスト層４を選
択的に除去し、開口部１０を形成する。具体的には、パ
ッド３の縁を除いた主面領域上に、開口部１０幅ｗ2が
パッド３幅ｗ3の０．７〜０．９倍幅（ｗ2＜ｗ3）とな
るように形成する。 （ｆ）工程：化学銅めっき層７を形成する。開口部１０
内のパッド３上と、スルーホール６内の配線２上と、触
媒５が残っているスルーホール６内とに選択的に化学銅
めっき層７が形成される。
【００２１】（ｇ）工程：化学銅めっき層７上に無電解
はんだめっき層８を形成する。 （ｈ）工程：無電解はんだめっき層８上にはんだコート
又は、はんだレベラにより、はんだ層９を形成する。 この一連の工程で、ソルダーレジスト層４の厚さｔ4
が、無電解はんだめっき層８の厚さｔ8、化学銅めっき
層７の厚さｔ7、パッド３の厚さｔ3、はんだ層９の厚さ
ｔ9の和より厚くなるように、各層の厚さをあらかじめ
決めておき、制御する（ｔ4＞ｔ3＋ｔ7＋ｔ8＋ｔ9）。
はんだめっき層８を形成する。 （ｈ）工程：無電解はんだめっき層８上にはんだコート
又は、はんだレベラにより、はんだ層９を形成する。 この一連の工程で、ソルダーレジスト層４の厚さｔ4
が、無電解はんだめっき層８の厚さｔ8、化学銅めっき
層７の厚さｔ7、パッド３の厚さｔ3、はんだ層９の厚さ
ｔ9の和より厚くなるように、各層の厚さをあらかじめ
決めておき、制御する（ｔ4＞ｔ3＋ｔ7＋ｔ8＋ｔ9）。
【００２２】各寸法値の代表例を以下に示す。表面実装
部品のリードピッチ（ｗ1＋ｗ2）＝０．３ｍｍとする
と、開口部１０幅ｗ2が１２０〜１５０μｍ、パッド３
幅ｗ3が１６０〜２００μｍ、ソルダーレジスト層４厚
さｔ4が５０〜７０μｍ、パッド３厚さｔ3が１６〜３５
μｍ、化学銅めっき層７厚さｔ7が１０〜１５μｍ、無
電解はんだめっき層８厚さｔ8が５〜１０μｍ、はんだ
層９厚さｔ9が１５〜２０μｍとなる。
部品のリードピッチ（ｗ1＋ｗ2）＝０．３ｍｍとする
と、開口部１０幅ｗ2が１２０〜１５０μｍ、パッド３
幅ｗ3が１６０〜２００μｍ、ソルダーレジスト層４厚
さｔ4が５０〜７０μｍ、パッド３厚さｔ3が１６〜３５
μｍ、化学銅めっき層７厚さｔ7が１０〜１５μｍ、無
電解はんだめっき層８厚さｔ8が５〜１０μｍ、はんだ
層９厚さｔ9が１５〜２０μｍとなる。
【００２３】（３）効果 ソルダーレジスト層４の厚さｔ4を、パッド３の厚さｔ3
と化学銅めっき層７の厚さｔ7と無電解はんだめっき層
８の厚さｔ8、はんだ層９の厚さｔ9の和より厚く形成す
ることで、パッド３間にはんだを蓄えるソルダーレジス
ト層４の壁が形成される。これにより、隣接するパッド
３間のはんだブリッジを防止できる。又、リードをソル
ダーレジスト層４が形成する壁の間に埋め込むことがで
き、リードずれを防止できる。また、開口部１０の開口
幅ｗ2をパッド３の幅ｗ3より狭く形成することにより、
パッド３間の幅ｗ1を広く形成できる。これにより、ソ
ルダーレジスト層４は幅広く形成されることになり、基
材１とパッド３との接触面積も広がる。この結果、ソル
ダーレジスト層４を確実に形成できるとともに、密着力
を十分確保できるのではがれない。
と化学銅めっき層７の厚さｔ7と無電解はんだめっき層
８の厚さｔ8、はんだ層９の厚さｔ9の和より厚く形成す
ることで、パッド３間にはんだを蓄えるソルダーレジス
ト層４の壁が形成される。これにより、隣接するパッド
３間のはんだブリッジを防止できる。又、リードをソル
ダーレジスト層４が形成する壁の間に埋め込むことがで
き、リードずれを防止できる。また、開口部１０の開口
幅ｗ2をパッド３の幅ｗ3より狭く形成することにより、
パッド３間の幅ｗ1を広く形成できる。これにより、ソ
ルダーレジスト層４は幅広く形成されることになり、基
材１とパッド３との接触面積も広がる。この結果、ソル
ダーレジスト層４を確実に形成できるとともに、密着力
を十分確保できるのではがれない。
【００２４】また、開口部１０内のパッド３上に直接、
化学銅めっき層７を形成することで、無電解はんだめっ
き層８による銅侵食現象と、それによるパッド３とソル
ダーレジスト層４の密着不足を防止できる。また、無電
解はんだめっき層８を形成することにより、パッド３と
スルーホール６内に、はんだ濡れ性が悪化することなく
確実にはんだ層９を供給できる。
化学銅めっき層７を形成することで、無電解はんだめっ
き層８による銅侵食現象と、それによるパッド３とソル
ダーレジスト層４の密着不足を防止できる。また、無電
解はんだめっき層８を形成することにより、パッド３と
スルーホール６内に、はんだ濡れ性が悪化することなく
確実にはんだ層９を供給できる。
【００２５】ソルダーレジスト層４を形成後に、スルー
ホール６を開けるので、ソルダーレジスト残さによるメ
ッキ不良は発生しない。
ホール６を開けるので、ソルダーレジスト残さによるメ
ッキ不良は発生しない。
【００２６】なお、比較のために下記の比較例１、２を
作成し、これらと実施例１で得られた高密度配線基板と
について信頼性比較を行なった結果について説明する。
比較例１として、実施例１と開口部１０の大きさのみを
バッド３上の全面が露出する大きさに変更し、その他は
実施例１と同一構成の配線基板を作成した。また、比較
例２として、開口部１０の大きさは実施例１と同一であ
るが、開口部１０内のバッド３上に化学銅めっき７を行
なわず、直接無電解はんだめっき８を行なった構成の配
線基板を作成した。
作成し、これらと実施例１で得られた高密度配線基板と
について信頼性比較を行なった結果について説明する。
比較例１として、実施例１と開口部１０の大きさのみを
バッド３上の全面が露出する大きさに変更し、その他は
実施例１と同一構成の配線基板を作成した。また、比較
例２として、開口部１０の大きさは実施例１と同一であ
るが、開口部１０内のバッド３上に化学銅めっき７を行
なわず、直接無電解はんだめっき８を行なった構成の配
線基板を作成した。
【００２７】信頼性試験の条件は、いずれの配線基板も
パッド数１５９８ケを有するもの２７枚を準備し、２５
℃で湿度９０％〜６５℃で湿度９０％の雰囲気、電圧１
００Ｖ印加して１０サイクルの強制試験である。その結
果、本実施例のものは絶縁層４に何らの変化も見られな
かったが、比較例１、２のものは、共にパッド３周辺の
絶縁層４に盛り上がりが発生し、中には部分的に剥離が
生じているところも見出された。
パッド数１５９８ケを有するもの２７枚を準備し、２５
℃で湿度９０％〜６５℃で湿度９０％の雰囲気、電圧１
００Ｖ印加して１０サイクルの強制試験である。その結
果、本実施例のものは絶縁層４に何らの変化も見られな
かったが、比較例１、２のものは、共にパッド３周辺の
絶縁層４に盛り上がりが発生し、中には部分的に剥離が
生じているところも見出された。
【００２８】＜実施例２＞ （１）製造フロー 他の製造方法を、実施例１と同様に図２に示す製造フロ
ーを用いて説明する。図２の（ａ）工程から（ｄ）工程
の工程は実施例１と同様である。 （ｅ）工程：ソルダーレジスト層４の表面をレーザ加工
により剥離し、ソルダーレジスト層４上の触媒５を除去
する。レーザ加工には、たとえば、エキシマレーザを用
い、基板全面を単位面積当たり０．５Ｊ／平方ｃｍ程度
の照射エネルギーで数回スキャンする。これにより、ソ
ルダーレジストを深さ５μｍ程度除去する。さらに金属
ブラシ等で機械的研磨を行い表面を清浄しても良い。
ーを用いて説明する。図２の（ａ）工程から（ｄ）工程
の工程は実施例１と同様である。 （ｅ）工程：ソルダーレジスト層４の表面をレーザ加工
により剥離し、ソルダーレジスト層４上の触媒５を除去
する。レーザ加工には、たとえば、エキシマレーザを用
い、基板全面を単位面積当たり０．５Ｊ／平方ｃｍ程度
の照射エネルギーで数回スキャンする。これにより、ソ
ルダーレジストを深さ５μｍ程度除去する。さらに金属
ブラシ等で機械的研磨を行い表面を清浄しても良い。
【００２９】さらに、スルーホール６の配線２上やパッ
ド３上のソルダーレジスト層４を、レーザ加工により選
択的に除去し、開口部を形成する。具体的には、レーザ
を３．０Ｊ／平方ｃｍ程度の照射エネルギーにて走査す
る。パッド３の縁を除いた主面領域上に、開口部１０幅
ｗ2がパッド３幅ｗ3の０．７〜０．９倍幅（ｗ2＜ｗ3）
となる開口部１０が形成されるようにスキャンを繰り返
す。（ｆ）工程から（ｈ）工程は実施例１と同様であ
る。実施例１と同様、この一連の工程で、ソルダーレジ
スト層４の厚さｔ4が、無電解はんだめっき層８の厚さ
ｔ8、化学銅めっき層７の厚さｔ7、パッド３の厚さｔ
3、はんだ層９の厚さｔ9の和より厚くなるように、各層
の厚さをあらかじめ決めておき、制御する（ｔ4＞ｔ3＋
ｔ7＋ｔ8＋ｔ9）。
ド３上のソルダーレジスト層４を、レーザ加工により選
択的に除去し、開口部を形成する。具体的には、レーザ
を３．０Ｊ／平方ｃｍ程度の照射エネルギーにて走査す
る。パッド３の縁を除いた主面領域上に、開口部１０幅
ｗ2がパッド３幅ｗ3の０．７〜０．９倍幅（ｗ2＜ｗ3）
となる開口部１０が形成されるようにスキャンを繰り返
す。（ｆ）工程から（ｈ）工程は実施例１と同様であ
る。実施例１と同様、この一連の工程で、ソルダーレジ
スト層４の厚さｔ4が、無電解はんだめっき層８の厚さ
ｔ8、化学銅めっき層７の厚さｔ7、パッド３の厚さｔ
3、はんだ層９の厚さｔ9の和より厚くなるように、各層
の厚さをあらかじめ決めておき、制御する（ｔ4＞ｔ3＋
ｔ7＋ｔ8＋ｔ9）。
【００３０】各寸法値の代表例を以下に示す。表面実装
部品のリードピッチ（ｗ1＋ｗ2）＝０．３ｍｍとする
と、開口部１０幅ｗ2が１２０〜１５０μｍ、パッド３
幅ｗ3が１６０〜２００μｍ、ソルダーレジスト層４厚
さｔ4が５０〜７０μｍ、パッド３厚さｔ3が１６〜３５
μｍ、化学銅めっき層７厚さｔ7が１０〜１５μｍ、無
電解はんだめっき層８厚さｔ8が５〜１０μｍ、はんだ
層９厚さｔ9が１５〜２０μｍとなる。
部品のリードピッチ（ｗ1＋ｗ2）＝０．３ｍｍとする
と、開口部１０幅ｗ2が１２０〜１５０μｍ、パッド３
幅ｗ3が１６０〜２００μｍ、ソルダーレジスト層４厚
さｔ4が５０〜７０μｍ、パッド３厚さｔ3が１６〜３５
μｍ、化学銅めっき層７厚さｔ7が１０〜１５μｍ、無
電解はんだめっき層８厚さｔ8が５〜１０μｍ、はんだ
層９厚さｔ9が１５〜２０μｍとなる。
【００３１】（２）効果 実施例１と同様の効果が得られる。さらに、レーザ加工
により、ソルダーレジスト４に開口部１０を形成する工
程と、触媒５を除去する工程を同時に行なうことができ
る。その結果、加工時間を減らすことが出来て、基板生
産の効率化とコストダウンが可能になる。
により、ソルダーレジスト４に開口部１０を形成する工
程と、触媒５を除去する工程を同時に行なうことができ
る。その結果、加工時間を減らすことが出来て、基板生
産の効率化とコストダウンが可能になる。
【００３２】なお、実施例１、２において、無電解はん
だメッキ層８なしで十分なはんだ量が確保出来るとき
は、はんだ層９を形成する必要ない。このばあい、ソル
ダーレジスト層４の厚さｔ4が、無電解はんだめっき層
８の厚さｔ8、化学銅めっき層７の厚さｔ7、パッド３の
厚さｔ3の和より厚く（ｔ4＞ｔ3＋ｔ7＋ｔ8）なるよう
に、各層の厚さをあらかじめ決めておき、制御する。
だメッキ層８なしで十分なはんだ量が確保出来るとき
は、はんだ層９を形成する必要ない。このばあい、ソル
ダーレジスト層４の厚さｔ4が、無電解はんだめっき層
８の厚さｔ8、化学銅めっき層７の厚さｔ7、パッド３の
厚さｔ3の和より厚く（ｔ4＞ｔ3＋ｔ7＋ｔ8）なるよう
に、各層の厚さをあらかじめ決めておき、制御する。
【００３３】また、はんだ層９の形成工程を減らすこと
ができるので、加工時間を減らすことが出来て、基板生
産の効率化とコストダウンが可能になる。以上の説明で
は、ガラスエポキシ製の基材を代表例として説明した
が、これ以外の基材を用いても本発明は実施できる。
ができるので、加工時間を減らすことが出来て、基板生
産の効率化とコストダウンが可能になる。以上の説明で
は、ガラスエポキシ製の基材を代表例として説明した
が、これ以外の基材を用いても本発明は実施できる。
【００３４】
【発明の効果】以上述べたように本発明によれば、リー
ドピッチの狭い表面実装部品を確実に搭載接続できて、
かつ、スルーホール内のめっき不良をなくした信頼性に
優れた高密度配線板とその製造方法を提供することがで
きる。
ドピッチの狭い表面実装部品を確実に搭載接続できて、
かつ、スルーホール内のめっき不良をなくした信頼性に
優れた高密度配線板とその製造方法を提供することがで
きる。
【図１】本発明の高密度配線板の構造を示す断面図。
【図２】本発明の高密度配線板の製造工程を示す断面
図。
図。
【図３】従来の技術による高密度配線板の製造工程を示
す断面図。
す断面図。
【図４】
１…基材、 ２…配線、 ３…
パッド、４…ソルダーレジスト層、５…触媒、
６…スルーホール、７…化学銅めっき層、 ８…
無電解はんだめっき層、９…はんだ層、 １０…
開口部、ｗ1…パッド３間のソルダーレジスト層４の
幅、ｗ2…ソルダーレジスト層４の開口幅、
ｗ3…パッド３の幅、ｔ3…パッド３の厚さ、 ｔ4…ソ
ルダーレジスト層４の厚さ、ｔ7…化学銅めっき層７の
厚さ、ｔ8…無電解はんだめっき層８の厚さ、
ｔ9…はんだ層９の厚さ。
パッド、４…ソルダーレジスト層、５…触媒、
６…スルーホール、７…化学銅めっき層、 ８…
無電解はんだめっき層、９…はんだ層、 １０…
開口部、ｗ1…パッド３間のソルダーレジスト層４の
幅、ｗ2…ソルダーレジスト層４の開口幅、
ｗ3…パッド３の幅、ｔ3…パッド３の厚さ、 ｔ4…ソ
ルダーレジスト層４の厚さ、ｔ7…化学銅めっき層７の
厚さ、ｔ8…無電解はんだめっき層８の厚さ、
ｔ9…はんだ層９の厚さ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 古川 正弘 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内 (72)発明者 岩本 由子 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内 (72)発明者 井原 松利 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内 (72)発明者 高井 英次 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内 (72)発明者 西村 尚樹 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内
Claims (11)
- 【請求項１】基材上に表面実装部品用接続端子と、表面
実装部品用接続端子を覆う絶縁層を有し、 絶縁層は、表面実装部品用接続端子の縁を除く主面領域
を露出させる開口部を持ち、かつ、表面実装部品用接続
端子より厚い厚さを有してなる高密度配線板。 - 【請求項２】絶縁層は、耐化学銅めっき性を有し、開口
部の表面実装部品用接続端子上に化学銅めっき層、化学
銅めっき層上に無電解はんだめっき層を形成してなる請
求項１記載の高密度配線板。 - 【請求項３】絶縁層は、表面実装部品接続端子、化学銅
めっき層、無電解はんだめっき層の各々の厚さの和より
厚い厚さを有してなる請求項２記載の高密度配線板。 - 【請求項４】無電解はんだめっき層上に、はんだ層を形
成してなる請求項２または３記載の高密度配線板。 - 【請求項５】絶縁層は、表面実装部品用接続端子、化学
銅めっき層、無電解はんだめっき層、はんだ層の各々厚
さの和より厚い厚さを有してなる請求項４記載の高密度
配線板。 - 【請求項６】表面実装部品を搭載する高密度配線板の製
造方法であって、 表面に導体層を形成した基材を準備する工程と、 選択的に導体層を除去し、配線と表面実装部品用接続
端子を形成する工程と、 基材上に絶縁層を形成する工程と、 表面実装部品用接続端子表面の縁を除く主面領域が露
出するように、絶縁層を選択的に除去して開口部を形成
する工程と、 開口部内の表面実装部品用接続端子上に化学銅めっき
層を形成する工程と、 化学銅メッキ層上に無電解はんだめっき層を形成する
工程と を有してなる高密度配線板の製造方法。 - 【請求項７】無電解はんだめっき層を形成する工程の後
に、はんだ塗布工程を行う請求項６の高密度配線板の製
造方法。 - 【請求項８】絶縁層に開口部を形成する工程を、レーザ
加工により行なう工程としてなる請求項６または７記載
の高密度配線板の製造方法。 - 【請求項９】表面実装部品を搭載する高密度配線板の製
造方法であって、 表面に導体層を形成した基材を準備する工程と、 選択的に導体層を除去し、配線と表面実装部品用接続
端子を形成する工程と、 基材上に絶縁層を形成する工程と、 絶縁層を形成した基材に貫通孔を開ける工程と、 絶縁層上と貫通孔内に触媒を付与する工程と、 絶縁層表面の触媒を除去する工程と、 貫通孔周縁の配線と表面実装部品用接続端子との表面
の縁を除く主面領域が露出するように、絶縁層を選択的
に除去して開口部を形成する工程と、 開口部内の表面実装部品用接続端子と貫通孔内壁の触
媒付与部分とに化学銅めっき層を形成する工程と、 化学銅メッキ層上に無電解はんだめっき層を形成する
工程と を有してなる高密度配線板の製造方法。 - 【請求項１０】無電解はんだめっき層を形成する工程の
後に、はんだ塗布工程を行う請求項９の高密度配線板の
製造方法。 - 【請求項１１】絶縁層表面の触媒を除去する工程と絶縁
層に開口部を形成する工程とを、レーザ加工により行な
う工程としてなる請求項９または１０記載の高密度配線
板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23883294A JPH08107264A (ja) | 1994-10-03 | 1994-10-03 | 高密度配線板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23883294A JPH08107264A (ja) | 1994-10-03 | 1994-10-03 | 高密度配線板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08107264A true JPH08107264A (ja) | 1996-04-23 |
Family
ID=17035942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23883294A Pending JPH08107264A (ja) | 1994-10-03 | 1994-10-03 | 高密度配線板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08107264A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7594320B2 (en) | 1997-01-10 | 2009-09-29 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
| JP2009289868A (ja) * | 2008-05-28 | 2009-12-10 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| JP2010530133A (ja) * | 2007-06-15 | 2010-09-02 | 巨擘科技股▲ふん▼有限公司 | 多層基板の表面処理層の構造及びその製造方法 |
| JP2011044734A (ja) * | 2010-11-15 | 2011-03-03 | Kinko Denshi Kofun Yugenkoshi | 回路板の製造方法 |
| US20110198744A1 (en) * | 2010-02-16 | 2011-08-18 | Hee-Chul Lee | Land grid array package capable of decreasing a height difference between a land and a solder resist |
| JP2012212912A (ja) * | 2012-06-20 | 2012-11-01 | Princo Corp | 多層基板の表面処理層の構造及びその製造方法 |
-
1994
- 1994-10-03 JP JP23883294A patent/JPH08107264A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7594320B2 (en) | 1997-01-10 | 2009-09-29 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
| US7765692B2 (en) | 1997-01-10 | 2010-08-03 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
| JP2010530133A (ja) * | 2007-06-15 | 2010-09-02 | 巨擘科技股▲ふん▼有限公司 | 多層基板の表面処理層の構造及びその製造方法 |
| JP2009289868A (ja) * | 2008-05-28 | 2009-12-10 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| US20110198744A1 (en) * | 2010-02-16 | 2011-08-18 | Hee-Chul Lee | Land grid array package capable of decreasing a height difference between a land and a solder resist |
| CN102163579A (zh) * | 2010-02-16 | 2011-08-24 | 三星电子株式会社 | 能够减小焊盘与阻焊剂之间高度差的焊盘栅格阵列封装 |
| US9041181B2 (en) * | 2010-02-16 | 2015-05-26 | Samsung Electronics Co., Ltd. | Land grid array package capable of decreasing a height difference between a land and a solder resist |
| JP2011044734A (ja) * | 2010-11-15 | 2011-03-03 | Kinko Denshi Kofun Yugenkoshi | 回路板の製造方法 |
| JP2012212912A (ja) * | 2012-06-20 | 2012-11-01 | Princo Corp | 多層基板の表面処理層の構造及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4289575A (en) | Method of making printed wiringboards | |
| US3742597A (en) | Method for making a coated printed circuit board | |
| KR100463442B1 (ko) | 볼 그리드 어레이 기판 및 이의 제조방법 | |
| JP2856240B2 (ja) | プリント回路基板を再加工する方法 | |
| JPH08107264A (ja) | 高密度配線板及びその製造方法 | |
| JPH05183259A (ja) | 高密度プリント配線板の製造方法 | |
| JP3357875B1 (ja) | 電解メッキ方法及びプリント配線基板の製造方法 | |
| US5219607A (en) | Method of manufacturing printed circuit board | |
| TWM589893U (zh) | 經金屬回蝕處理的電路板 | |
| TWI700022B (zh) | 用於電路板的金屬回蝕製程及經金屬回蝕處理的電路板 | |
| JPH1117315A (ja) | 可撓性回路基板の製造法 | |
| JP2002368397A (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
| US5468345A (en) | Method of making a high-definition printed circuit | |
| JPH11145607A (ja) | 印刷回路基板におけるはんだ絶縁膜の形成方法及びこの方法によって製造された印刷回路基板 | |
| JPS61284991A (ja) | アルミニウム／銅複合箔張基板の回路形成法 | |
| JP3095857B2 (ja) | 電子部品搭載用基板 | |
| JPH10173315A (ja) | プリント配線板の製造方法およびプリント配線板 | |
| JP2625203B2 (ja) | プリント基板におけるソルダーコートの形成方法 | |
| JP2517277B2 (ja) | プリント配線板の製造方法 | |
| JPH10135604A (ja) | １０５乃至４００ミクロン膜厚並びに１７乃至１０５ミクロン膜厚のハイブリットプリント回路の製造方法 | |
| JPH0621611A (ja) | プリント配線板の製造方法 | |
| GB2307351A (en) | Printed circuit boards and their manufacture | |
| EP0375954B1 (en) | Method of manufacturing printed circuit board | |
| JP3439779B2 (ja) | プリント配線板の製造方法及びプリント配線板 | |
| JPH03147394A (ja) | 印刷配線板の製造方法 |