JP2002368397A - プリント配線板及びその製造方法並びに部品実装構造 - Google Patents

プリント配線板及びその製造方法並びに部品実装構造

Info

Publication number
JP2002368397A
JP2002368397A JP2001173602A JP2001173602A JP2002368397A JP 2002368397 A JP2002368397 A JP 2002368397A JP 2001173602 A JP2001173602 A JP 2001173602A JP 2001173602 A JP2001173602 A JP 2001173602A JP 2002368397 A JP2002368397 A JP 2002368397A
Authority
JP
Japan
Prior art keywords
wiring board
printed wiring
land
plating layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001173602A
Other languages
English (en)
Other versions
JP4520665B2 (ja
Inventor
Yuji Kobayashi
裕二 小林
Hiroyuki Goto
浩幸 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Nippon CMK Corp
CMK Corp
Original Assignee
Kyocera Corp
Nippon CMK Corp
CMK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp, Nippon CMK Corp, CMK Corp filed Critical Kyocera Corp
Priority to JP2001173602A priority Critical patent/JP4520665B2/ja
Publication of JP2002368397A publication Critical patent/JP2002368397A/ja
Application granted granted Critical
Publication of JP4520665B2 publication Critical patent/JP4520665B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 ニッケルメッキ層がはんだとの界面で剥離す
ることがないプリント配線板の提供。 【解決手段】 絶縁基板上のランドをソフトエッチング
により薄層化してオーバーレジストタイプの絶縁層との
間に間隙を形成。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、プリント配線板及
びその製造方法並びに部品の実装構造に関する。
【0002】
【従来の技術】最近、デジタル機器に用いられる電子素
子の実装において、プリント配線板への部品実装が高密
度化されている。特に、配線の微細化により、電子素子
の実装面の配線ピッチが0.8mmから0.5mmと高密度
化の傾向にあり、実装技術も飛躍的に進歩してきた。高
密度実装に対応した実装方法として、エリア表面実装の
BGA実装が増えている。
【0003】従来のプリント配線板の製造方法を図4に
示す。まず、図4(a)に示されるように、絶縁基板2
に写真法により配線3を形成し、液レジタイプの絶縁層
4を静電塗装で塗布し、露光現像にて開口部5を設け
る。次に、図4(b)に示されるように、さらにランド
6の表面の酸化膜を除去するために硫酸等で1μm前後
銅に弱いソフトエッチングを行う。次に、図4(c)に
示されるように、ニッケルメッキ層8が無電解により形
成され、さらにこのニッケルメッキ層8の上に金メッキ
層9が無電解にて形成される。次いで、図4(d)に示
されるようにはんだボール10を介して電子素子11が
実装され、携帯電話等の携帯機器が完成する。
【0004】
【発明が解決しようとする課題】然しながら、従来の携
帯電話等の携帯機器には、落下衝撃試験等で電子素子が
シェア的応力を受けた場合、はんだとニッケルメッキ層
の界面で剥離するという問題が発生する場合がある。
【0005】この問題の原因を解明するため、本発明者
が試験研究を行った結果、次のような事実が明らかにな
った。
【0006】すなわち、従来法によると電子素子を実装
するランドのピッチが0.8mmから0.5mmに狭くなる
ことによって絶縁層が、図5(a)に示されるようなク
リアランスタイプから図5(b)に示されるようなオー
バーレジストタイプになる。そのため、ニッケルメッキ
を析出させる際に当該絶縁層が壁となって、中央部と壁
際の部分でニッケルメッキの析出に差が生じる結果、図
6に示されるように、絶縁層4の壁際にニッケルメッキ
8が異常析出Aする。この状態で落下試験を行うと、ニ
ッケルメッキの異常析出Aが原因で電子素子がシェア的
応力を受け、ニッケルメッキ層とはんだの界面で剥離を
起こすことになる。
【0007】前記ニッケルメッキ層とはんだの界面で剥
離が発生すると強度的なバラツキが非常に大きくなり、
極端な強度低下が懸念される。この為、破壊モードとし
ては、ニッケルメッキ層とはんだの界面での剥離がない
ことが望まれている。因に、前記試験は、ランド単独の
シェア試験にて実施した。
【0008】本発明は上記の問題点に鑑みてなされたも
のであり、ニッケルメッキ層とはんだの界面での剥離を
防止して、両者の接続信頼性を向上することが可能なプ
リント配線板及びその製造方法並びに電子素子の実装構
造を提供することを目的とする。
【0009】
【課題を解決するための手段】本発明は、絶縁基板上に
形成された導体金属からなる配線のはんだ付け部が開口
してランドが形成されていると共に、非はんだ付け部が
絶縁層で被覆されているオーバーレジストタイプのプリ
ント配線板において、前記ランドがソフトエッチングに
より薄層化されて前記絶縁層との間に間隙が形成されて
おり、かつ該薄層化されたランド上にニッケルメッキ層
が設けられていると共に、該ニッケルメッキ層上に金メ
ッキ層が設けられていることを特徴とするプリント配線
板により上記目的を達成したものである。
【0010】また、本発明は、絶縁基板上に導体金属か
らなる配線を形成し、次いで当該配線を絶縁層で被覆
し、次いで当該配線のはんだ付け部に開口部を設けてラ
ンドを形成すると共に絶縁層をオーバーレジストタイプ
とし、次いで当該ランドをソフトエッチングにより薄層
化して前記絶縁層との間に間隙を形成し、次いで当該薄
層化されたランド上にニッケルメッキ層を形成し、次い
で当該ニッケルメッキ層上に金メッキ層を形成すること
を特徴とするプリント配線板の製造方法により上記目的
を達成したものである。
【0011】また、本発明は、前記プリント配線板の間
隙に、部品実装時のはんだが溶け込んだ状態で部品が実
装されていることを特徴とする部品実装構造により上記
目的を達成したものである。
【0012】
【発明の実施の形態】以下本発明の実施の形態を図面と
共に説明する。
【0013】図1は、本発明のプリント配線板及び部品
実装構造の製造工程例を示す断面説明図で、以下該図1
に基いて説明する。
【0014】(a):まず絶縁基板2上に導体金属から
なる配線3を写真法等により形成し、次いで当該配線を
液レジタイプの絶縁層4で静電塗装法等により被覆し、
次いで当該配線3のはんだ付け部に、露光現像にて開口
部5を設けて絶縁基板2上に部品接続用のランド6を形
成すると共に、非はんだ付け部にオーバーレジストタイ
プの絶縁層4を形成する。
【0015】(b):次に、過酸化水素と硫酸の混合
液、過硫酸塩、硝酸系、アルカリ系等の何れか一種以上
の薬液を用いて前記ランド6をソフトエッチング7によ
り平坦に薄層化して、前記絶縁層4との間に間隙aを形
成する。ここに間隙aの大きさとしては、後工程でのニ
ッケルメッキ層8及び金メッキ層9の形成後においても
絶縁層4との間に間隙aが残存し(図1(c))、部品
実装時に熔解したはんだが当該残存間隙aに流れ込み得
る程度とするのが有利である。この間隙aの具体的な寸
法値としては、3〜10μm、特に5〜6μm程度か好
ましい。因に、3μm未満の場合には前記残存間隙a
(図1(c))の形成が困難となり、部品実装時にはん
だが当該間隙aに入り込みにくくなる結果、絶縁層4の
縁によるはんだの強い固定力が得られにくくなる。他
方、10μmを超える場合には、間隙aが広過ぎて絶縁
層4が剥離し易くなる。
【0016】(c):次に、薄層化されたランド6の平
坦面にニッケルメッキ処理を施してニッケルメッキ層8
を形成した後、更に該ニッケルメッキ層8上に金メッキ
処理を施して金メッキ層9を形成し、絶縁層4との間に
間隙aが残存した本発明プリント配線板1を得る。ここ
にニッケルメッキ層の厚さとしては、2〜7μm、特に
5μmが好ましく、また金メッキ層9の厚さとしては、
0.05μm前後とするのが好ましい。尚、メッキ法と
しては、余分な配線リードの引き回しとメッキ厚バラツ
キを考慮すると電解メッキより無電解メッキの方が好ま
しい。
【0017】(d):次に、得られた前記プリント配線
板1に、はんだボール10を乗せ、リフローで電子素子
(CSP)11を実装すれば、リフローの熱で熔解され
たはんだが、前記残存間隙a、すなわち絶縁層4の下に
回り込み、その状態で当該電子素子(CSP)11が実
装された本発明部品実装構造が得られる。
【0018】尚、上記製造工程については、プリント配
線板の最外層の製造例を挙げて説明したが、片面、両
面、多層の積層数に特に制限されない。
【0019】図2は、多層板についての本発明部品実装
構造例を示す断面説明図で、プリント配線板1が複数の
電子素子(CSP)11を高密度に実装すべく多層に形
成されている以外は、図1(d)と同様な構造となって
いる。
【0020】図3は、部品を実装した本発明プリント配
線板を示す模式図で、ランドを備えた本発明プリント配
線板1に、接続端子として機能するはんだボール10を
介して電子素子(CSP)11が実装されている。
【0021】試験例1 ランド径φ400μmで絶縁層4の開口部5がφ300
μmの後記作成試験サンプル各70個を用い、過剰なソ
フトエッチング有無による、ニッケルメッキ層8とはん
だボール10の界面での剥離試験を下記シェア破壊試験
方法で行なった。その結果は表1の通りであった。
【0022】◎試験方法 金メッキ処理を施したプリント配線板1にはんだボール
10を乗せリフロー1回ではんだボールを熔解させる。
ある一定の加重をきりかき棒にかけ、絶縁層の表面から
50μmの位置に設定し、速度170μm/secではん
だが剥離するまで加重をかけ、どの部分で剥離したかを
光学顕微鏡にて確認し、ニッケルメッキ層とはんだとの
界面で剥離したデータを表1にまとめた。
【0023】◎本発明品サンプルの作成 図1の工程に従い、ランド径φ400μmで絶縁層4の
開口部5がφ300μmのランドに強いソフトエッチン
グ7として、過酸化水素と硫酸の混合液に1分間浸漬さ
せて、絶縁層4との間に間隙aを形成せしめた後、無電
解ニッケルメッキ処理、無電解金メッキ処理を施し、は
んだボールを乗せ、リフローではんだボールを熔解さ
せ、シェア破壊試験用の本発明品サンプルを作成した。
【0024】◎比較品サンプルの作成 弱いエッチング7として、硫酸に1分間浸漬させて、絶
縁層4との間に間隙aを形成せしめることなく、銅表面
の酸化膜除去のみを行った以外は本発明品サンプルの作
成と同様にして比較品サンプルを作成した。
【0025】
【表1】
【0026】
【発明の効果】本発明によれば、ソフトエッチング処理
により絶縁層との間に間隙が形成されているので、ニッ
ケルメッキ処理を施しても従来の如く絶縁層が壁になる
ことがないため、ニッケルメッキがランド面全体に均一
に析出して強固に接合される結果、ニッケルメッキ層が
はんだとの界面で剥離することはない。
【0027】また、特に前記間隙を金メッキ層形成後に
おいても残存せしめれば、部品実装時に熔解したはんだ
が当該間隙に回り込み、はんだ接合面積が増大すると共
に、絶縁層の縁で、ニッケルメッキ層が金メッキ層及び
当該はんだを介して強固に押さえ付けられるので、より
接合強度が向上する結果、ニッケルメッキ層がはんだと
の界面で剥離することはない。
【図面の簡単な説明】
【図1】 本発明プリント配線板及び部品実装構造の製
造工程例を示す断面説明図。
【図2】 多層板についての本発明部品実装構造例を示
す断面説明図。
【図3】 部品を実装した本発明プリント配線板を示す
模式図。
【図4】 従来プリント配線板及び部品実装構造の製造
工程例を示す断面説明図。
【図5】 (a)は絶縁層がクリアランスタイプ(0.
8mmピッチ)のプリント配線板の断面説明図。(b)は
絶縁層がオーバーレジストタイプ(0.5mmピッチ)の
断面説明図。
【図6】 従来プリント配線板におけるニッケルメッキ
の異常析出例を示す断面説明図。
【符号の説明】
1:プリント配線板 2:絶縁基板 3:配線 4:絶縁層 5:開口部 6:ランド 7:ソフトエッチング 8:ニッケルメッキ層 9:金メッキ層 10:はんだボール 11:電子素子(CSP) A:ニッケルメッキの異常析出部 a:ソフトエッチング後の絶縁層とランドとの間隙
───────────────────────────────────────────────────── フロントページの続き (72)発明者 後藤 浩幸 神奈川県横浜市都筑区加賀原2丁目1番1 号 京セラ株式会社横浜事業所内 Fターム(参考) 5E319 AA03 AC13 AC18 BB04 GG03

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 絶縁基板上に形成された導体金属からな
    る配線のはんだ付け部が開口してランドが形成されてい
    ると共に、非はんだ付け部が絶縁層で被覆されているオ
    ーバーレジストタイプのプリント配線板において、前記
    ランドがソフトエッチングにより薄層化されて前記絶縁
    層との間に間隙が形成されており、かつ該薄層化された
    ランド上にニッケルメッキ層が設けられていると共に、
    該ニッケルメッキ層上に金メッキ層が設けられているこ
    とを特徴とするプリント配線板。
  2. 【請求項2】 前記間隙が、絶縁層と金メッキ層との間
    に残存していることを特徴とする請求項1記載のプリン
    ト配線板。
  3. 【請求項3】 絶縁基板上に導体金属からなる配線を形
    成し、次いで当該配線を絶縁層で被覆し、次いで当該配
    線のはんだ付け部に開口部を設けてランドを形成すると
    共に絶縁層をオーバーレジストタイプとし、次いで当該
    ランドをソフトエッチングにより薄層化して前記絶縁層
    との間に間隙を形成し、次いで当該薄層化されたランド
    上にニッケルメッキ層を形成し、次いで当該ニッケルメ
    ッキ層上に金メッキ層を形成することを特徴とするプリ
    ント配線板の製造方法。
  4. 【請求項4】 前記間隙が、金メッキ層形成後において
    も該金メッキ層と絶縁層との間に残存する間隙であるこ
    とを特徴とする請求項3記載のプリント配線板の製造方
    法。
  5. 【請求項5】 請求項2記載のプリント配線板の間隙
    に、部品実装時のはんだが溶け込んだ状態で部品が実装
    されていることを特徴とする部品実装構造。
JP2001173602A 2001-06-08 2001-06-08 プリント配線板及びその製造方法並びに部品実装構造 Expired - Fee Related JP4520665B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001173602A JP4520665B2 (ja) 2001-06-08 2001-06-08 プリント配線板及びその製造方法並びに部品実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001173602A JP4520665B2 (ja) 2001-06-08 2001-06-08 プリント配線板及びその製造方法並びに部品実装構造

Publications (2)

Publication Number Publication Date
JP2002368397A true JP2002368397A (ja) 2002-12-20
JP4520665B2 JP4520665B2 (ja) 2010-08-11

Family

ID=19015038

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001173602A Expired - Fee Related JP4520665B2 (ja) 2001-06-08 2001-06-08 プリント配線板及びその製造方法並びに部品実装構造

Country Status (1)

Country Link
JP (1) JP4520665B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7213329B2 (en) 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
JP2008004809A (ja) * 2006-06-23 2008-01-10 Mitsubishi Electric Corp 実装基板
JP2009117839A (ja) * 2007-11-06 2009-05-28 Ibiden Co Ltd 配線板とその製造方法
WO2011043102A1 (ja) * 2009-10-06 2011-04-14 株式会社フジクラ 回路基板
JP2011205036A (ja) * 2010-03-26 2011-10-13 Ngk Spark Plug Co Ltd 多層配線基板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284782A (ja) * 2000-03-29 2001-10-12 Mitsubishi Electric Corp はんだ接合方法、はんだ接合構造、及びその接合層の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284782A (ja) * 2000-03-29 2001-10-12 Mitsubishi Electric Corp はんだ接合方法、はんだ接合構造、及びその接合層の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7213329B2 (en) 2004-08-14 2007-05-08 Samsung Electronics, Co., Ltd. Method of forming a solder ball on a board and the board
JP2008004809A (ja) * 2006-06-23 2008-01-10 Mitsubishi Electric Corp 実装基板
JP2009117839A (ja) * 2007-11-06 2009-05-28 Ibiden Co Ltd 配線板とその製造方法
US8309856B2 (en) 2007-11-06 2012-11-13 Ibiden Co., Ltd. Circuit board and manufacturing method thereof
WO2011043102A1 (ja) * 2009-10-06 2011-04-14 株式会社フジクラ 回路基板
JPWO2011043102A1 (ja) * 2009-10-06 2013-03-04 株式会社フジクラ 回路基板
JP2011205036A (ja) * 2010-03-26 2011-10-13 Ngk Spark Plug Co Ltd 多層配線基板
US8658905B2 (en) 2010-03-26 2014-02-25 Ngk Spark Plug Co., Ltd. Multilayer wiring substrate

Also Published As

Publication number Publication date
JP4520665B2 (ja) 2010-08-11

Similar Documents

Publication Publication Date Title
US7537668B2 (en) Method of fabricating high density printed circuit board
US7081402B2 (en) Semiconductor package substrate having contact pad protective layer formed thereon and method for fabricating the same
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
US5985521A (en) Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes
KR19990035858A (ko) 전기 회로상에 영구 결속을 위한 돌출 금속 접촉부 형성 방법
US20060060558A1 (en) Method of fabricating package substrate using electroless nickel plating
EP1357775B1 (en) Circuit board and its manufacturing method
JP2008515241A (ja) 相互接続要素の構造体および製造方法と相互接続要素を含む多層配線基板
WO2007058147A1 (ja) プリント配線基板、その製造方法およびその使用方法
WO2010005592A2 (en) Microelectronic interconnect element with decreased conductor spacing
EP0849983A1 (en) Process to create metallic stand-offs on a circuit board
JP4170266B2 (ja) 配線基板の製造方法
US20050026416A1 (en) Encapsulated pin structure for improved reliability of wafer
EP0748151A1 (en) Method of metal-plating electrode portions of printed-wiring board
JP2002368397A (ja) プリント配線板及びその製造方法並びに部品実装構造
US7033917B2 (en) Packaging substrate without plating bar and a method of forming the same
US20070186413A1 (en) Circuit board structure and method for fabricating the same
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP2760360B2 (ja) はんだバンプとその製造方法
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
JPH08107264A (ja) 高密度配線板及びその製造方法
JPH10270630A (ja) 半導体装置用基板及びその製造方法
JP2005191131A (ja) 配線基板の製造方法
JP2005129665A (ja) 半導体装置およびその製造方法
JP3759755B2 (ja) 恒久的接続のために電気回路の上に隆起した金属接点を作成する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100521

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4520665

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees