JP2005129665A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】 高密度実装に対応した配線の狭ピッチ化を実現する半導体装置およびその製造方法を提供する。
【解決手段】 半導体素子１の上に、１層目絶縁層４を形成するステップと、１層目絶縁層４の上に、部分的に２層目絶縁層１０を形成するステップと、１層目絶縁層４および２層目絶縁層１０の表面に、薄膜金属層５を形成するステップと、２層目絶縁層１０を形成した箇所のうち、少なくとも一箇所に、薄膜金属層５を介し、めっきレジスト６を形成するステップと、めっきレジスト６が形成されていない領域に、パターンめっきにより、めっき金属層７を形成するステップと、めっきレジスト７を除去するステップと、２層目絶縁層１０の上の薄膜金属層５を、エッチングにより除去し、薄膜金属層５およびめっき金属層７の少なくとも２層からなる配線を形成するステップとを含む。
【選択図】 図４

Description

本発明は、半導体の集積回路部を保護し、かつ外部装置と半導体素子の電気的な接続を確保し、高密度な実装を可能とした半導体装置とその製造方法に関する。

近年、電子機器の処理能力向上および携帯性向上に対応するために、半導体装置などの電子部品は高密度実装が要求されている。それに伴って、半導体装置の小型、薄型化、さらに同一装置サイズにおける多ピン化が進展し、各種のＣＳＰ（チップサイズパッケージ）が開発されている。

特に半導体のウェハ上に半導体素子電極から外部端子までを接続する再配線を形成し、最終工程で分割する形態のＷＬ−ＣＳＰ（ウェハレベルＣＳＰ）はベアチップと同等の究極小型パッケージを実現する技術として注目されている。

以下、従来のＷＬ−ＣＳＰと呼ばれる半導体装置の製造方法について図面を参照しながら説明する。

図９は、ＷＬ−ＣＳＰと呼ばれる半導体装置の一実施例を示す、部分的に開口した斜視図である。図９において、１０１は半導体素子、１０２は半導体素子電極、１０３はパッシベーション膜、１０４は１層目絶縁層、１０７ａは金属配線部、１０７ｂは金属ランド部、１０８はソルダーレジスト、１０９は外部端子である。

図１０〜図１２は上記半導体装置の従来の製造方法の一実施例を示す工程別の断面図である。

図１０〜図１２では、１０５は薄膜金属層、１０６はめっきレジスト、１０７は厚膜金属層、１１１は厚膜金属層間の溝をそれぞれ表している。

まず、１層目絶縁層１０４として、感光性樹脂を一般に用い、半導体素子１０１上に塗布する。その後、アライナーまたはステッパー等を用いて露光し、半導体素子電極１０２上およびその他不要とする感光性樹脂を現像除去したのち、残った感光性樹脂を硬化し１層目絶縁層１０４を形成する（図１０（ａ））。

１層目絶縁層１０４がパターニングされ積層された、半導体素子１０１上全面に、薄膜金属層１０５をスパッタリング法により形成する（図１０（ｂ））。

次に、薄膜金属層１０５の上に感光性レジスト材料を塗布する。その後感光性レジスト材料を乾燥し、露光し、現像することにより、めっきレジスト１０６を形成する（図１０（ｃ））。一般には、後工程の厚膜金属層１０７の厚さを５μｍから１１μｍ程度にするため、めっきレジスト１０６の厚さは、８μｍから１５μｍ程度に形成する。その後Ｏ₂ガスによるプラズマ処理により、めっきレジストの現像残さを除去する。

次に、電解Ｃｕめっき法により、めっきレジスト１０６が開口し、薄膜金属層１０５の上に、厚膜金属層１０７を選択的に形成する（図１１（ａ））。厚膜金属層１０７の厚さは、電気抵抗と機械的強度の観点から、５μｍから１１μｍ程度の厚さに形成する。厚膜金属層１０７の形成後、めっきレジスト１０６を剥離除去し、さらにＯ₂プラズマによるプラズマ処理により、めっきレジスト１０６の剥離残さを除去する（図１１（ｂ））。

次に、薄膜金属層１０５と厚膜金属層１０７とを、全面エッチングすることで、所望のパターンを有する金属配線部１０７ａおよび金属ランド部１０７ｂを形成する（図１１（ｃ））。

次に、感光性樹脂を１層目絶縁層１０４、厚膜金属層１０７上に塗布し、その後乾燥し、露光し、金属ランド部１０７ｂ上およびその他不要とする感光性樹脂を現像除去したのち、残った感光性樹脂を硬化しソルダーレジスト１０８を形成する（図１２（ａ））。

その後、金属ランド部１０７ｂ上に半田ペーストを印刷し、溶融することにより、ソルダーレジスト１０８の開口部に外部端子１０９を形成する（図１２（ｂ））。ここで半田ペーストを印刷溶融する変わりに、半田ボールを搭載溶融して、外部端子１０９を形成する場合もある。

以上のように、従来の半導体装置の製造方法によれば、露光現像により形成しためっきレジスト１０６が、配線の幅と間隔を決定し、配線パターン間の薄膜金属層１０５のエッチングが、配線パターン間の絶縁性を実現している。このため、めっきレジスト１０６のパターニングおよび薄膜金属層１０５のエッチングが有効に機能する範囲で、配線を狭ピッチでパターン化することが可能であり、小型でかつ高密度な半導体装置を実現していた。（例えば、特許文献１）。
特開平１１−５４６４９号公報

しかし、従来の半導体装置の製造方法によれば、配線の狭ピッチ化に伴い、配線パターン間の溝の深さに対する配線パターン間の溝の幅の比が高い状態（例えば、前記の比が１．４より大きい場合）となる傾向にあり、薄膜金属層をエッチングする際、配線間の底面の薄膜金属層に接するエッチング液の交換度合いが低下し、エッチングが困難となっている。

ここで従来の半導体装置の製造方法による課題について、図１３を用いて説明する。

従来の技術では、エッチングが困難であるため、図１３（ａ）に示すように、配線パターン間の溝１１１の底に薄膜金属層１０５の金属粒１２２が一部残った状態となり、半導体装置として配線間の絶縁信頼性を低下させている。

次に、エッチング不足を解消するために、エッチング時間を延長すると、図１３（ｂ）に示すように、エッチングは、完全に均一に進んでいるわけではないため、エッチング状態の良好な箇所は、配線のエッジ１２３が過度にエッチングされた状態となり、配線の幅が狭くなる。

また、配線の下に形成された薄膜金属層１０５もエッチングにより、過度に溶解されてしまうため、後工程で金属配線部１０７ａが、１層目絶縁層１０４から剥がれるという問題があった。

また、従来の半導体装置の製造方法では、図１１（ａ）に示すように、狭ピッチ化に伴い、配線パターン間の溝１１１を形成するめっきレジスト１０６の厚さに対するめっきレジスト１０６の幅の比も、高くなるため、厚膜金属層１０７の電解めっき工程において、めっき液の流動によってめっきレジスト１０６が倒れ易くなったり、一部が変形したり、剥がれたりする問題もあった。

本発明は前記従来の従来の半導体装置の製造方法の課題を解決するもので、高密度実装に対応した配線の狭ピッチ化を実現する半導体装置およびその製造方法を提供することを目的とする。

本発明にかかる半導体装置の製造方法は、半導体素子の上に、１層目絶縁層を形成するステップと、前記１層目絶縁層の上に、部分的に２層目絶縁層を形成するステップと、前記１層目絶縁層および前記２層目絶縁層の表面に、薄膜金属層を形成するステップと、前記２層目絶縁層を形成した箇所のうち、少なくとも一箇所に、前記薄膜金属層を介し、めっきレジストを形成するステップと、前記めっきレジストが形成されていない領域に、パターンめっきにより、めっき金属層を形成し、前記薄膜金属層と当該めっき金属層との２層からなる配線とするステップと、前記めっきレジストを除去するステップと、前記２層目絶縁層の上の前記薄膜金属層を、エッチングにより除去し、２層からなる前記配線間の溝を形成するステップとを含むことを特徴とする。

本発明にかかる半導体装置は、半導体素子と、前記半導体素子の上に形成された１層目絶縁層と、前記１層目絶縁層上に形成された、薄膜金属層およびめっき金属層の少なくとも２層からなる配線と、前記配線のパターン間に形成された２層目絶縁層とを備え、前記薄膜金属層が、前記配線において前記１層目絶縁層に接する部分と、前記配線において前記２層目絶縁層に接する部分とに形成されていることを特徴とする。

以上のように、本発明によれば、高密度実装に対応した配線の狭ピッチ化を実現する半導体装置およびその製造方法を提供することができる。

本発明にかかる半導体装置の製造方法によれば、前記２層目絶縁層の厚さの分だけ、前記薄膜金属層を底上げすることができる。これにより、前記めっき金属層の上面から、前記薄膜金属層の上面までの深さを浅くすることができ、前記薄膜金属層をエッチングする作業が容易になる。また、前記めっき金属層をパターンめっきするとき、めっきレジストを倒れにくく、変形しにくく、またはがれにくくすることができる。めっきレジストには、一般的に感光性レジスト材料を使用することができるが、めっきに対する耐性を持つものであればよい。

本発明にかかる半導体装置によれば、前記２層目絶縁層の側面が、前記めっき金属層との接触面を有しているため、前記めっき金属層をはがれにくくすることができる。

本発明にかかる半導体装置の製造方法では、前記２層目絶縁層を形成するステップにおいて、前記めっき金属層の上面から前記薄膜金属層の上面までの深さに対する、前記めっきレジストを除去後残った溝の幅の比が、１．４を超えないように、前記２層目絶縁層を形成することが好ましい。前記めっき金属層の上面から前記薄膜金属層の上面までの深さを、前記２層目絶縁層の厚さの分、浅くすることができる。これにより、前記薄膜金属層を容易にエッチングすることができる。また、前記めっき金属層の上面から前記薄膜金属層の上面までの深さに対する、前記めっきレジストを除去後残った溝の幅との比が１．４を超える箇所に、前記２層目絶縁層を形成すればよいため、無駄を省くことができる。さらに、前記めっきレジスト除去後残った溝の幅の比が、１．４を超えないようにすれば、歩留まりが良いという利点がある。

本発明にかかる半導体装置の製造方法では、前記２層目絶縁層を形成するステップにおいて、前記２層目絶縁層の上面が、前記めっき金属層の上面より、高くなるように、前記２層目絶縁層を形成することが好ましい。前記２層目絶縁層が、次工程にて形成する前記めっき金属層より高い位置にあるため、めっきレジストを極めて薄くすることができる。これにより、前記めっき金属層をパターンめっきするとき、めっきレジストが倒れたり、一部変形したり、はがれたりしてしまうことを防止することにさらに役立つ。

本発明にかかる半導体装置の製造方法では、前記薄膜金属層を形成するステップにおいて、前記薄膜金属層を、真空蒸着法またはスパッタリング法またはＣＶＤ法のいずれかを用い形成することもできる。

本発明にかかる半導体装置の製造方法では、前記薄膜金属層を形成するステップの前に、前記１層目絶縁層および前記２層目絶縁層の表面を、粗化処理するステップを、含むことが好ましい。前記１層目絶縁層の表面のみを粗化した場合の表面積と比較し、前記２層目絶縁層の側面の面積分表面積が増加しているため、前記１層目絶縁層および前記２層目絶縁層と前記薄膜金属層との密着を、より強いものとすることができる。

本発明にかかる半導体装置では、前記２層目絶縁層の上面が、前記めっき金属層の上面より高いことが好ましい。前記２層目絶縁層が、次工程にて形成する前記めっき金属層より高い位置にあるため、めっきレジストを極めて薄くすることができる。これにより、前記めっき金属層をパターンめっきするとき、めっきレジストが倒れたり、一部変形したり、はがれたりしてしまうことを防止することにさらに役立つ。

本発明にかかる半導体装置では、前記１層目絶縁層および前記２層目絶縁層の表面が粗化されていることが好ましい。前記１層目絶縁層の表面のみを粗化した場合の表面積と比較し、前記２層目絶縁層の側面の面積分表面積が増加しているため、前記１層目絶縁層および前記２層目絶縁層と前記薄膜金属層との密着を、より強いものとすることができる。

以下、本発明のさらに具体的な実施形態について、図面を参照しながら説明する。
（実施の形態１）
本発明の一実施形態にかかる半導体装置について説明する。

図１は、本実施形態にかかる半導体装置を拡大した断面図である。

本実施形態にかかる半導体装置は、図１に示すように、半導体素子電極２およびパッシベーション膜３を有する半導体素子１と、半導体素子電極２に接触形成される薄膜金属層５および厚膜金属層（めっき金属層）７の少なくとも２層からなる配線と、パッシベーション膜３を介し形成される１層目絶縁層４と、１層目絶縁層４の上に選択的に形成される２層目絶縁層１０とを備えている。配線のパターン間に形成される２層目絶縁層１０により、厚膜金属層７は配線として機能する金属配線部７ａと、金属ランド部７ｂとに分断される。さらに金属ランド部７ｂは、全体を覆うソルダーレジスト８の開口部で、外部端子９と接触している。

本発明の一実施形態にかかる半導体装置の製造方法について説明する。

図２〜図４は、その製造方法の手順を示したものである。

図２（ａ）に示すとおり、まず１層目絶縁層４の材料として、感光性樹脂を用い、半導体素子１上に塗布する。その後、アライナーまたはステッパー等を用いて露光し、半導体素子電極２と接する箇所およびその他の不要な箇所にある感光性樹脂を現像し、除去した後、残った感光性樹脂を硬化して１層目絶縁層４を形成する。しかし、本発明の１層目絶縁層はこの一例に限定されるものではなく、絶縁性を有するものであればよい。

さらに、図２（ｂ）に示すとおり、２層目絶縁層１０の材料として、感光性樹脂を用い、前記１層目絶縁層４の上に塗布する。その後、アライナーまたはステッパー等を用いて露光し、半導体素子電極２と接する箇所およびその他の不要な箇所にある感光性樹脂を現像し、除去した後、残った感光性樹脂を硬化して２層目絶縁層１０を形成する。しかし、本発明の２層目絶縁層はこの一例に限定されるものではなく、絶縁性を有するものであればよい。また、前記２層目絶縁層１０は、機械的な物性が近く、両者の界面の密着性が得られる材料であれば、前記１層目絶縁層４と同じ材料でも、異なる材料でも構わない。

ここで、１層目絶縁層４を現像する際に使用する現像液には、半導体素子電極２を溶解しない性質を持つものを用いる。例えば、半導体素子電極２は、一般的にＡｌ−ＳｉまたはＡｌ−Ｓｉ−Ｃｕが用いられることが多いが、この場合は弱アルカリまたは有機系の現像液を用いることが好ましい。

次に、１層目絶縁層４および２層目絶縁層１０の表面を、プラズマ処理によって、微細に粗化する。その後、図２（ｃ）に示すように、半導体素子電極２、１層目絶縁層４および２層目絶縁層１０の上に薄膜金属層５をスパッタリング法により形成する。このとき薄膜金属層５は、まず金属バリアを形成し、さらに真空状態下においてめっきシード層を形成することにより、構成される。１層目絶縁層４および２層目絶縁層１０の表面が粗化されているため、金属バリアとの密着強度を向上させることができる。

前記プラズマ処理方法と反応ガスとしては、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）処理法とＯ₂ガスを用いることができる。しかし、半導体素子電極２やパッシベーション膜３に対して、１層目絶縁層４および２層目絶縁層１０を選択的にエッチングできればよく、本発明の粗化処理方法および反応ガスは、この一例に限定されるものではない。反応ガスについては、他にＮ₂ガス、またはＯ₂ガスとＣＦ₄ガスとの混合ガス等も使用することができる。

金属バリアは、１層目絶縁層４、２層目絶縁層１０、半導体素子電極２およびパッシベーション膜３と強い密着強度を持ち、かつめっきシード層のエッチング液に対しバリア性を有する金属として、例えばＴｉ、Ｃｒ、またはＴｉＷ等が用いられる。金属バリアの厚さは、めっきシード層のエッチング液に対するバリア性の観点から、０．１μｍから０．２μｍ程度が好ましい。

めっきシード層は、電解めっきに対し抵抗率の低い金属であることが必要であるため、一般的にはＣｕ等が用いられる。めっきシード層の厚さは、電気抵抗や析出応力とエッチングの容易さの観点から、０．２μｍから０．５μｍ程度が好ましい。

次に、図３（ａ）に示すように、薄膜金属層５の上に、めっきレジスト６を形成する。めっきレジスト６には一般的に、感光性レジスト材料を使用する。感光性レジスト材料を乾燥、露光、現像することにより、めっきレジスト６を形成する。一般的に、めっきレジスト６の厚さは、後工程の厚膜金属層７の厚さを５μｍから１１μｍ程度にするために、めっきレジスト６と２層目絶縁層１０とを加えたときの厚さが、８μｍから１５μｍ程度になるよう形成する。その後、Ｏ₂ガスによるプラズマ処理により、めっきレジスト６の残さを除去する。しかし、本発明のめっきレジストはこの一例に限定されるものではなく、感光性のものでなくても、めっきに対する耐性を有するものであればよい。例えば、感光性レジスト材料の代わりに、熱硬化性樹脂でも、パターン形成後印刷するシート状のレジストでもよい。

次に、図３（ｂ）に示すように、めっきレジスト６が覆っておらず、薄膜金属層５のめっきシード層が露出した部分に、厚膜金属層７を選択的に形成する。厚膜金属層７の厚さは、電気抵抗と機械的強度の観点から５μｍから１１μｍ程度にする。

さらに、図３（ｃ）に示すように、厚膜金属層７の形成後、めっきレジスト６を剥離除去し、さらにＯ₂ガスによるプラズマ処理により、めっきレジスト６の剥離残さを除去する。
次に、図４（ａ）に示すように、薄膜金属層５のめっきシード層と厚膜金属層７とをＣｕエッチング液にて、全面Ｃｕエッチングする。この場合、厚膜金属層７と比べ厚さが薄い薄膜金属層５のめっきシード層のＣｕが、先行して除去される。このとき、薄膜金属層５のめっきシード層のエッチング液は、薄膜金属層５の金属バリアを溶かさず、薄膜金属層５のめっきシード層のみを選択的にエッチングできる溶液を用いる。さらに、金属バリアを全面エッチングすることで、薄膜金属層５の不要な部分を除去し、所望のパターンを有する金属配線部７ａおよび金属ランド部７ｂを形成する。

めっきシード層のエッチング液には、過酸化水素・硫酸水溶液、過硫酸アンモニウム水溶液、過硫酸ナトリウム水溶液等を用いることができる。めっきシード層がＣｕ膜の場合には、エッチング液として、過硫酸ナトリウム系エッチング液を用いることができる。本実施例では、微量添加剤の含まれた過硫酸ナトリウム系エッチング液を用いた。また、めっきシード層のエッチング工法として、エッチング対象をテーブル上で回転させ、あるいはコンベアで搬送させて、ノズルからエッチング液を吐出する、スプレー法、パドル法と呼ばれる手法を用いることができる。本実施例では、パドル法を用い、室温において、１２０秒間エッチングを行なった。

また、金属バリアがＴｉＷ膜の場合には、エッチング液として、過酸化水素水を用いることができる。金属バリアのエッチング工法として、エッチング対象をエッチング液で満たした層に投入し、液を撹拌させてエッチングを行なう、浸漬法と呼ばれる手法を用いることができる。本実施例では、めっきシード層のエッチングの場合と同様に室温において、エッチング液に３０分間浸しエッチングを行なった。

本実施例においては、めっきシード層のエッチングにパドル法、金属バリアのエッチングに浸漬法を用いた。しかし、量産する場合には、パドル法を用いる方が、エッチング仕上がりにバラツキが小さいため適している。さらに、エッチング液はそれぞれ、薬液の変質防止や、金属の腐食等を防止する目的で微量の薬剤が添加されていてもよい。

本発明のめっきシード層および金属バリアをエッチングする手法およびエッチングに使用する溶液については、上記の例に限定されるものではなく、めっきシード層および金属バリアを選択的にエッチングできればよい。

次に、図４（ｂ）に示すように、前工程で薄膜金属層５を除去した後、感光性樹脂を、１層目絶縁層４および厚膜金属層７上に塗布し、その後乾燥、露光し、不要な感光性樹脂を、現像し、除去し、残りの感光性樹脂を硬化し、ソルダーレジスト８を形成する。

最後に、図４（ｃ）に示すように、ソルダーレジスト８の開口部に、半田ペーストを印刷した後に加熱して溶融させる。溶融した半田ペーストは、表面張力によって、ボール状の外部端子９となる。これにより、外部端子９は、金属ランド部７ｂに電気的に接続される。ここで半田ペーストを印刷溶融する代わりに、半田ボールを搭載溶融して外部端子９を形成する場合もある。

かかる構成によれば、２層目絶縁層１０の厚さだけ、厚膜金属層７間の溝１１の深さが浅くなり、溝１１のアスペクト比を１．４以下にすることができる。これにより、溝１１底部に形成された薄膜金属層５を容易にエッチング除去することができ、高密度実装に対応した配線の狭ピッチ化を実現することができる。

また、２層目絶縁層１０の側面の面積だけ、金属配線部７ａに接する薄膜金属層５の面積が、従来の半導体装置に比べ増加したことにより、２層目絶縁層１０と金属配線部７ａとの密着面積が増加し、エッチング後の金属配線部７ａの剥がれを防止できる。

また、同一厚さの金属めっき層７を形成するための、めっきレジスト６の厚さも、２層目絶縁層１０の厚さだけ薄く形成することができるため、電解めっき工程でめっきレジスト６が倒れることを防止することができる。

また、２層目絶縁層１０の厚さ分だけ、厚膜金属層７間の溝１１が浅くなることにより、ソルダーレジスト８形成工程（図４（ｂ））において、ソルダーレジスト８の膜厚をより均一にすることができるため、熱応力等の機械的な力によって発生し得る、レジストクラック等による半導体装置の信頼性低下を防止できる。

なお、本実施の形態において、図１には、金属配線部７ａおよび金属ランド部７ｂの側面が直線状に示されているが、めっきレジスト６の開口幅とエッチング量の関係により、２層目絶縁層１０の上面の高さを境界にして、その上下で、金属配線部７ａおよび金属ランド部７ｂの側面に段差が生じても良い。

また、本実施の形態において、図１には、金属配線部７ａおよび金属ランド部７ｂの上面が平面に示されているが、めっき液組成およびめっき条件の関係により金属配線部７ａおよび金属ランド部７ｂの上面の中央部がくぼんだ形状であっても良い。
（実施の形態２）
本発明の第２の実施形態について説明する。

図５は、本実施形態にかかる半導体装置を拡大した断面図である。

本実施形態にかかる半導体装置は、図５に示すように、半導体素子電極２およびパッシベーション膜３を有する半導体素子１と、半導体素子電極２に接触形成される薄膜金属層５および厚膜金属層（めっき金属層）７の少なくとも２層からなる配線と、パッシベーション膜３を介し形成される１層目絶縁層４と、１層目絶縁層４の上に選択的に形成される２層目絶縁層１０とを備えている。２層目絶縁層１０の上面は、厚膜金属層７の上面より高い位置にある。２層目絶縁層１０により、厚膜金属層７は配線として機能する金属配線部７ａと、金属ランド部７ｂとに分断される。さらに金属ランド部７ｂは、全体を覆うソルダーレジスト８の開口部で、外部端子９と接触している。

本発明の第２の実施形態にかかる半導体装置の製造方法について説明する。

図６〜図８は、その製造方法の手順を示したものであるが、実施の形態１と同様の手順については、詳しい説明は省略する。

図６（ａ）に示すとおり、実施の形態１において、図２（ａ）を参照しながら説明した工程と同様に、半導体素子１上に感光性樹脂を塗布し、露光して、パターニングした後に硬化させることにより、１層目絶縁層４を形成する。

さらに、図６（ｂ）に示すとおり、１層目絶縁層４の表面に感光性樹脂を塗布し、露光してパターニングした後に硬化させることにより、２層目絶縁層１０を形成する。なお、この感光性樹脂を塗布する際、後述する工程において形成する厚膜金属層７の上面より、２層目絶縁層１０の上面の方が高くなるようにする。

次に、図６（ｃ）に示すように、半導体素子電極２、１層目絶縁層４および２層目絶縁層１０の上に薄膜金属層５をスパッタリング法により形成する。薄膜金属層５を形成する前に、１層目絶縁層４および２層目絶縁層１０の表面をあらかじめ粗化しておくことで、１層目絶縁層４および２層目絶縁層１０と薄膜金属層５との密着度合いを高めることができる。

次に、図７（ａ）に示すように、薄膜金属層５の上に、めっきレジスト６を形成する。一般的に、めっきレジスト６の厚さは、後工程の厚膜金属層７を５μｍから１１μｍ程度にするために、めっきレジスト６と２層目絶縁層１０を加えた厚さが、８μｍから１５μｍ程度、より好ましくは６．５μｍから１３μｍ程度になるよう形成する。２層目絶縁層１０の上面が、厚膜金属層７の上面より高いため、図７（ａ）に示されるように、めっきレジスト６は極めて薄く、例えば０．５μｍから１．５μｍ程度の厚さに形成できる。したがって、電解めっき中のレジスト倒れを防止するために、さらに有効である。しかし、本発明のめっきレジストは、この一例に限定されるものではなく、感光性のものでなくても、めっきに対する耐性を有するものであればよい。

次に、図７（ｂ）に示すように、実施形態１において図３（ｂ）を参照しながら説明した工程と同様に、厚膜金属層７を選択的に形成する。

さらに、図７（ｃ）に示すように、めっきレジスト６を剥離除去する。

次に、図８（ａ）に示すように、薄膜金属層５の不要な部分を除去し、所望のパターンを有する金属配線部７ａおよび金属ランド部７ｂを形成する。薄膜金属層５の不要な部分は、２層目絶縁層１０の上に位置しているため、実施形態１の場合と比べて容易にエッチングすることができる。

次に、図８（ｂ）に示すように、実施形態１において図４（ｂ）を参照しながら説明した工程と同様に、ソルダーレジスト８を形成する。

最後に、図８（ｃ）に示すように、ソルダーレジスト８の開口部を通して、外部端子９を金属ランド部７ｂに接続する。

かかる構成によれば、２層目絶縁層１０の上面が厚膜金属層７の上面より高いため、薄膜金属層５をエッチングする工程（図８（ａ））において、エッチングはさらに容易となり、高密度実装に対応した配線の狭ピッチ化を実現することができる。

また２層目絶縁層１０の側面の面積だけ、金属配線部７ａに接する薄膜金属層５の面積が、従来の半導体装置に比べ増加したことにより、２層目絶縁層１０と金属配線部７ａとの密着面積がさらに増加し、エッチング後の金属配線部７ａの剥がれをさらに防止できる。

また、めっきレジスト６の厚さも、極めて薄く形成することができるため、電解めっき工程でめっきレジスト６が倒れることをさらに防止することができる。

また、２層目絶縁層１０の厚さ分だけ、厚膜金属層７の溝１１が浅くなることにより、ソルダーレジスト８形成工程（図８（ｂ））において、ソルダーレジスト８の膜厚をより均一にすることができるため、熱応力等の機械的な力によって発生し得る、レジストクラック等による半導体装置の信頼性低下をさらに防止できる。

なお、本実施の形態において、図５には、金属配線部７ａおよび金属ランド部７ｂの側面が直線状に示されているが、めっきレジスト６の開口幅とエッチング量の関係により、２層目絶縁層１０の上面の高さを境界にして、上下で金属配線部７ａおよび金属ランド部７ｂの側面に段差が生じても良い。

また、本実施の形態において、図５には、金属配線部７ａおよび金属ランド部７ｂの上面が平面に示されているが、めっき液組成およびめっき条件の関係により金属配線部７ａおよび金属ランド部７ｂの上面の中央部がくぼんだ形状であっても良い。

なお、上記の実施形態で説明した材料名および製造条件などはあくまでも一例であって、本発明はこれらの具体例に限定されるものではない。本実施形態では、薄膜金属層と厚膜金属層の少なくとも２層からなる配線を使用したが、他の金属層がさらに積層された３層以上の配線であってもよい。

以上のように、半導体装置およびその製造方法は、高密度実装に対応した配線の狭ピッチ化を実現する半導体装置およびその製造方法を提供することができ、半導体の集積回路部を保護し、かつ外部装置と半導体素子の電気的な接続を確保し、高密度な実装を可能とした半導体装置とその製造方法として有用である。

本発明の第１の実施形態にかかる半導体装置の構成を示す断面図である。 （ａ）〜（ｃ）は、本発明の第１の実施形態にかかる半導体装置の製造方法の手順を示す断面図である。 （ａ）〜（ｃ）は、本発明の第１の実施形態にかかる半導体装置の製造方法の手順を示す断面図であり、（ａ）は、図２（ｃ）の次工程を示す断面図である。 （ａ）〜（ｃ）は、本発明の第１の実施形態にかかる半導体装置の製造方法の手順を示す断面図であり、（ａ）は、図３（ｃ）の次工程を示す断面図である。 本発明の第１の実施形態にかかる半導体装置の構成を示す断面図である。 （ａ）〜（ｃ）は、本発明の第１の実施形態にかかる半導体装置の製造方法を示す断面図である。 （ａ）〜（ｃ）は、本発明の第１の実施形態にかかる半導体装置の製造方法の手順を示す断面図であり、（ａ）は、図６（ｃ）の次工程を示す断面図である。 （ａ）〜（ｃ）は、本発明の第１の実施形態にかかる半導体装置の製造方法の手順を示す断面図であり、（ａ）は、図７（ｃ）の次工程を示す断面図である。 周辺部に素子電極を配置したＷＬ−ＣＳＰにおいて、ソルダーレジストを部分的に開口して示す斜視図である。 （ａ）〜（ｃ）は、従来の半導体装置の製造方法である。 （ａ）〜（ｃ）は、本発明の第１の実施形態にかかる半導体装置の製造方法の手順を示す断面図であり、（ａ）は、図１０（ｃ）の次工程を示す断面図である。 （ａ）〜（ｂ）は、本発明の第１の実施形態にかかる半導体装置の製造方法の手順を示す断面図であり、（ａ）は、図１１（ｃ）の次工程を示す断面図である。 （ａ）は、従来の半導体装置の製造方法における、エッチングが不足している状態を示す断面図である。（ｂ）は、従来の半導体装置の製造方法における、過度にエッチングされた状態を示す断面図である。

符号の説明

１ 半導体素子
２ 半導体素子電極
３ パッシベーション膜
４ １層目絶縁層
５ 薄膜金属層
６ めっきレジスト
７ 厚膜金属層
７ａ 金属配線部
７ｂ 金属ランド部
８ ソルダーレジスト
９ 外部端子
１０ ２層目絶縁層
１１ 溝

Claims (8)

1. 半導体素子の上に、１層目絶縁層を形成するステップと、
   前記１層目絶縁層の上に、部分的に２層目絶縁層を形成するステップと、
   前記１層目絶縁層および前記２層目絶縁層の表面に、薄膜金属層を形成するステップと、
   前記２層目絶縁層を形成した箇所のうち、少なくとも一箇所に、前記薄膜金属層を介し、めっきレジストを形成するステップと、
   前記めっきレジストが形成されていない領域に、パターンめっきにより、めっき金属層を形成するステップと、
   前記めっきレジストを除去するステップと、
   前記２層目絶縁層の上の前記薄膜金属層を、エッチングにより除去し、前記薄膜金属層および前記めっき金属層の少なくとも２層からなる配線を形成するステップとを含むことを特徴とする半導体装置の製造方法。
2. 前記２層目絶縁層を形成するステップにおいて、前記めっき金属層の上面から前記薄膜金属層の上面までの深さに対する、前記めっきレジストを除去後に残った溝の幅の比が、１．４を超えないように、前記２層目絶縁層を形成する、請求項１に記載の半導体装置の製造方法。
3. 前記２層目絶縁層を形成するステップにおいて、前記２層目絶縁層の上面が、前記めっき金属層の上面より、高くなるように、前記２層目絶縁層を形成する、請求項１または２に記載の半導体装置の製造方法。
4. 前記薄膜金属層を形成するステップにおいて、前記薄膜金属層を、真空蒸着法またはスパッタリング法またはＣＶＤ法または無電解めっき法のいずれかを用い形成する、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
5. 前記薄膜金属層を形成するステップの前に、前記１層目絶縁層および前記２層目絶縁層の表面を粗化処理するステップを含む、請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
6. 半導体素子と、
   前記半導体素子の上に形成された１層目絶縁層と、
   前記１層目絶縁層上に形成された、薄膜金属層およびめっき金属層の少なくとも２層からなる配線と、
   前記配線のパターン間に形成された２層目絶縁層とを備え、
   前記薄膜金属層が、前記配線において前記１層目絶縁層に接する部分と、前記配線において前記２層目絶縁層に接する部分とに形成されていることを特徴とする半導体装置。
7. 前記２層目絶縁層の上面が、前記めっき金属層の上面より高い、請求項６に記載の半導体装置。
8. 前記１層目絶縁層および前記２層目絶縁層の表面が粗化されている、請求項６または７に記載の半導体装置。

Images