JP4520665B2 - プリント配線板及びその製造方法並びに部品実装構造 - Google Patents
プリント配線板及びその製造方法並びに部品実装構造 Download PDFInfo
- Publication number
- JP4520665B2 JP4520665B2 JP2001173602A JP2001173602A JP4520665B2 JP 4520665 B2 JP4520665 B2 JP 4520665B2 JP 2001173602 A JP2001173602 A JP 2001173602A JP 2001173602 A JP2001173602 A JP 2001173602A JP 4520665 B2 JP4520665 B2 JP 4520665B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- insulating layer
- printed wiring
- wiring board
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、プリント配線板及びその製造方法並びに部品の実装構造に関する。
【0002】
【従来の技術】
最近、デジタル機器に用いられる電子素子の実装において、プリント配線板への部品実装が高密度化されている。特に、配線の微細化により、電子素子の実装面の配線ピッチが0.8mmから0.5mmと高密度化の傾向にあり、実装技術も飛躍的に進歩してきた。高密度実装に対応した実装方法として、エリア表面実装のBGA実装が増えている。
【0003】
従来のプリント配線板の製造方法を図4に示す。まず、図4(a)に示されるように、絶縁基板2に写真法により配線3を形成し、液レジタイプの絶縁層4を静電塗装で塗布し、露光現像にて開口部5を設ける。
次に、図4(b)に示されるように、さらにランド6の表面の酸化膜を除去するために硫酸等で1μm前後銅に弱いソフトエッチングを行う。次に、図4(c)に示されるように、ニッケルメッキ層8が無電解により形成され、さらにこのニッケルメッキ層8の上に金メッキ層9が無電解にて形成される。
次いで、図4(d)に示されるようにはんだボール10を介して電子素子11が実装され、携帯電話等の携帯機器が完成する。
【0004】
【発明が解決しようとする課題】
然しながら、従来の携帯電話等の携帯機器には、落下衝撃試験等で電子素子がシェア的応力を受けた場合、はんだとニッケルメッキ層の界面で剥離するという問題が発生する場合がある。
【0005】
この問題の原因を解明するため、本発明者が試験研究を行った結果、次のような事実が明らかになった。
【0006】
すなわち、従来法によると電子素子を実装するランドのピッチが0.8mmから0.5mmに狭くなることによって絶縁層が、図5(a)に示されるようなクリアランスタイプから図5(b)に示されるようなオーバーレジストタイプになる。そのため、ニッケルメッキを析出させる際に当該絶縁層が壁となって、中央部と壁際の部分でニッケルメッキの析出に差が生じる結果、図6に示されるように、絶縁層4の壁際にニッケルメッキ8が異常析出Aする。この状態で落下試験を行うと、ニッケルメッキの異常析出Aが原因で電子素子がシェア的応力を受け、ニッケルメッキ層とはんだの界面で剥離を起こすことになる。
【0007】
前記ニッケルメッキ層とはんだの界面で剥離が発生すると強度的なバラツキが非常に大きくなり、極端な強度低下が懸念される。この為、破壊モードとしては、ニッケルメッキ層とはんだの界面での剥離がないことが望まれている。因に、前記試験は、ランド単独のシェア試験にて実施した。
【0008】
本発明は上記の問題点に鑑みてなされたものであり、ニッケルメッキ層とはんだの界面での剥離を防止して、両者の接続信頼性を向上することが可能なプリント配線板及びその製造方法並びに電子素子の実装構造を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明は、絶縁基板上に形成された導体金属からなる配線のはんだ付け部が開口してランドが形成されていると共に、非はんだ付け部が絶縁層で被覆されているオーバーレジストタイプのプリント配線板において、前記ランドがソフトエッチングにより薄層化されて前記絶縁層との間に間隙が形成されており、かつ該薄層化されたランド上にニッケルメッキ層が設けられていると共に、該ニッケルメッキ層上に金メッキ層が当該金メッキ層と絶縁層との間に間隙を残して設けられていることを特徴とするプリント配線板により上記目的を達成したものである。
【0010】
また、本発明は、絶縁基板上に導体金属からなる配線を形成し、次いで当該配線を絶縁層で被覆し、次いで当該配線のはんだ付け部に開口部を設けてランドを形成すると共に絶縁層をオーバーレジストタイプとし、次いで当該ランドをソフトエッチングにより薄層化して前記絶縁層との間に間隙を形成し、次いで当該薄層化されたランド上にニッケルメッキ層を形成し、次いで当該ニッケルメッキ層上に金メッキ層を形成するプリント配線板の製造方法において、前記間隙を、金メッキ層形成後においても残存するように形成することを特徴とするプリント配線板の製造方法により上記目的を達成したものである。
【0011】
また、本発明は、前記プリント配線板の間隙に、部品実装時のはんだが溶け込んだ状態で部品が実装されていることを特徴とする部品実装構造により上記目的を達成したものである。
【0012】
【発明の実施の形態】
以下本発明の実施の形態を図面と共に説明する。
【0013】
図1は、本発明のプリント配線板及び部品実装構造の製造工程例を示す断面説明図で、以下該図1に基いて説明する。
【0014】
(a):まず絶縁基板2上に導体金属からなる配線3を写真法等により形成し、次いで当該配線を液レジタイプの絶縁層4で静電塗装法等により被覆し、次いで当該配線3のはんだ付け部に、露光現像にて開口部5を設けて絶縁基板2上に部品接続用のランド6を形成すると共に、非はんだ付け部にオーバーレジストタイプの絶縁層4を形成する。
【0015】
(b):次に、過酸化水素と硫酸の混合液、過硫酸塩、硝酸系、アルカリ系等の何れか一種以上の薬液を用いて前記ランド6をソフトエッチング7により平坦に薄層化して、前記絶縁層4との間に間隙aを形成する。ここに間隙aの大きさとしては、後工程でのニッケルメッキ層8及び金メッキ層9の形成後においても絶縁層4との間に間隙aが残存し(図1(c))、部品実装時に熔解したはんだが当該残存間隙aに流れ込み得る程度とするのが有利である。この間隙aの具体的な寸法値としては、3〜10μm、特に5〜6μm程度か好ましい。因に、3μm未満の場合には前記残存間隙a(図1(c))の形成が困難となり、部品実装時にはんだが当該間隙aに入り込みにくくなる結果、絶縁層4の縁によるはんだの強い固定力が得られにくくなる。他方、10μmを超える場合には、間隙aが広過ぎて絶縁層4が剥離し易くなる。
【0016】
(c):次に、薄層化されたランド6の平坦面にニッケルメッキ処理を施してニッケルメッキ層8を形成した後、更に該ニッケルメッキ層8上に金メッキ処理を施して金メッキ層9を形成し、絶縁層4との間に間隙aが残存した本発明プリント配線板1を得る。ここにニッケルメッキ層の厚さとしては、2〜7μm、特に5μmが好ましく、また金メッキ層9の厚さとしては、0.05μm前後とするのが好ましい。尚、メッキ法としては、余分な配線リードの引き回しとメッキ厚バラツキを考慮すると電解メッキより無電解メッキの方が好ましい。
【0017】
(d):次に、得られた前記プリント配線板1に、はんだボール10を乗せ、リフローで電子素子(CSP)11を実装すれば、リフローの熱で熔解されたはんだが、前記残存間隙a、すなわち絶縁層4の下に回り込み、その状態で当該電子素子(CSP)11が実装された本発明部品実装構造が得られる。
【0018】
尚、上記製造工程については、プリント配線板の最外層の製造例を挙げて説明したが、片面、両面、多層の積層数に特に制限されない。
【0019】
図2は、多層板についての本発明部品実装構造例を示す断面説明図で、プリント配線板1が複数の電子素子(CSP)11を高密度に実装すべく多層に形成されている以外は、図1(d)と同様な構造となっている。
【0020】
図3は、部品を実装した本発明プリント配線板を示す模式図で、ランドを備えた本発明プリント配線板1に、接続端子として機能するはんだボール10を介して電子素子(CSP)11が実装されている。
【0021】
試験例1
ランド径φ400μmで絶縁層4の開口部5がφ300μmの後記作成試験サンプル各70個を用い、過剰なソフトエッチング有無による、ニッケルメッキ層8とはんだボール10の界面での剥離試験を下記シェア破壊試験方法で行なった。その結果は表1の通りであった。
【0022】
◎試験方法
金メッキ処理を施したプリント配線板1にはんだボール10を乗せリフロー1回ではんだボールを熔解させる。ある一定の加重をきりかき棒にかけ、絶縁層の表面から50μmの位置に設定し、速度170μm/secではんだが剥離するまで加重をかけ、どの部分で剥離したかを光学顕微鏡にて確認し、ニッケルメッキ層とはんだとの界面で剥離したデータを表1にまとめた。
【0023】
◎本発明品サンプルの作成
図1の工程に従い、ランド径φ400μmで絶縁層4の開口部5がφ300μmのランドに強いソフトエッチング7として、過酸化水素と硫酸の混合液に1分間浸漬させて、絶縁層4との間に間隙aを形成せしめた後、無電解ニッケルメッキ処理、無電解金メッキ処理を施し、はんだボールを乗せ、リフローではんだボールを熔解させ、シェア破壊試験用の本発明品サンプルを作成した。
【0024】
◎比較品サンプルの作成
弱いエッチング7として、硫酸に1分間浸漬させて、絶縁層4との間に間隙aを形成せしめることなく、銅表面の酸化膜除去のみを行った以外は本発明品サンプルの作成と同様にして比較品サンプルを作成した。
【0025】
【表1】
【0026】
【発明の効果】
本発明によれば、ソフトエッチング処理により絶縁層との間に間隙が形成されているので、ニッケルメッキ処理を施しても従来の如く絶縁層が壁になることがないため、ニッケルメッキがランド面全体に均一に析出して強固に接合される結果、ニッケルメッキ層がはんだとの界面で剥離することはない。
【0027】
また、特に前記間隙を金メッキ層形成後においても残存せしめれば、部品実装時に熔解したはんだが当該間隙に回り込み、はんだ接合面積が増大すると共に、絶縁層の縁で、ニッケルメッキ層が金メッキ層及び当該はんだを介して強固に押さえ付けられるので、より接合強度が向上する結果、ニッケルメッキ層がはんだとの界面で剥離することはない。
【図面の簡単な説明】
【図1】 本発明プリント配線板及び部品実装構造の製造工程例を示す断面説明図。
【図2】 多層板についての本発明部品実装構造例を示す断面説明図。
【図3】 部品を実装した本発明プリント配線板を示す模式図。
【図4】 従来プリント配線板及び部品実装構造の製造工程例を示す断面説明図。
【図5】 (a)は絶縁層がクリアランスタイプ(0.8mmピッチ)のプリント配線板の断面説明図。(b)は絶縁層がオーバーレジストタイプ(0.5mmピッチ)の断面説明図。
【図6】 従来プリント配線板におけるニッケルメッキの異常析出例を示す断面説明図。
【符号の説明】
1:プリント配線板
2:絶縁基板
3:配線
4:絶縁層
5:開口部
6:ランド
7:ソフトエッチング
8:ニッケルメッキ層
9:金メッキ層
10:はんだボール
11:電子素子(CSP)
A:ニッケルメッキの異常析出部
a:ソフトエッチング後の絶縁層とランドとの間隙
Claims (3)
- 絶縁基板上に形成された導体金属からなる配線のはんだ付け部が開口してランドが形成されていると共に、非はんだ付け部が絶縁層で被覆されているオーバーレジストタイプのプリント配線板において、前記ランドがソフトエッチングにより薄層化されて前記絶縁層との間に間隙が形成されており、かつ該薄層化されたランド上にニッケルメッキ層が設けられていると共に、該ニッケルメッキ層上に金メッキ層が当該金メッキ層と絶縁層との間に間隙を残して設けられていることを特徴とするプリント配線板。
- 絶縁基板上に導体金属からなる配線を形成し、次いで当該配線を絶縁層で被覆し、次いで当該配線のはんだ付け部に開口部を設けてランドを形成すると共に絶縁層をオーバーレジストタイプとし、次いで当該ランドをソフトエッチングにより薄層化して前記絶縁層との間に間隙を形成し、次いで当該薄層化されたランド上にニッケルメッキ層を形成し、次いで当該ニッケルメッキ層上に金メッキ層を形成するプリント配線板の製造方法において、前記間隙を、金メッキ層形成後においても残存するように形成することを特徴とするプリント配線板の製造方法。
- 請求項1記載のプリント配線板の間隙に、部品実装時のはんだが溶け込んだ状態で部品が実装されていることを特徴とする部品実装構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001173602A JP4520665B2 (ja) | 2001-06-08 | 2001-06-08 | プリント配線板及びその製造方法並びに部品実装構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001173602A JP4520665B2 (ja) | 2001-06-08 | 2001-06-08 | プリント配線板及びその製造方法並びに部品実装構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002368397A JP2002368397A (ja) | 2002-12-20 |
JP4520665B2 true JP4520665B2 (ja) | 2010-08-11 |
Family
ID=19015038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001173602A Expired - Fee Related JP4520665B2 (ja) | 2001-06-08 | 2001-06-08 | プリント配線板及びその製造方法並びに部品実装構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4520665B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7213329B2 (en) | 2004-08-14 | 2007-05-08 | Samsung Electronics, Co., Ltd. | Method of forming a solder ball on a board and the board |
JP2008004809A (ja) * | 2006-06-23 | 2008-01-10 | Mitsubishi Electric Corp | 実装基板 |
US8309856B2 (en) | 2007-11-06 | 2012-11-13 | Ibiden Co., Ltd. | Circuit board and manufacturing method thereof |
JPWO2011043102A1 (ja) * | 2009-10-06 | 2013-03-04 | 株式会社フジクラ | 回路基板 |
JP5638269B2 (ja) | 2010-03-26 | 2014-12-10 | 日本特殊陶業株式会社 | 多層配線基板 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284782A (ja) * | 2000-03-29 | 2001-10-12 | Mitsubishi Electric Corp | はんだ接合方法、はんだ接合構造、及びその接合層の製造方法 |
-
2001
- 2001-06-08 JP JP2001173602A patent/JP4520665B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001284782A (ja) * | 2000-03-29 | 2001-10-12 | Mitsubishi Electric Corp | はんだ接合方法、はんだ接合構造、及びその接合層の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2002368397A (ja) | 2002-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8146243B2 (en) | Method of manufacturing a device incorporated substrate and method of manufacturing a printed circuit board | |
JP2500086B2 (ja) | 金属ランドへはんだを付与する方法 | |
CN100390951C (zh) | 电子部件安装基板的制造方法 | |
US7180006B2 (en) | Tape substrate and method for fabricating the same | |
US20110139499A1 (en) | Printed circuit board and manufacturing method of the same | |
JP6840935B2 (ja) | 配線回路基板の製造方法 | |
US7197820B2 (en) | Circuit board and its manufacturing method | |
JP2008004924A (ja) | パッケージ基板製造方法 | |
US20130313004A1 (en) | Package substrate | |
US6472609B2 (en) | Printed-wiring substrate and method for fabricating the printed-wiring substrate | |
JP2012114173A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP4170266B2 (ja) | 配線基板の製造方法 | |
JP4520665B2 (ja) | プリント配線板及びその製造方法並びに部品実装構造 | |
US20050026416A1 (en) | Encapsulated pin structure for improved reliability of wafer | |
JP3267167B2 (ja) | 半導体装置とその製造方法 | |
KR100908986B1 (ko) | 코어리스 패키지 기판 및 제조 방법 | |
JP3918803B2 (ja) | 半導体装置用基板及びその製造方法 | |
JP3813497B2 (ja) | バンプ形成方法および半導体装置の実装構造体 | |
KR100951574B1 (ko) | 코어리스 패키지 기판의 솔더 형성 방법 | |
KR100925666B1 (ko) | 플립 칩 실장을 위한 솔더 형성 방법 | |
JPH07326853A (ja) | プリント配線板のボールバンプ形成方法 | |
JP2006120803A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP7412735B2 (ja) | 半導体パッケージの製造方法 | |
JP2005129665A (ja) | 半導体装置およびその製造方法 | |
JP2001007250A (ja) | パッケージ基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070918 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130528 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4520665 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140528 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |