JP2012114173A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2012114173A
JP2012114173A JP2010260708A JP2010260708A JP2012114173A JP 2012114173 A JP2012114173 A JP 2012114173A JP 2010260708 A JP2010260708 A JP 2010260708A JP 2010260708 A JP2010260708 A JP 2010260708A JP 2012114173 A JP2012114173 A JP 2012114173A
Authority
JP
Japan
Prior art keywords
solder ball
support plate
semiconductor device
metal film
plating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010260708A
Other languages
English (en)
Inventor
Yukinori Hatori
行範 羽鳥
Takashi Ozawa
隆史 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2010260708A priority Critical patent/JP2012114173A/ja
Priority to US13/301,154 priority patent/US20120126423A1/en
Publication of JP2012114173A publication Critical patent/JP2012114173A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】半導体パッケージ基板相互に接続してＰＯＰ構造を形成するに際して、各半導体パッケージ基板の接続端子相互を確実に半田接続可能とし、電気的接続信頼性を格段に向上することが可能な半導体装置の製造方法及び半導体装置を提供する。
【解決手段】半導体装置１において、モールド樹脂層７の各ビア６から露出されている各半田ボール５の上端部は、銅製支持板１０のエッチング除去の際に、モールド樹脂層７の樹脂残渣等が残存しない清浄な状態に保持されており、これにより各半田ボール５の濡れ性を向上してパッケージ基板１３の各半田ボール１４との接続が確実に行われるとともに、半導体装置１とパッケージ基板１３との電気的接続信頼性が格段に向上される。
【選択図】図２

Description

本願は半導体装置の製造方法及び半導体装置に関する。
従来より、デジタルカメラや携帯電話機等の各種電子機器における高機能化、特に、画像処理の高機能化が進展するに伴って、２つ以上の半導体パッケージを相互にスタックした、所謂、ＰＯＰ（Package On Package）の形態で使用することが増加している。
このような状況下、半導体パッケージのＰＯＰ化を実現するために各種の半導体装置が提案されている。
例えば、米国特許第７７７７３５１号公報には、下側回路基板上に形成された上側接続端子に対して半田ボールを供給し、かかる下側回路基板の上面に絶縁材料によりモールド樹脂層を形成した半導体パッケージが記載されている。かかる半導体パッケージにおける半田ボールの上側には、その上面が上方に露出するように円錐状のビアが形成されている。
ここに、半田ボールの上面を上方に露出させるビアは、モールド樹脂層に対してレーザ穴あけプロセスを行うことにより形成されている。
そして、前記半導体パッケージを上側の基板と接続してＰＯＰ構造を達成するために、上側の回路基板の下面に形成された半田ボールを半導体パッケージのビア内に配置するとともに、半田リフロー処理を行うことにより、下側の半導体パッケージと上側の回路基板とを半田接続するものである。
米国特許第７７７７３５１号公報
しかしながら、前記したＰＯＰ構造を実現するために使用される半導体パッケージのビアは、レーザ穴あけプロセスのようなレーザ加工により形成されており、このようにレーザ加工によりモールド樹脂層を除去してビアを形成する場合には、半田ボールの表面から完全に樹脂成分を除去することは極めて困難である。
これに起因して、半田ボールの表面に、樹脂成分の皮膜が残存してしまい、この結果、半田リフロー処理を行ったとしても、ビア内の半田ボールと上側の回路基板の下面に形成された半田ボールとを確実に半田接続することは困難なものである。これにより、半導体パッケージ基板相互の電気的接続信頼性が著しく低下してしまう虞が多分に存する。
本願は、半導体パッケージ基板相互を接続してＰＯＰ構造を形成するに際して、各半導体パッケージ基板の接続端子相互を確実に半田接続可能とし、電気的接続信頼性を格段に向上することが可能な半導体装置の製造方法及び半導体装置を提供することを目的とする。
本願に開示されている半導体装置の製造方法は、支持板に突起状の半田ボール搭載部を形成するとともに、半田ボール搭載部に半田ボールを搭載する工程と、半導体チップが実装され、半導体チップの実装面に接続パッドが形成された回路基板と前記支持板とを対向配置し、支持板と回路基板の接続パッドとを半田ボールを介して接続する工程と、前記支持板と回路基板の半導体チップ実装面との間に樹脂層を形成する工程と、前記支持板を除去して、前記突起状の半田ボール搭載部の形状に沿って樹脂層にビアを形成するとともに、半田ボールの一部をビアを介して樹脂層から露出させる工程とを含む。
ここに、前記支持板にて、前記半田ボール搭載部に金属皮膜を形成する工程を含み、前記金属皮膜は、支持板を除去する際に、半田ボール側に残存されることが望ましい。
前記金属皮膜形成工程において、前記半田ボールと接触する金属皮膜を含む複数層の金属皮膜を形成し、前記支持板の半田ボール搭載部に半田ボールを搭載する際、半田ボールの融点以上に加熱することにより少なくとも前記半田ボールと接触する金属皮膜と半田ボールとで合金を形成することが望ましい。
前記支持板を除去する際、半田ボールと合金を形成する金属皮膜以外の他の金属皮膜は、半田ボール表面にそのまま残存することが望ましい。
前記支持板の除去はエッチングを介して行われることが望ましい。
本願に開示されている半導体装置は、半導体チップが実装され、半導体チップ実装面に接続パッドが形成された回路基板と、前記回路基板の半導体チップ実装面に形成された樹脂層と、前記接続パッドに接続されるとともに前記樹脂層から一部露出された状態で設けられた実装用端子とを備えた半導体装置において、前記実装用端子は、支持板に搭載された半田ボールを前記接続パッドに接続するとともに前記回路基板の実装面と支持板との間に前記樹脂層を形成した後、支持板を除去することにより形成されるビアを介して樹脂層から一部露出されている。
ここに、前記支持板にて、前記半田ボールが搭載される半田ボール搭載部には金属皮膜が形成されており、前記金属皮膜は、支持板を除去する際に、半田ボール側に残存されることが望ましい。
前記金属皮膜は、前記半田ボールと接触する金属皮膜を含む複数層の金属皮膜から形成されており、前記支持板の半田ボール搭載部に半田ボールを搭載する際、半田ボールの融点以上に加熱することにより少なくとも前記半田ボールと接触する金属皮膜と半田ボールとは合金を形成することが望ましい。
前記支持板を除去する際、半田ボールと合金を形成する金属皮膜以外の他の金属皮膜は、半田ボール表面にそのまま残存することが望ましい。
本願に開示された半導体装置の製造方法及び半導体装置では、半導体装置の実装用端子は、支持板の突起状半田ボール搭載部に搭載された半田ボールを接続パッドに接続するとともに回路基板の実装面と支持板との間に樹脂層を形成した後、支持板を除去する際に半田ボール搭載部の形状に沿って樹脂層に形成されるビアを介して一部露出させることにより形成されるので、実装用端子となる半田ボールの表面は、支持板を除去する際に清浄な状態にされ、これにより半田ボールの表面にモールド樹脂の残渣が残存することを確実に防止することができる。
従って、半導体パッケージ基板相互を接続してＰＯＰ構造を形成するに際して、各半導体パッケージ基板の接続端子相互を確実に半田接続可能とし、電気的接続信頼性を格段に向上することが可能となる。
本願の第１実施形態に係る半導体装置の断面図である。 本願の第１実施形態に係る半導体装置の製造方法を示す説明図である。 支持板において半田ボール搭載部を形成する方法を示す説明図である。 第１実施形態の半導体装置を製造した後、半導体装置に対して他の回路基板をスタックしてＰＯＰ構造を製造する方法を示す説明図である。 本願の第２実施形態に係る半導体装置の断面図である。 本願の第２実施形態に係る半導体装置の製造方法を示す説明図である。 支持板における半田ボール搭載部に金属めっき皮膜を形成する方法を示す説明図である。 支持板において金属めっき皮膜を介して半田ボール搭載部に搭載された半田ボールを金属皮膜と共に回路基板の接続パッド側に残存させる概念を模式的に示す説明図である。 第２実施形態の半導体装置を製造した後、半導体装置に対して他の回路基板をスタックしてＰＯＰ構造を製造する方法を示す説明図である。 本願の第２実施形態に係る半導体装置の他の製造方法を示す説明図である。 他の製造方法において、支持板の金属めっき皮膜を回路基板に搭載された半田ボール側に残存させる概念を模式的に示す説明図である。
以下、本願の第１実施形態に係る半導体装置について図１に基づき説明する。
図１において、第１実施形態に係る半導体装置１は回路基板２を備えており、回路基板２の上面（半導体チップ実装面）には半導体チップ３が搭載されている。半導体チップ３の両側には、それぞれ２つの接続パッド４が形成されている。各接続パッド４には、半田ボール５が搭載されている。
前記回路基板２上面には、半導体チップ３を被覆するとともに、各半田ボール５の上端部が露出されるようにビア６を有するモールド樹脂層７が形成されている。モールド樹脂層７の各ビア６から露出される半田ボール５の上端面は、後述する銅製支持板のエッチングを行って除去する際に清浄な状態とされ、モールド樹脂層７の樹脂残渣等は残存していない。
回路基板２の下面には、複数個の接続端子８が形成されており、各接続端子８には、半田ボール９が搭載されている。
続いて、前記のように構成される半導体装置１の製造方法について図２乃至図４に基づき説明する。
図２において、先ず、銅製支持板１０上に半田ボール５を搭載するための半田ボール搭載部１１が形成される（図２（Ａ））。かかる半田ボール搭載部１１の形成方法について図３に基づき詳細に説明する。
半田ボール搭載部１１を有する銅製支持板１０を形成するには、先ず、図３（Ａ）に示す銅製薄板Ｋを用意し、図３（Ｂ）に示すように、銅製薄板Ｋの片側全面にフォトレジストを塗布形成してフォトレジスト膜１２を形成する。この後、半田ボール搭載部１１に対応する部分のみにフォトレジスト膜１２が残存するように半田ボール搭載部１１に対応する部分以外の部分が開口されたマスクで被覆し、通常に従い露光、現像を行う。これにより、図３（Ｃ）に示すように、半田ボール搭載部１１に対応する部分のみがフォトレジスト膜１２で被覆され、他の部分からはフォトレジスト膜１２が除去される。
この後、銅製薄板Ｋを銅エッチング液に浸漬し、所謂ハーフエッチングが行われる。これにより、銅製薄板Ｋにおいてフォトレジスト膜１２で被覆されていない部分（半田ボール搭載部１１に対応しない部分）がエッチングされ、その厚さが薄くされる。この状態で、フォトレジスト膜１２が存在する半田ボール搭載部１１に対応する部分の厚さはそのまま維持されるので、その後、レジスト膜１２を剥離すると、図３（Ｄ）に示すように、銅製薄板Ｋから半田ボール搭載部１１を有する銅製支持板１０が形成される。
図２戻って説明を続けると、前記のように銅製支持板１０に半田ボール搭載部１１を形成した後、半田リフロー処理を行うことにより各半田ボール搭載部１１に対して半田ボール５が搭載される（図２（Ｂ））。
また、回路基板２（図２（Ｃ））に対してフリップチップ実装を行い、回路基板２の上面に半導体チップ３を実装する（図２（Ｄ））。
前記のように半導体チップ３が実装された回路基板２における各接続パッド４に対して、銅製支持板１１の各半田ボール５を対向当接するとともに、半田リフロー処理を行う。これにより、図２（Ｅ）に示すように、銅製支持板１１の各半田ボール５が回路基板２における各接続パッド４に半田接続される。
続いて、図２（Ｆ）に示すように、所謂トランスファーモールド法により、回路基板２の実装面と銅製支持板１１との間にエポキシ系樹脂を充填し、モールド樹脂層７を形成する。
この後、例えば、アルカリエッチング液（メルテックス社製、商品名：Ａプロセス）によりエッチングを行い、銅製支持板１０のみを選択的に除去する（図２（Ｇ））。
この状態において、モールド樹脂層７には、銅製支持板１０に形成された突起状の半田ボール搭載部１１の形状に沿ってビア６が形成されており、モールド樹脂層７の各ビア６から露出される半田ボール５の上端面は、銅製支持板１０のエッチング除去時にエッチング液により清浄な状態とされ、モールド樹脂層７の樹脂残渣等は残存していない。
更に、必要に応じて半田リフロー処理を行い、回路基板２の下面に形成された各接続端子８には半田ボール９が搭載される（図２（Ｈ））。
この後、図２（Ｉ）で示す位置Ｐで、回路基板２はブレードを介して個片切断される。これにより、個片化された半導体装置１が製造される。各半導体装置１において、モールド樹脂層７の各ビア６から露出されている半田ボール５の上端部は、他の回路基板等とを接続するための実装用端子となる。
前記のように製造された半導体装置１には、図４に示すように、他のパッケージ基板１３がスタックされ、ＰＯＰ構造が形成される。
ここで、半導体装置１に対して他のパッケージ基板１３をスタックする方法について図４に基づき説明する。
図４において、パッケージ基板１３の下面において形成された各接続端子には、半田ボール１４が搭載されており、先ず、図４（Ａ）に示すようにパッケージ基板１３の各半田ボール１４と半導体装置１にて各ビア６から露出されている半田ボール５の上端部とが対向配置される。更に、図４（Ｂ）に示すように、パッケージ基板１３の各半田ボール１４を、各半田ボール５が露出される各ビア６に配置して、パッケージ基板１３を半導体装置１上にプリスタックする。
前記のように、パッケージ基板１３を半導体装置１にプリスタックした状態で、半田リフロー処理が行われる。これにより、パッケージ基板１３の各半田ボール１４と半導体装置１の各半田ボール５とが相互に溶融接続される。この状態が図４（Ｃ）に示されている。
ここに、パッケージ基板１３を半導体装置１にプリスタックする際、半導体装置１におけるモールド樹脂層７には、各半田ボール５の一部が露出するように逆円錐状のビア６が形成されているので、パッケージ基板１３の各半田ボール１４を簡単に各ビア６に配置することが可能となり、結果的に、半導体装置１に対するパッケージ基板１３の搭載を容易且つ確実に行うことができる。
前記第１実施形態に係る半導体装置１及びその製造方法によれば、半導体装置１において、モールド樹脂層７の各ビア６から露出されている各半田ボール５の上端部は、銅製支持板１０のエッチング除去の際に、モールド樹脂層７の樹脂残渣等が残存しない清浄な状態に保持されており、これにより各半田ボール５の濡れ性を向上してパッケージ基板１３の各半田ボール１４との接続を確実に行うことができるとともに半導体装置１とパッケージ基板１３との電気的接続信頼性を格段に向上することができる。
次に、第２実施形態に係る半導体装置について、図５乃至図９に基づき説明する。
図５において、第２実施形態に係る半導体装置２１は回路基板２２を備えており、回路基板２２の上面（半導体チップ実装面）には半導体チップ２３が搭載されている。半導体チップ２３の両側には、それぞれ２つの接続パッド２４が形成されている。各接続パッド２４には、半田ボール２５が搭載されている。
前記回路基板２２上面には、半導体チップ２３を被覆するとともに、各半田ボール２５の上端部が露出されるようにビア２６を有するモールド樹脂層２７が形成されている。モールド樹脂層２７の各ビア２６から露出される半田ボール２５の上端面には、後述する方法により形成される金属めっき皮膜Ｍが被着形成されている。
回路基板２２の下面には、複数個の接続端子２８が形成されており、各接続端子２８には、半田ボール２９が接続されている。
続いて、前記のように構成される半導体装置２１の製造方法について図６乃至図８に基づき説明する。
図６において、先ず、銅製支持板３０上に半田ボール２５を搭載するための半田ボール搭載部３１が形成される（図６（Ａ））。半田ボール搭載部３１の上面には、金属めっき皮膜Ｍが被着形成されている。かかる半田ボール搭載部３１の形成方法及び半田ボール搭載部３１への金属めっき皮膜の形成方法について図７に基づき詳細に説明する。
半田ボール搭載部３１を有する銅製支持板３０を形成するには、先ず、図７（Ａ）に示す銅製薄板Ｋを用意し、図７（Ｂ）に示すように、銅製薄板Ｋの両面における全面にフォトレジストを塗布形成してフォトレジスト膜３２を形成する。この後、半田ボール搭載部３１に対応する部分のみにフォトレジスト膜３２が残存するように半田ボール搭載部３１に対応する部分以外の部分が開口されたマスクで被覆し、通常に従い露光、現像を行う。これにより、図７（Ｃ）に示すように、半田ボール搭載部３１に対応する部分のみがフォトレジスト膜３２で被覆され、他の部分からはフォトレジスト膜３２が除去される。
この後、銅製薄板Ｋを銅エッチング液に浸漬し、所謂ハーフエッチングが行われる。これにより、銅製薄板Ｋにおいてフォトレジスト膜３２で被覆されていない部分（半田ボール搭載部３１に対応しない部分）がエッチングされ、その厚さが薄くされる。この状態で、フォトレジスト膜３２が存在する半田ボール搭載部３１に対応する部分の厚さはそのまま維持されるので、その後、レジスト膜３２を剥離すると、図７（Ｄ）に示すように、銅製薄板Ｋから半田ボール搭載部３１を有する銅製支持板３０が形成される。
続いて、半田ボール搭載部３１に金属めっき皮膜を形成するには、図７（Ｅ）に示すように、アクリルポリマーから調整される電着レジストを銅製支持板３０の全面に塗布形成することにより、電着レジスト膜３３を形成する。更に、半田ボール搭載部３１が形成された銅製支持板３０の上面にマスクで被覆し、通常に従い露光、現像を行う。これにより、図７（Ｆ）に示すように、電着レジスト膜３３にて半田ボール搭載部３１に対応する部分に開口３４される。
この後、図７（Ｇ）に示すように、開口３４を介して、半田ボール搭載部３１に金属めっき皮膜Ｍを形成する。金属めっき皮膜Ｍは４層構造を有しており、半田ボール搭載部３１側から外側に金めっき皮膜Ｍ１、パラジウムめっき皮膜Ｍ２、ニッケルめっき皮膜Ｍ３、パラジウムめっき皮膜Ｍ４（図８参照）から形成されている。
かかる金属めっき皮膜Ｍを形成するには、先ず、前記のように電着レジスト層３３に開口３４を形成した銅製支持板３０を金めっき浴に一定時間浸漬する。
ここに、金めっき浴に貯留される６メッキ液は、クエン酸一カリウム ５０ｇ／ｌ、クエン酸三カリウム ５０ｇ／ｌから組成されている。
これにより、先ず、半田ボール搭載部３１に第１層目の金めっき皮膜Ｍ１が形成される。
続いて、前記のように半田ボール搭載部３１に金めっき皮膜Ｍ１が形成された銅製支持板３０をパラジウムめっき浴に一定時間浸漬する。ここに、パラジウムめっき浴に貯留されるめっき液は、リン酸カリウム １５０ｇ／ｌ、 Ｐｄ（ＮＨ３）４Ｃｌ２ １５ｇ／ｌから組成されている。
これにより、金めっき皮膜Ｍ１上に、第２層目のパラジウムめっき皮膜Ｍ２が形成される。
続いて、前記のように半田ボール搭載部３１に金めっき皮膜Ｍ１及びパラジウムめっき皮膜Ｍ２が形成された銅製支持板３０をニッケルめっき浴に一定時間浸漬する。
ここに、ニッケルめっき浴に貯留されるめっき液は、スルファミン酸ニッケル ３２０ｇ／ｌから組成されている。
これにより、パラジウムめっき皮膜Ｍ２上に、第３層目のニッケルめっき皮膜Ｍ３が形成される。
最後に、前記のように半田ボール搭載部３１に第１層目の金めっき皮膜Ｍ１、第２層目のパラジウムめっき皮膜Ｍ２、第３層目のニッケルめっき皮膜Ｍ３が形成された銅製支持板３０をパラジウムめっき浴に一定時間浸漬する。
ここに、パラジウムめっき浴に貯留されるめっき液は、リン酸カリウム １５０ｇ／ｌ、Ｐｄ（ＮＨ３）４Ｃｌ２ １５ｇ／ｌから組成されている。
これにより、ニッケルめっき皮膜Ｍ３上に、第４層目のパラジウムめっき皮膜Ｍ４が形成される。
前記のように、半田ボール搭載部３１に、金めっき皮膜Ｍ１、パラジウムめっき皮膜Ｍ２、ニッケルめっき皮膜Ｍ３及びパラジウムめっき皮膜Ｍ４からなる金属めっき皮膜Ｍが形成された後、電着レジスト膜３３をエッチング除去すると、図７（Ｈ）に示されるように、半田ボール搭載部３１に金属めっき皮膜Ｍを形成した銅製支持板３０が得られる。
図６戻って説明を続けると、前記のように銅製支持板３０に、金属めっき皮膜Ｍを有する半田ボール搭載部３１を形成した後、半田リフロー処理を行うことにより各半田ボール搭載部３１に対して半田ボール２５が搭載される（図６（Ｂ））。
ここに、銅製支持板３０では、当初において、図８（Ａ）に示すように、金属めっき皮膜Ｍは、半田ボール搭載部３１側から金めっき皮膜Ｍ１、パラジウムめっき皮膜Ｍ２、ニッケルめっき皮膜Ｍ３及びパラジウムめっき皮膜Ｍ４の４層構造を有しているが、前記のように半田リフロー処理を行う際に、半田ボール２５をその融点以上の温度で溶融させてリフロー処理を行うことにより、半田ボール２５とニッケルめっき皮膜Ｍ３とは半田合金を形成する。最外層のパラジウムめっき皮膜Ｍ４は、ニッケルめっき皮膜Ｍ３の酸化を防止する目的でリフロー時に形成され、半田合金に溶け込むことで濡れ性の向上に寄与する。また、半田合金形成後の金めっき皮膜Ｍ１とパラジウムめっき皮膜Ｍ２は、そのままの２層構造を保持し、ニッケル合金の酸化を防止する役割を果たす。
また、回路基板２２（図６（Ｃ））に対してフリップチップ実装を行い、回路基板２２の上面に半導体チップ２３を実装する（図６（Ｄ））。
前記のように半導体チップ２３が実装された回路基板２２における各接続パッド２４に対して、銅製支持板３０の各半田ボール２５を対向当接するとともに、半田リフロー処理を行う。これにより、図６（Ｅ）に示すように、銅製支持板３０の各半田ボール２５が回路基板２２における各接続パッド２４に半田接続される。
続いて、図６（Ｆ）に示すように、所謂トランスファーモールド法により、回路基板２２の実装面と銅製支持板との間にエポキシ系樹脂を充填し、モールド樹脂層２７を形成する。この状態が図８（Ｃ）に模式的に示されている。
この後、アルカリエッチング液（メルテックス社製、商品名：Ａプロセス）によりエッチングを行い、銅製支持板３０のみを選択的に除去する（図６（Ｇ））。
このとき、図８（Ｄ）に示すように、銅製支持板３０のみがエッチング除去され、半田ボール搭載部３１に形成されている金めっき皮膜Ｍ１及びニッケルめっき皮膜Ｍ２は、２層構造を保持したまま、半田ボール２５側に残存される。また、外側に存在する金めっき皮膜Ｍ１の表面は、モールド樹脂層２７に形成される各ビア２６から露出され、銅製支持板３０のエッチング除去時にエッチング液により清浄な状態とされ、モールド樹脂層２７の樹脂残渣等は残存していない。
更に、半田リフロー処理を介して、回路基板２２の下面に形成された各接続端子２８には半田ボール２９が搭載される（図６（Ｈ））。
この後、図６（Ｉ）で示す位置Ｐで、回路基板２２はブレードを介して個片切断される。これにより、個片化された半導体装置２１が製造される。各半導体装置２１において、モールド樹脂層２７の各ビア２６から露出されている金めっき皮膜Ｍ１は、他の回路基板等とを接続するための実装用端子となる。
前記のように製造された半導体装置２１には、図９に示すように、他のパッケージ基板３３がスタックされ、ＰＯＰ構造が形成される。
ここで、半導体装置２１に対して他のパッケージ基板３３をスタックする方法について図９に基づき説明する。
図９において、パッケージ基板３３の下面において形成された各接続端子には、半田ボール３４が搭載されており、先ず、図９（Ａ）に示すようにパッケージ基板３３の各半田ボール３４と半導体装置２１にて各ビア２６から露出されている金めっき皮膜Ｍ１とが対向配置される。更に、図９（Ｂ）に示すように、パッケージ基板３３の各半田ボール３４を、各半田ボール２５の上面における金めっき皮膜Ｍ１が露出される各ビア２６に配置して、パッケージ基板３３を半導体装置２１上にプリスタックする。
前記のように、パッケージ基板３３を半導体装置２１にプリスタックした状態で、半田リフロー処理が行われる。これにより、パッケージ基板３３の各半田ボール３４と半導体装置２１の各半田ボール２５とが金めっき皮膜Ｍ１、ニッケルめっき皮膜Ｍ２と共に相互に溶融接続される。この状態が図９（Ｃ）に示されている。
ここに、パッケージ基板３３を半導体装置２１にプリスタックする際、半導体装置２１におけるモールド樹脂層２７には、各半田ボール２５の一部が露出するように逆円錐状のビア２６が形成されているので、パッケージ基板３３の各半田ボール３４を簡単に各ビア２６に配置することが可能となり、結果的に、半導体装置２１に対するパッケージ基板３３の搭載を容易且つ確実に行うことができる。
前記第２実施形態に係る半導体装置２１及びその製造方法によれば、半田ボール搭載部３１に金めっき皮膜Ｍ１、ニッケルめっき皮膜Ｍ２及びパラジウムめっき皮膜Ｍ３の３層構造を有する金属めっき皮膜Ｍを形成するとともに、金属めっき皮膜Ｍに対して半田ボール２５を搭載した銅製支持板３０をエッチング除去した後に、金属めっき皮膜Ｍは半田ボール２５側に残存し、また、モールド樹脂層２７の各ビア２６から露出されている各半田ボール２５の上端部に形成されたニッケルめっき皮膜Ｍ２、金めっき皮膜Ｍ１は、銅製支持板３０のエッチング処理の際に、モールド樹脂層２７の樹脂残渣等が残存しない清浄な状態に保持されており、これにより各半田ボール２５の濡れ性を向上してパッケージ基板３３の各半田ボール３４との接続を確実に行うことができるとともに半導体装置２１とパッケージ基板３３との電気的接続信頼性を格段に向上することができる。
尚、本願に開示された半導体装置及びその製造方法は、第１実施形態に係る半導体装置１及びその製造方法、第２実施形態に係る半導体装置２１及びその製造方法に限定されるものではなく、本願の要旨を逸脱しない範囲内で種々の改良、変形が可能であることは勿論である。
例えば、第２実施形態に係る半導体装置２１の製造方法では、銅製支持板３０の半田ボール搭載部３１に金属めっき皮膜Ｍ（金めっき皮膜Ｍ１、パラジウムめっき皮膜Ｍ２、ニッケルめっき皮膜Ｍ３、パラジウムめっき皮膜Ｍ４の４層構造を有する）を形成するとともに、金属めっき皮膜Ｍに対して半田リフロー処理により半田ボール２５を接続した後（図６（Ａ）、図６（Ｂ））、半田ボール２５を回路基板２２の接続パッド２４に接続しているが（図６（Ｅ））、これに限定されることはなく、図１０に示す方法を採用してもよい。
即ち、図１０に示すように、銅製支持板３０の半田ボール搭載部３１に金属めっき皮膜Ｍ（金めっき皮膜Ｍ１、パラジウムめっき皮膜Ｍ２、ニッケルめっき皮膜Ｍ３、パラジウムめっき皮膜Ｍ４の４層構造を有する）を形成し（図１０（Ａ））、また、回路基板２２の接続パッド２４に対して半田リフロー処理を介して半田ボール２５を搭載接続し（図１０（Ｄ））、この後、銅製支持板３０における半田ボール搭載部３１を半田リフロー処理により半田ボール２５に対して接続する（図１０（Ｅ））するようにしてもよい。
前記した方法が図１１に模式的に示されており、銅製支持板３０では、当初において、図１１（Ａ）に示すように、金属めっき皮膜Ｍは、半田ボール搭載部３１側から金めっき皮膜Ｍ１、パラジウムめっき皮膜Ｍ２、ニッケルめっき皮膜Ｍ３及びパラジウムめっき皮膜Ｍ４の４層構造を有している。そして、図１１（Ｂ）に示すように、銅製支持板３０の半田ボール搭載部３１に形成されている金属めっき皮膜Ｍと回路基板２２上の半田ボール２５とを半田リフロー処理を介して接続する際、半田ボール２５をその融点以上の温度で溶融させてリフロー処理を行うことにより、半田ボール２５と最も外側のパラジウムめっき皮膜Ｍ４及びニッケルめっき皮膜Ｍ３とは、半田合金を形成する。また、パラジウムめっき皮膜Ｍ２、金めっき皮膜Ｍ１は、そのままの構造を保持することが可能である。
更に、所謂トランスファーモールド法により、回路基板２２の実装面と銅製支持板３０との間にエポキシ系樹脂を充填し、モールド樹脂層２７を形成した後（図１１（Ｃ））、アルカリエッチング液によりエッチングを行って銅製支持板３０のみを選択的に除去すると（図１１（Ｄ））、銅製支持板３０のみがエッチング除去され、半田ボール搭載部３１に形成されている金めっき皮膜Ｍ１及びパラジウムめっき皮膜Ｍ２は、２層構造を保持したまま、半田ボール２５側に残存される。また、外側に存在する金めっき皮膜Ｍ１の表面は、モールド樹脂層２７に形成される各ビア２６から露出され、銅製支持板３０のエッチング除去時にエッチング液により清浄な状態とされ、モールド樹脂層７の樹脂残渣等は残存していない。これにより各半田ボール２５の濡れ性を向上してパケージ基板３３の各半田ボール３４との接続を確実に行うことができるとともに半導体装置２１とパッケージ基板３３との電気的接続信頼性を格段に向上することができる。
尚、図１０、図１１に示す半導体装置２１及びその製造方法において、前記した第２実施形態に係る半導体装置２１の製造方法と異なる点以外の点については、第２実施形態の場合同様であるので、ここではその説明を省略する。
また、前記第１実施形態及び第２実施形態に係る半導体装置１、２１では、回路基板２、２２の下面に形成された各接続端子８、２８には半田ボール９、２９が搭載されているが、半導体装置１、２１がＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）構造に使用される場合には、各接続端子８、２８に半田ボール９、２９を搭載する必要はない。
また、前記第１実施形態及び第２実施形態に係る半導体装置１、２１では、フリップチップ実装により回路基板２、２２に半導体チップ３、２３を実装しているが、これに限らず、半導体チップをワイヤボンディングにより接続する場合、その他例えば２つの半導体チップを上下にスタックした所謂チップスタックタイプにおいて下側の半導体チップをフリップチップ実装し、上側の半導体チップをワイヤボンディングにより接続する場合においても、第１実施形態及び第２実施形態に係る技術内容を適用することが可能である。
更に、前記第１実施形態及び第２実施形態では、金属めっき皮膜Ｍは金めっき皮膜Ｍ１、パラジウムめっき皮膜Ｍ２、ニッケルめっき皮膜Ｍ３及びパラジウムめっき皮膜Ｍ４の４層構造を有していたが、これに限定されることなく、例えば、金めっき皮膜、ニッケルめっき皮膜及びパラジウムめっき皮膜や金めっき皮膜、パラジウムめっき皮膜及び金めっき皮膜からなる３層構造であってもよい。
また、第１実施形態及び第２実施形態において金属皮膜は、めっきにより形成されているが、これに限らず、例えば、スパッタリング等の方法で金属皮膜を形成してもよい。
１ 第１実施形態に係る半導体装置
２ 回路基板
３ 半導体チップ
４ 接続パッド
５ 半田ボール
６ ビア
７ モールド樹脂層
１０ 銅製支持板
１１ 半田ボール搭載部
１３ パッケージ基板
２１ 第２実施形態に係る半導体装置
２２ 回路基板
２３ 半導体チップ
２４ 接続パッド
２５ 半田ボール
２６ ビア
２７ モールド樹脂層
３０ 銅製支持板
３１ 半田ボール搭載部
３３ パッケージ基板
Ｍ 金属めっき皮膜

Claims (9)

  1. 支持板に突起状の半田ボール搭載部を形成するとともに、半田ボール搭載部に半田ボールを搭載する工程と、
    半導体チップが実装され、半導体チップの実装面に接続パッドが形成された回路基板と前記支持板とを対向配置し、支持板と回路基板の接続パッドとを半田ボールを介して接続する工程と、
    前記支持板と回路基板の半導体チップ実装面との間に樹脂層を形成する工程と、
    前記支持板を除去して、前記突起状の半田ボール搭載部の形状に沿って樹脂層にビアを形成するとともに、半田ボールの一部をビアを介して樹脂層から露出させる工程とを含む半導体装置の製造方法。
  2. 前記支持板にて、前記半田ボール搭載部に金属皮膜を形成する工程を含み、
    前記金属皮膜は、支持板を除去する際に、半田ボール側に残存されることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記金属皮膜形成工程において、前記半田ボールと接触する金属皮膜を含む複数層の金属皮膜を形成し、
    前記支持板の半田ボール搭載部に半田ボールを搭載する際、半田ボールの融点以上に加熱することにより少なくとも前記半田ボールと接触する金属皮膜と半田ボールとで合金を形成することを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記支持板を除去する際、半田ボールと合金を形成する金属皮膜以外の他の金属皮膜は、半田ボール表面にそのまま残存することを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記支持板の除去はエッチングを介して行われることを特徴とする請求項１、請求項２及び請求項４のいずれかに記載の半導体装置の製造方法。
  6. 半導体チップが実装され、半導体チップ実装面に接続パッドが形成された回路基板と、
    前記回路基板の半導体チップ実装面に形成された樹脂層と、
    前記接続パッドに接続されるとともに前記樹脂層から一部露出された状態で設けられた実装用端子とを備えた半導体装置において、
    前記実装用端子は、支持板に搭載された半田ボールを前記接続パッドに接続するとともに前記回路基板の実装面と支持板との間に前記樹脂層を形成した後、支持板を除去することにより形成されるビアを介して樹脂層から一部露出されていることを特徴とする半導体装置。
  7. 前記支持板にて、前記半田ボールが搭載される半田ボール搭載部には金属皮膜が形成されており、
    前記金属皮膜は、支持板を除去する際に、半田ボール側に残存されることを特徴とする請求項６に記載の半導体装置。
  8. 前記金属皮膜は、前記半田ボールと接触する金属皮膜を含む複数層の金属皮膜から形成されており、
    前記支持板の半田ボール搭載部に半田ボールを搭載する際、半田ボールの融点以上に加熱することにより少なくとも前記半田ボールと接触する金属皮膜と半田ボールとは合金を形成することを特徴とする請求項７に記載の半導体装置。
  9. 前記支持板を除去する際、半田ボールと合金を形成する金属皮膜以外の他の金属皮膜は、半田ボール表面にそのまま残存することを特徴とする請求項８に記載の半導体装置。
JP2010260708A 2010-11-23 2010-11-23 半導体装置の製造方法及び半導体装置 Pending JP2012114173A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010260708A JP2012114173A (ja) 2010-11-23 2010-11-23 半導体装置の製造方法及び半導体装置
US13/301,154 US20120126423A1 (en) 2010-11-23 2011-11-21 Semiconductor device manufacturing method and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010260708A JP2012114173A (ja) 2010-11-23 2010-11-23 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2012114173A true JP2012114173A (ja) 2012-06-14

Family

ID=46063595

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010260708A Pending JP2012114173A (ja) 2010-11-23 2010-11-23 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (1) US20120126423A1 (ja)
JP (1) JP2012114173A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756075B2 (en) 2018-05-24 2020-08-25 Samsung Electronics Co., Ltd. Package-on-package type semiconductor package and method for manufacturing the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078432A (zh) * 2014-07-15 2014-10-01 南通富士通微电子股份有限公司 Pop封装结构
CN104103595A (zh) * 2014-07-15 2014-10-15 南通富士通微电子股份有限公司 Pop封装方法
KR102544776B1 (ko) * 2016-04-28 2023-06-20 삼성전자주식회사 반도체 패키지의 제조 방법
US20180053753A1 (en) * 2016-08-16 2018-02-22 Freescale Semiconductor, Inc. Stackable molded packages and methods of manufacture thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541153B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10541209B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6137164A (en) * 1998-03-16 2000-10-24 Texas Instruments Incorporated Thin stacked integrated circuit device
JP2001339011A (ja) * 2000-03-24 2001-12-07 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
DE10392377T5 (de) * 2002-03-12 2005-05-12 FAIRCHILD SEMICONDUCTOR CORP. (n.d.Ges.d. Staates Delaware) Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
JP4865197B2 (ja) * 2004-06-30 2012-02-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4589170B2 (ja) * 2005-04-28 2010-12-01 新光電気工業株式会社 半導体装置及びその製造方法
US7838977B2 (en) * 2005-09-07 2010-11-23 Alpha & Omega Semiconductor, Ltd. Packages for electronic devices implemented with laminated board with a top and a bottom patterned metal layers
EP1962342A4 (en) * 2005-12-14 2010-09-01 Shinko Electric Ind Co SUBSTRATE WITH INTEGRATED CHIP AND METHOD FOR MANUFACTURING THE SAME
US7957154B2 (en) * 2005-12-16 2011-06-07 Ibiden Co., Ltd. Multilayer printed circuit board
US7811863B1 (en) * 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US8174119B2 (en) * 2006-11-10 2012-05-08 Stats Chippac, Ltd. Semiconductor package with embedded die
US8039309B2 (en) * 2007-05-10 2011-10-18 Texas Instruments Incorporated Systems and methods for post-circuitization assembly
KR100865125B1 (ko) * 2007-06-12 2008-10-24 삼성전기주식회사 반도체 패키지 및 그 제조방법
JP5215605B2 (ja) * 2007-07-17 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
US7777351B1 (en) * 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
JP5110441B2 (ja) * 2008-01-15 2012-12-26 大日本印刷株式会社 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置
US7964450B2 (en) * 2008-05-23 2011-06-21 Stats Chippac, Ltd. Wirebondless wafer level package with plated bumps and interconnects
US7791089B2 (en) * 2008-08-26 2010-09-07 Albeo Technologies, Inc. LED packaging methods and LED-based lighting products
JP5185062B2 (ja) * 2008-10-21 2013-04-17 パナソニック株式会社 積層型半導体装置及び電子機器
JP5214554B2 (ja) * 2009-07-30 2013-06-19 ラピスセミコンダクタ株式会社 半導体チップ内蔵パッケージ及びその製造方法、並びに、パッケージ・オン・パッケージ型半導体装置及びその製造方法
US8198131B2 (en) * 2009-11-18 2012-06-12 Advanced Semiconductor Engineering, Inc. Stackable semiconductor device packages
JP5481724B2 (ja) * 2009-12-24 2014-04-23 新光電気工業株式会社 半導体素子内蔵基板
JP2011165741A (ja) * 2010-02-05 2011-08-25 Renesas Electronics Corp 半導体装置およびその製造方法
US8884431B2 (en) * 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
JP2012204631A (ja) * 2011-03-25 2012-10-22 Fujitsu Semiconductor Ltd 半導体装置、半導体装置の製造方法及び電子装置
JP5837339B2 (ja) * 2011-06-20 2015-12-24 新光電気工業株式会社 半導体装置の製造方法及び半導体装置
US8476770B2 (en) * 2011-07-07 2013-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and methods for forming through vias

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756075B2 (en) 2018-05-24 2020-08-25 Samsung Electronics Co., Ltd. Package-on-package type semiconductor package and method for manufacturing the same

Also Published As

Publication number Publication date
US20120126423A1 (en) 2012-05-24

Similar Documents

Publication Publication Date Title
JP5101169B2 (ja) 配線基板とその製造方法
JP2012114173A (ja) 半導体装置の製造方法及び半導体装置
US8859912B2 (en) Coreless package substrate and fabrication method thereof
CN101515574B (zh) 芯片封装载板、芯片封装体及其制造方法
JP5837339B2 (ja) 半導体装置の製造方法及び半導体装置
US7632709B2 (en) Method of manufacturing wafer level package
KR20100043547A (ko) 필드 비아 패드를 갖는 코어리스 기판 및 그 제조방법
JP2008004924A (ja) パッケージ基板製造方法
US20130313004A1 (en) Package substrate
TWI772480B (zh) 製造半導體封裝基板的方法以及使用該方法製造的半導體封裝基板
JP4087080B2 (ja) 配線基板の製造方法およびマルチップモジュールの製造方法
JP2015144157A (ja) 回路基板、電子装置及び電子装置の製造方法
US20070186413A1 (en) Circuit board structure and method for fabricating the same
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
JP4219266B2 (ja) 配線基板の製造方法
KR100629887B1 (ko) 금속 칩스케일 반도체패키지 및 그 제조방법
JP4520665B2 (ja) プリント配線板及びその製造方法並びに部品実装構造
KR100925666B1 (ko) 플립 칩 실장을 위한 솔더 형성 방법
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
JP2006120803A (ja) 半導体装置及び半導体装置の製造方法
JP6354130B2 (ja) 両面配線基板の製造方法、両面配線基板、半導体装置
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ