CN101515574B - 芯片封装载板、芯片封装体及其制造方法 - Google Patents

芯片封装载板、芯片封装体及其制造方法 Download PDF

Info

Publication number
CN101515574B
CN101515574B CN2008100807744A CN200810080774A CN101515574B CN 101515574 B CN101515574 B CN 101515574B CN 2008100807744 A CN2008100807744 A CN 2008100807744A CN 200810080774 A CN200810080774 A CN 200810080774A CN 101515574 B CN101515574 B CN 101515574B
Authority
CN
China
Prior art keywords
layer
chip
conductive
blind hole
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008100807744A
Other languages
English (en)
Other versions
CN101515574A (zh
Inventor
劳绍文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Subtron Technology Co Ltd
Original Assignee
Subtron Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Subtron Technology Co Ltd filed Critical Subtron Technology Co Ltd
Priority to CN2008100807744A priority Critical patent/CN101515574B/zh
Publication of CN101515574A publication Critical patent/CN101515574A/zh
Application granted granted Critical
Publication of CN101515574B publication Critical patent/CN101515574B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种芯片封装体，其包括线路基板、至少一芯片以及封装胶体。线路基板包括导电图案层、线路层、介电层及多个导电盲孔结构。导电图案层包括多个接垫。线路层配置于导电图案层的上方。介电层配置于导电图案层与线路层之间。介电层完全暴露这些接垫的底面，并覆盖这些接垫的底面以外的表面。介电层具有多个盲孔。这些导电盲孔结构分别配置于这些盲孔中。导电图案层透过这些导电盲孔结构连接线路层。芯片配置于线路基板上，而封装胶体包覆芯片。本发明还公开了一种芯片封装体的制造方法以及芯片封装载板。

Description

芯片封装载板、芯片封装体及其制造方法
技术领域
本发明涉及一种电路板(circuit board)，且特别涉及一种芯片封装载板、芯片封装体及其制造方法。
背景技术
现今的半导体科技发达，许多芯片(chip)内具有大量且高密度排列的晶体管(transistor)元件以及许多配置在芯片表面的接垫(pad)。为了能封装这些芯片，这些芯片通常安装在芯片封装载板(chip package carrier)上，以形成芯片封装体(chip package)，而目前的芯片封装体通常是采用铜箔基板(Copper Clad Laminate，CCL)所制成。
图1A至图1E是已知芯片封装体的制造方法的流程示意图。请参阅图1A与图1B，已知芯片封装体的制造方法包括以下步骤。首先，提供铜箔基板110，其包括介电核心层112以及分别配置于介电核心层112相对二面的二层铜箔114’。接着，将铜箔基板110依序进行机械钻孔、无电电镀工艺(electroless plating)、电镀工艺以及蚀刻工艺，以形成二铜线路层114以及导电通孔T，其中这些铜线路层114是由多条走线(trace)114a、多个芯片接垫114b以及多个焊球垫114c所组成。
请参阅图1C，之后，在这些铜线路层114上，分别形成二防焊层120，其中这些防镀层120会暴露出这些芯片接垫114b与这些焊球垫114c。接着，在各个芯片接垫114b与各个焊球垫114c上，形成镍金层130。在镍金层130形成之后，已知的芯片封装载板100a已制作完成。
请参阅图1D，接下来，将芯片140粘着于其中一层防焊层120上，并将芯片140以引线接合的方式电性连接于这些芯片接垫114b上。之后，利用封装树脂160包覆芯片140与多条连接于芯片140及这些芯片接垫114b之间的导线150。请参阅图1E，接着，在这些焊球垫114c上形成多个焊球170。在形成这些焊球170之后，进行单体切割(unit singulation)。如此，一颗颗芯片封装体100已制作完成。
目前普遍被现代人所使用的手机、个人数字助理(Personal DigitalAssistant，PDA)以及数码相机等可携式电子装置已朝向功能多样化以及体积小型化的趋势发展。为了使芯片封装体100能容置于体积小型化的可携式电子装置内，以及使可携式电子装置能容纳更多电子元件，芯片封装体100朝向薄型化的特征发展。为此，现在各家公司与业者皆在研发出厚度更薄的铜箔基板110。
然而，一旦铜箔基板110的厚度变得太薄，铜箔基板110会变的很脆弱，以至于容易受外力的影响而折损。因此，厚度很薄的铜箔基板110不能用现有的生产设备配合目前的工艺(如图1A至图1E所示)来制造，必须采用特殊生产设备才能制造。但是，这种特殊生产设备的造价十分昂贵，加上这类厚度很薄的铜箔基板110十分脆弱而容易被机器夹毁、戳破或撕裂等，以致于在生产过程中容易损毁而造成成品率无法提升。
发明内容
本发明提供一种芯片封装载板，其用以安装芯片。
本发明提供一种芯片封装体，其具有较薄的厚度。
本发明提供一种芯片封装体的制造方法，能降低芯片封装体的厚度。
本发明提出一种芯片封装体，其包括线路基板、至少一芯片以及封装胶体，其中线路基板包括导电图案层、第一线路层、第一介电层以及多个第一导电盲孔结构。导电图案层包括多个第一接垫，其中各个第一接垫具有底面。第一线路层配置于导电图案层的上方，而第一介电层配置于导电图案层与第一线路层之间，其中第一介电层覆盖这些第一接垫的底面以外的表面，且未覆盖这些底面。第一介电层具有多个从第一线路层延伸至导电图案层的第一盲孔。这些第一导电盲孔结构分别配置于这些第一盲孔中，而导电图案层透过这些第一导电盲孔结构连接第一线路层。芯片配置于线路基板上，并电性连接线路基板。封装胶体配置于线路基板上，并包覆芯片。
在本发明的一实施例中，上述芯片封装体还包括多个导电凸块(conductive bump)，而这些导电凸块分别连接该第一接垫。
在本发明的一实施例中，上述这些导电图案层是由这些第一接垫所组成。
在本发明的一实施例中，上述这些第一接垫的底面与第一介电层的表面实质上切齐。
在本发明的一实施例中，上述第一线路层包括多个第二接垫，而芯片透过这些第二接垫电性连接线路基板。
在本发明的一实施例中，上述芯片封装体还包括多条键合导线，而芯片透过这些键合导线连接这些第二接垫。
在本发明的一实施例中，上述芯片封装体还包括防焊层，而防焊层覆盖第一线路层，并暴露这些第二接垫。
在本发明的一实施例中，上述线路基板还包括第二线路层、第二介电层以及多个第二导电盲孔结构。第二线路层配置于第一线路层的上方，而第二介电层配置于第一线路层与第二线路层之间，其中第二介电层具有多个从第二线路层延伸至第一线路层的第二盲孔。这些第二导电盲孔结构分别配置于这些第二盲孔中，且第二线路层透过这些第二导电盲孔结构连接第一线路层。
在本发明的一实施例中，上述第二线路层包括多个第二接垫，而芯片透过这些第二接垫电性连接线路基板。
在本发明的一实施例中，上述线路基板还包括防焊层，而防焊层覆盖第二线路层，并暴露这些第二接垫。
本发明另提出一种芯片封装载板，其包括承载基板以及线路基板。线路基板配置于承载基板上，并包括导电图案层、第一线路层、第一介电层以及多个第一导电盲孔结构。导电图案层配置于承载基板上，并包括多个第一接垫，其中各个第一接垫具有相对承载基板的底面。第一线路层配置于导电图案层的上方，且第一介电层配置于导电图案层与第一线路层之间，并覆盖导电图案层与承载基板，其中第一介电层未覆盖这些第一接垫的底面，且第一介电层覆盖这些第一接垫的底面以外的表面。第一介电层具有多个从第一线路层延伸至导电图案层的第一盲孔。这些第一导电盲孔结构分别配置于这些第一盲孔中，且导电图案层通过这些第一导电盲孔结构连接第一线路层。
在本发明的一实施例中，上述承载基板包括第一材料层与配置于第一材料层与导电图案层之间的第二材料层。
在本发明的一实施例中，上述第一材料层的材料包括金属或陶瓷。
在本发明的一实施例中，上述第一材料层的材料包括铜、铝或铝铜合金。
在本发明的一实施例中，上述第二材料层的材料包括金属或高分子材料。
在本发明的一实施例中，上述第二材料层的材料包括镍。
在本发明的一实施例中，上述这些导电图案层是由这些第一接垫所组成。
在本发明的一实施例中，上述芯片封装载板还包括防焊层，而第一线路层包括多个第二接垫。防焊层覆盖第一线路层，并暴露这些第二接垫。
在本发明的一实施例中，上述线路基板还包括第二线路层、第二介电层以及多个第二导电盲孔结构。第二线路层配置于第一线路层的上方，而第二介电层配置于第一线路层与第二线路层之间，其中第二介电层具有多个从第二线路层延伸至第一线路层的第二盲孔。这些第二导电盲孔结构分别配置于这些第二盲孔中，而第二线路层透过这些第二导电盲孔结构连接第一线路层。
在本发明的一实施例中，上述芯片封装载板还包括防焊层，而第二线路层包括多个第二接垫。防焊层覆盖第二线路层，并暴露这些第二接垫。
本发明另提出一种芯片封装体的制造方法。首先，提供承载基板与配置于承载基板上的导电材料层。接着，图案化导电材料层，以形成导电图案层，其中导电图案层包括多个第一接垫。接着，形成线路基板于承载基板上。接着，配置芯片于线路基板上，并将芯片电性连接线路基板。接着，形成封装胶体于线路基板上，其中封装胶体包覆芯片。接着，移除承载基板。
在本发明的一实施例中，在移除承载基板之后还包括形成多个连接这些第一接垫的导电凸块。
在本发明的一实施例中，上述移除承载基板的方法包括对承载基板进行蚀刻工艺。
在本发明的一实施例中，上述承载基板包括第一材料层与配置于第一材料层与导电材料层之间的第二材料层，其中第二材料层的材料不同于导电材料层。
在本发明的一实施例中，上述第一材料层的材料包括金属或陶瓷。
在本发明的一实施例中，上述第一材料层的材料包括铜或铝。
在本发明的一实施例中，上述第二材料层的材料包括金属或高分子材料。
在本发明的一实施例中，上述第二材料层的材料包括镍。
在本发明的一实施例中，上述移除承载基板的方法包括剥离第一材料层。
在本发明的一实施例中，上述将芯片电性连接线路基板的方法包括引线接合。
在本发明的一实施例中，上述形成线路基板的方法包括：首先，形成第一介电层于承载基板上，其中第一介电层覆盖承载基板与导电图案层。接着，形成第一导电层于第一介电层上。接着，形成多个第一盲孔，其中这些第一盲孔从第一导电层延伸至导电图案层。接着，形成多个第一导电盲孔结构于这些第一盲孔中。接着，移除部分第一导电层，以形成第一线路层。
在本发明的一实施例中，上述形成第一介电层与第一导电层的方法包括压合(laminate)一背胶铜箔(Resin Coated Copper，RCC)于承载基板上。
在本发明的一实施例中，上述这些第一盲孔是由激光钻孔工艺或等离子体蚀刻工艺所形成。
在本发明的一实施例中，上述形成这些第一盲孔的方法包括对第一介电层进行曝光及显影工艺。
在本发明的一实施例中，还包括形成防焊层于该第一线路层上，其中防焊层局部覆盖第一线路层。
在本发明的一实施例中，上述形成线路基板的方法还包括：首先，形成第二介电层于第一线路层上。接着，形成第二导电层于第二介电层上。接着，形成多个第二盲孔，其中这些第二盲孔从第二导电层延伸至第一线路层。接着，形成多个第二导电盲孔结构于这些第二盲孔中。接着，移除部分第二导电层，以形成第二线路层。
在本发明的一实施例中，上述形成第二介电层与第二导电层的方法包括压合背胶铜箔于承载基板上。
在本发明的一实施例中，上述这些第二盲孔是由激光钻孔工艺或等离子体蚀刻工艺所形成。
在本发明的一实施例中，上述形成这些第二盲孔的方法包括对第二介电层进行曝光及显影工艺。
在本发明的一实施例中，还包括形成防焊层于第二线路层上，其中防焊层局部覆盖第二线路层。
基于上述，本发明的承载基板可以使线路基板变得坚固，以使芯片封装基板不易损坏。因此，本发明的芯片封装体能用现有的生产设备来制造。如此，本发明的芯片封装体与芯片封装载板因为不需要通过特殊生产设备来制造以降低成本，同时还能提升成品率。另外，通过承载基板自线路基板的移除，本发明能制造出厚度更薄的芯片封装体，以符合现今可携式电子装置的发展趋势。
为让本发明的上述特征和优点能更明显易懂，下文特举一些实施例，并配合附图，作详细说明如下。
附图说明
图1A至图1E是已知芯片封装体的制造方法的流程示意图。
图2A是本发明一实施例的一种芯片封装体的剖面示意图。
图2B是本发明另一实施例的一种芯片封装体的剖面示意图。
图3A至图3L是图2B中芯片封装体的制造方法的剖面示意图。
附图标记说明
100、200a、200b：芯片封装体   100a、202：芯片封装载板
110：铜箔基板                 112：介电核心层
114’：铜箔                   114：铜线路层
114a、324、374：走线          114b：芯片接垫
114c：焊球垫                  120、350：防焊层
130：镍金层                   140、210：芯片
150：导线                     160：封装树脂
170：焊球                     220：封装胶体
230：导电凸块                 240：承载基板
242：第一材料层               244：第二材料层
300a、300b：线路基板          310：导电图案层
310’：导电材料层             312：第一接垫
320a、320b：第一线路层        320b’：第一导电层
322、372：第二接垫            330：第一介电层
332：第一盲孔                 334：表面
340a：第一导电盲孔结构        340b：第二导电盲孔结构
360：抗氧化层                 370：第二线路层
380：第二介电层    382：第二盲孔
B：底面            D1、D2：厚度
W：键合导线        T：导电通孔
具体实施方式
图2A是本发明一实施例的一种芯片封装体的剖面示意图。请参阅图2A，芯片封装体200a包括线路基板300a、芯片210以及封装胶体220，其中图2A所示的线路基板300a具有二层线路结构。
详细而言，线路基板300a包括导电图案层310、第一线路层320a、第一介电层330以及多个第一导电盲孔结构340a。导电图案层310包括多个第一接垫312，而各个第一接垫312具有底面B。在本实施例中，导电图案层310可以只包括这些第一接垫312。也就是说，这些导电图案层310是由这些第一接垫312所组成。
第一线路层320a配置于导电图案层310的上方，而第一介电层330配置于导电图案层310与第一线路层320a之间。第一介电层330具有多个从第一线路层320a延伸至导电图案层310的第一盲孔332。此外，第一介电层330覆盖这些第一接垫312的底面B以外的表面，并未覆盖这些底面B。
承上述，在本实施例中，这些第一接垫312的底面B与第一介电层330的表面334实质上切齐。然而，这些第一接垫312亦可以与第一介电层330的表面334不切齐，例如第一接垫312会因为其厚度较薄而凹陷于第一介电层330的表面334。
这些第一导电盲孔结构340a分别配置于这些第一盲孔332中，而导电图案层310透过这些第一导电盲孔结构340a连接第一线路层320a。这些第一导电盲孔结构340a可以位于这些第一接垫312的上方，即这些第一导电盲孔结构340a可以是盲孔在接垫内(via in pad)的结构。
这些第一导电盲孔结构340a可以分别共形地(conformally)形成于这些第一盲孔332中(如图2A所示)。当然，这些第一导电盲孔结构340a可以是填满这些第一盲孔332的导电柱。
芯片210配置于线路基板300a上，并电性连接线路基板300a。在本实施例中，芯片210可粘着于线路基板300a上，而第一线路层320a包括多个第二接垫322与多条走线324，其中芯片210透过这些第二接垫322电性连接线路基板300a。
芯片210电性连接线路基板300a的方法有很多种，图2A所示的芯片210是通过引线接合的方式电性连接线路基板300a。详细而言，芯片封装体200a还包括多条键合导线W，芯片210透过这些键合导线W连接这些第二接垫322，进而电性连接线路基板300a。
除了上述引线接合的方式之外，芯片210亦可以采用倒装焊(flip chip)的方式或其他电性连接线路基板300a的方法。因此，在此强调，图2A只是举例说明，并非限定芯片210与线路基板300a电性连接的方法。
封装胶体220配置于线路基板300a上，并包覆芯片210。当芯片210是采用引线接合的方式电性连接线路基板300a时，封装胶体220不仅包覆芯片210，而且也包覆这些键合导线W，以确保芯片210能正常地电性连接线路基板300a，避免发生短路与断路的情形。
芯片封装体200a更可以包括多个导电凸块230，而这些导电凸块230分别连接这些第一接垫312。详细而言，这些导电凸块230粘着于这些第一接垫312的底面B。这些导电凸块230的可以是焊球，且这些导电凸块230的外型可以是球形、柱体、针状体或其他适当的形状。
在本实施例中，芯片封装体200a可以还包括防焊层350。防焊层350覆盖第一线路层320a的这些走线324，并暴露这些第二接垫322。如此，防焊层350能保护这些走线324以避免损伤。
值得注意的是，已知芯片封装体的上下二表面会分别被二层防焊层所覆盖(请参考图1E)，而这二层防焊层会分别暴露出上表面的芯片接垫与下表面的焊球垫。然而，在本实施例中，电性连接芯片210的这些第二接垫322是由防焊层350所暴露，而连接这些导电凸块230的这些第一接垫312是由第一介电层330所暴露。
因此，第一介电层330不仅提供将导电图案层310与第一线路层320a电性绝缘的功能，同时也可以作为暴露这些第一接垫312的防焊层。此外，防焊层350的颜色通常与第一介电层330的颜色明显地不同。因此，线路基板300a的相对二表面可以明显地看出二者的颜色有所不相同。
另外，防焊层350可以覆盖这些第二接垫322顶面的周围区域，即防焊层350可以是防焊层定义(Solder Mask Define，SMD)的类型，如图2A所示。在其他未绘示的实施例中，防焊层350亦可以是非防焊层定义(Non-Solder Mask Define，NSMD)的类型。
然而，第一介电层330仅覆盖这些第一接垫312的底面B以外的表面，且并没有覆盖到这些底面B。换句话说，第一介电层330因未覆盖到这些第一接垫312的底面B而不像是防焊层定义类型的防焊层，且第一介电层330也因为没有完全裸露出这些第一接垫312而不像是非防焊层定义类型的防焊层。
另外，线路基板300a更可包括多个抗氧化层360，而这些抗氧化层360会形成于这些第二接垫322上。抗氧化层360可以是镍金层或是由其他抗氧化的材料所制成，而抗氧化层360的功用在于保护这些第二接垫322避免氧化，以确保芯片210与线路基板300a之间电性连接的品质。
图2B是本发明另一实施例的一种芯片封装体的剖面示意图。请参阅图2B，本实施例的芯片封装体200b与前述实施例的芯片封装体200a相似，而二者的差异的处在于芯片封装体200b的线路基板300b具有三层线路结构。
详细而言，线路基板300b包括导电图案层310、第一线路层320b、第一介电层330、这些第一导电盲孔结构340a、第二线路层370、第二介电层380以及多个第二导电盲孔结构340b。第二线路层370配置于线路基板300b的第一线路层320b的上方，而第二介电层380配置于第一线路层320b与第二线路层370之间，其中第二介电层380具有多个从该第二线路层370延伸至第一线路层320b的第二盲孔382。
这些第二导电盲孔结构340b分别配置于这些第二盲孔382中，而第二线路层370透过这些第二导电盲孔结构340b连接第一线路层320b。这些第二导电盲孔结构340b的外型可以与第一导电盲孔结构340a相同，即这些第二导电盲孔结构340b可以分别共形地形成于这些第二盲孔382中(如图2B所示)，或者这些第二导电盲孔结构340b可以是填满这些第二盲孔382的导电柱。
在本实施例中，第二线路层370包括多个第二接垫372以及多条走线374，而芯片210透过这些第二接垫372电性连接线路基板300b，即芯片210电性连接这些第二接垫372，进而电性连接线路基板300b。芯片210可以是以引线接合、倒装焊或是其他方式电性连接线路基板300b。图2B所示的芯片210虽然是以引线接合的方式电性连接线路基板300b，但图2B仅是举例说明，并不限定芯片210与线路基板300b电性连接的方式。
请同时参阅图2A与图2B，值得一提的是，图2A所示的线路基板300a的厚度D1可在100微米以下，而图2B所示的线路基板300b的厚度D2可在150微米以下。由此可知，本实施例的芯片封装体200a、200b具有很薄的厚度，因此芯片封装体200a、200b皆适合应用于现今的可携式电子装置中。
另外，必须说明的是，虽然图2A所示的线路基板300a与图2B所示的线路基板300b分别具有二层线路结构与三层线路结构，但是，在其他未绘示的实施例中，线路基板亦可以具有四层或四层以上的线路结构。故此，在此特别强调，图2A与图2B所披露的这些线路基板300a、300b皆为举例说明，并非限定本实施例的线路基板所具有的线路结构的层数。
以上仅介绍本发明的芯片封装体的结构，并未介绍本发明的芯片封装体的制造方法。对此，以下将以图2B中的芯片封装体200b作为举例说明，并配合图3A至图3L对本发明的芯片封装体的制造方法进行详细的说明。因此，在此强调，以下图3A至图3L所披露的芯片封装体的制造方法并非限定本发明。
图3A至图3L是图2B中芯片封装体的制造方法的剖面示意图。请参阅图3A，关于本实施例的芯片封装体的制造方法，首先，提供承载基板240以及配置于承载基板240上的导电材料层310’。
举例而言，导电材料层310’的材料可以是铜、铝、铝铜合金或其他适当的金属，而承载基板240可以包括第一材料层242与配置于第一材料层242与导电材料层310’之间的第二材料层244。
第一材料层242的材料可以是金属或陶瓷，而第二材料层244的材料可以是金属或高分子材料，其中第二材料层244的材料不同于导电材料层310’。上述高分子材料具有黏性，即材料为高分子材料的第二材料层244可以粘着于第一材料层242与导电材料层310’之间。
当第一材料层242与第二材料层244皆为金属时，第一材料层242的材料可以是铜、铝或其他适当的金属材料，而第二材料层244的材料可以是镍或其他不同于导电材料层310’的金属材料。
请参阅图3A与图3B，接着，图案化导电材料层310’，以形成导电图案层310，其中导电图案层310配置于承载基板240上，而导电图案层310的各个第一接垫312所具有的底面B相对于承载基板240，如图3B所示。
承上述，图案化导电材料层310’的方法可以是对导电材料层310’进行光刻与蚀刻工艺。由于第二材料层244的材料不同于导电材料层310’，因此当导电材料层310’进行蚀刻工艺时，可以采用只能蚀刻导电材料层310’而不会伤害第二材料层244的化学药剂。因此，第二材料层244可以作为蚀刻导电材料层310’的蚀刻终止层(etching stop layer)。
接着，形成线路基板300b(请参考图3H)于承载基板240上，其中线路基板300b包括导电图案层310。关于线路基板300b，以下将配合图3C至图3H作详细的说明。必须事先说明的是，虽然线路基板300b具有三层线路结构，但是其他未绘示的实施例的芯片封装体的制造方法亦可以用来制造具有二层(如图2A所示的线路基板300a)、四层或四层以上的任意层数的线路结构的线路基板。
承上述，请参阅图3C，关于形成线路基板300b的方法，首先，形成第一介电层330于承载基板240上，其中第一介电层330覆盖承载基板240与导电图案层310。第一介电层330可由树脂、胶片(prepreg)或其他绝缘材料所制成，因此第一介电层330能包覆这些第一接垫312。接着，形成第一导电层320b’于第一介电层330上，其中第一导电层320b’可以是铜箔、铝箔或是由其他适当的金属材料所制成。
第一介电层330与第一导电层320b’可以先后形成于承载基板240上，即第一介电层330与第一导电层320b’可以不同时形成。当然，第一介电层330与第一导电层320b’也可以同时形成。举例而言，形成第一介电层330与第一导电层320b’的方法包括压合背胶铜箔于承载基板240上。
请参阅图3D，之后，形成多个第一盲孔332，其中这些第一盲孔332从第一导电层320b’延伸至导电图案层310。在本实施例中，这些第一盲孔332可以是由激光钻孔工艺或等离子体蚀刻工艺所形成。上述激光钻孔工艺所使用的激光可以是二氧化碳激光、紫外-YAG激光或是其他适当的激光。
当这些第一盲孔332是由激光钻孔工艺所形成时，这些第一盲孔332底部会残留一些来自第一介电层330的胶渣。这些胶渣会影响线路基板300b在电性上的品质，因此本实施例的线路基板的制造方法还包括对这些第一盲孔332进行去胶渣(desmear)。
除了激光钻孔工艺与等离子体蚀刻工艺之外，这些第一盲孔332的形成方法亦可以是对第一介电层330进行曝光及显影工艺。详细而言，第一介电层330可以是可显影的高分子材料，即第一介电层330具有感光性。因此，透过曝光及显影工艺，亦可以在第一介电层330上形成这些第一盲孔332。
请参阅图3E，接下来，形成多个第一导电盲孔结构340a于这些第一盲孔332中。这些第一导电盲孔结构340a连接于第一导电层320b’与导电图案层310之间，即第一导电盲孔结构340a能使第一导电层320b’与导电图案层310电性连接。此外，这些第一导电盲孔结构340a可以是由无电电镀工艺与电镀工艺所形成。
请参阅图3E与图3F，之后，移除部分第一导电层320b’，以形成第一线路层320b。在本实施例中，移除部分第一导电层320b’的方法可以采用光刻与蚀刻工艺。在第一线路层320b形成之后，一种具有二层线路结构的线路基板(请参考图2A)大体上已制造完成，而在其他未绘示的实施例中，后续的工艺可以包括形成防焊层于第一线路层320b上，其中防焊层局部覆盖第一线路层320b。
请参阅图3G，接着，形成第二介电层380于第一线路层320b上。之后，形成第二导电层(未绘示)于第二介电层380上。接着，形成多个第二盲孔382，其中这些第二盲孔382从第二导电层延伸至第一线路层320b。然后，形成多个第二导电盲孔结构340b于这些第二盲孔382中。接着，移除部分第二导电层，以形成第二线路层370。
上述第二介电层380、第二导电层、第二线路层370、这些第二盲孔382以及这些第二导电盲孔结构340b的形成方法依序与第一介电层330、第一导电层320b’、第二线路层370、这些第一盲孔332以及这些第一导电盲孔结构340a相同，故在此不再重复叙述。
在第二线路层370形成之后，一种具有三层线路结构的线路基板300b大体上已制造完成，同时一种包括线路基板300b与承载基板240的芯片封装载板202基本上亦制造完成。芯片封装载板202可被上游的线路板工厂所制造，而芯片封装载板202在制造完成后会送入至下游的芯片封装工厂，以进行后续组装芯片的程序。
承上述，线路基板300b更可以包括防焊层350。也就是说，在第二线路层370形成之后，可以形成防焊层350于第二线路层370上，其中防焊层350局部覆盖第二线路层370，并暴露出这些第二接垫372。
请参阅图3H，另外，线路基板300b亦可以还包括多个抗氧化层360。详言之，这些抗氧化层360可以形成于这些第二接垫372上。如此，当芯片封装载板202在运送至下游的芯片封装工厂时，这些抗氧化层360能保护这些第二接垫372避免氧化。
值得一提的是，从图3C至图3H所披露的形成线路基板300b的方法来看，线路基板300b像是采用增层法(build-up)来制造，所以线路基板300b可以一层一层地制作而成。因此，本实施例的形成线路基板的方法可以制造出具有二层线路结构的线路基板，甚至更能制造出具有三层、四层、五层、六层等任意层数的线路结构的线路基板。
此外，本发明所属技术领域的技术人员能从图3C至图3H以及上述内容中得知如何制造出具有至少二层或其他任意层数的线路结构的线路基板。因此，在此强调，图3C至图3H所示的线路基板300b的制造方法并非限定制造线路基板所具有的线路结构的层数。
请参阅图3I，之后，配置芯片210于线路基板300b上，并将芯片210电性连接线路基板300b。在本实施例中，将芯片210电性连接线路基板300b的方法可以是引线接合，即形成这些连接于芯片210与这些第二接垫372之间的键合导线W。在其他未绘示的实施例中，将芯片210电性连接线路基板300b的方法也可以是倒装焊或其他适当的方法。
请参阅图3J，接着，形成封装胶体220于线路基板300b上，其中封装胶体220包覆芯片210。在本实施例中，形成封装胶体220的方法包括封膜(molding)以及封膜后烘烤(post mold cure，PMC)，而封膜后烘烤例如是将封装胶体220送入温度约180℃的环境下进行4个小时的烘烤。当然，根据不同的产品需求，对封装胶体220所进行烘烤的温度与时间也有所不同。
请参阅图3J与图3K，接着，移除承载基板240。如此，第一介电层330能完全暴露出这些第一接垫312的底面B，而一种芯片封装体200b基本上已制造完成。
从上述内容以及图式来看，可作为这些第一接垫312的防焊层的第一介电层330并未采用曝光与显影工艺来形成，且第一介电层330不会覆盖这些第一接垫312的底面B，并紧密地围绕这些第一接垫312的侧边。
因此，第一介电层330能在没有曝光与显影工艺的条件下，自动地对准这些第一接垫312，并且不会覆盖这些底面B，进而成为这些第一接垫312的防焊层。如此，第一介电层330可以说是具有自我对准的结构(self-alignedstructure)。
关于移除承载基板240的方法，当第一材料层242与第二材料层244皆为金属时，移除承载基板240的方法可以是对承载基板240进行蚀刻工艺。当第二材料层244为具粘性的高分子材料时，移除承载基板240的方法可以包括剥离第一材料层242。
请参阅图3K与图3L，芯片封装体200b更可以包括这些导电凸块230。详言之，在移除承载基板240之后，可形成这些导电凸块230，其中这些导电凸块230分别连接于这些第一接垫312。如此，通过这些导电凸块230，芯片封装体200b可以组装于主机板等线路尺寸较大的线路板。在形成这些导电凸块230之后，可以进行单体切割以形成一颗颗芯片封装体200b。
综上所述，通过承载基板，本发明可以使线路基板变得坚固，以致于芯片封装基板与芯片封装体在制造的过程中不易损坏，而且还能用现有的生产设备来制造。如此，本发明的芯片封装体与芯片封装载板不需要通过特殊生产设备来制造，故能降低成本，同时还能提升芯片封装体与芯片封装载板的成品率。
其次，通过承载基板自线路基板的移除，本发明能制造出厚度更薄的芯片封装体，其线路基板的厚度可达100微米以下。显然，本发明的芯片封装体与芯片封装载板符合现今可携式电子装置的发展趋势。
另外，第一介电层可作为这些第一接垫的防焊层，而第一介电层能不经由曝光与显影工艺而自动地对准这些第一接垫，并且不会覆盖到这些第一接垫连接这些导电凸块的底面。相较于已知形成防焊层的方法而言，本发明暴露这些第一接垫的防焊层(即第一介电层)，其制作时间较短，且没有曝光偏移(miss-alignment)的缺点，故能进一步地提高芯片封装体与芯片封装载板的成品率。
虽然本发明已以实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的权利要求所界定的为准。

Claims (39)

1.一种芯片封装体，包括：
线路基板，包括：
导电图案层，包括多个第一接垫，其中各该第一接垫具有底面；
第一线路层，配置于该导电图案层的上方；
第一介电层，配置于该导电图案层与该第一线路层之间，其中该第一介电层覆盖该第一接垫的该底面以外的表面，且未覆盖该底面，该第一介电层具有多个从该第一线路层延伸至该导电图案层的第一盲孔，且该第一接垫的底面与该第一介电层的表面切齐；
多个第一导电盲孔结构，分别配置于该第一盲孔中，该导电图案层通过该第一导电盲孔结构连接该第一线路层；
至少一芯片，配置于该线路基板上，并电性连接该线路基板；以及
封装胶体，配置于该线路基板上，并包覆该芯片。
2.如权利要求1所述的芯片封装体，还包括多个导电凸块，该导电凸块分别连接该第一接垫。
3.如权利要求1所述的芯片封装体，其中该导电图案层是由该第一接垫所组成。
4.如权利要求1所述的芯片封装体，其中该第一线路层包括多个第二接垫，该芯片通过该第二接垫电性连接该线路基板。
5.如权利要求4所述的芯片封装体，还包括多条键合导线，该芯片通过该键合导线连接该第二接垫。
6.如权利要求4所述的芯片封装体，还包括防焊层，该防焊层覆盖该第一线路层，并暴露该第二接垫。
7.如权利要求1所述的芯片封装体，其中该线路基板还包括：
第二线路层，配置于该第一线路层的上方；
第二介电层，配置于该第一线路层与该第二线路层之间，其中该第二介电层具有多个从该第二线路层延伸至该第一线路层的第二盲孔；以及
多个第二导电盲孔结构，分别配置于该第二盲孔中，该第二线路层通过该第二导电盲孔结构连接该第一线路层。
8.如权利要求7所述的芯片封装体，其中该第二线路层包括多个第二接垫，该芯片通过该第二接垫电性连接该线路基板。
9.如权利要求7所述的芯片封装体，其中该线路基板还包括防焊层，该防焊层覆盖该第二线路层，并暴露该第二接垫。
10.一种芯片封装载板，包括：
承载基板；
线路基板，配置于该承载基板上，并包括：
导电图案层，配置于该承载基板上，并包括多个第一接垫，其中各该第一接垫具有相对该承载基板的底面；
第一线路层，配置于该导电图案层的上方；
第一介电层，配置于该导电图案层与该第一线路层之间，并覆盖该导电图案层与该承载基板，其中该第一介电层未覆盖该第一接垫的底面，且该第一介电层覆盖该第一接垫的底面以外的表面，该第一介电层具有多个从该第一线路层延伸至该导电图案层的第一盲孔，且该第一接垫的底面与该第一介电层的表面切齐；以及
多个第一导电盲孔结构，分别配置于该第一盲孔中，且该导电图案层通过该第一导电盲孔结构连接该第一线路层。
11.如权利要求10所述的芯片封装载板，其中该承载基板包括第一材料层与配置于该第一材料层与该导电图案层之间的第二材料层。
12.如权利要求11所述的芯片封装载板，其中该第一材料层的材料包括金属或陶瓷。
13.如权利要求11所述的芯片封装载板，其中该第一材料层的材料包括铜、铝或铝铜合金。
14.如权利要求11所述的芯片封装载板，其中该第二材料层的材料包括金属或高分子材料。
15.如权利要求11所述的芯片封装载板，其中该第二材料层的材料包括镍。
16.如权利要求10所述的芯片封装载板，其中该导电图案层是由该第一接垫所组成。
17.如权利要求10所述的芯片封装载板，还包括防焊层，而该第一线路层包括多个第二接垫，该防焊层覆盖该第一线路层，并暴露该第二接垫。
18.如权利要求10所述的芯片封装载板，其中该线路基板还包括：
第二线路层，配置于该第一线路层的上方；
第二介电层，配置于该第一线路层与该第二线路层之间，其中该第二介电层具有多个从该第二线路层延伸至该第一线路层的第二盲孔；以及
多个第二导电盲孔结构，分别配置于该第二盲孔中，该第二线路层通过该第二导电盲孔结构连接该第一线路层。
19.如权利要求18所述的芯片封装载板，还包括防焊层，而该第二线路层包括多个第二接垫，该防焊层覆盖该第二线路层，并暴露该第二接垫。
20.一种芯片封装体的制造方法，包括：
提供承载基板与配置于该承载基板上的导电材料层；
图案化该导电材料层，以形成导电图案层，其中该导电图案层包括多个第一接垫；
形成线路基板于该承载基板上，其中形成线路基板包括形成第一介电层于该承载基板上，该第一介电层覆盖该承载基板与该导电图案层；
配置芯片于该线路基板上，并将该芯片电性连接该线路基板；
形成封装胶体于该线路基板上，其中该封装胶体包覆该芯片；以及
移除该承载基板，
其中该第一接垫的底面与该第一介电层的表面切齐。
21.如权利要求20所述的芯片封装体的制造方法，在移除该承载基板之后还包括形成多个连接该第一接垫的导电凸块。
22.如权利要求20所述的芯片封装体的制造方法，其中移除该承载基板的方法包括对该承载基板进行蚀刻工艺。
23.如权利要求20所述的芯片封装体的制造方法，其中该承载基板包括第一材料层与配置于该第一材料层与该导电材料层之间的第二材料层，其中该第二材料层的材料不同于该导电材料层。
24.如权利要求23所述的芯片封装体的制造方法，其中该第一材料层的材料包括金属或陶瓷。
25.如权利要求23所述的芯片封装体的制造方法，其中该第一材料层的材料包括铜或铝。
26.如权利要求23所述的芯片封装体的制造方法，其中该第二材料层的材料包括金属或高分子材料。
27.如权利要求23所述的芯片封装体的制造方法，其中该第二材料层的材料包括镍。
28.如权利要求23所述的芯片封装体的制造方法，其中移除该承载基板的方法包括剥离该第一材料层。
29.如权利要求20所述的芯片封装体的制造方法，其中将该芯片电性连接该线路基板的方法包括引线接合。
30.如权利要求20所述的芯片封装体的制造方法，其中形成该线路基板的方法还包括：
形成第一导电层于该第一介电层上；
形成多个第一盲孔，其中该第一盲孔从该第一导电层延伸至该导电图案层；
形成多个第一导电盲孔结构于该第一盲孔中；以及
移除部分该第一导电层，以形成第一线路层。
31.如权利要求30所述的芯片封装体的制造方法，其中形成该第一介电层与该第一导电层的方法包括压合背胶铜箔于该承载基板上。
32.如权利要求30所述的芯片封装体的制造方法，其中该第一盲孔是由激光钻孔工艺或等离子体蚀刻工艺所形成。
33.如权利要求30所述的芯片封装体的制造方法，其中形成该第一盲孔的方法包括对该第一介电层进行曝光及显影工艺。
34.如权利要求30所述的芯片封装体的制造方法，还包括形成防焊层于该第一线路层上，其中该防焊层局部覆盖该第一线路层。
35.如权利要求30所述的芯片封装体的制造方法，其中形成该线路基板的方法还包括：
形成第二介电层于该第一线路层上；
形成第二导电层于该第二介电层上；
形成多个第二盲孔，其中该第二盲孔从该第二导电层延伸至该第一线路层；
形成多个第二导电盲孔结构于该第二盲孔中；以及
移除部分该第二导电层，以形成第二线路层。
36.如权利要求35所述的芯片封装体的制造方法，其中形成该第二介电层与该第二导电层的方法包括：
压合背胶铜箔于该承载基板上。
37.如权利要求35所述的芯片封装体的制造方法，其中该第二盲孔是由激光钻孔工艺或等离子体蚀刻工艺所形成。
38.如权利要求35所述的芯片封装体的制造方法，其中形成该第二盲孔的方法包括对该第二介电层进行曝光及显影工艺。
39.如权利要求35所述的芯片封装体的制造方法，还包括形成防焊层于该第二线路层上，其中该防焊层局部覆盖该第二线路层。
CN2008100807744A 2008-02-18 2008-02-18 芯片封装载板、芯片封装体及其制造方法 Expired - Fee Related CN101515574B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100807744A CN101515574B (zh) 2008-02-18 2008-02-18 芯片封装载板、芯片封装体及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100807744A CN101515574B (zh) 2008-02-18 2008-02-18 芯片封装载板、芯片封装体及其制造方法

Publications (2)

Publication Number Publication Date
CN101515574A CN101515574A (zh) 2009-08-26
CN101515574B true CN101515574B (zh) 2011-06-22

Family

ID=41039953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100807744A Expired - Fee Related CN101515574B (zh) 2008-02-18 2008-02-18 芯片封装载板、芯片封装体及其制造方法

Country Status (1)

Country Link
CN (1) CN101515574B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI442530B (zh) * 2009-10-14 2014-06-21 Advanced Semiconductor Eng 封裝載板、封裝結構以及封裝載板製程
TWI416682B (zh) 2010-09-01 2013-11-21 Unimicron Technology Corp 封裝結構
CN102464294B (zh) * 2010-11-16 2015-02-18 矽品精密工业股份有限公司 具有微机电元件的封装结构的制造方法
CN102693948B (zh) * 2011-03-24 2015-03-04 欣兴电子股份有限公司 具有单层线路的封装结构
TWI510155B (zh) * 2011-04-26 2015-11-21 Adl Engineering Inc 半導體封裝結構及其製造方法
TWI497668B (zh) * 2011-07-27 2015-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法
CN103187386B (zh) * 2011-12-30 2016-02-03 矽品精密工业股份有限公司 基板结构、封装结构及其制法
TWI493682B (zh) * 2012-01-13 2015-07-21 Dawning Leading Technology Inc 內嵌封裝體之封裝模組及其製造方法
CN102867759B (zh) * 2012-08-17 2015-04-29 日月光半导体制造股份有限公司 半导体封装构造及其制造方法
CN103632979B (zh) * 2012-08-27 2017-04-19 碁鼎科技秦皇岛有限公司 芯片封装基板和结构及其制作方法
CN103681384B (zh) 2012-09-17 2016-06-01 宏启胜精密电子(秦皇岛)有限公司 芯片封装基板和结构及其制作方法
CN108666293B (zh) * 2017-03-30 2020-08-04 碁鼎科技秦皇岛有限公司 线路载板及其制造方法
CN111211116B (zh) * 2018-11-21 2022-03-01 欣兴电子股份有限公司 发光二极管封装及其制作方法
TWI744825B (zh) * 2020-03-18 2021-11-01 南茂科技股份有限公司 晶片嵌入式基板結構與晶片封裝結構及其製造方法
CN113539840A (zh) * 2021-07-07 2021-10-22 江西龙芯微科技有限公司 集成电路封装体的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591841A (zh) * 2003-09-03 2005-03-09 三星电子株式会社 带式电路基板及使用该带式电路基板的半导体芯片封装
CN1921079A (zh) * 2005-08-26 2007-02-28 新光电气工业株式会社 配线基板的制造方法
CN1980540A (zh) * 2005-11-30 2007-06-13 全懋精密科技股份有限公司 电路板结构及其制法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1591841A (zh) * 2003-09-03 2005-03-09 三星电子株式会社 带式电路基板及使用该带式电路基板的半导体芯片封装
CN1921079A (zh) * 2005-08-26 2007-02-28 新光电气工业株式会社 配线基板的制造方法
CN1980540A (zh) * 2005-11-30 2007-06-13 全懋精密科技股份有限公司 电路板结构及其制法

Also Published As

Publication number Publication date
CN101515574A (zh) 2009-08-26

Similar Documents

Publication Publication Date Title
CN101515574B (zh) 芯片封装载板、芯片封装体及其制造方法
US8181342B2 (en) Method for manufacturing a coreless packaging substrate
JP4794458B2 (ja) 多層プリント配線板及び多層プリント配線板の製造方法
KR100661297B1 (ko) 리지드-플렉시블 패키지 온 패키지용 인쇄회로기판 및 그제조방법
CN1329968C (zh) 利用无引线电镀工艺制造的封装基片及其制造方法
TWI474450B (zh) 封裝載板及其製作方法
CN101257775A (zh) 制造布线基板的方法和制造电子元件装置的方法
CN101887874A (zh) 单层金属层基板结构及其制造方法、和应用之封装件结构
TW201410096A (zh) 晶片封裝基板和結構及其製作方法
US20160143137A1 (en) Printed circuit board and method of manufacturing the same, and electronic component module
KR20160032985A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US20120126423A1 (en) Semiconductor device manufacturing method and semiconductor device
TWI360213B (en) Chip package carrier, chip package and method for
US11508673B2 (en) Semiconductor packaging substrate, fabrication method and packaging process thereof
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
KR100393271B1 (ko) 다층 전자부품탑재용 기판의 제조 방법
US20130313002A1 (en) Multilayer printed circuit board and method for manufacturing same
KR100951574B1 (ko) 코어리스 패키지 기판의 솔더 형성 방법
KR100925666B1 (ko) 플립 칩 실장을 위한 솔더 형성 방법
KR102531702B1 (ko) 인쇄회로기판의 제조방법
KR20120031775A (ko) 코어리스 기판의 제조방법
JP7412735B2 (ja) 半導体パッケージの製造方法
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
KR101119306B1 (ko) 회로기판의 제조방법
KR100963578B1 (ko) 다열 리드 프레임 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110622

Termination date: 20150218

EXPY Termination of patent right or utility model