JP2009146940A - 積層配線基板及びその製造方法 - Google Patents

Abstract

【課題】特に平坦性維持可能な薄形化された半導体素子を内蔵し、組み立て容易な薄形化されたパッケージ構造を得るのに好適な積層配線基板及びその製造方法を提供する。
【解決手段】積層配線基板は、対面配置された第１基板材１−第２基板材２間に半導体素子３を接着封止したもので、第１基板材は第１絶縁基板の一方の面に第１配線層が形成された第１配線基板、この基板を貫通し一端面が第１配線層に接続され他端面が第１絶縁基板の他方の面に露出する導電性ペーストからなる導電ビアを備え、半導体素子は半導体基板の表面側の電極パッド、コンタクト孔を有する無機絶縁膜、この膜上に設けられ前記電極パッドに接続された再配線層３ｆ、これに対するコンタクト孔を有する表面絶縁樹脂被膜３ｅ、３ｈ半導体基板の裏面側に形成され表面絶縁樹脂被膜と同質種類の材料からなる裏面絶縁樹脂被膜３i、３ｌを有し前記再配線層に第１配線基板の導電ビアが接続される。
【選択図】図１

Description

本発明は積層配線基板及びその製造方法に関し、特に、内蔵される半導体素子及びパッケージ基板の薄形化に好適な積層配線基板及びその製造方法に関する。

プリント基板分野では、半導体ＩＣ／ＬＳＩ素子のようなウエハプロセスで製造された素子に信号伝達や給電を行うために、素子と外部回路または機器とを電気的に接続するためのパッケージ基板が使用されている。従来のパッケージ基板には、個片化されたＩＣチップを、再配線層が形成されたＩＣチップよりも大きな回路基板上に搭載し、ワイヤボンディング接続したものが用いられてきた。そして、近年の携帯電子機器の多機能化に伴い、半導体デバイスにも更なる小形化が要求され、ＩＣ／ＬＳＩの高集積化要求にも増してパッケージの小形化に焦点が当てられてきている。

このような状況において、近年、究極的な小形パッケージとして、ビルトアップ法のみで構成されるウエハレベル・チップスケールパッケージ（ＷＬＣＳＰ）が開発されている。このＷＬＣＳＰは、Ｓｉウエハを土台として、ＩＣ上に直接的に配線をビルトアップする方法で、パッケージサイズがＩＣチップサイズと同等程度に最小化される。しかし、実装基板の端子ピッチのルールによってパッケージ上に配置できる端子数が制約されるために、ＷＬＣＳＰの適用は、ピン数の少ない素子に限定される。

ＷＬＣＳＰの前記制約を解決する技術として、例えば特許文献１に開示されているようなＥＷＬＰ（Embedded Wafer Level Package）というパッケージ基板技術が知られている。しかしながら、このＥＷＬＰは、レジストマスク及びメッキ等の繰返し工程によるビルトアップ法を使用するため、工程数が多く長時間となり製造コストが高く、多層化時に多数回の加熱プレス工程を要するために一部の絶縁基板樹脂層に多くの熱履歴が加わり樹脂劣化が生じ易いなどの問題がある。

一方、特許文献２にみられるように、絶縁基板の両面に回路配線層及び接着層をそれぞれ設け、層間導通ビアとなる導電ペースト製の貫通電極を設けた配線基板を多数枚用意し、これらの配線基板を一括加熱圧着することによって多層配線基板構造を得る技術がある。

本発明者等は、このような導電ペースト製の貫通電極及び一括加熱圧着技術を利用した部品内蔵可能なパッケージタイプの積層配線基板の開発を行ってきている。その開発技術の一例を従来技術として図８及び図９に図示して説明する。

この従来技術の構造について、図８を参照して概略的に説明すると、上側の配線基板７１は、絶縁基板７１ａ、その上面の回路配線層７１ｂ、及び前記絶縁基板７１ａを貫通する導電ペースト製の貫通電極７１ｃを有する。下側の配線基板７２は、絶縁基板７２ａ及びその下面の回路配線層７２ｂを有する。前記上下両配線基板７１、７２間の半導体素子７３は、前記貫通電極７１ｃを通じて前記配線層７１ｂに電気的に接続され、前記両配線基板間を接着する接着層７４に埋め込まれている。

前記半導体素子７３の詳細構造及びその製造方法ついては、図９を参照して説明する。まず、図９（ａ）の工程では、半導体ウエハ７３Ａの上表面に、選択拡散技術などにより、前記半導体素子７３に対応する素子領域（図示略）を多数形成し、各素子領域毎に各素子用の電極パット７３ｂを形成する。また、各電極パット７３ｂ用のコンタクト孔を有する酸化珪素や窒化珪素のような無機絶縁膜７３ｃをウエハ７３Ａ上面に形成する。次に図９（ｂ）のように液状感光性ポリイミド前駆体をスピンコートし、フォトリソグラフィにより前記パット７３ｂを露出させる第１コンタクト孔７３ｄを形成した後、焼成して第１有機絶縁樹脂膜７３ｅを形成する。そして、図９（ｃ）のように前記各電極パット７３ｂ及び第１有機絶縁樹脂膜７３ｅ上に、セミアディティブ法によって例えば銅めっき層によるパターン化された再配線層７３ｆを形成する。図９（ｄ）では、第１有機絶縁樹脂膜７３ｅ形成の場合と同様に、再度、ウエハ上面に液状感光性ポリイミド前駆体をスピンコートし、前記再配線層７３ｆの一部に対応する第２コンタクト孔７３ｇを備えた第２有機絶縁樹脂膜７３ｈを形成する。次に、ウエハ７３Ａ裏面を研磨してウエハを薄形化した後、図９（ｅ）のようにダイシングして薄形化された半導体基板７３ａを有する複数の個片化された半導体素子７３を取り出す。なお、前記半導体素子の薄形化はパッケージ基板の薄形化の市場要求に伴って不可欠な状況にある。

ところで、前記半導体素子７３を内蔵するパッケージ基板の組立工程図を省略するが、この組立工程の際には、マウンタ設備の真空チャックによって一つ一つピックアップされた各半導体素子７３が、その再配線層７３ｆを貫通電極７１ｃに押し付けた状態（図８参照）で接着層材によって前記上側配線基板７１に仮止めされる。その後、前記半導体素子７３付の上側配線基板７１を下側配線基板７２上に、接着層７４を介在させて位置合わせして積層し、この積層体を挟む方向に一括加熱圧着することによって、素子内蔵型のパッケージ基板が形成される。

このような前記従来技術においては、無機絶縁膜７３ｃ上に多くの有機絶縁樹脂膜、即ち、前記第１及び第２有機絶縁樹脂膜７３ｅ、７３ｈが形成され、これら有機絶縁樹脂膜がその形成過程において硬化収縮を起こすため、前記半導体基板７３ａの上表面側に引張応力が発生する。従って、前記半導体基板７３ａは、十分に厚ければ前記引張応力に抗して平坦性を維持できるが、薄形化が進むと前記引張応力に耐えられずにチップ反りを生じ易い。

このようなチップ反りがあると、前記パッケージ基板組立工程の際に前記真空チャックによる素子の吸着（ピックアップ）ができず、マウント作業に支障を来すケースが増加する虞がある。仮にピックアップできても、前述のように半導体素子７３を貫通電極７１ｃに位置合わせして押し付けてマウントする際に、その位置合わせ精度が低下したり、半導体素子７３が押圧力で割れたりする虞がある。このように、半導体素子及びパッケージ基板の薄形化並びに確実かつ安定したマウント作業を共に得ることは困難な状況にある。
特開２００４― ９５８３６号特許公開公報 特開２００３―３１８５４６号特許公開公報

本発明は、前記従来の問題点を解決するものであり、特に平坦性維持可能な薄形化された半導体素子を内蔵し、組み立て容易な薄形化されたパッケージ構造を得るのに好適な積層配線基板及びその製造方法を提供することを目的とする。

請求項１に記載の本発明は、対面配置された第１基板材と第２基板材との間に半導体素子を内蔵して接着封止した積層配線基板であって、前記第１基板材は第１絶縁基板の一方の面に第１配線層が形成された第１配線基板及び第１絶縁基板を貫通し一端面が第１配線層に接続され他端面が第１絶縁基板の他方の面に露出する導電性ペーストからなる導電ビアを備えて構成され、前記半導体素子は、半導体基板の表面側に形成された電極パッド、電極パッド用コンタクト孔を有する無機絶縁膜、前記無機絶縁膜上に設けられ前記電極パッドに接続された再配線層及び前記再配線層に対するコンタクト孔を有する表面絶縁樹脂被膜、前記半導体基板の裏面側に形成され前記表面絶縁樹脂被膜と同質種類の材料からなる裏面絶縁樹脂被膜を有し、前記半導体素子の表面側の再配線層に対して前記第１配線基板の導電ビアが接続されていることを特徴とする。

請求項２に記載の本発明は、請求項１に記載の積層配線基板において、前記裏面絶縁樹脂被膜は第１及び第２裏面絶縁樹脂被膜を含み、半導体基板の裏面側に形成された前記第１裏面絶縁樹脂被膜上に回路パターン層が設けられ、前記第２裏面絶縁樹脂被膜が前記回路パターン層上に形成されていることを特徴とする。

請求項３に記載の本発明は、請求項２に記載の積層配線基板において、前記半導体素子の裏面側の回路パターン層は、抵抗素子及びインダクタ素子の少なくとも一方を含む薄膜機能素子からなることを特徴とする。

請求項４に記載の本発明は、請求項２または請求項３に記載の積層配線基板において、前記第２基板材は、第２絶縁基板の少なくとも一方の面に第２配線層が形成された第２配線基板及び第２絶縁基板を貫通し第２配線層に接続された導電性ペーストからなる導電ビアを備えて構成され、前記第２裏面絶縁樹脂被膜は前記回路パターン層に対するコンタクト孔を有し、第２基板材の前記導電ビアが前記コンタクト孔を通じて前記回路パターン層に接続されていることを特徴とする。

請求項５に記載の本発明は、請求項１〜請求項４のうちいずれか１つに記載の積層配線基板において、前記第１基板材と第２基板材との間に第３基板材が配置され、前記第３基板材は前記半導体素子が挿入される開口部を有するフィルム状の絶縁性スペーサからなり、前記第１乃至第３基板材相互間及び前記開口部に接着層材が充填されていることを特徴とする。

請求項６に記載の本発明の積層配線基板の製造方法は、（Ａ−１）半導体ウエハから個片化される複数の半導体素子に各々対応した複数の半導体基板部分の表面側に、電極パッドを含む配線層、前記電極パッドに対するコンタクト孔を有する無機絶縁膜、前記無機絶縁膜上に設けられ前記パッドに接続された再配線層および前記再配線層に対するコンタクト孔を有する表面絶縁樹脂被膜を形成する工程と、（Ａ−２）前記半導体ウエハの裏面側に、前記表面絶縁樹脂被膜と同質種類の裏面絶縁樹脂被膜を形成する工程と、（Ａ−３）その後、前記半導体ウエハをダイシングして各半導体素子に個片化する工程と、（Ｂ）第１絶縁基板の一方の面に第１配線層を、他方の面に第１接着層をそれぞれ設け、前記第１配線層の一部に対応して第１絶縁基板及び第１接着層を貫通する第１貫通孔を設け、第１貫通孔に導電性ペーストを充填することによって、一端面が第１配線層に接続され他端面が第１絶縁基板の他方の面に露出された第１貫通電極を設けて第１基板材を形成する工程と、（Ｃ）第１貫通電極の前記他端面を前記再配線層に位置合わせし前記半導体素子を前記第１接着層に仮止め接着して前記第１基板材と一体化する工程と、（Ｄ）第１基板材の第１接着層側に対面する第２接着層が形成された第２基板材を用意する工程と、（Ｅ）一体化された前記第１基板材及び半導体素子を第２基板材上に位置合わせして重ね合わせる工程と、（Ｆ）第１、第２基板材相互を重ね合わせ方向に一括加熱プレスして接着すると共に、第１貫通電極の他端面を前記半導体素子の再配線層に接続する工程とを備えることを特徴とする。

本発明の積層配線基板の構造及び製造方法によれば、半導体素子の表裏両面に絶縁樹脂被膜を形成することによって、前記従来の問題点が解決され、特に平坦性を維持し薄形化された半導体素子を内蔵することができ組み立て容易な薄形化されたパッケージ構造を得ることができるという効果を奏することができる。

以下、本発明の積層配線基板の第１の実施形態について、まず、その構造を示す図１及び図２を参照して説明する。

パッケージタイプの積層配線基板の上面側を構成する第１基板材１は、例えばポリイミド樹脂フィルムからなる第１絶縁基板１ａ及びその一方の面（上面）にパターンニング形成された銅箔製の第１配線層１ｂを有する第１配線基板、及び前記第１絶縁基板１ａを貫通して設けられ一端（上端）が第１配線層１ｂの一部に接続された導電性ペーストからなる複数の第１貫通電極１ｃ（導電ビア）を備えて構成されている。

積層配線基板の下面側を構成する第２基板材２は、前記第１基板材１の下方に離間して対面配置され、例えばポリイミド樹脂フィルムからなる第２絶縁基板２ａ及びその一方の面（下面）にパターニング形成された銅箔製の第２配線層２ｂを有する第２配線基板、及び前記第２絶縁基板２ａを貫通して設けられ一端（下端）が第２配線層２ｂの一部に接続された導電性ペーストからなる複数の第２貫通電極２ｃ（導電ビア）を備えて構成されている。

前記第１基板材１と第２基板材２との間に配置された半導体素子３は図中の左右中央に位置する例えば半導体ＩＣチップからなっている。前記素子３は、例えばシリコン製の半導体基板３ａの表面側（上面）に形成されたＩＣ回路配線及び電極パッド３ｂ、電極パッド３ｂに対するコンタクト孔を有する酸化珪素や窒化珪素などの無機絶縁物からなる無機絶縁膜３ｃを有する。

無機絶縁膜３ｃ上には、前記電極パッド３ｂに対するコンタクト孔３ｄ（図３（ｂ）参照）を有する第１表面絶縁樹脂被膜３ｅが形成され、前記電極パッド３ｂ及び第１表面絶縁樹脂被膜３ｅ上にパターンニング形成された例えば銅製の複数の再配線層３ｆ、及び前記第１表面絶縁樹脂被膜３ｅ表面を被覆し、前記再配線層３ｆに対するコンタクト孔３ｇ（図３（ｄ）参照）を有する第２表面絶縁樹脂被膜３ｈを備えている。

そして、前記第１基板材１の複数の第１貫通電極１ｃのうち図中左右中央部にある２つの第１貫通電極１ｃは、前記各再配線層３ｆにそれぞれ対向可能なピッチで配置されていて、その各下端部が前記各コンタクト孔３ｇを通じて前記各再配線層３ｆ表面にそれぞれ接続されている。

前記半導体素子３の半導体基板３ａの裏面側（下面）には、第１裏面絶縁樹脂被膜３ｉが被着され、前記第１裏面絶縁樹脂被膜３ｉ表面に回路パターン層３ｊが形成されている。更に、これら表面には、前記回路パターン層３ｊに対するコンタクト孔３ｋ（図３（ｆ）参照）を有する第２裏面絶縁樹脂被膜３ｌが形成されている。

前記回路パターン層３ｊの具体例を図２に示す。即ち、前記回路パターン層３ｊは、図２（ａ）及び図２（ｂ）にそれぞれ示すようなインダクタ素子Ｌ及び抵抗素子Ｒからなる受動素子のような薄膜機能素子として形成される。このように、前記半導体素子３はその裏面にも機能素子を組み込むことにより、一般的に複数チップを実装していたものを、１チップで済ませることができ、簡単な構造にて１チップ当たりの多機能化を図ることができる。

前記回路パターン層３ｊは、例えばスパイラル状やメアンダー状などの種々のパターンで形成することができ、インダクタ素子Ｌ及び抵抗素子Ｒに限らずキャパシタ素子とすることも可能であり、各素子単一のみならず、複数種類の組み合わせなどのバリエーションをもって形成できる。また、図２に示された各素子ＬやＲに対するパッドｐ１及びｐ２は、前記第２基板材２の第２貫通電極２ｃと突き合わせて電気的に接続される。なお、前記抵抗素子Ｒにはカーボン材料を用いるとよい。

ところで、前記第１及び第２表面絶縁樹脂被膜３ｅ及び３ｈは、一般的に、貫通電極１ｃの押圧接続時の素子への押圧力緩衝や再配線層３ｆなどの表面保護のために設けられているものの、その形成過程において硬化収縮を起こし前記半導体基板３ａの上表面側に引張応力が発生しチップ反りを誘発するおそれがある。

しかしながら、前記第１及び第２裏面絶縁樹脂被膜３ｉ、３ｌは、前記第１及び第２表面絶縁樹脂被膜３ｅ及び３ｈと同質種類の材料で形成されていて、その形成過程において硬化収縮を起こし前記半導体基板３ａの裏面側に引張応力を発生させることによって、前記半導体基板３ａの表裏の引張応力を相殺するように作用し、チップ反りを防止することができる。また、この相殺をより効果的に生じさせるためには、前記表面絶縁樹脂被膜３ｅ、３ｈと裏面絶縁樹脂被膜３ｉ、３ｌとの厚さを最適な厚さに相互調整するとよい。

前記第１基板材１と第２基板材２との中間に配置された第３基板材４は、第３絶縁基板４ａの表裏両面にそれぞれパターンニング形成された例えば銅箔製の第３配線層４ｂ、４ｃ並びにこれら相互間のスルーホールによる層間導電路４ｄを有する両面配線タイプの中間配線基板で構成されている。そして、前記第３基板材４（中間配線基板）は前記半導体素子３が挿入される開口部４ｅを有する。前記開口部４ｅは、前記半導体素子の外径よりもやや大きめの口径をもって前記絶縁基板４ａに貫通して形成され、前記半導体素子の全側周との間に隙間をもって取り囲める形状及び寸法とされている。

前記第１乃至第３基板材１、２、４相互間及び前記開口部４ｅの隙間に充填された接着層材５は、これらの部材１、２、４を接着して一体化するものであり、前記半導体素子３が前記接着層材５（素材や形成方法の詳細は後述する）に埋め込まれて封止されるようになっている。

前記第３基板材４（中間配線基板）の上下面の配線層４ｂ及び４ｃは、図中の左右両側の位置において対向する前記第１基板材１の貫通電極１ｃ及び前記第２基板材２の貫通電極２ｃにそれぞれ接続されている。

このようにして、前記第１乃至第３基板材１、２、４は、いずれも回路配線基板で構成され、前記第１及び第２基板材１、２は、パッケージタイプの積層配線基板内の半導体素子などを含む内部回路要素に対して、いずれも貫通電極１ｃ、２ｃを通じて、パッケージ上下両面の配線層１ｂ、２ｂへの層間導通ビアを構成することができる。従って、パッケージの薄形化及び小サイズ化を図ると共に、前記半導体素子の高機能化や内蔵素子数の増加などに伴う配線数の増加にも容易に対応できる。

更に前記半導体素子３のチップ面積よりもできるだけ広めの面積を有する前記各絶縁基板を使用した場合、前記第１乃至第３基板材１、２、４の各配線層は、前記半導体素子３外側方向へ引き延ばせるので配線層間ピッチに余裕をもたせることができ、より一層前記高機能化や内蔵素子数の増加に対応し易い。

また、前記第３基板材４は、その厚さが前記半導体素子３の厚さと同程度とされていて、後述する一括加熱圧着工程において、前記第１及び第２基板材１、２との平行性を保ちつつ接着層材５による接着を行うためのスペーサとしての役割を果たすこともできる。

ところで、前記半導体素子３は、その内蔵素子数や回路機能数に応じてその電極パッド数が種々異なったものが存在する。従って、組込対象の半導体素子３の種類に対応して前記各基板材１、２、４に形成される前記各配線層は、その種類に応じて配線層数、配線ピッチ及び配線長などを定めて形成された再配線層と称することもできる。

ところで、本発明の第１実施形態では、前記第１、第２基板材１、２をいわゆる片面配線基板で構成し、第３基板材４を両面配線基板で構成するが、前記第１、第２基板材１、２を両面配線基板としたり、第３基板材４を片面配線基板とするなど適宜変更してもよく、前記各基板材１、２、４は、いずれも絶縁基板の少なくとも一方の面に配線層が形成されていればよい。

また、図示していないが、前記第３基板材４は、その絶縁基板４ａを、パッケージタイプの積層配線基板の外側方に長尺状に延長させた延長部を有する形状とし、この延長部にパッケージ内の配線層に接続された外部端子層を設けることによって、外部のコネクタなどと電気的に接続できる構造とすることもできる。この場合は、前記第３基板材４はパッケージ内回路構成用の中間配線基板としてのみではなく、電源供給端子や電子機器などの外部回路との入出力端子を備えたフラットケーブルとしての機能をも持つことができる。

次に、本発明の第１実施形態における前記積層配線基板の製造方法について、図３〜図６を参照して説明する。図３は前記半導体素子３の製造工程、図４は前記第１基板材１の製造工程、図５は前記第３基板材４の製造工程をそれぞれ示す断面図であり、図６は前記パッケージタイプの積層配線基板の組立方法を説明するための断面図である。

そこで、図３を参照して前記半導体素子３の製造方法を説明すると、図３（ａ）の工程では、例えばシリコン製の半導体ウエハ３Ａの上表面に、選択拡散技術などにより、例えばＩＣ／ＬＳＩなどの前記半導体素子３に対応する単位素子領域（図示略）を多数形成し、各素子領域毎に複数ずつの素子用の電極パッド３ｂを形成する。また、各電極パッド３ｂに対するコンタクト孔を有する酸化珪素や窒化珪素などからなる無機絶縁膜３ｃをウエハ３Ａ上面に形成する。

次に、図３（ｂ）に示すように、前記半導体ウエハ３Ａ上表面側に、電極パッド３ｂ及び無機絶縁膜３ｃ全面に亘って、液状の感光性ポリイミド前駆対をスピンコートし、フォトリソグラフィによってコンタクト孔３ｄを形成した後、焼成して厚さ１０μｍの第１表面絶縁樹脂被膜３ｅを形成する。

そして、図３（ｃ）に示すように、コンタクト３ｄから露出する前記各電極パット３ｂ及び第１表面絶縁樹脂被膜３ｅ上に、セミアディティブ法によって例えば銅めっき層によるパターン化された導体回路としての厚さ５μｍの再配線層３ｆを形成する。

その後、図３（ｄ）に示すように、前記ウエハ３Ａの上表面全体に亘って例えば液状感光性ポリイミド前駆体をスピンコートし、フォトリソグラフィにより前記各再配線層３ｆの一部表面を露出させるためのコンタクト孔３ｇを形成した後、焼成して厚さ５μｍの第２表面絶縁樹脂被膜３ｈを形成する。前記第１及び第２表面絶縁樹脂被膜３ｅ、３ｈは半導体素子の表面保護膜として役立ち、感光性有機材料を使用するとコンタクト孔形成などのパターン化処理に役立つ。

次に、前記半導体素子３に対応する前記単位素子領域毎に、前記各再配線層３ｆを通じて、プロービング検査を行って電気的特性の良否を判別する。その判別結果は必要に応じてウエハ上にマーキング表示してチップの良否分別し易くしておいてもよい。

その後、前記ウエハ３Ａ裏面を例えば砥石により研磨や機械的或いは化学的ポリッシングなどの方法によって半導体素子３の総厚が８５μｍになるまで加工し、所定の厚さの薄形化された前記半導体基板３ａ（この段階ではウエーハ状態）を形成する。そして、半導体基板３ａの裏面全体に亘って、液状の感光性ポリイミド前駆体をスピンコートし、焼成して厚さ１０μｍの第１裏面絶縁樹脂被膜３ｉを形成する。

更に、図３（ｅ）に示すように、前記第１裏面絶縁樹脂被膜３ｉの表面にセミアディティブ法を用いて厚さ５μｍの回路パターン層３ｊを形成した。この回路パターン層３ｊは、図中ではその中央に位置する一単位素子領域についてのみ示し、他の部分の図示は省略されている。

次に、図３（ｆ）に示すように、前記第１裏面絶縁樹脂被膜３ｉ及び回路パターン層３ｊの表面に亘って、液状の感光性ポリイミド前駆体をスピンコートし、フォトリソグラフィにより前記回路パターン層３ｊの両端のパッドｐ１、ｐ２（詳細は図２参照）をの一部表面を露出させるためのコンタクト孔３ｋを形成した後、焼成して厚さ５μｍの第２裏面絶縁樹脂被膜３ｌを形成する。

図３（ｇ）に示すように、ダイシングし、薄形化された半導体基板３ａを有する複数の個片化された半導体素子３を取り出す。なお、前記半導体素子３は、半導体ＩＣ或いはＬＳＩなど種々の半導体製品に適用可能であり、通常の導電用回路の他にインダクタ、キャパシタ、抵抗などの回路要素を含ませることができる。

ところで、前記第１及び第２表面絶縁樹脂被膜３ｅ、３ｈと、前記第１及び第２裏面絶縁樹脂被膜３ｉ、３ｌとは、前述のように相互に同一もしくは同質種類の感光性有機樹脂材料を用いて構成され、半導体基板３ａの表裏両面におけるこれら樹脂被膜の厚さが等しくなるように形成されている。

従って、有機絶縁樹脂被膜の形成過程における硬化収縮及び引張応力が前記半導体基板３ａの表裏両面に均等に作用して相殺し合って半導体基板３ａのチップ反りが避けられその平坦性を保つことができる。そのために、半導体基板３ａをより一層薄形化できると共にパッケージタイプの積層配線基板全体のより一層の薄形化を図ることができる。

また、後述する積層配線基板の組立時における半導体チップのピックアップやその取り扱いが容易であり、組み立て作業の精度も向上する。なお、前記表裏両面の絶縁樹脂被膜相互の厚さをできるだけ均等にするのが望ましいが、半導体素子の表面保護被膜の材料や形態などに応じて表裏面の各絶縁樹脂被膜の厚さ関係を最適な値に適宜調整するとよい。

更に、前記半導体基板３ａの素材であるシリコンは、結晶方向に沿って割れやすい性質をもっているが、前記基板３ａの表裏両面を弾性率の低い前記絶縁樹脂被膜３ｅ、３ｈ、３ｉ及び３ｌで覆っているので、抗折強度が強くなるという利点もある。

なお、前記各絶縁樹脂被膜３ｅ、３ｈ、３ｉ及び３ｌを形成するための他の感光性有機樹脂材料としては、ベンゾシクロブテン（ＢＣＢ）やポリベンゾオキサゾール（ＰＢＯ）などを用いることができる。また、このような感光性有機樹脂の被着方法としては、全ての工程において、スピンコートによる塗布に限らず、カーテンコート、スクリーン印刷或いはスプレーコートなどによる方法を適用することができる。更に、このような感光性有機樹脂は、液状体に限らずフィルム状の樹脂を用いてウエーハにラミネートする方法を適用することもできる。

次に、前記第１基板材１の製造方法について、図４を参照して説明する。まず、図４（ａ）
に示す工程では、例えばポリイミド樹脂フィルムからなるフレキシブルな第１絶縁基板１ａの一方の面（上面）に銅箔製の配線材料層１Ｂが設けられた片面銅張板（ＣＣＬ）を用意する。前記第１絶縁基板１ａ及び配線材料層１Ｂにはそれぞれ厚さ２５μｍ及び９μｍのものを使用した。

また、前記ＣＣＬは、銅箔にポリイミドワニスを塗布してワニスを硬化させたいわゆるキャスティング法により作製したもの、或いは、ポリイミドフィルム上にめっきシード層をスパッタし、銅電解めっきを成長させたもの、他にも圧延や電解による銅箔とをポリイミドフィルムとを貼り合わせたものなどを使用することができる。前記第１絶縁基板１ａは、ポリイミド樹脂に代えて、液晶ポリマーなどのプラスチックフィルムを使用することもできる。

図４（ｂ）に示す工程では、前記配線材料層１Ｂ表面にフォトリソグラフィにより所望の回路パターンに対応するエッチングレジストパターン（エッチングマスク）を形成した後、前記配線材料層１Ｂに化学的選択エッチングを行うことによって、所望回路にパターンニングされた第１配線層１ｂを有する第１配線基板を得た。前記エッチングには、例えば塩化第二鉄を主成分とするエッチャントを用いたが、塩化第二銅を主成分とするエッチャントを用いることもできる。

図４（ｃ）に示す工程では、前記第１絶縁基板１ａの第１配線層１ｂとは反対側となる他方の面（下面）に接着層５ａ及び樹脂フィルムＦを順次重ねて加熱圧着により貼り合わせる。前記接着層５ａには素材厚さ２５μｍのエポキシ系熱硬化性樹脂フィルム接着材を使用し、前記樹脂フィルムＦには厚さ２５μｍのポリイミド樹脂フィルムを使用した。前記加熱圧着は、真空ラミネータを用い、減圧下の雰囲気中にて、前記接着材の硬化温度以下の温度で、０．３ＭＰａの圧力によるプレスを行った。

前記接着層５ａの素材としては、前記エポキシ系熱硬化性樹脂に代えてアクリル系樹脂などの接着材、或いは熱可塑性ポリイミドに代表される熱可塑性接着材を使用することもできる。また、前記接着層５ａは、フィルム状素材に代えて例えばワニス状の樹脂接着剤を前記第１絶縁基板１ａ下表面に塗布して形成することもできる。

前記樹脂フィルムＦは、ポリイミドに代えてＰＥＴやＰＥＮなどのプラスチックフイルムを使用してもよく、前記接着層５ａの表面にＵＶ照射によって接着や剥離が可能なフイルムを被着形成してもよい。

次に、図４（ｄ）に示す工程では、前記第１絶縁基板１ａ、接着層５ａ及び樹脂フィルムＦを下面側から貫通するようにＹＡＧレ−ザで穿孔することによって、直径１００μｍのビアホールとしての複数の貫通孔１ｄ（図中では４箇所）を形成する。その後、ＣＦ４及びＯ２混合ガスによるプラズマデスミア処理を施す。

前記レーザ加工時に、配線層１ｂのうち各貫通孔１ｄに対応する中央の部分に直径３０μｍ程度の小孔（図示せず）を形成してもよい。前記貫通孔１ｄや小孔は、炭酸レーザやエキシマレーザなどによるレーザ加工或いはドリル加工や化学的エッチングによって形成することもできるし、ドリル加工や、化学的エッチングによって形成することもできる。

また、前記プラズマデスミア処理は、使用ガスの種類として、ＣＦ４及びＯ２混合ガスに限定されず、Ａｒなどの他の不活性ガスを使用することができるし、ドライ処理に代えて薬液を用いたウエットデスミア処理を適用してもよい。

そして、図４（ｅ）に示す工程では、前記各貫通孔１ｄに、スクリーン印刷法により導電性ペーストをそれぞれの前記貫通孔１ｄの空間を埋め尽くすまで充填することによって複数の貫通電極１ｃを形成する。その後、前記樹脂フィルムＦを剥離する。その結果、前記各貫通電極１ｃの他端面（下面）の部分は、前記樹脂フィルムＦの厚さ寸法分の高さをもって前記接着層５ａの下面側に突出した状態で露出される。このように前記樹脂フィルムＦは、その厚さを適宜選定することによって貫通電極の突出高さを調整し、前記貫通電極１ｃと半導体素子３の再配線層３ｄとの押し付け接続の際、これら相互の低抵抗接続及び素子へのダメージ回避が得られるようにその押圧力を調整することができる。

特に、前記貫通孔１ｄに連通する前記小孔が前記第１配線層１ｂに形成されている場合は、前記貫通電極１ｃの一端面（上側）が前記第１配線層１ｂの内面（下面）及び前記小孔内壁に亘って比較的広面積をもって係合して、より一層強固に接続される。以上の工程を経て前記第１基板材１が形成される。

ところで、前記貫通電極１ｃの導電ペーストは、ここでは、ニッケル、銀及び銅の群から選択された少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム及び鉛の群から選択された少なくとも１種類の低融点金属粒子とを含み、エポキシ樹脂を主成分とするバインダ成分を混合したペーストで構成した。

また、前記バインダ成分の粘度等を調整することによって、前記貫通電極１ｃと再配線層３ｄとの押し付け接続の際、その接続抵抗を低くし、素子へのダメージを軽減できる。そして、前記導電ペーストは、接着層５ａの硬化温度程度の低温で、前記金属粒子がその粒子同士で拡散接合できたり、前記再配線層３ｄの金属と拡散接合できたりして合金化し易い金属組成を用いることにより、バルクの金属やめっきによる層間接続と同等の接続信頼性を確保できる。なお、前記導電ペーストは熱伝導性にも優れているので、発生熱を外部へ熱伝導並びに放散させる効果を得ることもできる。

ところで、前記第２基板材２は、その製造方法について図示していないが、前記第１基板材１同様に、例えばポリイミド樹脂フィルムからなるフレキシブルな第２絶縁基板２ａの一方の面（図１では下面）に銅箔製の第２配線層２ｂ用の配線材料層を設けた片面銅張板（ＣＣＬ）が使用される。そして、前記第２絶縁基板２ａの他方の面（図１では上側）には、前記第１基板材１の接着層５ａ及び樹脂フィルムＦと同様な接着層５ｂ及び樹脂フィルム（図示せず）が貼り合わされている。更に、第２配線層２ｂのパターニング、貫通孔及び導電性ペーストからなる貫通電極２ｃの形成方法、更に各部材の使用素材は前記第１基板材１の場合と同様である。前記貫通電極２ｃは、前記半導体素子３の回路パターン層３ｊ両端のパッドｐ１、ｐ２に対応する位置にも設けられている。

次に、前記第３基板材４の製造方法について、図５を参照して説明する。まず、図５（ａ）に示す工程では、例えばポリイミド樹脂フイルムからなる絶縁基板４ａの両面に銅箔製の配線材料層４Ｂ及び４Ｃがそれぞれ設けられた両面銅張板（ＣＣＬ）を用意する。そこで、図５（ｂ）に示すように、例えばドリルによって前記両面ＣＣＬを貫通するスルーホールＴＨを形成し、ＣＦ４及びO2混合ガスによるプラズマデスミア処理を施す。

その後、図５（ｃ）に示すように、前記両面ＣＣＬの両表面及びスルーホールＴＨ内壁に全体的に銅めっきを成長させて配線材料層４ＢＣを形成する。このとき、スルーホールＴＨ内壁に層間導電ビア４ｄが形成される。

そして、図５（ｄ）に示すように、前記両面ＣＣＬの両面において、前記第１基板材１の形成と同様な方法により、前記材料層４ＢＣに回路パターンニングを施して、一方の配線層４ｂ及び他方の配線層４ｃを絶縁基板４ａの上下両面にそれぞれ形成する。このパターンニングの際に、前記絶縁板４ａの中央部分４ａ１は、前記材料層４ＢＣのうち前記半導体素子３と対応する部分が除去されて、両面とも露出されている。即ち、前記配線層４ｂ及び配線層４ｃは、実装後の前記半導体素子３が接触しないようなピッチでパターンニングされている。

次に、図５（ｅ）に示すように、前記絶縁板４ａの中央部分４ａ１に、例えばドリルによって貫通させた開口部４ｅを形成する。前記開口部４ｅは、前記半導体素子３の外側壁を離間して取り囲むように、前記半導体素子３の外径よりも一回り大きい形状／寸法とされている。

前記スルーホールＴＨや開口部４ｅは、ＹＡＧレーザ、炭酸レーザ或いはエキシマレーザによっても化学的エッチングによっても形成することができる。前記プラズマデスミア処理は、使用ガスの種類として、ＣＦ４及びＯ２混合ガスに限定されず、Ａｒなどの他の不活性ガスを使用することができるし、ドライ処理に代えて薬液を用いたウエットデスミア処理を適用してもよい。

なお、前記第１〜第３基板材１、２、４は、半導体素子の検査選別と同様に、いずれも製造後、パッケージ組立部品として、品質検査などによって良否選別される。

次に、前記第１実施形態のパッケージタイプ配線基板の組立てに係わる製造方法について図６を参照して説明する。なお、図１〜図５に示された各部分と同一または同様な部分については、同一の引用符号を付し、その詳細な説明を省略する。

まず、図６（ａ）に示す工程では、前述の図３（ｄ）〜図３（ｆ）の工程中に検査選別された良品に相当する半導体素子（チップ）３を用意する。この良品チップ３は、前述の図４（ｅ）に示す工程で製作された第１基板材（第１配線基板）１に、半導体素子チップ用マウンタで位置合わせして、前記接着層５ａの材料及び貫通電極１ｃの導電性ペーストの硬化温度以下で加熱圧着することによって仮留め接着される。具体的には前記半導体素子３の再配線層３ｆが前記第１基板材の貫通電極１ｃ及び前記接着層５ａの下面に仮留め接着される。

前記半導体素子３は、前述のように平坦な形状をもって作製され、その形状が維持されているので、前記第１基板材１へのマウントに際しては、真空チャックによって確実にピックアップされ、前記再配線層３ｆと貫通電極１ｃとの位置合わせ精度が高い状態で前記第１基板材１に確実にマウント（一体化）される。

そして、図６（ｂ）に示す工程では、第２基板材（第２配線基板）２を、その貫通電極２ｃ及び接着層５ｂを上方に向けて配置し、その上に第３基板材（中間配線基板）４を位置合わせして重ね合わせる。このとき、図中左右位置の前記貫通電極２ｃの上端面には、前記第３基板材２下面の配線層４ｃの一部が重なる。

次に、前記第１基板材（第１配線基板）１に一体化された前記半導体素子３を、前記第３基板材４の開口部４ｅに位置合わせして挿入すると共に、前記第１基板材１を、前記第３基板材４上に重ね合わせる。このとき、前記半導体素子３は、その半導体基板３ａの全外側周が前記開口部４ｅの内壁との間に隙間を保ち、前記第３基板材４の配線層４ｂ、４ｃと接触しないように配置される。また、前記第１基板材１の図中左右位置の貫通電極１ｃ下端面は、前記第２基板材２の一部の貫通電極２ｃと対向して、前記第３基板材４上面の配線層４ｂの一部に重なる。更に、図中央位置の２つの貫通電極２ｃの各上端面は、半導体素子３裏面の回路パターン層３ｊの両端のパッドｐ１及びｐ２にそれぞれ重ね合わされる。このようにして、前記第１乃至第３基板材１、２、４及び半導体素子３の積層体が構成される。

そして、前記積層体を、真空キュアプレス機を用いて、１ｋＰａ以下の減圧雰囲気中で積層方向に一括に加熱圧着することによって、図１に示すような一括多層化されたパッケージタイプ配線基板を完成する。この工程において、前記第１及び第２基板材１、２の各接着層５ａ及び５ｂは、加熱加圧により塑性流動して前記各基板材相互間、第３基板材４の開口部４ｅと半導体素子３の側周との間の隙間、及びスルーホールＴＨを埋め尽くし、図１のように単一層化された接着層材５になって最終的に熱硬化する。

なお、前記各接着層５ａ及び５ｂが加熱加圧により塑性流動して前記各基板材相互間を封止する段階で、中間配線基板を構成する前記第３基板材は、前記積層体の各部材の平行性を維持するスペーサとしての役割を兼ねることができる。

その結果、半導体素子３を前記接着層材５内に埋め込んだパッケージ接着封止が簡単に得られる。この段階では、前記パッケージ封止に並行して前記導電ペーストの硬化及び金属成分の合金化が行なわれる。その結果、前記各貫通電極が１ｃと半導体素子３の再配線層３ｆとの押し付け接続に際しても素子へのダメージが避けられ低抵抗接続が得られる。

このような第１実施形態に係る製造方法によれば、前記第１及び第２基板材１、2は、片面ＣＣＬのような金属箔張配線基板材を用い、層間接続のための前記第１、第２貫通電極１ｃ、２ｃは導電ペーストの印刷充填で簡単に形成することができる。従って、前述した従来のビルトアップ方式（特許文献１参照）に比べて、全パッケージ組み立て工程を通じて、めっき工程を排除することができ、生産時間及び生産コストを大幅に低減できる。

また、一括熱プレス工程によって、第１〜３基板材１、２、４が各接着層５ａ、５ｂを介して、相互に接着固定されてパッケージ基板積層構造が１回のプレスで得られるために、前記ビルトアップ方式に比較して、これら積層部材にかかる熱履歴並びに同部材の劣化を著しく低減できる。

更に、第１〜第３基板材１、２、４及び半導体素子３は、予め別々の工程ラインで製造されるので、製造工程毎にそれぞれの組み立て部材に不良が生じても、その都度不良品を排除することができ、歩留まり悪化の累積を避けることができる。

次に、本発明の第２の実施形態に係る積層配線基板について図７を参照して説明する。なお、図１〜図６に示された各部分と同一または同様な部分については、同一の引用符号を付しその詳細な説明を省略する。

この第２実施形態にて用いる半導体素子３は、前記第１実施形態の半導体素子の第１表面絶縁樹脂被膜３ｅ、第２裏面絶縁樹脂被膜３ｌ及び回路パターン３ｊを省いた形態とされている。即ち、半導体基板３ａの表面側は、再配線層３ｆが無機絶縁層３ｃ表面に直接被着されていて、第２表面絶縁樹脂被膜３ｈのみによりカバーされ、半導体基板３ａの裏面側は、第１裏面絶縁樹脂被膜３ｉのみによってカバーされている。

このようにすれば、半導体素子のチップ反りを避けると共により一層の薄形化を図ることができる。更には、前記第１裏面絶縁樹脂被膜３ｉのフリーな表面に良導熱性の被膜を形成することによって素子の放熱効果を向上することもできる。

第１基板材１ｘは多層配線基板構造で構成されている。即ち、第１基板材１ｘは、第１絶縁基板１ａ、第１配線層１ｂ及び導電ペースト製の貫通電極１ｃを有する下側配線基板（半導体素子３側）の上に、上側配線基板を積層して形成されている。前記上側配線基板は、他の絶縁基板１ｄの上面にパターン化された他の配線層１ｆ及び前記他の絶縁基板１ｄを貫通する他の導電ペースト製の複数の貫通電極１ｇ（図中４箇所）を有していて、接着層１ｅによって、前記第１配線層１ｂ及び第１絶縁基板１ａ上に接着されている。

前記各貫通電極１ｇは、その一端面（上端）が前記他の配線層１ｆの内面に接続され、他端面（下端）が前記第１配線層１ｂに熱圧着して接続されている。前記貫通電極１ｃ及び１ｇは、図７から分かるように、いずれも凸形状を有し貫通電極本体部分よりも径小な各突端部が、各々対応する配線層１ｅ及び１ｆに予め形成された小孔に充填かつ係合されている。

このような形状の前記貫通電極１ｃ、１ｇ及び配線層１ｅ、１ｆの小孔形成は、前記第１実施形態における貫通電極１ｃ、２ｃ及び配線層１ｂ、２ｂにも適用することができる。

前記他の絶縁基板１ｄ及び他の配線層１ｆ上には、ソルダーレジスト６が被着されている。前記ソルダーレジスト６は、前記各貫通電極１ｇに対応する他の配線層１ｆの各部分を露出させる複数のコンタクト孔を有し、前記上側配線基板上面に、はんだペーストをパターン印刷し、リフローさせることによって、ボール状のはんだバンプからなる複数の外部端子電極７が形成されている。前記外部端子電極７は、前記ボールバンプに限らず、搭載する電子機器等の接続端子構造などに応じて、例えばビームリードタイプなど他の外部端子構造を採用することも可能である。

前記第１基板材１ｘは、他の配線基板を更に積層して２層以上に多層化することができ、前記半導体素子３の多機能／高機能化に応じて、所望複数の配線基板を積層した多層配線基板構造を提供することによって、高機能化する電子機器への搭載対応が自在に行える。

第２基板材２ｘは、この例では、前記第１基板材１ｘや半導体素子３等に対する支持板としてフレキシブルな例えばポリイミド樹脂フィルムによって構成されている。支持板としての前記第２基板材２ｘは、ＰＥＮやＰＥＴなどの絶縁フィルム、リジッドなガラスエポキシ樹脂絶縁板或いは銅箔などの金属板などを用いて形成してもよい。

また、前記第２基板材２ｘは、良導熱性の材料、例えば銅箔などで構成すれば、前記支持板の役割のみならず、半導体素子３からの熱を外部に効果的に放熱させることができ、素子３の電気的動作を安定化させることができる。その場合は、従来技術では内蔵することが不可能であった発熱量の大きい半導体素子でも実装可能となり、種々の半導体素子に対するパッケージ基板の適用範囲を拡大できる。

第３基板材４ｘは、専らスペーサの役割を果たすためのもので、半導体素子３と同程度の厚さで、その側周を隙間をもって囲む開口部４ｅを有する例えばポリイミド樹脂フィルムが使用されている。このような第３基板材４ｘは、前記第１基板材１ｘ及び第２基板材２ｘ相互を接着層材５を介して加熱圧着する際の接着層材の不所望な流動変形を抑制し、基板材１ｘと２ｘとの平行性や前記半導体素子３の位置精度を高めることができる。

ところで、前記第１実施形態の第１〜第３基板材１、２、４と第２実施形態の第１〜第３基板材１ｘ、２ｘ、４ｘとの間で各部材の交換組み合わせしてもよい。例えば、前記第１実施形態において、その第１基板材１の代わりに第２実施形態の第１基板材１ｘを使用したり、前記第３基板材４の代わりに第３基板材４ｘを使用してもよい。このように前記第１及び第２実施形態の各第１〜第３基板材を適宜組み合わせることによって、前記半導体素子３の多機能／高機能化に応じた種々の形態のパッケージタイプの積層配線基板を提供することができる。

また、前記第２実施形態におけるソルダーレジスト及びはんだボールバンプからなる複数の外部端子電極の技術を、前記第１実施形態にも適用することが可能である。即ち、前記第１実施形態における前記第１基板材１の上面及び第２基板材２の下面に、このようなソルダーレジスト及び複数の外部端子電極を形成することができる。

ところで、前記第１及び第２実施形態の積層配線基板のいずれにおいても、前記第３基板材４、４ｘを省略して、前記第１基板材１、１ｘと第２基板材２、２ｘとを接着層材５のみによって接着し、パッケージをより一層薄形化することも可能である。このようなことは、例えば、半導体素子３の機能数やその電極パッド数が比較的少なく、チップサイズや厚さが小さい場合や前記第１基板材１、１ｘの配線層数、配線層ピッチ及び配線層長等並びに絶縁基板面積（サイズ）を小さくできる場合や前記接着層材５の層厚を半導体素子３厚に比して充分に厚くした場合などにおいて実施できる。なお、第２基板材２、２ｘに予め設けられる接着層は、必ずしも第２基板材２、２ｘの全面に設ける必要はなく、例えば、半導体素子に対応する部分を避けた周囲に限定して設けるなど、少なくとも部分的に設けておけばよい。

本発明の第１実施形態に係る積層配線基板を示す断面図である。 本発明の第１実施形態に係る回路パターン層の例を示す拡大平面図である。 本発明の第１実施形態に係る半導体素子の製造方法を説明するための図であり、（ａ）〜（ｇ）はその工程別断面図である。、 本発明の第１実施形態に係る第１基板材の製造方法を説明するための図であり、（ａ）〜（ｅ）はその工程別断面図である。 本発明の第１実施形態に係る第３基板材の製造方法を説明するための図であり、（ａ）〜（ｅ）はその工程別断面図である。 本発明の第１実施形態に係る積層配線基板の組立方法を説明するための図であり、（ａ）及び（ｂ）はその工程別断面図である。 本発明の第２実施形態に係る積層配線基板を示す断面図である。 従来技術における積層配線基板の要部を示す断面図である。 従来技術における積層配線基板に用いられる半導体素子の製造方法を説明するための図であり、（ａ）〜（ｅ）はその工程別断面図である。

符号の説明

１、１ｘ 第１基板材
１ａ、１ｄ、２ａ、４ａ 絶縁基板
１ｂ、１ｆ、２ｂ、４ｂ、４ｃ、 配線層
１ｃ、１ｇ、２ｃ、 貫通電極
２、２ｘ 第２基板材
３ 半導体素子
３ａ 半導体基板
３ｂ 電極パツト
３ｃ 無機絶縁膜
３ｆ 再配線層
３ｅ 第１表面絶縁樹脂被膜
３ｈ 第２表面絶縁樹脂被膜
３ｉ 第１裏面絶縁樹脂被膜
３ｊ 回路パターン層
３ｌ 第２裏面絶縁樹脂被膜
４、４ｘ 第３基板材
５ 接着層材５
１ｅ、５ａ、５ｂ、 接着層

Claims (6)

1. 対面配置された第１基板材と第２基板材との間に半導体素子を内蔵して接着封止した積層配線基板であって、前記第１基板材は第１絶縁基板の一方の面に第１配線層が形成された第１配線基板及び第１絶縁基板を貫通し一端面が第１配線層に接続され他端面が第１絶縁基板の他方の面に露出する導電性ペーストからなる導電ビアを備えて構成され、前記半導体素子は、半導体基板の表面側に形成された電極パッド、電極パッド用コンタクト孔を有する無機絶縁膜、前記無機絶縁膜上に設けられ前記電極パッドに接続された再配線層及び前記再配線層に対するコンタクト孔を有する表面絶縁樹脂被膜、前記半導体基板の裏面側に形成され前記表面絶縁樹脂被膜と同質種類の材料からなる裏面絶縁樹脂被膜を有し、前記半導体素子の表面側の再配線層に対して前記第１配線基板の導電ビアが接続されていることを特徴とする積層配線基板。
2. 前記裏面絶縁樹脂被膜は第１及び第２裏面絶縁樹脂被膜を含み、半導体基板の裏面側に形成された前記第１裏面絶縁樹脂被膜上に回路パターン層が設けられ、前記第２裏面絶縁樹脂被膜が前記回路パターン層上に形成されていることを特徴とする請求項１に記載の積層配線基板。
3. 前記半導体素子の裏面側の回路パターン層は、抵抗素子及びインダクタ素子の少なくとも一方を含む薄膜機能素子からなることを特徴とする請求項２に記載の積層配線基板。
4. 前記第２基板材は、第２絶縁基板の少なくとも一方の面に第２配線層が形成された第２配線基板及び第２絶縁基板を貫通し第２配線層に接続された導電性ペーストからなる導電ビアを備えて構成され、前記第２裏面絶縁樹脂被膜は前記回路パターン層に対するコンタクト孔を有し、第２基板材の前記導電ビアが前記コンタクト孔を通じて前記回路パターン層に接続されていることを特徴とする請求項２または請求項３に記載の積層配線基板。
5. 前記第１基板材と第２基板材との間に第３基板材が配置され、前記第３基板材は前記半導体素子が挿入される開口部を有するフィルム状の絶縁性スペーサからなり、前記第１乃至第３基板材相互間及び前記開口部に接着層材が充填されていることを特徴とする請求項１〜請求項４のうちいずれか１つに記載の積層配線基板。
6. （Ａ−１）半導体ウエハから個片化される複数の半導体素子に各々対応した複数の半導体基板部分の表面側に、電極パッドを含む配線層、前記電極パッドに対するコンタクト孔を有する無機絶縁膜、前記無機絶縁膜上に設けられ前記パッドに接続された再配線層および前記再配線層に対するコンタクト孔を有する表面絶縁樹脂被膜を形成する工程と、
   （Ａ−２）前記半導体ウエハの裏面側に、前記表面絶縁樹脂被膜と同質種類の裏面絶縁樹脂被膜を形成する工程と、
   （Ａ−３）その後、前記半導体ウエハをダイシングして各半導体素子に個片化する工程と、
   （Ｂ）第１絶縁基板の一方の面に第１配線層を、他方の面に第１接着層をそれぞれ設け、前記第１配線層の一部に対応して第１絶縁基板及び第１接着層を貫通する第１貫通孔を設け、第１貫通孔に導電性ペーストを充填することによって、一端面が第１配線層に接続され他端面が第１絶縁基板の他方の面に露出された第１貫通電極を設けて第１基板材を形成する工程と、
   （Ｃ）第１貫通電極の前記他端面を前記再配線層に位置合わせし前記半導体素子を前記第１接着層に仮止め接着して前記第１基板材と一体化する工程と、
   （Ｄ）第１基板材の第１接着層側に対面する第２接着層が形成された第２基板材を用意する工程と、
   （Ｅ）一体化された前記第１基板材及び半導体素子を第２基板材上に位置合わせして重ね合わせる工程と、
   （Ｆ）第１、第２基板材相互を重ね合わせ方向に一括加熱プレスして接着すると共に、第１貫通電極の他端面を前記半導体素子の再配線層に接続する工程と、
   を備えることを特徴とする積層配線基板の製造方法。

Images