JP5427476B2

JP5427476B2 - 半導体センサ装置

Info

Publication number: JP5427476B2
Application number: JP2009133178A
Authority: JP
Inventors: 宜紀佐野
Original assignee: Fujikura Ltd
Current assignee: Fujikura Ltd
Priority date: 2009-06-02
Filing date: 2009-06-02
Publication date: 2014-02-26
Anticipated expiration: 2029-06-02
Also published as: JP2010283021A

Description

本発明は、半導体センサ装置に係り、より詳細には、半導体センサの特性の変動を抑制できる半導体センサ装置の構造に関する。

従来、半導体センサ装置は、外部環境の状態を検出してセンサ信号を出力する半導体センサチップと、この半導体センサチップから出力されるセンサ信号を演算処理する集積回路チップとを配線基板に実装し、樹脂封止して成形している（たとえば、特許文献１参照）。

ところが近年、携帯電話機や、携帯用のパーソナルコンピュータといった携帯電子機器の多機能化に伴い、半導体センサ装置には更なる小型化が要求されている。そこで、従来に比べて小型化を可能とした半導体センサ装置として、厚み方向の一面に半導体センサチップを収容する凹所を形成したパッケージケースを用い、このパッケージケースの上記一面に対向させた状態で信号処理用の集積回路チップを実装するようにしたもの（たとえば、特許文献２参照）や、半導体センサとして圧力センサチップの表面に電気的接続用バンプを形成し、この電気的接続用バンプを半田接合して実装基板上に圧力センサチップを直接実装するようにしたものが提案されている（たとえば、特許文献３参照）。

また、半導体センサチップと実装基板との線膨張率差に起因して生じる応力を緩和することを可能とするため、実装基板の一表面側と他表面側に応力を緩和する溝部を形成すると共に、この溝部の形成位置を一表面側と他表面側とでずらして蛇腹状構造とするようにしたものが提案されている（たとえば、特許文献４参照）。

しかしながら、上述した特許文献１乃至３に記載の半導体センサ装置では、実装基板に対して半導体センサチップを直接実装するものであるため、実装基板と半導体センサチップとの熱膨張率の差異により応力が発生し、半導体センサ特性に変動が生じてしまうことがある。また、上述した特許文献４に記載の半導体センサ装置では、半導体センサチップと、この半導体センサチップから出力されるセンサ信号を演算処理する集積回路チップとを搭載するための実装面積を有する実装基板が必要となり、更なる小型化を達成することができない。しかも、上述した従来の半導体センサ装置では、半導体センサチップと集積回路チップとを実装基板上に実装し、配線によって電気的に接続しなければならず、配線が長くなってしまう。

特開２００５−１８３８５４号公報特開２００５−１２７７５０号公報特開平５−３３２８６３号公報特開２００８−４９４６４号公報

本発明は、上記事情に鑑みて成されたものであり、半導体センサ装置の小型化を達成すると共に、半導体センサの特性の変動を抑制し、半導体センサチップと集積回路チップとを最短配線で電気的に接続することを可能とする半導体センサ装置を提供することを目的とする。

本発明の請求項１に係る半導体センサ装置は、多層配線基板と、前記多層配線基板の内部に埋設されると共に、該多層配線基板に設けた開口部により、特定領域が外部へ露呈された一面を有する集積回路チップと、前記集積回路チップの特定領域内に配される第１配線部を介して電気的に接続され、かつ、該接続に要する部位により支持されている半導体センサチップと、を少なくとも備え、前記多層配線基板は、前記半導体センサチップが配置された側に位置する一面に第２配線部、および、該第２配線部と前記第１配線部とを電気的に接続する貫通電極、を備えていることを特徴とする。

本発明の請求項２に係る半導体センサ装置は、請求項１に記載の半導体センサ装置において、前記接続に要する部位が半田バンプであることを特徴とする。

本発明の請求項３に係る半導体センサ装置は、請求項１又は２に記載の半導体センサ装置において、前記多層配線基板は、前記一面の反対側に位置する他面に第３配線部、および、該第３配線部と前記第２配線部とを電気的に接続する他の貫通電極、を備えていることを特徴とする。

本発明の半導体センサ装置は、多層配線基板の内部に集積回路チップが埋設され、この集積回路チップは、多層配線基板に設けた開口部により外部へ露呈される特定領域を一面に有する。また、この特定領域内に配される第１配線部を介して半導体センサチップを電気的に接続し、この半導体センサチップを接続に要する部位により支持する。ゆえに、多層配線基板の内部に埋設された集積回路チップに半導体センサチップが接続されるので、実装面積を縮小することが可能であり、装置が小型化されるものとなる。また、集積回路チップが半導体センサチップを、多層配線基板を介さず、電気的接続に要する部位により支持するので、実装基板と半導体センサチップとの熱膨張率の差異により発生する応力で半導体センサの特性が変動することを防ぎ、装置の長期信頼性が向上するものとなる。さらに、半導体センサチップと集積回路チップとが、特定領域内において対向して配され実装しているので、半導体センサチップと集積回路チップとの接続を最短配線とすることができる。
したがって、半導体センサ装置の小型化を達成すると共に、半導体センサの特性が変動することを抑制し、半導体センサチップと集積回路チップとを最短配線で電気的に接続することを可能とする半導体センサ装置を提供することができる。

本発明に係る半導体センサ装置の一実施の形態の構成を示す断面図。本発明に係る半導体センサ装置に埋設される集積回路チップの製造方法を工程順に示す断面図。本発明に係る半導体センサ装置の製造方法を工程順に示す断面図。図３に続く工程を順に示す断面図。

以下、本発明を実施した半導体センサ装置の一例について、図面を参照して説明する。
図１は、本発明に係る半導体センサ装置の一実施の形態の構成を示す断面図である。
図１に示すように、本発明に係る半導体センサ装置１０は、半導体センサチップ１と、この半導体センサチップ１から出力されるセンサ信号を演算処理する集積回路チップ２と、半導体センサチップ１及び集積回路チップ２を実装する多層配線基板３とを少なくとも備える。

半導体センサチップ１は、物理量を電気信号に変換して出力するものであり、たとえば、半導体圧力センサチップを挙げることができる。この半導体圧力センサは、たとえば、単結晶シリコン等のダイヤフラム上にピエゾ抵抗効果を有する材料でできた複数個の半導体歪ゲージをブリッジ接続した構成となっている。そして、圧力変化によりダイヤフラムが変形すると、その変形量に応じて半導体歪ゲージのゲージ抵抗が変化し、その変化量が電圧信号としてブリッジ回路から取り出されるようになっている。

集積回路チップ２は、多層配線基板３の内部に埋設されると共に、この多層配線基板３に設けた開口部３９により、特定領域αが外部へ露呈された一面２ａを有する。また、集積回路チップ２は、この一面２ａに第１配線部２５を備える。図１において第１配線部２５は、半導体センサチップ１と半田バンプ５を介して電気的に接続される部分が符号２５Ａで示されている。また、第１配線部２５は、後述する多層配線基板３において半導体センサチップ１が配置された側に位置する一面に形成された第２配線部３２Ａと貫通電極３７を介して電気的に接続される他の第１配線部２５Ｂを備えている。

本発明に係る半導体センサ装置１０において、半導体センサチップ１は、集積回路チップ２の特定領域α内に集積回路チップ２と対向して配され、半田バンプ５を介して電気的に集積回路チップ２と接続している。
このように集積回路チップ２が多層配線基板３の内部に埋設され、半導体センサチップ１が、外部へ露呈された特定領域αにおいて集積回路チップ２と対向して配されることで、半導体センサチップ１の搭載に要する基板表面の領域（実装面積）を最小限に抑えることができ、半導体センサ装置１０の小型化を容易に図ることができる。また、半導体センサチップ１と集積回路チップ２との接続を最短配線とすることができる。しかも、半田バンプ５を用いて接続することで、配線を用いる必要もない。

また、半導体センサ装置１０において、集積回路チップ２は、半導体センサチップ１を第１配線部２５Ａとの接続に要する部位のみにより支持する。すなわち、半導体センサチップ１は多層配線基板３を介さずに支持されている。これにより、多層配線基板３と半導体センサチップ１との熱膨張率の差異により発生する応力で半導体センサの特性が変動することを防ぐことができる。

多層配線基板３は、予め個別に作製された配線付き基材を積層し、一括して多層化することにより大略構成されている。配線付き基材は、絶縁性基材の片面または両面に銅箔等の導電層が積層されたものである。この絶縁性基材としては、たとえば、ポリイミド、ポリイミド複合材料が用いられる。絶縁性基材の厚さは、５〜５０μｍくらいの範囲であれば特に制限されるものではない。また、銅箔の厚さは、一般的に使用される３〜２５μｍくらいの範囲であれば特に制限されるものではない。図１において多層配線基板３は、配線付き第１基材３Ａ、配線付き第２基材３Ｂ、配線付き第３基材３Ｃといった三つの配線付き基材によって構成されているが、配線付き基材の数はこれに限定されるものではない。

配線付き第１基材３Ａは、多層配線基板３において半導体センサチップ１が配置される一方の側に位置する外層基材となるものであり、一方の面に第２配線部３２Ａを備えると共に、他方の面に接着層３３を備える。また、配線付き第１基材３Ａは、一方の面から接着層３３の他方の面までを貫通する、導電性ペーストからなる貫通電極３７，３８を備える。すなわち、多層配線基板３は、半導体センサチップ１が配置された側に位置する一面に第２配線部３２Ａを備え、および、この第２配線部３２Ａと、半導体センサチップ１と電気的に接続された集積回路チップ２における第１配線部２５Ａとは異なる他の第１配線部２５Ｂとを電気的に接続する貫通電極３７を備えている。

これにより、集積回路チップ２で処理した半導体センサチップ１からの電気信号を、集積回路チップ２の他の第１配線部２５Ｂを介して多層配線基板３の埋設部から貫通電極３７と第２配線部３２Ａにより外部へ出力させることができる。また、装置外部から集積回路チップ２への電源供給を行うことも可能となる。

配線付き第２基材３Ｂは、多層配線基板３における内層基材となるものであり、集積回路チップ２の周囲と隙間を形成する大きさをした開口部を有する。また、配線付き第２基材３Ｂは、一方の面に第１層間配線部４２Ａを備えると共に、他方の面に第２層間配線部４５Ａを備え、さらに、一方の面から他方の面までを貫通する、メッキからなる貫通電極４４を備える

配線付き第３基材３Ｃは、多層配線基板３における他方の側に位置する外層基材となるものであり、一方の面（すなわち、半導体センサチップ１が配置された側に位置する一面３ａの反対側に位置する他面３ｂ）に第３配線部５２Ａを備えると共に、他方の面に接着層５３を備え、さらに、一方の面から接着層５３の他方の面までを貫通する、導電性ペーストからなる貫通電極５６を備える。そして、第３配線部５２Ａに半田バンプ６を設けることで、多層配線基板３は、他面３ｂに複数の半田バンプ６・・６を備えるものとすることができる。

以上のように多層配線基板３は、配線付き第２基材３Ｂに形成された開口部４９内に集積回路チップ２を配置し、配線付き第１基材３Ａと配線付き第３基材３Ｃとによって挟み込むと共に、集積回路チップ２の周囲を接着層３３，５３からなる層間接着材４で保護するように、その内部に集積回路チップ２を埋設したものとなっている。

層間接着材４（３３，５３）は、一般的に使用されるエポキシ系、アクリル系などの接着材が適用可能であるが、本発明では特に限定されるものではない。図１において、配線付き第１基材３Ａと配線付き第２基材３Ｂとは、接着層３３による接着によって積層され、配線付き第２基材３Ｂと配線付き第３基材３Ｃとは、接着層５３による接着によって積層されている。

また、多層配線基板３は、一面３ａの反対側に位置する他面３ｂに第３配線部５２Ａ、および、この第３配線部５２Ａと第２配線部３２Ａとを電気的に接続する他の貫通電極３８，４４，５６を備えている。すなわち、配線付き第１基材３Ａの一面に形成された第２配線部３２Ａと、配線付き第２基材３Ｂの一面に形成された第１層間配線部４２Ａとは、層間第１貫通電極３８によって電気的に接続されている。また、配線付き第２基材３Ｂの一面に形成された第１層間配線部４２Ａと配線付き第２基材３Ｂの他面に形成された第２層間配線部４５Ａとは、層間第２貫通電極４４によって電気的に接続されている。さらに、配線付き第２基材３Ｂの他面に形成された第２層間配線部４５Ａと配線付き第３基材３Ｃの一面に形成された第３配線部５２Ａとは、層間第３貫通電極５６によって電気的に接続されている。

したがって、配線付き第１基材３Ａの一面に形成された第２配線部３２Ａと配線付き第３基材３Ｃの一面に形成された第３配線部５２Ａとは、層間第１貫通電極３８、第１層間配線部４２Ａ、層間第２貫通電極４４、第２層間配線部４５Ａ、層間第３貫通電極５６によって電気的に接続されている。これにより、多層配線基板３の他面３ｂにおいて、集積回路チップ２で処理した半導体センサチップ１からの電気信号を外部へ出力させたり、装置外部から集積回路チップ２への電源供給を行ったりすることも可能となる。

次に、本発明を実施した半導体センサ装置１０の製造方法について説明する。
初めに、集積回路チップ２となるＩＣチップの製造方法について、図２を参照して説明する。図２（ａ）乃至（ｄ）は、本発明に係る半導体センサ装置１０における多層配線基板３に埋設される集積回路チップ２の製造方法を示す工程断面図である。

まず、図２（ａ）に示すように、たとえば、各チップ領域内にパッド２２が形成されたシリコンウエハでなる半導体基板２１を準備する。
次いで、図２（ｂ）に示すように、半導体基板２１の表面に、液状の感光性ポリイミド前駆体をスピンコートし、フォトリソグラフィー技術を用いて、パッド２２上にコンタクトホール２４を形成し、これを焼成して絶縁層２３を形成する。

引き続き、図２（ｃ）に示すように、セミアデイテイブ法を用いて、コンタクトホール２４内および絶縁層２３上に、第１配線部となる導電層２５（２５Ａ，２５Ｂ）を形成する。
そして、プロービングにより検査を行った後、図２（ｄ）に示すように、図示しないダイシングラインに沿って切り離すことによって集積回路チップ２を個片化する。図２（ｄ）において、３つの集積回路チップ２に個片化された状態が示されている。

なお、本実施の形態においては、基板として、線膨張係数がシリコンに近いガラス基板を用いることもできる。また、絶縁層２３の材料として感光性ポリイミド前駆体を用いたが、他の材料として、ベンゾシクロブテン（ＢＣＢ）や、ポリベンゾオキサゾール（ＰＢＯ）などを用いることができる。また、感光性樹脂は、必ずしもスピンコートによって塗布されなくとも良く、カーテンコートやスクリーン印刷、スピレーコートなどで行っても良い。さらに、感光性樹脂は、液状のものに限定されることはなく、フィルム状の樹脂を半導体基板２１にラミネートしても良い。

また、一般的にＩＣチップの表面を被覆、保護している酸化珪素、または窒化珪素などの無機絶縁皮膜上に、直接導電層２５を形成することもできる。
このようにして作製されたＩＣチップの回路には、通常の導電用回路の他、インダクタやキャパシタ、抵抗などの機能を付与させることも可能である。

引き続き、上記工程で作製した集積回路チップ２を用いて実施した、本発明の半導体センサ装置１０の製造方法について説明する。図３（ａ）乃至（ｆ）、及び図４（ａ）乃至（ｃ）は、本発明に係る半導体センサ装置１０の製造方法を示す工程断面図である。
まず、図３（ａ）に示すように、たとえば、ポリイミド樹脂フィルムでなる絶縁基材３１の一方の面に、たとえば１２μｍの厚さの銅箔を貼り合わせた導電層３２を有する片面銅張板［以下、「ＣＣＬ」（Copper Clad Laminate）という。］を用意する。

また、本実施の形態では、絶縁基材３１に銅箔を貼り合わせた導電層３２を有するＣＣＬを用いたが、銅箔にポリイミドワニスを塗布してワニスを硬化させた、所謂キャスティング法により作製されたＣＣＬを使用することもできる。また、ポリイミド樹脂フィルム上にシード層をスパッタし、めっきにより銅を成長させたＣＣＬや、圧延または電解銅箔とポリイミド樹脂フィルムとを接着剤によって貼り合わせたＣＣＬを使用することもできる。絶縁基材３１は、液晶ポリマーなどのプラスチックフィルムを使用することもできる。銅のエッチャントは、塩化第二鉄を主成分とするものに限らず、塩化第二銅を主成分とするエッチャントを用いてもよい。

次に、図３（ｂ）に示すように、導電層３２上に、フォトリソグラフィー技術を用いて、図示しないエッチングレジストをパターニングした後、たとえば、塩化第二鉄を主成分とするエッチャントを用いてウェットエッチングにより回路パターン（第２配線部）３２Ａを形成し、エッチングレジストを除去する。

引き続き、図３（ｃ）に示すように、絶縁基材３１における回路パターン（第２配線部）３２Ａと反対側の面に、接着層３３及び樹脂フィルム３４を加熱圧着により貼り合わせる。接着層３３としては、たとえば、２５μｍ厚のエポキシ系熱硬化性フィルム接着材を用いることができる。また、樹脂フィルム３４は、たとえば、２５μｍ厚のポリイミドフィルムを用いることができる。加熱圧着には、たとえば、真空ラミネータを用い、減圧下の雰囲気中にて、接着層３３の硬化温度以下の温度で、０．３ＭＰａの圧力でプレスして貼り合わせることができる。

なお、使用する接着層３３は、エポキシ系熱硬化性フィルム接着材に限定されることはなく、アクリル系などの接着材も使用できるし、熱可塑性ポリイミドなどに代表される熱可塑性接着材であってもよい。また、接着層３３は、必ずしもフィルム状で無くともよく、ワニス状の「樹脂を用いてもよい。
樹脂フィルム３４は、ポリイミドの他に、ＰＥＴ（ポリエチレンテレフタレート：poly ethylene terephthalate）や、ＰＥＮ（ポリエチレンナフタレート：poly ethylene naphthalate）などのプラスチックフィルムを使用することも可能であり、また、ＵＶ（紫外線）照射によって接着や剥離が可能なフィルムを使用することもできる。

次いで、図３（ｄ）に示すように、ＹＡＧレーザを用いて、絶縁基材３１、接着層３３及び樹脂フィルム３４に、たとえば直径１００μｍのビアホール３５を形成する。

さらに、ＣＦ_４及びＯ_２混合ガスによるプラズマデスミア処理を施した後に、図３（ｅ）に示すように、スクリーン印刷法により、ビアホール３５に導電性ペーストを充填して貫通電極３７，３８を形成すること共に、集積回路チップ２の定領域αを外部へ露呈させるための開口部３９を形成し、樹脂フィルム３４を剥離する。このとき、印刷充填した導電性ペーストからなる貫通電極３７，３８の先端は、剥離した樹脂フィルム３４の厚さ分だけ、接着層３３の表面より突出し、突起を形成している。このようにして、配線付き第１基材３Ａが作製できる。

そして、図３（ｆ）に示すように、配線付き第１基材３Ａに、先程製造方法を説明した集積回路チップ２を半導体チップマウンタで位置合わせし、接着材及び導電性ペーストの硬化温度以下で加熱して仮留めする。すなわち、集積回路チップ２の特定領域αが配線付き第１基材３Ａの開口部３９より露呈するように、配線付き第１基材３Ａの貫通電極３７と、集積回路チップ２の他の第１配線部２５Ｂとを電気的に接続する。

また、図４（ａ）に示すように、配線付き第１基材３Ａの接着層３３側に、仮留めされた集積回路チップ２の周囲と隙間を形成する大きさをした開口部４９を有する配線付き第２基材３Ｂを配置する。配線付き第２基材３Ｂは、配線付き第１基材３Ａと同様の方法により、絶縁基材４１の一方の面に回路パターン（第１層間配線部）４２Ａを形成すると共に、貫通電極４４を有し、さらに、絶縁基材４１の他方の面に回路パターン（第２層間配線部）４５Ａを形成する。すなわち、配線付き第２基材３Ｂは、たとえば、ポリイミドでなる絶縁基材４１の一方の面に回路パターン（第１層間配線部）４２Ａが形成されると共に、他方の面に回路パターン（第２層間配線部）４５Ａが形成され、これらの回路パターン（第１層間配線部）４２Ａと回路パターン４５Ａが絶縁基材４１を挟んで重なる部分にビアホールが形成され、このビアホール内に導電性ペーストを印刷充填することで貫通電極４４が形成されている。そして、配線付き第１基材３Ａの貫通電極３８と、配線付き第２基材３Ｂの回路パターン（第１層間配線部）４２Ａとを電気的に接続する。

さらに、図４（ｂ）に示すように、配線付き第２基材３Ｂの回路パターン（第２層間配線部）４５Ａ側に、配線付き第３基材３Ｃを配置する。配線付き第３基材３Ｃは、配線付き第１基材３Ａと同様の方法によって製造され、絶縁基材５１の一方の面に回路パターン（第３配線部）５２Ａを形成すると共に、貫通電極５６を有し、絶縁基材５１の他方の面に接着層５３を形成する。そして、接着層５３を配線付き第２基材３Ｂの回路パターン（第２層間配線部）４５Ａ側に向け、この回路パターン（第２層間配線部）４５Ａと、配線付き第３基材３Ｃの貫通電極５６とを電気的に接続する。

このように、配線付き第１基材３Ａの接着層３３側に、配線付き第２基材３Ｂ及び配線付き第３基材３Ｃを順次配置した後、位置合わせパターン（図示せず）を利用して位置合わせを行い、加熱することで仮留めする。
その後、図４（ｂ）に示すように、接着層３３，５３からなる層間接着材４は、加熱圧着時にフローして、配線付き第１基材３Ａと配線付き第２基材３Ｂとの間、配線付き第２基材３Ｂと配線付き第３基材３Ｃとの間、及び集積回路チップ２と配線付き第３基材３Ｃとの間にそれぞれ生じた隙間を充填する。これにより、集積回路チップ２は多層配線基板３内に固着・封入される。また、集積回路チップ２に接触する層間接着材４（３３，５３）の適度な弾性により、集積回路チップ２に対して周囲の材料から及ぼされる熱応力などを緩和する作用が生じる。

そして、配線付き第３基材３Ｃの回路パターン（第３配線部）５２Ａ上に、半田ペーストをパターン印刷し、リフローすることによりボール状に形成した半田バンプ６を設けると共に、第１基材３Ａの開口部３９より露呈する集積回路チップ２の特定領域αに形成された第１配線部２５Ａに、半田バンプ５を介して半導体センサチップ１を実装することで、図１に示す半導体センサ装置１０を製造することができる。

なお、本発明においては、半導体圧力センサといった半導体センサチップ以外の他のチップ部品の実装において同様に、配線基板との線膨張率差により特性が変動する場合に、この特性の悪化を防ぐことができる。

本発明に係る半導体センサ装置は、携帯電話機や、携帯用パーソナルコンピュータといった携帯電子機器など各種の電子機器の製造分野で利用することが可能である。

α 特定領域、１半導体センサチップ、２集積回路チップ、３多層配線基板、３Ａ配線付き第１基材、３Ｂ配線付き第２基材、３Ｃ配線付き第３基材、４層間接着材、５，６半田バンプ、１０半導体センサ装置、２１半導体基板、２２パッド、２３絶縁層、２４コンタクトホール、２５導電層、２５Ａ第１配線部、２５Ｂ他の第１配線部、３１絶縁基材、３２導電層、３２Ａ第２配線部、３３接着層、３４樹脂フィルム、３５ビアホール、３７貫通電極、３８他の貫通電極（層間第１貫通電極）、３９開口部、４１絶縁基材、４２Ａ第１層間配線部、４４他の貫通電極（層間第２貫通電極）、４５Ａ第２層間配線部、５１絶縁基材、５２Ａ第３配線部、５３接着層、５６他の貫通電極（層間第３貫通電極）。

Claims

多層配線基板と、
前記多層配線基板の内部に埋設されると共に、該多層配線基板に設けた開口部により、特定領域が外部へ露呈された一面を有する集積回路チップと、
前記集積回路チップの特定領域内に配される第１配線部を介して電気的に接続され、かつ、該接続に要する部位により支持されている半導体センサチップと、
を少なくとも備え、
前記多層配線基板は、前記半導体センサチップが配置された側に位置する一面に第２配線部、および、該第２配線部と前記第１配線部とを電気的に接続する貫通電極、を備えていることを特徴とする半導体センサ装置。
前記接続に要する部位が半田バンプであることを特徴とする請求項１に記載の半導体センサ装置。
前記多層配線基板は、前記一面の反対側に位置する他面に第３配線部、および、該第３配線部と前記第２配線部とを電気的に接続する他の貫通電極、を備えていることを特徴とする請求項１又は２に記載の半導体センサ装置。