JP4429280B2 - 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法 - Google Patents
半導体搭載用配線基板の製造方法、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4429280B2 JP4429280B2 JP2006068413A JP2006068413A JP4429280B2 JP 4429280 B2 JP4429280 B2 JP 4429280B2 JP 2006068413 A JP2006068413 A JP 2006068413A JP 2006068413 A JP2006068413 A JP 2006068413A JP 4429280 B2 JP4429280 B2 JP 4429280B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- wiring
- layer
- wiring board
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
2 配線
3 ビア
4 電極パッド
4a パッド
4b パッド
4c パッド
5 半導体搭載用配線基板
6 支持体
7 ソルダーレジスト
8 支持体
9 バンプ
10 ワイヤー
11 半導体デバイス
12 導電性接着剤
13 外部端子ピン
14 半導体パッケージ
15 モールディング
16 半田ボール
17 電極パッド
18 ソルダーレジスト
19 マザーボード
20 半導体パッケージ
21 第1の絶縁層
22 第2の絶縁層
23 第3の絶縁層
24 絶縁膜
25 配線
26 ビア
27 電極パッド
28 ビア
29 半導体搭載用配線基板
30 配線
31 ビア
41 第1の絶縁層
42 第2の絶縁層
43 第3の絶縁層
44 配線
45 ビア
46 第4の絶縁層
47 絶縁膜
48 配線
49 ビア
50 電極パッド
51 ビア
52 半導体搭載用配線基板
61 支持基板
62 電極パッド
63 凹部
64 電極パッド
65 バリア層
66 電極パッド
67a 絶縁層
67b 絶縁層
68a ビアホール
68b ビア
68c ビア
69a 配線
69b 配線
73 支持基板付き配線基板
75 半導体搭載用配線基板
76 支持体
77 ソルダーレジスト
78 絶縁膜
81 支持基板
82 電極パッド
83 絶縁層
83a ビアホール
83a 絶縁層
84 ビア
84a ビア
85 配線
85a 配線
86 支持基板付き配線基板
87 絶縁層
88 ビア
90 支持基板付き配線基板
92 半導体搭載用配線基板
93 下層絶縁層
94 ビア
95 ビア
101 スルーホール
102 配線層
103 ベースコア基板
104 ビア
105 層間絶縁膜
106 導体配線層
107 ソルダーレジスト層
111 樹脂シート
112 導体配線層
113 ビア
114 一括積層基板
Claims (6)
- 支持基板に凹部を形成し、前記凹部に電極パッドとなる導電層を埋め込む第1工程と、前記導電層上に絶縁層を形成する第2工程と、前記絶縁層中にビアを形成する第3工程と、前記絶縁層上に配線層を形成する第4工程と、前記配線層上に他の絶縁層を形成する第5工程と、更に必要に応じて前記第3工程乃至前記第5工程を1又は複数回繰り返す第6工程と、最上面となる絶縁層中にビアを形成して導体を埋め込む第7工程と、により支持基板付き配線基板を2個形成した後、前記最上面となる絶縁層同士を面合わせで貼り付け、その後、前記支持基板の両方の一部又は全部を除去することを特徴とする半導体搭載用配線基板の製造方法。
- 支持基板に凹部を形成し、前記凹部に電極パッドとなる導電層を埋め込む第1工程と、前記導電層上に絶縁層を形成する第2工程と、前記絶縁層中にビアを形成する第3工程と、前記絶縁層上に配線層を形成する第4工程と、前記配線層上に他の絶縁層を形成する第5工程と、前記第3工程乃至前記第5工程を1又は複数回繰り返す第6工程と、最上面となる絶縁層中にビアを形成して導体を埋め込む第7工程と、最上面となる絶縁層上に配線層を形成する第8工程とにより、支持基板付き配線基板を2個形成した後、前記最上面となる絶縁層同士を面合わせで貼り付け、その後、前記支持基板の両方の一部又は全部を除去することを特徴とする半導体搭載用配線基板の製造方法。
- 支持基板に凹部を形成し、前記凹部に電極パッドとなる導電層を埋め込む第1工程と、前記導電層上に絶縁層を形成する第2工程と、前記絶縁層中にビアを形成する第3工程と、前記絶縁層上に配線層を形成する第4工程と、前記配線層上に他の絶縁層を形成する第5工程と、更に必要に応じて前記第3工程乃至前記第5工程を1又は複数回繰り返す第6工程と、最上面となる絶縁層中にビアを形成して導体を埋め込む第7工程と、により形成される第1の支持基板付き配線基板と、前記第1工程と、前記第2工程と、前記第3工程と、前記第4工程と、前記第5工程と、前記第6工程と、前記第7工程と、最上面となる絶縁層上に配線層を形成する第8工程とにより、形成される第2の支持基板付き配線基板と、を用意し、前記第1の支持基板付き配線基板の前記最上面となる絶縁層と、前記第2の支持基板付き配線基板の前記最上面となる絶縁層と、を面合わせで貼り付け、その後、前記第1及び第2の支持基板の両方の一部又は全部を除去することを特徴とする半導体搭載用配線基板の製造方法。
- 前記導体は導電性ペースト又は半田であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体搭載用配線基板の製造方法。
- 前記支持基板が薄膜金属層と薄膜金属層よりも厚い支持金属層を構成要素とする支持基板であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体搭載用配線基板の製造方法。
- 請求項1乃至5のいずれか1項に記載の半導体搭載用配線基板の製造方法の前記電極パッド上にバンプを形成し、前記バンプと半導体素子とを接続することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006068413A JP4429280B2 (ja) | 2004-07-07 | 2006-03-13 | 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004200774 | 2004-07-07 | ||
JP2006068413A JP4429280B2 (ja) | 2004-07-07 | 2006-03-13 | 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005138450A Division JP3961537B2 (ja) | 2004-07-07 | 2005-05-11 | 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008243381A Division JP2009004813A (ja) | 2004-07-07 | 2008-09-22 | 半導体搭載用配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006179952A JP2006179952A (ja) | 2006-07-06 |
JP4429280B2 true JP4429280B2 (ja) | 2010-03-10 |
Family
ID=36733675
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006068413A Expired - Fee Related JP4429280B2 (ja) | 2004-07-07 | 2006-03-13 | 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4429280B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111587486B (zh) * | 2018-12-19 | 2023-06-16 | 新电元工业株式会社 | 半导体装置以及半导体装置的制造方法 |
-
2006
- 2006-03-13 JP JP2006068413A patent/JP4429280B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006179952A (ja) | 2006-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3961537B2 (ja) | 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法 | |
JP5326281B2 (ja) | 半導体搭載用配線基板、その製造方法、及び半導体パッケージ | |
JP4361826B2 (ja) | 半導体装置 | |
KR100987688B1 (ko) | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 | |
JP6173781B2 (ja) | 配線基板及び配線基板の製造方法 | |
TWI479971B (zh) | 佈線板,其製造方法及具有佈線板之半導體裝置 | |
JP5079475B2 (ja) | 電子部品実装用パッケージ | |
JP4055717B2 (ja) | 半導体装置およびその製造方法 | |
JP3945483B2 (ja) | 半導体装置の製造方法 | |
JP5367523B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
JPWO2006100909A1 (ja) | 半導体装置及びその製造方法 | |
JP2017034059A (ja) | プリント配線板、半導体パッケージおよびプリント配線板の製造方法 | |
JP2007096337A (ja) | 半導体搭載用配線基板、半導体パッケージ、及びその製造方法 | |
JP2009004813A (ja) | 半導体搭載用配線基板 | |
JP4299601B2 (ja) | 多層配線基板 | |
JP2007311492A (ja) | 半導体装置の製造方法 | |
JP4324732B2 (ja) | 半導体装置の製造方法 | |
JP4429280B2 (ja) | 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法 | |
JP4429281B2 (ja) | 半導体搭載用配線基板の製造方法 | |
JP7404665B2 (ja) | フリップチップパッケージ、フリップチップパッケージ基板およびフリップチップパッケージの製造方法 | |
JP4812287B2 (ja) | 多層配線基板及びその製造方法 | |
JP2004266271A (ja) | 電子部品の実装体及びその製造方法 | |
JP4593444B2 (ja) | 電子部品実装構造体の製造方法 | |
US9673063B2 (en) | Terminations |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070112 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080625 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080722 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080922 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091215 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4429280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131225 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |