JP2007311492A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007311492A
JP2007311492A JP2006138020A JP2006138020A JP2007311492A JP 2007311492 A JP2007311492 A JP 2007311492A JP 2006138020 A JP2006138020 A JP 2006138020A JP 2006138020 A JP2006138020 A JP 2006138020A JP 2007311492 A JP2007311492 A JP 2007311492A
Authority
JP
Japan
Prior art keywords
wiring
semiconductor device
wiring pattern
semiconductor chip
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006138020A
Other languages
English (en)
Inventor
Atsushi Oi
淳 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2006138020A priority Critical patent/JP2007311492A/ja
Publication of JP2007311492A publication Critical patent/JP2007311492A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】本発明は、半導体チップの外部接続端子と電気的に接続される配線（または、配線パターン）を微細な形状に加工でき、半導体チップの外部接続端子と配線基板の配線（または、配線パターン）との間の電気的接続信頼性を向上させることのできる半導体装置の製造方法を提供することを課題とする。
【解決手段】半導体チップ１２と熱膨張係数の略等しい支持基板５１上に配線２１〜２４を形成後、はんだバンプ４１〜４４を介して、配線２１〜２４と半導体チップ１２の信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７とを電気的に接続した。
【選択図】図７

Description

本発明は、半導体装置の製造方法に関し、半導体チップと、半導体チップと電気的に接続される配線（または、配線パターン）を有した配線基板とを備えた半導体装置の製造方法に関する。
図１は、従来の半導体装置の断面図である。図１において、Ｐ２は半導体チップ２０２に設けられた外部接続端子２２６の配設間隔（以下、「配設ピッチＰ２」とする）を示している。
図１を参照するに、従来の半導体装置２００は、配線基板２０１と、半導体チップ２０２とを有する。配線基板２０１は、コア基板２０４と、貫通ビア２０５と、多層配線構造体２０６，２０８と、ソルダーレジスト２０７，２０９とを有する。
コア基板２０４としては、板状の樹脂基板が用いられる。貫通ビア２０５は、コア基板２０４を貫通するように設けられている。貫通ビア２０５は、一方の端部が多層配線構造体２０６の配線２１１と接続されており、他方の端部が多層配線構造体２０８の配線２１８と接続されている。
多層配線構造体２０６は、コア基板２０４の上面２０４Ａ側に設けられている。多層配線構造体２０６は、配線２１１と、積層された樹脂層２１２，２１４と、配線パターン２１３，２１５とを有する。樹脂層２１２，２１４としては、ガラスクロスにエポキシ系樹脂を含浸させた表面の粗い樹脂層を用いることができる。
最上層に設けられた配線パターン２１５は、はんだバンプ２２５が接続される接続部２１５Ａを有する。接続部２１５Ａは、はんだバンプ２２５を介して、半導体チップ２０２と電気的に接続されている。配線パターン２１５は、配線パターン２１３を介して、コア基板２０４の上面２０４Ａに設けられた配線２１１と電気的に接続されている。上記構成とされた多層配線構造体２０６は、ビルドアップ法により形成される。
ソルダーレジスト２０７は、接続部２１５Ａ以外の配線パターン２１５を覆うように樹脂層２１４の上面２１４Ａに設けられている。
多層配線構造体２０８は、コア基板２０４の下面２０４Ｂ側に設けられている。多層配線構造体２０８は、配線２１８と、積層された樹脂層２１９，２２２と、配線パターン２２１，２２３とを有する。樹脂層２１９，２２２としては、ガラスクロスにエポキシ系樹脂を含浸させた表面の粗い樹脂層を用いることができる。
最下層に設けられた配線パターン２２３は、接続部２２３Ａを有する。配線パターン２２３は、配線パターン２２１を介して、コア基板２０４の下面２０４Ｂに設けられた配線２１８と電気的に接続されている。上記構成とされた多層配線構造体２０８は、ビルドアップ法により形成される。
ソルダーレジスト２０９は、接続部２２３Ａ以外の配線パターン２２３を覆うように樹脂層２２２の下面２２２Ａに設けられている。
半導体チップ２０２は、半導体基板（図示せず）と、半導体基板（図示せず）に形成された半導体集積回路（図示せず）と、半導体集積回路（図示せず）と電気的に接続された複数の外部接続端子２２６とを有する。複数の外部接続端子２２６は、所定の配設ピッチＰ２となるように配置されている。複数の外部接続端子２２６は、はんだバンプ２２５を介して、接続部２１５と電気的に接続されている。つまり、半導体チップ２０２は、配線基板２０１に対してフリップチップ接続されている（例えば、特許文献１参照。）。
特開２００４−１４６７７１号公報
ところで、近年の半導体集積回路（図示せず）の微細化及び高集積化に伴い、半導体チップ２０２に設けられる外部接続端子２２６の数が増加し、外部接続端子２２６の配設ピッチＰ２は狭くなってきている。このため、狭い配設ピッチＰ２で配設された外部接続端子２２６に対応するように配線パターン２１５を微細な形状に加工する必要がある。
しかしながら、従来の半導体装置２００では、ガラスクロスにエポキシ系樹脂を含浸させた表面の粗い樹脂層２１４上に、配線パターン２１５を形成していたため、狭い配設ピッチＰ２で配設された外部接続端子２２６に対応するように、配線パターン２１５を微細な形状に加工することが困難であった。
また、従来の半導体装置２００では、半導体チップ２０２の熱膨張係数（具体的には、半導体基板（図示せず）の熱膨張係数）と異なるコア基板２０４上に、半導体チップ２０２の熱膨張係数（具体的には、半導体基板（図示せず）の熱膨張係数）と異なる樹脂層を複数積層し、最上層に位置する樹脂層２１４に配線パターン２１５を形成後、配線パターン２１５と外部接続端子２２６とを電気的に接続していたため、外部接続端子２２６に対する配線パターン２１５の相対的な位置が変化して、外部接続端子２２６と配線パターン２１５との間の電気的接続信頼が低下してしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、半導体チップの外部接続端子と電気的に接続される配線（または、配線パターン）を微細な形状に加工でき、半導体チップの外部接続端子と配線基板の配線（または、配線パターン）との間の電気的接続信頼性を向上させることのできる半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、外部接続端子を有する半導体チップと、前記外部接続端子と電気的に接続される配線を有した配線基板と、を備えた半導体装置の製造方法であって、前記半導体チップと熱膨張係数が略等しい支持基板上に前記配線を形成する配線形成工程と、前記配線と前記外部接続端子とを電気的に接続する接続工程と、前記接続工程後に、前記支持基板を除去する支持基板除去工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、半導体チップと熱膨張係数が略等しい支持基板上に配線を形成し、支持基板上に形成された配線に半導体チップの外部接続端子を接続することにより、半導体チップの外部接続端子に対する配線の相対的な位置の変化が小さくなるため、半導体チップの外部接続端子と配線基板の配線との間の電気的接続信頼性を向上させることができる。
また、配線が形成される前記支持基板の面は、平滑であってもよい。このように、配線が形成される支持基板の面を平滑とすることにより、半導体チップの外部接続端子と電気的に接続される配線を微細な形状に加工することができる。
本発明の他の観点によれば、外部接続端子を有する半導体チップと、前記外部接続端子と電気的に接続される配線パターンを有した配線基板と、を備えた半導体装置の製造方法であって、前記半導体チップと熱膨張係数が略等しい支持基板上に、表面が平滑な樹脂層を形成する樹脂層形成工程と、前記樹脂層に前記配線パターンを形成する配線パターン形成工程と、前記配線パターンに前記外部接続端子を電気的に接続する接続工程と、前記接続工程後に、前記支持基板を除去する支持基板除去工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、半導体チップと熱膨張係数が略等しい支持基板に形成された１層の樹脂層上に配線パターンを形成し、配線パターンと半導体チップの外部接続端子とを電気的に接続することにより、積層された複数の樹脂層上に形成された配線パターンと半導体チップの外部接続端子とを電気的に接続する場合と比較して、外部接続端子に対する配線パターンの相対的な位置の変化が小さくなるため、半導体チップの外部接続端子と配線基板の配線パターンとの間の電気的接続信頼性を向上させることができる。
また、配線パターンが形成される樹脂層の面を平滑とすることにより、外部接続端子の配設ピッチに対応するように、配線パターンを微細な形状に加工することができる。
本発明によれば、半導体チップの外部接続端子と電気的に接続される配線（または、配線パターン）を微細な形状に加工でき、半導体チップの外部接続端子と配線基板の配線（または、配線パターン）との間の電気的接続信頼性を向上させることができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る半導体装置の断面図である。図２において、Ｐ１は半導体チップ１２の外部接続端子である信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７の配設間隔（以下、「配設ピッチＰ１」とする）を示している。
図２を参照するに、第１の実施の形態の半導体装置１０は、配線基板１１と、半導体チップ１２と、アンダーフィル樹脂１３と、封止樹脂である熱可塑性樹脂１４と、金属板１５とを有する。
配線基板１１は、絶縁層１８，３１と、配線２１〜２４と、第１の配線パターン２６〜２９と、第２の配線パターン３４〜３７と、ソルダーレジスト３９とを有する。絶縁層１８は、アンダーフィル樹脂１３の下面、熱可塑性樹脂１４の下面１４Ｂ、及び配線２１〜２４の下面を覆うように設けられている。絶縁層１８は、配線２１の下面を露出する開口部１９Ａと、配線２２の下面を露出する開口部１９Ｂと、配線２３の下面を露出する開口部１９Ｃと、配線２４の下面を露出する開口部１９Ｄとを有する。絶縁層１８としては、例えば、エポキシ系樹脂層を用いることができる。
配線２１〜２４は、絶縁層１８の上面１８Ａに設けられている。配線２１は、はんだバンプ４１を介して、半導体チップ１２の信号用パッド４５と電気的に接続されている。配線２２は、はんだバンプ４２を介して、半導体チップ１２の電源用パッド４６と電気的に接続されている。配線２３は、はんだバンプ４３を介して、半導体チップ１２のグラウンド用パッド４７と電気的に接続されている。配線２４は、はんだバンプ４４を介して、半導体チップ１２の信号用パッド４７と電気的に接続されている。
第１の配線パターン２６は、開口部１９Ａを充填すると共に、絶縁層１８の下面１８Ｂに亘るように設けられている。第１の配線パターン２６は、配線２１と接続されている。第１の配線パターン２７は、開口部１９Ｂを充填すると共に、絶縁層１８の下面１８Ｂに亘るように設けられている。第１の配線パターン２７は、配線２２と接続されている。
第１の配線パターン２８は、開口部１９Ｃを充填すると共に、絶縁層１８の下面１８Ｂに亘るように設けられている。第１の配線パターン２８は、配線２３と接続されている。第１の配線パターン２９は、開口部１９Ｄを充填すると共に、絶縁層１８の下面１８Ｂに亘るように設けられている。第１の配線パターン２９は、配線２４と接続されている。
絶縁層３１は、第１の配線パターン２６〜２９を覆うように絶縁層１８の下面１８Ｂに設けられている。絶縁層３１は、第１の配線パターン２６の下面を露出する開口部３２Ａと、第１の配線パターン２７の下面を露出する開口部３２Ｂと、第１の配線パターン２８の下面を露出する開口部３２Ｃと、第１の配線パターン２９の下面を露出する開口部３２Ｄとを有する。絶縁層３１としては、例えば、エポキシ系樹脂層を用いることができる。
第２の配線パターン３４は、開口部３２Ａを充填すると共に、絶縁層３１の下面３１Ａに亘るように設けられている。第２の配線パターン３４は、はんだボール（図示せず）が接続される接続部３４Ａを有する。第２の配線パターン３４は、第１の配線パターン２６と接続されている。
第２の配線パターン３５は、開口部３２Ｂを充填すると共に、絶縁層３１の下面３１Ａに亘るように設けられている。第２の配線パターン３５は、はんだボール（図示せず）が接続される接続部３５Ａを有する。第２の配線パターン３５は、第１の配線パターン２７と接続されている。
第２の配線パターン３６は、開口部３２Ｃを充填すると共に、絶縁層３１の下面３１Ａに亘るように設けられている。第２の配線パターン３６は、はんだボール（図示せず）が接続される接続部３６Ａを有する。第２の配線パターン３６は、第１の配線パターン２８と接続されている。
第２の配線パターン３７は、開口部３２Ｄを充填すると共に、絶縁層３１の下面３１Ａに亘るように設けられている。第２の配線パターン３７は、はんだボール（図示せず）が接続される接続部３７Ａを有する。第２の配線パターン３７は、第１の配線パターン２９と接続されている。
絶縁層１８，３１と第１及び第２の配線パターン２６〜２９，３４〜３７は、ビルドアップ法により形成する。ビルドアップ法を用いて、絶縁層１８，３１と第１及び第２の配線パターン２６〜２９，３４〜３７を形成する場合、１８０℃程度の熱処理を行う。
ソルダーレジスト３９は、接続部３４Ａ，３５Ａ，３６Ａ，３７Ａ以外の第２の配線パターン３４〜３７を覆うように、絶縁層３１の下面３１Ａに設けられている。
半導体チップ１２は、配線基板１１に対してフリップチップ接続されている。半導体チップ１２は、半導体基板（図示せず）と、半導体基板（図示せず）に形成された半導体集積回路（図示せず）と、外部接続端子である信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７とを有する。半導体基板（図示せず）としては、例えば、Ｓｉ基板を用いることができる。半導体集積回路（図示せず）は、信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７と電気的に接続されている。
信号用パッド４５は、はんだバンプ４１を介して、配線２１と電気的に接続されている。電源用パッド４６は、はんだバンプ４２を介して、配線２２と電気的に接続されている。グラウンド用パッド４７は、はんだバンプ４３を介して、配線２３と電気的に接続されている。信号用パッド４８は、はんだバンプ４４を介して、配線２４と電気的に接続されている。
アンダーフィル樹脂１３は、半導体基板１２と配線基板１１との間を充填するように設けられている。
熱可塑性樹脂１４は、半導体チップ１２を封止するように配線基板１１上に設けられている。熱可塑性樹脂１４の上面１４Ａは、略平坦な面とされている。半導体チップ１２上における熱可塑性樹脂１４の厚さＭ１は、例えば、１０μｍとすることができる。熱可塑性樹脂１４は、絶縁層１８，３１と第１及び第２の配線パターン２６〜２９，３４〜３７とを形成する際の支持板となるものである。
熱可塑性樹脂１４としては、例えば、軟化点が２００℃〜３００℃の熱可塑性樹脂を用いるとよい。熱可塑性樹脂１４の軟化点が２００℃よりも低いと、ビルドアップ法により絶縁層１８，３１と第１及び第２の配線パターン２６〜２９，３４〜３７を形成する際の熱処理により、熱可塑性樹脂１４が軟化してしまう。また、熱可塑性樹脂１４の軟化点が３００℃よりも高いと、熱可塑性樹脂１４を硬化させる際の熱処理により、半導体チップ１２が破損してしまう。
金属板１５は、熱可塑性樹脂１４の上面１４Ａに設けられている。このように、熱可塑性樹脂１４の上面１４Ａに金属板１５を設けることにより、半導体チップ１２が発熱した際の熱を外部に放出することができる。金属板１５の材料としては、例えば、Ｃｕ、Ａｌ等の放熱性の高い金属を用いるとよい。金属板１５の厚さＭ２は、例えば、５００μｍとすることができる。
図３〜図１４は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。図３〜図１４において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図３〜図１４を参照して、第１の実施の形態の半導体装置１０の製造方法について説明する。始めに、図３に示す工程では、支持基板５１の上面５１Ａを覆うように金属膜５２を形成する。支持基板５１は、半導体チップ１２（具体的には、半導体基板（図示せず））の熱膨張係数と略等しい熱膨張係数を有すると共に、その表面（上面５１Ａも含む）が平滑な基板である。支持基板５１の熱膨張係数は、例えば、２ｐｐｍ／℃〜１０ｐｐｍ／℃とすることができる。支持基板５１としては、その表面粗さが、例えば、Ｒａ≦０．１μｍ以下のものを用いるとよい。
このように、表面（上面５１Ａも含む）が平滑な支持基板５１上に金属膜５２を形成することにより、金属膜５２の上面５２Ａを平滑な面とすることができる。
支持基板５１としては、例えば、Ｓｉ基板、ガラス基板、金属基板等を用いることができる。支持基板５１の厚さＭ３は、例えば、５００μｍとすることができる。金属膜５２は、例えば、スパッタ法により形成することができる。金属膜５２としては、例えば、厚さが５０ｎｍ程度のＣｒ膜を用いることができる。なお、本実施の形態では、支持基板５１として、Ｓｉ基板またはガラス基板を用いた場合を例に挙げて以下の説明を行う。
次いで、図４に示す工程では、金属膜５２の上面５２Ａに、開口部５４Ａ〜５４Ｄを有したレジスト膜５４を形成する。開口部５４Ａは、配線２１の形成位置に対応する金属膜５２を露出するように形成し、開口部５４Ｂは、配線２２の形成位置に対応する金属膜５２を露出するように形成する。開口部５４Ｃは、配線２３の形成位置に対応する金属膜５２を露出するように形成し、開口部５４Ｄは、配線２４の形成位置に対応する金属膜５２を露出するように形成する。
次いで、図５に示す工程では、金属膜５２を給電層とする電解めっき法により、導電金属を析出成長させて、平滑な面とされた金属膜５２の上面５２Ａに配線２１〜２４を形成する（配線形成工程）。
このように、平滑な面とされた金属膜５２の上面５２Ａに配線２１〜２４を形成することにより、狭い配設ピッチＰ１で配置された信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７に対応するように、配線２１〜２４を微細な形状に加工することができる。
次いで、図６に示す工程では、レジスト膜５４を除去する。次いで、図７に示す工程では、半導体チップ１２を配線基板１１にフリップチップ接続する（接続工程）。これにより、はんだバンプ４１を介して、信号用パッド４５と配線２１とが電気的に接続され、はんだバンプ４２を介して、電源用パッド４６と配線２２とが電気的に接続される。また、はんだバンプ４３を介して、グラウンド用パッド４７と配線２３とが電気的に接続され、はんだバンプ４４を介して、信号用パッド４８と配線２４とが電気的に接続される。
このように、半導体チップ１２と熱膨張係数が略等しい支持基板５１に設けられた金属膜５２上に配線２１〜２４を形成し、配線２１〜２４と半導体チップ１２の信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７とを電気的に接続することにより、信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７に対する配線２１〜２４の相対的な位置の変化が小さくなる。これにより、半導体チップ１２の信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７と配線２１〜２４との間の電気的接続信頼性を向上させることができる。
次いで、図８に示す工程では、半導体チップ１２と配線基板１１との間を充填するようにアンダーフィル樹脂１３を形成する。
次いで、図９に示す工程では、熱可塑性樹脂１４により、半導体チップ１２を封止する（封止樹脂形成工程）。熱可塑性樹脂１４の上面１４Ａは、略平坦な面とされている。熱可塑性樹脂１４は、絶縁層１８，３１と第１及び第２の配線パターン２６〜２９，３４〜３７とを形成する際の支持板となるものである。半導体チップ１２上における熱可塑性樹脂１４の厚さＭ１は、例えば、１０μｍとすることができる。
熱可塑性樹脂１４としては、例えば、軟化点が２００℃〜３００℃の熱可塑性樹脂を用いることができる。熱可塑性樹脂１４の軟化点が２００℃よりも低いと、ビルドアップ法により絶縁層１８，３１と第１及び第２の配線パターン２６〜２９，３４〜３７とを形成する際の熱処理により、熱可塑性樹脂１４が軟化してしまう。また、熱可塑性樹脂１４の軟化点が３００℃よりも高いと、熱可塑性樹脂１４を硬化させる際の熱処理により、半導体チップ１２が破損してしまう。
このように、軟化点が２００℃〜３００℃の熱可塑性樹脂１４を用いて半導体チップ１２を封止することにより、熱可塑性樹脂１４を支持板として、ビルドアップ法により、絶縁層１８，３１と第１及び第２の配線パターン２６〜２９，３４〜３７とを形成することができる。
次いで、図１０に示す工程では、熱可塑性樹脂１４の上面１４Ａに金属板１５を形成する（金属板形成工程）。具体的には、例えば、金属板１５を接着剤により熱可塑性樹脂１４の上面１４Ａに貼り付ける。
このように、熱可塑性樹脂１４の上面１４Ａに金属板１５を形成することにより、半導体チップ１２が発熱した際の熱を外部に放出することができる。金属板１５の材料としては、例えば、Ｃｕ、Ａｌ等の放熱性の高い金属を用いるとよい。また、金属板１５の厚さＭ２は、例えば、５００μｍとすることができる。
次いで、図１１に示す工程では、支持基板５１を剥離させる（支持基板除去工程）。次いで、図１２に示す工程では、金属膜５２をエッチングにより除去する。これにより、配線２１〜２４の下面、アンダーフィル樹脂１３の下面、及び熱可塑性樹脂１４の下面１４Ｂが露出される。
次いで、図１３に示す工程では、図１２に示す構造体の下面側に、ビルドアップ法により、開口部１９Ａ〜１９Ｄを有した絶縁層１８と、第１の配線パターン２６〜２９と、開口部３２Ａ〜３２Ｄを有した絶縁層３１と、接続部３４Ａ〜３７Ａを有した第２の配線パターン３４〜３７とを順次形成する。
次いで、図１４に示す工程では、絶縁層３１の下面３１Ａに、接続部３４Ａ〜３７Ａ以外の第２の配線パターン３４〜３７を覆うソルダーレジスト３９を形成する。これにより、配線基板１１が形成され、配線基板１１及び半導体チップ１２を備えた半導体装置１０が製造される。
本実施の形態の半導体装置の製造方法によれば、平滑な面とされた金属膜５２の上面５２Ａに配線２１〜２４を形成することにより、狭い配設ピッチＰ１で配置された信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７に対応するように、配線２１〜２４を微細な形状に加工することができる。
また、半導体チップ１２と熱膨張係数の略等しい支持基板５１に設けられた金属膜５２上に配線２１〜２４を形成し、配線２１〜２４と半導体チップ１２の信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７とを電気的に接続することにより、半導体チップ１２の信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７に対する配線２１〜２４の相対的な位置の変化が小さくなる。これにより、半導体チップ１２の信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７と配線２１〜２４との間の電気的接続信頼性を向上させることができる。
さらに、軟化点が２００℃〜３００℃の熱可塑性樹脂１４を用いて半導体チップ１２を封止することにより、熱可塑性樹脂１４を支持板として、ビルドアップ法により、絶縁層１８，３１と第１及び第２の配線パターン２６〜２９，３４〜３７とを形成することができる。
なお、本実施の形態では、配線基板１１に対して１つの半導体チップ１２を接続した場合を例に挙げて説明したが、配線基板１１に対して複数の半導体チップ１２を接続してもよい。
また、はんだバンプ４１〜４４の代わりに、Ａｕバンプを用いて、半導体チップ１２の信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７と配線２１〜２４とを電気的に接続してもよい。
本実施の形態の半導体装置１０の製造方法では、支持基板５１としてＳｉ基板またはガラス基板を用いた場合を例に挙げて説明したが、Ｓｉ基板またはガラス基板の代わりに金属基板を用いてもよい。この場合、配線２１〜２４を形成する際の給電層として支持基板５１を用いることが可能となるため、金属膜５２を形成する工程と、金属膜５２を除去する工程とが不要となる。これにより、半導体装置１０の生産性を向上させることができる。
図１５は、本発明の第１の実施の形態の変形例に係る半導体装置の断面図である。図１５において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１５を参照するに、第１の実施の形態の変形例の半導体装置６０は、第１の実施の形態の半導体装置１０に設けられた熱可塑性樹脂１４の代わりに、封止樹脂である熱硬化性樹脂６１を設けた以外は半導体装置１０と同様に構成される。
熱硬化性樹脂６１は、半導体チップ１２を封止するように配線基板１１上に設けられている。熱硬化性樹脂６１の上面６１Ａは、略平坦な面とされている。半導体チップ１２上における熱硬化性樹脂６１の厚さＭ４は、例えば、１０μｍとすることができる。熱硬化性樹脂６１は、絶縁層１８，３１と第１及び第２の配線パターン２６〜２９，３４〜３７とを形成する際の支持板となるものである。
熱硬化性樹脂６１としては、例えば、ガラス転移点が２００℃〜３００℃の熱硬化性樹脂を用いることができる。熱硬化性樹脂６１のガラス転移点が２００℃よりも低いと、ビルドアップ法により絶縁層１８，３１と第１及び第２の配線パターン２６〜２９，３４〜３７とを形成する際の熱処理により熱硬化性樹脂６１が軟化してしまう。また、熱硬化性樹脂６１のガラス転移点が３００℃よりも高いと、熱硬化性樹脂６１を硬化させる際の熱処理により、半導体チップ１２が破損してしまう。
このような構成とされた第１の実施の形態の変形例の半導体装置６０は、第１の実施の形態の半導体装置１０と同様な手法により製造することができ、半導体装置１０の製造方法と同様な効果を得ることができる。
（第２の実施の形態）
図１６は、本発明の第２の実施の形態に係る半導体装置の断面図である。図１６において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１６を参照するに、第２の実施の形態に係る半導体装置７０は、チップ内蔵部品７１と、配線基板７２とを有する。チップ内蔵部品７１は、第１の実施の形態で説明した図１２に示す構造体の構成に、さらにソルダーレジスト７４を設けた以外は、図１２に示す構造体と同様に構成される。ソルダーレジスト７４は、配線２１〜２４の下面の一部を露出するように、絶縁層３１の下面３１Ａに設けられている。
チップ内蔵部品７１は、第１の実施の形態で説明した図３〜図１２に示す工程と同様な処理を行った後、図１２に示す構造体にソルダーレジスト７４を形成することで製造することができ、第１の実施の形態の半導体装置１０の製造方法と同様な効果を得ることができる。
配線基板７２は、第１の実施の形態で説明した配線基板１１に設けられた配線２１〜２４の代わりに配線７６〜７９を設けると共に、さらにソルダーレジスト８０を設けた以外は配線基板１１と同様に構成される。
配線７６〜７９は、絶縁層１８の上面１８Ａに設けられている。配線７６は、第１の配線パターン２６と接続されている。配線７６は、はんだボール８１を介して、配線２１と電気的に接続されている。配線７７は、第１の配線パターン２７と接続されている。配線７７は、はんだボール８２を介して、配線２２と電気的に接続されている。配線７８は、第１の配線パターン２８と接続されている。配線７８は、はんだボール８３を介して、配線２３と電気的に接続されている。配線７９は、第１の配線パターン２９と接続されている。配線７９は、はんだボール８４を介して、配線２４と電気的に接続されている。
（第３の実施の形態）
図１７は、本発明の第３の実施の形態に係る半導体装置の断面図である。図１７において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図１７を参照するに、第３の実施の形態の半導体装置９０は、第１の実施の形態の半導体装置１０に設けられた配線基板１１の代わりに、配線基板９１を設けた以外は、半導体装置１０と同様に構成される。
配線基板９１は、樹脂層９２と、第１の配線パターン９５〜９８と、キャパシタ１０１と、配線１０２〜１０４と、絶縁層１０６，１１６と、第２の配線パターン１１１〜１１４と、第３の配線パターン１２１〜１２４と、ソルダーレジスト１２６とを有する。
樹脂層９２は、表面（上面９２Ａも含む）が平滑な面とされている。樹脂層９２は、配線１０２の上面を露出する開口部９４Ａと、配線１０３の上面を露出する開口部９４Ｂと、上部電極１２９の上面を露出する開口部９４Ｃと、下部電極１２７の上面を露出する開口部９４Ｄと、配線１０４の上面を露出する開口部９４Ｅとを有する。
樹脂層９２としては、例えば、ポリイミド系樹脂層を用いることができる。ポリイミド系樹脂層は、ガラスクロスにエポキシ系樹脂を含浸させた一般的な樹脂層と比較して、表面（上面９２Ａも含む）が平滑な樹脂層である。ポリイミド系樹脂層は、３００℃程度の熱処理を行うことで硬化させることができる。
第１の配線パターン９５は、開口部９４Ａを充填すると共に、樹脂層９２の上面９２Ａに亘るように設けられている。第１の配線パターン９５は、配線１０２と接続されている。第１の配線パターン９５は、はんだバンプ４１を介して、半導体チップ１２の信号用パッド４５と電気的に接続されている。
第１の配線パターン９６は、開口部９４Ｂ，９４Ｃを充填すると共に、開口部９４Ｂ，９４Ｃ間に位置する樹脂層９２の上面９２Ａに亘るように設けられている。第１の配線パターン９６は、配線１０３及び上部電極１２９と接続されている。第１の配線パターン９６は、はんだバンプ４２を介して、電源用パッド４６と電気的に接続されている。
第１の配線パターン９７は、開口部９４Ｄを充填すると共に、樹脂層９２の上面９２Ａに亘るように設けられている。第１の配線パターン９７は、下部電極１２７と接続されている。第１の配線パターン９７は、はんだバンプ４３を介して、グラウンド用パッド４７と電気的に接続されている。
第１の配線パターン９８は、開口部９４Ｅを充填すると共に、樹脂層９２の上面９２Ａに亘るように設けられている。第１の配線パターン９８は、配線１０４と接続されている。第１の配線パターン９８は、はんだバンプ４４を介して、信号用パッド４８と電気的に接続されている。
キャパシタ１０１は、絶縁層１０６上に設けられている。キャパシタ１０１は、下部電極１２７と、誘電体層１２８と、上部電極１２９とを順次積層した構成とされている。下部電極１２７は、絶縁層１０６上に設けられている。下部電極１２７は、第１の配線パターン９７と接続されている。下部電極１２７の下面は、樹脂層９２の下面９２Ｂと略面一とされている。下部電極１２７の材料としては、例えば、Ｃｕを用いることができる。また、下部電極１２７の厚さは、例えば、１０μｍとすることができる。
誘電体層１２８は、下部電極１２７上に設けられている。誘電体層１２８としては、例えば、チタン酸バリウム膜を用いることができる。誘電体層１２８の厚さは、例えば、５００ｎｍとすることができる。
上部電極１２９は、誘電体層１２８上に設けられている。上部電極１２９は、第１の配線パターン９６と接続されている。上部電極１２９の材料としては、例えば、Ｃｕを用いることができる。また、上部電極１２９の厚さは、例えば、１０μｍとすることができる。
上記構成とされたキャパシタ１０１は、例えば、デカップリングキャパシタとして機能するものであり、ノイズを低減して、半導体チップ１２に安定した電圧を供給するためのものである。
配線１０２〜１０４は、絶縁層１０６上に設けられている。配線１０２は、第１の配線パターン９５と接続されており、配線１０３は、第１の配線パターン９６と接続されている。配線１０４は、第１の配線パターン９８と接続されている。
絶縁層１０６は、配線１０２〜１０４の下面、及び下部電極１２７の下面を覆うように、樹脂層９２の下面９２Ｂに設けられている。絶縁層１０６は、配線１０２の下面の一部を露出する開口部１０７Ａと、配線１０３の下面の一部を露出する開口部１０７Ｂと、下部電極１２７の下面の一部を露出する開口部１０７Ｃと、配線１０４の下面の一部を露出する開口部１０７Ｄとを有する。開口部１０７Ａ〜１０７Ｄは、絶縁層１０６を貫通するように形成されている。
第２の配線パターン１１１は、開口部１０７Ａに設けられている。第２の配線パターン１１１は、配線１０２と接続されている。第２の配線パターン１１１の下面は、絶縁層１０６の下面１０６Ａと略面一とされている。
第２の配線パターン１１２は、開口部１０７Ｂに設けられている。第２の配線パターン１１２は、配線１０３と接続されている。第２の配線パターン１１２の下面は、絶縁層１０６の下面１０６Ａと略面一とされている。
第２の配線パターン１１３は、開口部１０７Ｃに設けられている。第２の配線パターン１１３は、下部電極１２７と接続されている。第２の配線パターン１１３の下面は、絶縁層１０６の下面１０６Ａと略面一とされている。
第２の配線パターン１１４は、開口部１０７Ｄに設けられている。第２の配線パターン１１４は、配線１０４と接続されている。第２の配線パターン１１４の下面は、絶縁層１０６の下面１０６Ａと略面一とされている。
絶縁層１１６は、第２の配線パターン１１１〜１１４の下面を覆うように、絶縁層１０６の下面１０６Ａに設けられている。絶縁層１１６は、第１の配線パターン１１１の下面の一部を露出する開口部１１７Ａと、第１の配線パターン１１２の下面の一部を露出する開口部１１７Ｂと、第１の配線パターン１１３の下面の一部を露出する開口部１１７Ｃと、第１の配線パターン１１４の下面の一部を露出する開口部１１７Ｄとを有する。開口部１１７Ａ〜１１７Ｄは、絶縁層１１６を貫通するように形成されている。
第３の配線パターン１２１は、開口部１１７Ａに設けられている。第３の配線パターン１２１は、はんだボール（図示せず）が接続される接続部１２１Ａを有する。第３の配線パターン１２１は、第２の配線パターン１１１と接続されている。第３の配線パターン１２１の下面は、絶縁層１１６の下面１１６Ａと略面一とされている。
第３の配線パターン１２２は、開口部１１７Ｂに設けられている。第３の配線パターン１２２は、はんだボール（図示せず）が接続される接続部１２２Ａを有する。第３の配線パターン１２２は、第２の配線パターン１１２と接続されている。第３の配線パターン１２２の下面は、絶縁層１１６の下面１１６Ａと略面一とされている。
第３の配線パターン１２３は、開口部１１７Ｃに設けられている。第３の配線パターン１２３は、はんだボール（図示せず）が接続される接続部１２３Ａを有する。第３の配線パターン１２３は、第２の配線パターン１１３と接続されている。第３の配線パターン１２３の下面は、絶縁層１１６の下面１１６Ａと略面一とされている。
第３の配線パターン１２４は、開口部１１７Ｄに設けられている。第３の配線パターン１２４は、はんだボール（図示せず）が接続される接続部１２４Ａを有する。第３の配線パターン１２４は、第２の配線パターン１１４と接続されている。第３の配線パターン１２４の下面は、絶縁層１１６の下面１１６Ａと略面一とされている。
ソルダーレジスト１２６は、接続部１２１Ａ，１２２Ａ，１２３Ａ，１２４Ａ以外の第３の配線パターン１２１〜１２４を覆うように、絶縁層１１６の下面１１６Ａに設けられている。
図１８〜図３１は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す図である。図１８〜図３１において、第３の実施の形態の半導体装置９０と同一構成部分には同一符号を付す。
図１８〜図３１を参照して、第３の実施の形態の半導体装置９０の製造方法について説明する。始めに、第１の実施の形態で説明した図３に示す工程と同様な手法により、支持基板５１上に金属膜５２を形成する。
支持基板５１は、半導体チップ１２（具体的には、半導体基板（図示せず））の熱膨張係数と略等しい熱膨張係数を有すると共に、その表面（上面５１Ａも含む）が平滑な基板である。支持基板５１の熱膨張係数は、例えば、２ｐｐｍ／℃〜１０ｐｐｍ／℃とすることができる。支持基板５１としては、その表面粗さが、例えば、Ｒａ≦０．１μｍ以下のものを用いるとよい。
このように、表面（上面５１Ａも含む）が平滑な支持基板５１上に金属膜５２を形成することにより、金属膜５２の上面５２Ａを平滑な面とすることができる。
支持基板５１としては、例えば、Ｓｉ基板、ガラス基板、金属基板等を用いることができる。支持基板５１の厚さＭ３は、例えば、５００μｍとすることができる。金属膜５２は、例えば、スパッタ法により形成することができる。金属膜５２としては、例えば、厚さが５０ｎｍ程度のＣｒ膜を用いることができる。なお、本実施の形態では、支持基板５１として、Ｓｉ基板またはガラス基板を用いた場合を例に挙げて以下の説明を行う。
次いで、図１８に示す工程では、金属膜５２の上面５２Ａに開口部１３１Ａ〜１３１Ｄを有したレジスト膜１３１を形成する。開口部１３１Ａは、配線１０２の形成位置に対応する金属膜５２を露出するように形成し、開口部１３１Ｂは、配線１０３の形成位置に対応する金属膜５２を露出するように形成する。開口部１３１Ｃは、下部電極１２７の形成位置に対応する金属膜５２を露出するように形成し、開口部１３１Ｄは、配線１０４の形成位置に対応する金属膜５２を露出するように形成する。
次いで、図１９に示す工程では、金属膜５２を給電層とする電解めっき法により、導電金属を析出成長させて、金属膜５２上に配線１０２〜１０４及び下部電極１２７を形成する。
次いで、図２０に示す工程では、レジスト膜１３１を除去する。次いで、図２１に示す工程では、下部電極１２７上に誘電体層１２８を形成する。具体的には、例えば、図２０に示す構造体上に、スパッタ法によりチタン酸バリウム膜を成膜し、その後、チタン酸バリウム膜上にパターニングされたレジスト膜を形成し、このレジスト膜をマスクとする異方性エッチングにより、チタン酸バリウム膜をエッチングして誘電体層１２８を形成する。レジスト膜は、誘電体層１２８を形成後に除去する。
次いで、図２２に示す工程では、誘電体層１２８上に上部電極１２９を形成する。具体的には、例えば、図２１に示す構造体上に、スパッタ法によりＣｕ膜を成膜後、Ｃｕ膜上にパターニングされたレジスト膜を形成し、このレジスト膜をマスクとする異方性エッチングにより、Ｃｕ膜をエッチングして上部電極１２９を形成する。レジスト膜は、上部電極１２９を形成後に除去する。これにより、下部電極１２７、誘電体層１２８、及び上部電極１２９よりなるキャパシタ１０１が形成される。
次いで、図２３に示す工程では、図２２に示す構造体上に、開口部９４Ａ〜９４Ｅを有し、表面（上面９２Ａを含む）が平滑な面とされた樹脂層９２を形成する（樹脂層形成工程）。具体的には、図２２に示す構造体の上面側を覆うように、樹脂層９２としてポリイミド系樹脂層を形成し、その後、ポリイミド系樹脂層に開口部９４Ａ〜９４Ｅを形成する。ポリイミド系樹脂層は、ガラスクロスにエポキシ系樹脂を含浸させた一般的な樹脂層と比較して、表面（上面９２Ａも含む）が平滑な樹脂層である。また、ポリイミド系樹脂層を硬化させるためには、３００℃程度の熱処理が必要である。
このように、支持基板５１としてＳｉ基板またはガラス基板を用いることにより、３００℃程度の熱処理を行うことが可能となるため、配線１０２〜１０４及びキャパシタ１０１を覆うように、樹脂層９２として表面（上面９２Ａも含む）が平滑なポリイミド系樹脂層を形成することができる。
次いで、図２４に示す工程では、上面９２Ａが平滑な面とされた樹脂層９２に、周知の手法（例えば、めっき法）により、第１の配線パターン９５〜９８を形成する（配線パターン形成工程）。
このように、表面（上面９２Ａも含む）が平滑とされた樹脂層９２に第１の配線パターン９５〜９８を形成することにより、狭い配設ピッチＰ１で配置された信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７に対応するように、第１の配線パターン９５〜９８を微細な形状に加工することができる。
次いで、図２５に示す工程では、半導体チップ１２を第１の配線パターン９５〜９８にフリップチップ接続する（接続工程）。これにより、はんだバンプ４１を介して、信号用パッド４５と第１の配線パターン９５とが電気的に接続され、はんだバンプ４２を介して、電源用パッド４６と第１の配線パターン９６とが電気的に接続される。また、はんだバンプ４３を介して、グラウンド用パッド４７と第１の配線パターン９７とが電気的に接続され、はんだバンプ４４を介して、信号用パッド４８と第１の配線パターン９８とが電気的に接続される。
このように、半導体チップ１２と熱膨張係数の略等しい支持基板５１に形成された一層の樹脂層９２に第１の配線パターン９５〜９８を形成し、第１の配線パターン９５〜９８と半導体チップ１２とを電気的に接続することにより、複数の絶縁層が積層され、最上層に位置する絶縁層に設けられた配線パターン１１５に半導体チップ１０２を接続する場合（図１参照）と比較して、半導体チップ１２の信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７に対する第１の配線パターン９５〜９８の相対的な位置の変化を小さくすることが可能となる。これにより、半導体チップ１２の信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７と第１の配線パターン９５〜９８との間の電気的接続信頼性を向上させることができる。
次いで、図２６に示す工程では、半導体チップ１２と図２４に示す構造体との間を充填するようにアンダーフィル樹脂１３を形成する。
次いで、図２７に示す工程では、熱可塑性樹脂１４により、半導体チップ１２を封止する（封止樹脂形成工程）。熱可塑性樹脂１４の上面１４Ａは、略平坦な面とされている。半導体チップ１２上における熱可塑性樹脂１４の厚さＭ１は、例えば、１０μｍとすることができる。熱可塑性樹脂１４としては、例えば、軟化点が２００℃〜３００℃の熱可塑性樹脂を用いることができる。熱可塑性樹脂１４の軟化点が２００℃よりも低いと、ビルドアップ法により絶縁層１０６，１１６と第２及び第３の配線パターン１１１〜１１４，１２１〜１２４を形成する際の熱処理により熱可塑性樹脂１４が軟化してしまう。また、熱可塑性樹脂１４の軟化点が３００℃よりも高いと、熱可塑性樹脂１４を硬化させる際の熱処理により、半導体チップ１２が破損してしまう。
次いで、図２８に示す工程では、熱可塑性樹脂１４の上面１４Ａに金属板１５を形成する（金属板形成工程）。具体的には、例えば、金属板１５を接着剤により熱可塑性樹脂１４の上面１４Ａに貼り付ける。
このように、熱可塑性樹脂１４の上面１４Ａに金属板１５を形成することにより、半導体チップ１２が発熱した際の熱を半導体装置９０の外部に放出することができる。金属板１５の材料としては、例えば、Ｃｕ、Ａｌ等の放熱性の高い金属を用いることができる。金属板１５の厚さＭ２は、例えば、５００μｍとすることができる。
次いで、図２９に示す工程では、第１の実施の形態で説明した図１１及び図１２に示す工程と同様な手法により、支持基板５１を除去（支持基板除去工程）した後、金属膜５２を除去する。これにより、配線１０２〜１０４の下面、下部電極１２７の下面、及び樹脂層９２の下面が露出される。
次いで、図３０に示す工程では、図２９に示す構造体の下面側に、ビルドアップ法により、絶縁層１０６，１１６と、第２及び第３の配線パターン１１１〜１１４，１２１〜１２４とを形成する。
次いで、図３１に示す工程では、絶縁層１１６の下面１１６Ａに、接続部１２１Ａ〜１２４Ａ以外の第３の配線パターン１２１〜１２４を覆うようにソルダーレジスト１２６を形成する。これにより、配線基板９１が形成され、配線基板９１及び半導体チップ１２を備えた半導体装置９０が製造される。
本実施の形態の半導体装置の製造方法によれば、表面（上面９２Ａも含む）が平滑とされた樹脂層９２に第１の配線パターン９５〜９８を形成することにより、狭い配設ピッチＰ１で配置された信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７に対応するように、第１の配線パターン９５〜９８を微細な形状に加工することができる。
また、半導体チップ１２と熱膨張係数の略等しい支持基板５１に形成された一層の樹脂層９２に第１の配線パターン９５〜９８を形成し、第１の配線パターン９５〜９８と半導体チップ１２とを電気的に接続することにより、半導体チップ１２の信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７に対する第１の配線パターン９５〜９８の相対的な位置の変化を小さくすることが可能となる。これにより、半導体チップ１２の信号用パッド４５，４８、電源用パッド４６、及びグラウンド用パッド４７と第１の配線パターン９５〜９８との間の電気的接続信頼性を向上させることができる。
なお、本実施の形態では、配線基板９１に対して１つの半導体チップ１２を接続した場合を例に挙げて説明したが、配線基板９１に対して複数の半導体チップ１２を接続してもよい。
また、本実施の形態の半導体装置９０の製造方法では、支持基板５１として、Ｓｉ基板またはガラス基板を用いた場合を例に挙げて説明したが、Ｓｉ基板またはガラス基板の代わりに金属基板を用いてもよい。この場合、支持基板５１を配線１０２〜１０４及び下部電極１２７を形成する際の給電層として用いることが可能となるため、金属膜５２を形成する工程と、金属膜５２を除去する工程とが不要となる。これにより、半導体装置９０の生産性を向上させることができる。
図３２は、本発明の第３の実施の形態の変形例に係る半導体装置の断面図である。図３２において、第３の実施の形態の半導体装置９０と同一構成部分には同一符号を付す。
図３２を参照するに、第３の実施の形態の変形例の半導体装置１４０は、第３の実施の形態の半導体装置９０に設けられた熱可塑性樹脂１４の代わりに、封止樹脂である熱硬化性樹脂６１を設けた以外は半導体装置９０と同様に構成される。
熱硬化性樹脂６１は、半導体チップ１２を封止するように配線基板９１上に設けられている。熱硬化性樹脂６１の上面６１Ａは、略平坦な面とされている。半導体チップ１２上における熱硬化性樹脂６１の厚さＭ４は、例えば、１０μｍとすることができる。
熱硬化性樹脂６１としては、例えば、ガラス転移点が２００℃〜３００℃の熱硬化性樹脂を用いるとよい。熱硬化性樹脂６１のガラス転移点が２００℃よりも低いと、ビルドアップ法により絶縁層１０６，１１６と第２及び第３の配線パターン１１１〜１１４，１２１〜１２４を形成する際の熱処理により、熱硬化性樹脂６１が軟化してしまう。また、熱硬化性樹脂６１のガラス転移点が３００℃よりも高いと、熱硬化性樹脂６１を硬化させる際の熱処理により、半導体チップ１２が破損してしまう。
このような構成とされた第３の実施の形態の変形例の半導体装置１４０は、第３の実施の形態の半導体装置９０と同様な手法により製造することができ、半導体装置９０の製造方法と同様な効果を得ることができる。
（第４の実施の形態）
図３３は、本発明の第４の実施の形態に係る半導体装置の断面図である。図３３において、第３の実施の形態の半導体装置９０と同一構成部分には同一符号を付す。
図３３を参照するに、第４の実施の形態に係る半導体装置１５０は、チップ内蔵部品１５１と、配線基板１５２とを有する。チップ内蔵部品１５１は、第３の実施の形態で説明した図２９に示す構造体の構成に、さらにソルダーレジスト１５４を設けた以外は、図２９に示す構造体と同様に構成される。ソルダーレジスト１５４は、配線１０２〜１０４及び下部電極１２７の下面の一部を露出するように、樹脂層９２の下面９２Ａに設けられている。
チップ内蔵部品１５１は、第３の実施の形態の図１８〜図２９に示す工程と同様な処理を行った後、図２９に示す構造体にソルダーレジスト１５４を形成することにより製造することができ、第３の実施の形態の半導体装置９０の製造方法と同様な効果を得ることができる。
配線基板１５２は、第３の実施の形態で説明した配線基板９１に設けられた配線１０２〜１０４、キャパシタ１０１、第１の配線パターン９５〜９８、及び樹脂層９２の代わりに、配線１５６〜１５９及びソルダーレジスト１６１を設けた以外は配線基板９１と同様に構成される。
配線１５６〜１５９は、絶縁層１０６の上面１０６Ｂに設けられている。配線１５６は、第２の配線パターン１１１と接続されている。配線１５６は、はんだボール８１を介して、チップ内蔵部品１５１の配線１０２と電気的に接続されている。配線１５７は、第２の配線パターン１１２と接続されている。配線１５７は、はんだボール８２を介して、チップ内蔵部品１５１の配線１０３と電気的に接続されている。配線１５８は、第２の配線パターン１１３と接続されている。配線１５８は、はんだボール８３を介して、チップ内蔵部品１５１の下部電極１２７と電気的に接続されている。配線１５９は、第２の配線パターン１１４と接続されている。配線１５９は、はんだボール８４を介して、チップ内蔵部品１５１の配線１０４と電気的に接続されている。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明によれば、半導体チップと、半導体チップと電気的に接続される配線（または、配線パターン）を有した配線基板とを備えた半導体装置の製造方法に適用できる。
従来の半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 本発明の第１の実施の形態の変形例に係る半導体装置の断面図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第３の実施の形態に係る半導体装置の断面図である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。 本発明の第３の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。 本発明の第３の実施の形態の変形例に係る半導体装置の断面図である。 本発明の第４の実施の形態に係る半導体装置の断面図である。
符号の説明
１０，６０，７０，９０，１４０，１５０ 半導体装置
１１，７２，９１，１５２ 配線基板
１２ 半導体チップ
１３ アンダーフィル樹脂
１４ 熱可塑性樹脂
１４Ａ，１８Ａ，５１Ａ，５２Ａ，６１Ａ，９２Ａ，１０６Ｂ 上面
１４Ｂ，１８Ｂ，３１Ａ，９２Ｂ，１０６Ａ，１１６Ａ 下面
１５ 金属板
１８，３１，１０６，１１６ 絶縁層
１９Ａ〜１９Ｄ，３２Ａ〜３２Ｄ，５４Ａ〜５４Ｄ，９４Ａ〜９４Ｅ，１０７Ａ〜１０７Ｄ，１１７Ａ〜１１７Ｄ，１３１Ａ〜１３１Ｄ 開口部
２１〜２４，７６〜７９，１０２〜１０４，１５６〜１５９ 配線
２６〜２９，９５〜９８ 第１の配線パターン
３４〜３７，１１１〜１１４ 第２の配線パターン
３４Ａ，３５Ａ，３６Ａ，３７Ａ，１２１Ａ，１２２Ａ，１２３Ａ，１２４Ａ 接続部
３９，７４，８０，１２６，１５４，１６１ ソルダーレジスト
４１〜４４ はんだバンプ
４５，４８ 信号用パッド
４６ 電源用パッド
４７ グラウンド用パッド
５１ 支持基板
５２ 金属膜
５４，１３１ レジスト膜
６１ 熱硬化性樹脂
７１，１５１ チップ内蔵部品
８１〜８４ はんだボール
９２ 樹脂層
１０１ キャパシタ
１２１〜１２４ 第３の配線パターン
１２７ 下部電極
１２８ 誘電体層
１２９ 上部電極
Ｐ１ 配設ピッチ
Ｍ１〜Ｍ４ 厚さ

Claims (8)

  1. 外部接続端子を有する半導体チップと、前記外部接続端子と電気的に接続される配線を有した配線基板と、を備えた半導体装置の製造方法であって、
    前記半導体チップと熱膨張係数が略等しい支持基板上に前記配線を形成する配線形成工程と、
    前記配線と前記外部接続端子とを電気的に接続する接続工程と、
    前記接続工程後に、前記支持基板を除去する支持基板除去工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 前記配線が形成される前記支持基板の面は、平滑であることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記接続工程と前記支持基板除去工程との間に、前記半導体チップを封止する封止樹脂を形成する封止樹脂形成工程を設け、
    前記封止樹脂は、軟化点が２００℃〜３００℃の熱可塑性樹脂、またはガラス転移点が２００℃〜３００℃の熱硬化性樹脂であることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記封止樹脂上に、金属板を形成する金属板形成工程をさらに設けたことを特徴とする請求項３記載の半導体装置の製造方法。
  5. 外部接続端子を有する半導体チップと、前記外部接続端子と電気的に接続される配線パターンを有した配線基板と、を備えた半導体装置の製造方法であって、
    前記半導体チップと熱膨張係数が略等しい支持基板上に、表面が平滑な樹脂層を形成する樹脂層形成工程と、
    前記樹脂層に前記配線パターンを形成する配線パターン形成工程と、
    前記配線パターンに前記外部接続端子を電気的に接続する接続工程と、
    前記接続工程後に、前記支持基板を除去する支持基板除去工程と、を含むことを特徴とする半導体装置の製造方法。
  6. 前記樹脂層が形成される前記支持基板の面は、平滑な面であることを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記接続工程と前記支持基板除去工程との間に、前記半導体チップを封止する封止樹脂を形成する封止樹脂形成工程を設け、
    前記封止樹脂は、軟化点が２００℃〜３００℃の熱可塑性樹脂、またはガラス転移点が２００℃〜３００℃の熱硬化性樹脂であることを特徴とする請求項５または６記載の半導体装置の製造方法。
  8. 前記封止樹脂上に、金属板を形成する金属板形成工程をさらに設けたことを特徴とする請求項７記載の半導体装置の製造方法。
JP2006138020A 2006-05-17 2006-05-17 半導体装置の製造方法 Pending JP2007311492A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006138020A JP2007311492A (ja) 2006-05-17 2006-05-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006138020A JP2007311492A (ja) 2006-05-17 2006-05-17 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007311492A true JP2007311492A (ja) 2007-11-29

Family

ID=38844093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006138020A Pending JP2007311492A (ja) 2006-05-17 2006-05-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007311492A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015078113A (ja) * 2013-09-12 2015-04-23 日本電気硝子株式会社 支持ガラス基板及びこれを用いた搬送体
CN105845585A (zh) * 2016-04-28 2016-08-10 合肥祖安投资合伙企业(有限合伙) 一种芯片封装方法及芯片封装结构
JP2016155735A (ja) * 2014-04-07 2016-09-01 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
KR20160140615A (ko) * 2014-04-07 2016-12-07 니폰 덴키 가라스 가부시키가이샤 지지 유리 기판 및 이것을 사용한 적층체
JP2018150188A (ja) * 2017-03-13 2018-09-27 日本電気硝子株式会社 支持結晶化ガラス基板及びこれを用いた積層体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
JP2004200668A (ja) * 2002-12-03 2004-07-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法ならびに薄板状配線部材
JP2005322769A (ja) * 2004-05-10 2005-11-17 Shinko Electric Ind Co Ltd 電子部品実装構造の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
JP2004200668A (ja) * 2002-12-03 2004-07-15 Sanyo Electric Co Ltd 半導体装置およびその製造方法ならびに薄板状配線部材
JP2005322769A (ja) * 2004-05-10 2005-11-17 Shinko Electric Ind Co Ltd 電子部品実装構造の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015078113A (ja) * 2013-09-12 2015-04-23 日本電気硝子株式会社 支持ガラス基板及びこれを用いた搬送体
JP2016155735A (ja) * 2014-04-07 2016-09-01 日本電気硝子株式会社 支持ガラス基板及びこれを用いた積層体
KR20160140615A (ko) * 2014-04-07 2016-12-07 니폰 덴키 가라스 가부시키가이샤 지지 유리 기판 및 이것을 사용한 적층체
KR102436789B1 (ko) * 2014-04-07 2022-08-26 니폰 덴키 가라스 가부시키가이샤 적층체, 반도체 패키지 제조 방법, 반도체 패키지 및 전자기기
CN105845585A (zh) * 2016-04-28 2016-08-10 合肥祖安投资合伙企业(有限合伙) 一种芯片封装方法及芯片封装结构
JP2018150188A (ja) * 2017-03-13 2018-09-27 日本電気硝子株式会社 支持結晶化ガラス基板及びこれを用いた積層体

Similar Documents

Publication Publication Date Title
JP3961537B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体パッケージの製造方法
US7839649B2 (en) Circuit board structure having embedded semiconductor element and fabrication method thereof
JP4790297B2 (ja) 半導体装置およびその製造方法
TWI479971B (zh) 佈線板，其製造方法及具有佈線板之半導體裝置
US8179689B2 (en) Printed circuit board, method of fabricating printed circuit board, and semiconductor device
JP5306634B2 (ja) 配線基板及び半導体装置及び配線基板の製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2005310946A (ja) 半導体装置
JP2008112996A (ja) 印刷回路基板の製造方法
JP2008091639A (ja) 電子装置およびその製造方法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
US20100032196A1 (en) Multilayer wiring board, semiconductor package and method of manufacturing the same
JP2008091640A (ja) 電子装置およびその製造方法
WO2011024939A1 (ja) 半導体装置およびその製造方法
JP5280032B2 (ja) 配線基板
US8436463B2 (en) Packaging substrate structure with electronic component embedded therein and method for manufacture of the same
JP2015207580A (ja) 配線基板およびその製造方法
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
JP2009224616A (ja) 電子部品内蔵基板及びその製造方法、及び半導体装置
JP2007311492A (ja) 半導体装置の製造方法
TWI419630B (zh) 嵌入式印刷電路板及其製造方法
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP4672290B2 (ja) 回路基板、パッケージ基板の製造方法及びパッケージ基板
JP2009004813A (ja) 半導体搭載用配線基板
TW201633455A (zh) 封裝基板、包含該封裝基板的封裝結構及其製作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110419