JP2003163459A - 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。 - Google Patents

高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。

Info

Publication number
JP2003163459A
JP2003163459A JP2001359853A JP2001359853A JP2003163459A JP 2003163459 A JP2003163459 A JP 2003163459A JP 2001359853 A JP2001359853 A JP 2001359853A JP 2001359853 A JP2001359853 A JP 2001359853A JP 2003163459 A JP2003163459 A JP 2003163459A
Authority
JP
Japan
Prior art keywords
layer
unit wiring
block body
main surface
wiring layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001359853A
Other languages
English (en)
Inventor
Takeshi Ogawa
剛 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001359853A priority Critical patent/JP2003163459A/ja
Priority to CNB028041593A priority patent/CN1309285C/zh
Priority to US10/466,731 priority patent/US7057279B2/en
Priority to PCT/JP2002/012081 priority patent/WO2003047325A1/ja
Priority to KR10-2003-7009859A priority patent/KR20040052473A/ko
Publication of JP2003163459A publication Critical patent/JP2003163459A/ja
Priority to US10/963,858 priority patent/US20050056931A1/en
Priority to US11/135,103 priority patent/US20050208914A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/016—Temporary inorganic, non-metallic carrier, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Abstract

(57)【要約】 【課題】 高周波特性の向上、小型化、低価格化を図
る。 【解決手段】 一部に受動素子部等を有する絶縁層とパ
ターン配線とによって構成される単位配線層がダミー基
板上に複数積層されてダミー基板より剥離されることで
形成されると共に、各単位配線層の主面がそれぞれ平坦
化されている高周波回路ブロック体２がマザー基板３上
に実装されており、高周波回路ブロック体における各単
位配線層の主面上に形成される受動素子部やパターン配
線を精度良く形成できて高周波特性が向上されると共
に、高周波回路ブロック体２がベース基板を必要としな
いことから小型化、低価格化が図られる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、受動素子を備える
高周波回路ブロック体及びその製造方法、並びに高周波
回路ブロック体が母基板に実装された高周波モジュール
装置及びその製造方法に関する。
【０００２】
【従来の技術】例えば、音楽、音声或いは画像等の各種
情報は、近年、データのデジタル化に伴ってパーソナル
コンピュータやモバイルコンピュータ等によっても手軽
に扱えるようになっている。また、これらの情報は、音
声コーデック技術や画像コーデック技術により帯域圧縮
が図られて、デジタル通信やデジタル放送により各種の
通信端末機器に対して容易に且つ効率的に配信される環
境が整いつつある。例えば、オーディオ・ビデオデータ
（ＡＶデータ）は、携帯電話機によって屋外での受信も
可能である。
【０００３】ところで、データ等の送受信システムは、
家庭を始めとして小規模な地域内においても好適なネッ
トワークシステムの提案によって、様々に活用されるよ
うになっている。ネットワークシステムとしては、例え
ばIEEE802.11aで提案されているような５ＧＨｚ帯域の
狭域無線通信システム、IEEE802.11bで提案されている
ような２．４５ＧＨｚ帯域の無線ＬＡＮシステム或いは
Bluetoothと称される近距離無線通信システム等の種々
の次世代ワイヤレスシステムが注目されている。
【０００４】データ等の送受信システムは、かかるワイ
ヤレスネットワークシステムを有効に利用して、家庭内
や屋外等の様々な場所において手軽に且つ中継装置等を
介することなく様々なデータの授受、インターネット網
へのアクセスやデータの送受信が可能となっている。
【０００５】一方、データ等の送受信システムにおいて
は、小型軽量で携帯可能であり上述した通信機能を有す
る通信端末機器の実現が必須となる。通信端末機器にお
いては、送受信部においてアナログの高周波信号の変復
調処理を行うことが必要であることから、一般に図２７
に示すような送受信信号からいったん中間周波数に変換
するようにしたスーパーへテロダイン方式による高周波
送受信回路１００が備えられる。
【０００６】高周波送受信回路１００には、アンテナや
切替スイッチを有して情報信号を受信或いは送信するア
ンテナ部１０１と、送信と受信との切替を行う送受信切
替器１０２とが備えられる。高周波送受信回路１００に
は、周波数変換回路部１０３や復調回路部１０４等から
なる受信回路部１０５が備えられる。高周波送受信回路
１００には、パワーアンプ１０６やドライブアンプ１０
７及び変調回路部１０８等からなる送信回路部１０９が
備えられる。高周波送受信回路１００には、受信回路部
１０５や送信回路部１０９に基準周波数を供給する基準
周波数生成回路部が備えられる。
【０００７】以上のような構成の高周波送受信回路１０
０においては、詳細を省略するが、各段間にそれぞれ介
挿された種々のフィルタ、局発装置（VOC:voltage cont
olled oscillator）、ＳＡＷフィルタ（Surface Acoust
ic Wave）等の大型機能部品や、整合回路或いはバイア
ス回路等の高周波アナログ回路に特有なインダクタン
ス、レジスタンス、キャパシタンス等の受動部品の点数
が非常に多い構成となっている。したがって、高周波送
受信回路１００は、全体に大型となり、通信端末機器の
小型軽量化に大きな障害となっていた。
【０００８】一方、通信端末機器には、図２８に示すよ
うに中間周波数への変換を行わずに情報信号の送受信を
行うようにしたダイレクトコンバージョン方式による高
周波送受信回路１１０も用いられる。高周波送受信回路
１１０においては、アンテナ部１１１によって受信され
た情報信号が送受信切替器１１２を介して復調回路部１
１３に供給されて直接ベースバンド処理が行われる。高
周波送受信回路１１０においては、ソース源で生成され
た情報信号が変調回路部１１４において中間周波数に変
換されることなく直接所定の周波数帯域に変調され、ア
ンプ１１５と送受信切替器１１２を介してアンテナ部１
１１から送信される。
【０００９】以上のような構成の高周波送受信回路１１
０においては、情報信号について中間周波数の変換を行
うことなくダイレクト検波を行うことによって送受信す
る構成であることから、フィルタ等の部品点数が低減さ
れて全体構成の簡易化が図られ、より１チップ化に近い
構成が見込まれるようになる。しかしながら、高周波送
受信回路１１０においても、後段に配置されたフィルタ
或いは整合回路の対応が必要となる。また、高周波送受
信回路１１０は、高周波段で一度の増幅を行うことから
充分なゲインを得ることが困難となり、ベースバンド部
でも増幅操作を行う必要がある。したがって、高周波送
受信回路１１０は、ＤＣオフセットのキャンセル回路や
余分なローパスフィルタを必要とし、さらに全体の消費
電力が大きくなるといった問題があった。
【００１０】
【発明が解決しようとする課題】従来の高周波送受信回
路は、上述したようにスーパーへテロダイン方式及びダ
イレクトコンバージョン方式のいずれにおいても、通信
端末機器の小型軽量化等の要求仕様に対して充分な特性
を満足し得ないものであった。このため、高周波送受信
回路については、例えばＳｉ−ＣＭＯＳ回路等をベース
として簡易な構成によって小型化を図ったモジュール化
について種々の試みが図られている。すなわち、試みの
１つは、例えば特性のよい受動素子をＳｉ基板上に形成
するとともにフィルタ回路や共振器等をＬＳＩ（Large-
scale Integrated Circuit）上に作り込み、さらにベー
スバンド部分のロジックＬＳＩも集積化することで、い
わゆる１チップ化された高周波回路基板を製作する方法
である。
【００１１】このような１チップ化された高周波回路基
板においては、図２９に示すように、いかにして性能の
よいインダクタ部１２０を形成するかが極めて重要とな
る。この高周波回路基板では、Ｓｉ基板１２１及びＳｉ
Ｏ２絶縁層１２２のインダクタ部形成部位１２３に対応
して大きな凹部１２４を形成する。この高周波回路基板
は、凹部１２４に臨ませて第１の配線層１２５を形成す
ると共に、ＳｉＯ２絶縁層１２２上に第２の配線層１２
６が形成されてコイル部１２７を構成する。また、高周
波回路基板は、他の対応として配線パターンの一部を基
板表面から立ち上げて空中に浮かすといった対応を図る
ことによってインダクタ部１２０が形成されていた。
【００１２】しかしながら、この高周波回路基板は、い
ずれもインダクタ部１２０を形成する工程が多くて極め
て煩わしいことからコストがアップするといった問題が
あった。また、この高周波回路基板においては、アナロ
グ回路の高周波回路部と、デジタル回路のベースバンド
回路部との間に介在するＳｉ基板の電気的干渉が大きな
問題となることがあった。
【００１３】以上のような欠点を改善する高周波回路基
板としては、例えば図３０に示したＳｉ基板を用いた高
周波回路基板１３０や、図３１に示したガラス基板を用
いた高周波回路基板１４０が提案されている。
【００１４】この高周波回路基板１３０は、Ｓｉ基板を
ベース基板１３１として用い、このベース基板１３１上
にＳｉＯ２層１３２を形成した後に、例えばリソグラフ
ィ技術等によって受動素子層１３３が成膜形成された構
成となっている。高周波回路基板１３０において、受動
素子層１３３には、詳細を省略するが、その内部に配線
層１３４と共にインダクタ部、抵抗体部或いはキャパシ
タ部等の受動素子部１３５が絶縁層１３６を介して多層
に形成されている。
【００１５】高周波回路基板１３０は、受動素子層１３
３上にビア（スルーホール）等を介して配線層１３４と
接続された端子部１３７が形成され、これら端子部１３
７にフリップチップ実装法等により高周波ＩＣやＬＳＩ
等の機能性素子１３８が実装された構成となっている。
この高周波回路基板１３０では、例えばマザー基板等に
実装することで、高周波回路部とベースバンド回路部と
を区分し、これら両者が電気的に干渉することを抑制さ
せる。
【００１６】ところで、この高周波回路基板１３０にお
いては、受動素子層１３３内に受動素子部１３５を形成
する際に、ベース基板１３１が導電性を有するＳｉ基板
であることから受動素子部１３５の良好な高周波特性に
とって邪魔になることがあった。
【００１７】一方、高周波回路基板１４０は、上述した
高周波回路基板１３０におけるベース基板１３１の問題
を解決するために、ベース基板１４１にガラス基板が用
いられている。高周波回路基板１４０も、ベース基板１
４１上に例えばリソグラフィ技術等によって受動素子層
１４２が成膜形成されてなる。高周波回路基板１４０に
おいて、受動素子層１４２には、詳細を省略するが、そ
の内部に配線層１４３と共にインダクタ部、抵抗体部或
いはキャパシタ部等の受動素子部１４４が絶縁層１４５
を介して多層に形成されている。
【００１８】高周波回路基板１４０は、受動素子層１４
２上にビア等を介して配線層１４３と接続された端子部
１４６が形成され、これら端子部１４６にフリップチッ
プ実装法等により高周波ＩＣやＬＳＩ等の機能性素子１
４７が直接実装されて構成される。この高周波回路基板
１４０は、ベース基板１４１に導電性を有しないガラス
基板を用いることで、ベース基板１４１と受動素子層１
４２との容量的結合度が抑制され受動素子層１４２内に
良好な高周波特性を有する受動素子部１４４を形成させ
る。この高周波回路基板１４０においては、例えばマザ
ー基板等に実装するために、受動素子層１４２の表面に
端子パターンを形成するとともにワイヤボンディング法
等によってマザー基板との接続が行われる。
【００１９】これらの高周波回路基板１３０，１４０に
おいては、上述したようにベース基板１３１，１４１上
に高精度の受動素子層１３２，１４２が形成されてい
る。ベース基板１３１，１４１には、受動素子層を薄膜
形成する際に、スパッタリング時の表面温度の上昇に対
する耐熱特性、リソグラフィ時の焦点深度の保持、マス
キング時のコンタクトアライメント特性が必要となる。
【００２０】このため、ベース基板１３１，１４１は、
このために高精度の平坦性が必要とされるとともに、絶
縁性、耐熱性或いは耐薬品性等が要求される。上述した
ベース基板１３１，１４１は、Ｓｉ基板やガラス基板で
あることから、かかる特性を有しておりＬＳＩと別プロ
セスにより低コストで低損失な受動素子の形成を可能に
させる。
【００２１】また、高周波回路基板１３０，１４０にお
いて、ベース基板１３１，１４１は、従来のセラミック
モジュール技術で用いられる印刷によるパターン等の形
成方法或いはプリント配線基板に配線パターンを形成す
る湿式エッチング法等と比較して、高精度の受動素子の
形成が可能であると共に、素子サイズをその面積の１／
１００程度まで縮小することが可能である。また、高周
波回路基板１３０，１４０では、ベース基板１３１，１
４１にＳｉ基板やガラス基板を用いることで、受動素子
の使用限界周波数を２０ＧＨｚ以上まで高めることが可
能である。
【００２２】しかしながら、これらの高周波回路基板１
３０、１４０においては、上述したようなベース基板１
３１，１４１上に形成した配線層１３４，１４３を介し
て高周波信号系のパターン形成と、電源やグランドの供
給配線或いは制御系信号配線が行われる。このため、高
周波回路基板１３０、１４０では、各配線間に電気的干
渉が生じるとともに、配線層を多層に形成することによ
るコストアップや、配線の取り回しによる大型化といっ
た問題が生じてしまうことがある。
【００２３】これらの高周波回路基板１３０，１４０で
は、ベース基板１３１，１４１に比較的高価なＳｉ基板
やガラス基板が用いられることで、コストがアップする
といった問題もあった。
【００２４】これらの高周波回路基板１３０，１４０で
は、配線層１３４，１４３の厚みがその上方の絶縁層１
３６，１４５の表面に凹凸を生じさせてしまい、この凹
凸が生じた絶縁層１３６，１４５の表面に配線層１３
４，１４３やビアホール等を精度良く形成することが困
難になる。高周波回路基板１３０，１４０では、絶縁層
１３６，１４５の表面に凹凸が生じていりことから、例
えば絶縁層１３６，１４５に感光性材料を用いてフォト
リソグラフ処理によって配線層１３４，１４３やビア等
を形成する場合に配線層１３４，１４３やビアホールの
パターンニング像の焦点がずれてしまい配線層１３４，
１４３やビアホール等を精度良く形成することが困難に
なる。
【００２５】また、高周波回路基板１３０，１４０は、
図３２に示すように、上述したように高周波モジュール
装置１５０をマザー基板１５１に実装されることで形成
する。ここでは、高周波回路基板１３０を図面に挙げて
説明する。
【００２６】高周波モジュール装置１５０は、マザー基
板１５１の一主面上に高周波回路基板１３０が実装され
ていると共に、全体を絶縁樹脂等のシールドカバー１５
２によって封装されている。高周波モジュール装置１５
０は、マザー基板１５１の表裏主面にパターン配線や入
出力端子部等がそれぞれ形成されていると共に、高周波
回路基板１３０の搭載領域の周囲に多数のランド部１５
３が形成されている。
【００２７】高周波モジュール装置１５０は、マザー基
板１５１上に高周波回路基板１３０を実装した状態で、
この高周波回路基板１３０の配線層１３６とランド部１
５３とをワイヤボンディング法によるワイヤ１５４で電
気的に接続し、高周波回路基板１３０に電源供給や信号
の送受を行うようにしている。なお、高周波回路基板１
４０についても、同様にしてマザー基板１５１に実装さ
れる。
【００２８】この高周波モジュール装置１５０では、高
周波回路基板１３０に搭載した高周波ＩＣやＬＳＩ等の
機能性素子１３８を封装するシールドカバー１５２が取
り付けられていることから、機能性素子１３８から発生
する熱がシールドカバー１５２内にこもって特性を劣化
させることがある。
【００２９】また、高周波モジュール装置１５０では、
高周波回路基板１３０のベース基板１３１にＳｉ基板が
用いられることによって、ベース基板１３１側に放熱を
行うための放熱構造を設けることが困難であると共に、
受動素子層１３３がベース基板１３１を介してマザー基
板１５１上に配置されることで厚み方向に大型化すると
いった問題もあった。
【００３０】さらに、高周波モジュール装置１５０で
は、高周波回路基板１３０のベース基板１３１内に配線
構造を設けることが困難であり、その周囲に電源を供給
するランド部１５３が多数配置されることから面方向に
大型化するといった問題もある。
【００３１】そこで、本発明は、受動素子や配線部を精
度良く形成することを可能にすると共に、小型化、低価
格化を図った高周波回路ブロック体及びその製造方法、
並びに高周波モジュール装置及びその製造方法を提供す
ることを目的に提案されたものである。
【００３２】
【課題を解決するための手段】上述した目的を達成する
本発明にかかる高周波回路ブロック体は、一部に受動素
子及び接続ランド部を有する配線層が絶縁層の主面に埋
め込まれるように形成されている単位配線層を複数備
え、複数の単位配線層が、ダミー基板の主面上に形成さ
れた剥離層上に積層され、複数の単位配線層の配線層が
互いに電気的に接続されていると共に複数の単位配線層
の主面が全面に亘ってそれぞれ平坦化されており、剥離
層から剥離されてダミー基板及び剥離層が除去されるこ
とによって形成されている。
【００３３】この高周波回路ブロック体では、ダミー基
板上に積層された複数の単位配線層の主面が全体に亘っ
てそれぞれ平坦化されていると共に、ダミー基板が除去
されて形成されることから、各単位配線層の主面に凹凸
が生じることが防止されて各単位配線層上に積層される
受動素子及び配線層が精度良く形成されると共に、ベー
ス基板を必要とせずに低価格化及び小型化を図れる。
【００３４】また、上述した目的を達成する本発明にか
かる高周波回路ブロック体の製造方法は、ダミー基板上
に剥離層を形成する剥離層形成工程と、剥離層上に、一
部に受動素子及び接続ランド部を有する配線層が絶縁層
の主面に埋め込まれるように積層形成された単位配線層
を、互いの配線層が電気的に接続されるように複数積層
する積層工程と、複数の単位配線層の主面を、その全面
に亘ってそれぞれ平坦化させる平坦化工程と、複数の単
位配線層を剥離層から剥離することによってダミー基板
及び剥離層を除去する基板除去工程とを有している。
【００３５】この高周波回路ブロック体の製造方法で
は、ダミー基板上に絶縁層と配線層とによって構成され
る単位配線層を複数積層し、各単位配線層の主面を全面
に亘ってそれぞれ平坦化させ、複数の単位配線層からダ
ミー基板を除去することで高周波回路ブロック体が得ら
れる。したがって、この高周波回路ブロック体の製造方
法では、各単位配線層の主面に凹凸が生じることが防止
されて各単位配線層上に積層される受動素子及び配線層
が精度良く形成されると共に、ベース基板を必要とせず
に低価格化及び小型化が図れた高周波回路ブロック体が
得られる。
【００３６】また、上述した目的を達成する本発明にか
かる高周波モジュール装置は、一部に受動素子及び接続
ランド部を有する配線層が絶縁層の主面に埋め込まれる
ように形成されている単位配線層が、ダミー基板の主面
上に形成された剥離層上に複数積層され、複数の単位配
線層の配線層が互いに電気的に接続されていると共に複
数の単位配線層の主面が全面に亘ってそれぞれ平坦化さ
れており、剥離層から剥離されてダミー基板及び剥離層
が除去されることによって形成される高周波回路ブロッ
ク体と、主面から露出する接続部を有する母基板とを備
え、高周波回路ブロック体が、接続ランド部と接続部と
が電気的に接続されて母基板の主面上に実装されてい
る。
【００３７】この高周波モジュール装置では、ダミー基
板上に積層された高周波回路ブロック体を構成する複数
の単位配線層の主面が全体に亘ってそれぞれ平坦化され
ていると共に、ダミー基板が除去されることによって高
周波回路ブロック体が形成されることから、高周波回路
ブロック体の各単位配線層の主面に凹凸が生じることが
防止されて各単位配線層上に積層される受動素子及び配
線層が精度良く形成されると共に、ベース基板を必要と
しない高周波回路ブロック体が母基板に実装されて小型
化、低価格化が図れる。
【００３８】また、上述した目的を達成する本発明にか
かる高周波モジュール装置の製造方法は、ダミー基板上
に剥離層を形成する剥離層形成工程と、剥離層上に、一
部に受動素子及び接続ランド部を有する配線層が絶縁層
の主面に埋め込まれるように形成された単位配線層を、
互いの配線層が電気的に接続されるように複数積層する
積層工程と、複数の単位配線層の主面を、その全面に亘
ってそれぞれ平坦化させる平坦化工程と、複数の単位配
線層を剥離層から剥離することによってダミー基板及び
剥離層を除去する基板除去工程とを経て高周波回路ブロ
ック体を形成するブロック体形成工程と、高周波回路ブ
ロック体を、主面から露出する接続部を有する母基板の
主面上に、接続ランド部と接続部とを電気的に接続させ
ながら実装させるブロック体実装工程とを有している。
【００３９】この高周波モジュール装置の製造方法で
は、ダミー基板上に絶縁層と配線層とによって構成され
る単位配線層を複数積層し、各単位配線層の主面を全面
に亘ってそれぞれ平坦化させ、複数の単位配線層からダ
ミー基板を除去することで形成された高周波回路ブロッ
ク体を母基板上に実装することによって高周波モジュー
ル装置が製造される。したがって、この高周波モジュー
ル装置の製造方法では、高周波回路ブロック体の各単位
配線層の主面に凹凸が生じることが防止されて各単位配
線層上に積層される受動素子及び配線層が精度良く形成
されると共に、ダミー基板に積層形成させて剥がすこと
で得られるベース基板を必要としない高周波回路ブロッ
ク体を母基板に実装させることで小型化、低価格化が図
られた高周波モジュール装置が製造される。
【００４０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。実施の形態として
図１に示した高周波モジュール装置１は、携帯通信端末
機器等に備えられた送受信部においてスーパーへテロダ
イン方式やダイレクトコンバージョン方式等によって高
周波信号の交換処理等を行う高周波回路を構成してい
る。高周波モジュール装置１は、高周波回路ブロック体
（以下、ブロック体と記す。）２、いわゆる高周波回路
基板がマザー基板３に例えば半田等によるバンプ部４で
電気的に接続され実装された構成となっている。
【００４１】ブロック体２は、第１の単位配線層５の主
面上に第２の単位配線層６が積層形成され、第２の単位
配線層６の主面上に第３の単位配線層７が順次積層形成
されている。これら第１の単位配線層５〜第３の単位配
線層７は、それぞれ絶縁層とパターン配線とによって構
成されている。
【００４２】ブロック体２は、第１の単位配線層５〜第
３の単位配線層７が全層を貫通或いは上下層を貫通する
ビア８によって電気的に層間接続されている。ブロック
体２は、第１の単位配線層５〜第３の単位配線層７にお
ける主面が化学−機械研磨法（CMP:Chemical-Mechanica
l Polishing）によって平坦化されており、例えば第１
の単位配線層５に形成されたビア８上に第２の単位配線
層６のビア８を形成するといったビア−オン−ビア（Vi
a-on-Via）構造が可能とされている。ブロック体２は、
第１の単位配線層５〜第３の単位配線層７における主面
が平坦化されていることから、各単位配線層の上層のパ
ターン配線を精度良く形成することが可能となる。
【００４３】ブロック体２は、第３の単位配線層７の主
面上に、例えば半導体チップやＬＳＩ（Large-scale In
tegrated Circuit）チップ等の機能性素子９が例えばフ
リップチップボンディング法等による素子用バンプ部１
０で第３の単位配線層７のパターン配線と電気的に接続
されるように実装されている。ブロック体２は、第３の
単位配線層７の主面上に機能性素子９の周囲を埋めるよ
うに樹脂層１１が形成され、これら機能性素子９と樹脂
層１１とに研磨処理が施されることにより全体の薄型化
が図られている。
【００４４】ブロック体２は、第１の単位配線層５〜第
３の単位配線層７におけるパターン配線の所定の位置に
キャパシタ部１２、抵抗体部１３、インダクタ部１４と
いった受動素子部が形成されている。キャパシタ部１２
は、例えばデカップリングキャパシタやＤＣカット用キ
ャパシタであり、タンタルオキサイト（ＴａＯ）膜によ
って薄膜形成されている。抵抗体部１３は、例えば終端
抵抗用抵抗体であり、窒化タンタル（ＴａＮ）膜によっ
て薄膜形成されている。
【００４５】ブロック体２では、上述したように、第１
の単位配線層５〜第３の単位配線層７における主面が平
坦化されていることから、かかる受動素子部を精度良く
形成することを可能とする。このように、ブロック体２
では、受動素子として半導体チップ等を用いることな
く、かかる受動素子部が各単位配線層内に精度良く薄膜
形成されていることから小型且つ高性能な受動素子部を
搭載することが可能である。
【００４６】ブロック体２は、詳細は後述するが、第１
の単位配線層５〜第３の単位配線層７が平坦な主面を有
するダミー基板３０上に剥離層３１を介して順次積層形
成され、第１の単位配線層５〜第３の単位配線層７が剥
離層２１で剥離されることによって形成される。このた
め、ブロック体２は、例えばガラス基板やＳｉ基板等の
ベース基板を用いることのない構成となっている。な
お、ダミー基板３０は、必要に応じて再利用される。
【００４７】一方、マザー基板３は、複数の配線層１５
が各層間に絶縁層１６を介して構成されており、複数の
配線層１５は全層を貫通或いは複数層を貫通するビアホ
ール１７で層間接続されている。マザー基板３は、その
表裏主面に入出力端子部１８が複数備えられており、こ
れら入出力端子部１８が例えば外部電源に対する接続端
子や、ブロック体２を実装する際のバンプ部４のベース
として機能する。また、マザー基板３においては、複数
の配線層１５が、入出力端子部１８から供給された電
力、コントロール信号、高周波信号等をブロック体２へ
伝達させる配線として機能すると共に、グランド部（接
地電極）１９としても機能する。
【００４８】マザー基板３においては、絶縁層１６の材
料に低誘電率で低いＴａｎδ、すなわち高周波特性に優
れた材料、例えばポリフェニレンエーテル（ＰＰＥ）、
ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテ
トラフルオロエチレン、ポリイミド、液晶ポリマ（ＬＣ
Ｐ）、ポリノルボルネン（ＰＮＢ）、フェノール樹脂、
ポリオレフィン樹脂等の有機材料、セラミック等の無機
材料、或いはガラスエポキシ等の有機材料と無機材料の
混合体等が用いられる。なお、マザー基板３は、一般的
な多層配線基板製造工程を経ることによって製造され
る。
【００４９】次に、上述した高周波モジュール装置１の
製造方法について説明する。高周波モジュール装置１
は、先ず、ブロック体２を作製する。ブロック体２を形
成する際は、図２に示すように、主面３０ａ上に剥離層
３１が成膜されたダミー基板３０を用意する。ダミー基
板３０には、高い耐熱性を有し、その主面が高度に平坦
化されている例えばガラス基板や、石英基板や、Ｓｉ基
板等を用いる。剥離層３１は、例えばスパッタリング法
や化学蒸着（CDV:Chemical Vapor Deposition）法等に
よってダミー基板３０の主面３０ａ上の全面に亘って１
０００Å程度の均一な厚みに成膜された銅やアルミニウ
ム等の金属膜３１ａと、この金属膜３１ａ上にスピンコ
ート法等で全面に亘って１μｍ〜２μｍ程度の厚みに成
膜されたポリイミド樹脂等の樹脂膜３１ｂとによって構
成されている。
【００５０】次に、剥離層３１上には、図３に示すよう
に、第１の絶縁層３２が均一な厚みに形成される。第１
の絶縁層３２は、従来の配線基板製造工程において一般
的に知られる絶縁性誘電材料を用いて成膜形成される。
第１の絶縁層３２には、低誘電率で低いＴａｎδ、すな
わち高周波特性に優れた、例えばポリフェニレンエーテ
ル（ＰＰＥ）、ビスマレイドトリアジン（ＢＴ−ｒｅｓ
ｉｎ）、液晶ポリマ（ＬＣＰ）、ポリノルボルネン（Ｐ
ＮＢ）、ビスマレイドトリアジン（ＢＴ−レジン）、ポ
リイミド、ベンゾシクロブテン（ＢＣＢ）、エポキシ樹
脂、アクリル系樹脂等の絶縁性誘電材料が用いられる。
第１の絶縁層３２は、絶縁性誘電材料が例えばスピンコ
ート法、カーテンコート法、ロールコート法、ディップ
コート法等によって剥離層３１上に塗布されることで成
膜形成される。
【００５１】次に、第１の絶縁層３２には、所定の位置
にビア８となる開口部３２ａがパターンニング処理によ
り形成される。開口部３２ａは、第１の絶縁層３２にパ
ターンニング処理が施されることによって形成される。
開口部３２ａは、第１の絶縁層３２に感光性の絶縁性誘
電材料を用いた場合、フォトリソグラフ技術によるパタ
ーンニング処理が施されることで形成される。また、開
口部３２ａは、第１の絶縁層３２に非感光性の絶縁性誘
電材料を用いた場合、フォトレジストやアルミニウム等
のマスクを用いてドライエッチングやレーザ加工等によ
ってパターンニング処理が施される。
【００５２】次に、第１の絶縁層３２には、図４に示す
ように、エッチング処理が施されて第１の配線溝３３が
形成される。第１の配線溝３３は、第１の絶縁層３２上
に第１の配線溝３３のパターンに対応した開口部を有す
るエッチングマスクが形成され、第１の絶縁層３２のエ
ッチングマスク以外の領域に例えば酸素プラズマによる
方向性イオンエッチング法（RIE:Reactive Ion Etchin
g）等のドライエッチング処理が施された後に、エッチ
ングマスクが除去されることで形成される。
【００５３】次に、第１の配線溝３３が形成された第１
の絶縁層３２上には、図５に示すように、金属めっき処
理が施されることによって、金属めっき層３４が形成さ
れる。金属めっき層３４は、例えば銅等、導電性の高い
金属によって形成されている。金属めっき処理は、電解
めっき或いは無電解めっきのいずれを用いても良く、第
１の絶縁層３２の第１の配線溝３３が設けられている主
面全面及び開口部３２ａを金属めっき層３４が埋めて、
金属めっき層３４の最厚部が第１の絶縁層３２の最厚部
よりも厚くなるように施される。金属めっき処理は、電
解めっきによって金属めっき層３４を形成する場合に、
剥離層３１の金属膜３１ａが電圧印加電極として機能す
ることになる。
【００５４】次に、第１の絶縁層３２の主面には、図６
に示すように、第１の絶縁層３２が露出するまで金属め
っき層３４に平坦化処理が施されることで第１のパター
ン配線３５が形成される。これにより、剥離層３１上に
は、第１の絶縁層３２と第１のパターン配線３５とによ
って構成され、平坦化処理により高度に平坦化された主
面（以下、一主面）５ａを有する第１の単位配線層５が
形成される。平坦化処理は、材質が異なる第１の絶縁層
３２と金属めっき層３４とを同時に研磨することから、
化学−機械研磨法（CMP:Chemical-Mechanical Polishin
g）が用いられる。このＣＭＰ法は、銅等の金属からな
る金属めっき層３４の研磨レートを大きくさせるように
材料に選択性をもった研磨を施すことが可能であり研磨
面を高精度に平坦化させる。
【００５５】この第１の単位配線層５においては、第１
の絶縁層３２に感光性の絶縁性誘電材料を用いた場合、
第１の絶縁層３２が高精度の平坦化されているダミー基
板３０の主面３０ａ上に形成されて第１の絶縁層３２の
厚みにばらつきがないことから、フォトリソグラフ処理
によるパターンニング像の焦点のずれが抑制されて第１
のパターン配線３５やビア８を精度良く形成させること
が可能となる。
【００５６】このようにして形成された第１の単位配線
層５は、第１の絶縁層３２に第１のパターン配線３５が
埋め込まれた状態で形成され、その一主面５ａがＣＭＰ
法による平坦化処理により高精度に平坦化されていると
共に、ビア８も一括して形成されている。このビア８
は、第１の単位配線層５の一主面５ａに露出していいる
端部も高精度の平坦化されていることから、その上方に
後述する工程で形成される第２の単位配線層６との電気
的な接続をビア８同士、すなわち上述したビア−オン−
ビア（Via-on-Via）構造にすることが可能となる。この
ビア−オン−ビア構造は、各単位配線層同士の電気的な
接続を最短で行えると共に、ブロック体２の小面積化も
図ることが可能となる。
【００５７】次に、第１の単位配線層５の一主面５ａ上
には、図７に示すように、受動素子部としてキャパシタ
部１２の下電極や、抵抗体部１３の受電極となる受電極
部３６が形成される。この受電極部３５を形成する際
は、ビア８を有する第１の単位配線層５の一主面５ａ上
に例えばチタン等の金属からなる第１の金属膜を表面全
面に亘って２００Å程度の厚みにスパッタリング法や蒸
着法等を用いて成膜させる。次に、この金属膜の表面全
面に亘って例えばＣｕ、Ａｌ、Ａｕ、Ｐｔ等の金属から
なる第２の金属膜を２０００Å程度の厚みに成膜する。
【００５８】次に、第２の金属膜には、その主面上に受
電極部３６が形成させる領域をマスクが形成され、マス
キングされていない領域にエッチング処理が施される。
このエッチング処理は、例えば硝酸、硫酸、酢酸等を所
定の割合で混合した混酸をエッチャントとするウェット
エッチングによって行われる。このエッチング処理で
は、混酸からなるエッチャントの腐食性がチタン金属に
対して小さいことから、第１の金属膜が露呈するまで行
うことで、マスキングされていない第２の金属膜だけを
腐食することができる。
【００５９】次に、マスキングされていない第１の金属
膜には、エッチング処理が施される。このエッチング処
理は、例えば弗酸アンモニウムと一水素二弗化アンモニ
ウム等を所定の割合で混合した混酸をエッチャントとす
るウェットエッチングや、ＣＦ４プラズマ等によるプラ
ズマエッチング等によって行われる。このエッチング処
理では、エッチャントやＣＦ４プラズマにおける腐食性
がチタン金属以外の金属に対して小さいことから、第１
の金属膜だけを腐食することができる。このようにし
て、第１の単位配線層５上には、第１の金属膜及び第２
の金属膜によって構成される受電極部３６が形成され
る。
【００６０】次に、図８に示すように、受電極部３６と
接続されるように受動素子部としてキャパシタ部１２と
抵抗体部１３とが形成される。これらの受動素子部を形
成する際は、先ず、第１の単位配線層５の一主面５ａ全
面に受電極部３６を覆うように窒化タンタル（ＴａＮ）
膜を成膜する。このＴａＮ膜は、陽極酸化することによ
ってキャパシタ１２となる酸化タンタル（ＴａＯ）誘電
体膜のベース膜である。このＴａＮ膜の成膜方法は、例
えば２０００Å程度の厚みに成膜が可能なスパッタリン
グ法等が好ましい。
【００６１】次に、ＴａＮ層上には、キャパシタ部１２
及び抵抗体部１３が形成される部分だけを陽極酸化させ
るためのマスクが形成される。これにより、ＴａＮ層上
は、マスクの開口部から外方に臨む部分だけが陽極酸化
されることになる。次に、マスクの開口部ａから外方に
臨むＴａＮ層には、陽極酸化処理が施される。この陽極
酸化処理は、例えばホウ酸化アンモニウム等の電解液中
でＴａＮが陽極となるように５０〜２００Ｖの電圧が印
加されることにより、ＴａＮ層が酸化されて、ＴａＯ層
を形成させる。なお、ＴａＯ層は、ＴａＮ層に印加され
る電圧を調節することで所望の厚みに形成させることが
可能となる。
【００６２】次に、陽極酸化処理が施されたＴａＮ層上
に形成されたマスクを除去する。これにより、ＴａＮ層
の表面が選択的に酸化されたＴａＯ層をキャパシタ部１
２の誘電体材料とすることができる。次に、ＴａＯ層に
は、キャパシタ部１２及び抵抗体部１３の形成部位をレ
ジスト等でマスクした状態でドライエッチング等を施
し、マスクを除去することでキャパシタ部１２及び抵抗
体部１３の誘電体膜３７が同時に形成される。このよう
にして、第１の単位配線層５上には、キャパシタ部１２
及び抵抗体部１３といった受動素子部が形成される。こ
れらの受動素子部では、高精度に平坦化されている第１
の単位配線層５の一主面５ａ上に形成されていることか
ら、精度良く形成することができ、高周波特性の向上を
図ることが可能である。なお、キャパシタ部１２は、誘
電体膜３７に例えばＢＳＴ（Ｂａ，ＳＲ，Ｔｉ，Ｏ）膜
やＳＴＯ（Ｓｒ，Ｔｉ，Ｏ）膜等を用いて形成されても
良い。
【００６３】次に、キャパシタ部１２上には、上電極部
３８が成膜される。この上電極部３８は、例えばＡｌ、
Ｃｕ、Ｐｔ、Ａｕ等の金属膜が密着性を向上させるため
のＣｒ、Ｎｉ、Ｔｉ等の下地層を介して成膜されてい
る。上電極部３８は、金属膜にＡｌ、Ｃｕを用いた場
合、第１の単位配線層５上に受動体部を覆うようにスパ
ッタリング法等により２０００Å程度の厚みに成膜され
た後に、マスキング及びエッチング等によって所定のパ
ターン形状に成膜される。
【００６４】次に、第１の単位配線層５上には、図９に
示すように、その一主面５ａ上に形成された受動素子部
を覆うように第２の単位配線層６が積層形成される。こ
の第２の単位配線層６は、第１の単位配線層と同様の材
料を用いると共に同様の工程を経ることによって形成さ
れる。第２の単位配線層６は、第２の絶縁層３９と第２
のパターン配線４０とによって構成されている。第２の
単位配線層６においては、第２の絶縁層３９に感光性の
絶縁性誘電材料を用いた場合、第２の絶縁層３９が高精
度の平坦化された第１の単位配線層５上に形成されて第
２の絶縁層３９の厚みにばらつきがないことから、フォ
トリソグラフ処理によるパターンニング像の焦点のずれ
が抑制されて第２のパターン配線４０やビア８を精度良
く形成させることが可能となる。
【００６５】第２の単位配線層６は、高精度に平坦化さ
れている第１の単位配線層５の一主面５ａ上に形成され
ていることから、第２のパターン配線４０が精度良く形
成されている。第２の単位配線層６のパターン配線４０
が臨む主面（以下、一主面と記す。）６ａは、上述した
ＣＭＰ法による平坦化処理が施されており、第１の単位
配線層５の一主面５ａと同様に高精度に平坦化されてい
る。なお、ブロック体２では、単位配線層を３層構造と
しているが、このことに限定されることはなく、第１の
単位配線層５の形成工程を繰り返すことによって単位配
線層を三層以上有する構成にすることができる。
【００６６】次に、第２の単位配線層６の一主面６ａ上
には、図１０に示すように、受動素子部としてキャパシ
タ部４１が形成される。このキャパシタ部４１は、第１
の単位配線層５の一主面５ａ上に形成させたキャパシタ
部１２と同様の形成工程を経ることによって形成され
る。キャパシタ部４１も、高精度に平坦化されている第
２の単位配線層６の一主面６ａ上に形成されていること
から、精度良く形成されて高周波特性の向上が図られて
いる。
【００６７】次に、第２の単位配線層６の一主面６ａ上
には、図１１に示すように、第３の絶縁層４２として上
述した絶縁性誘電材料が成膜される。この第３の絶縁層
４２となる絶縁性誘電材料ないは、第１の単位配線層５
及び第２の単位配線層６と同様の材料を用いる。第３の
絶縁層４２は、第２の単位配線層６の一主面６ａ上に形
成されたキャパシタ部４１を被覆するように成膜されて
いる。この第３の絶縁層４２は、高精度に平坦化されて
いる第２の単位配線層６の一主面６ａ上に成膜されるこ
とから、その表面４２ａが高精度に平坦化されている。
【００６８】次に、第３の絶縁層４２には、複数のビア
ホール４２ａが形成される。これらのビアホール４３
は、キャパシタ部４１上に形成されている上電極部４１
ａ及び第２のパターン配線４０等に対応して形成され、
上電極部４６、パターン配線４０の一部を外方に臨ませ
る。これらのビアホール４３は、第３の絶縁層４２に感
光性の絶縁性誘電材料を用いた場合、フォトリソグラフ
処理によるパターンニング像の焦点のずれが抑制される
ことから精度良く形成されている。
【００６９】次に、第３の絶縁層４２上には、図１２に
示すように、例えばフォトリソグラフ法等によって所定
の部分を開口する厚み１２μｍ程度のマスク４４をパタ
ーン形成する。なお、マスク４４は、フォトリソグラフ
法によって形成されることに限定されることなく、その
他適宜な方法や材質によって形成されても良い。
【００７０】次に、マスク４４が形成された第３の絶縁
層４２上には、図１３に示すように、例えばメッキ法等
によって厚み１０μｍ程度の金属膜４５を形成する。こ
の金属膜４５は、例えば銅等の金属によって形成されて
いる。
【００７１】次に、マスク４４は、図１４に示すよう
に、第３の絶縁層４２上から除去される。このようにし
て、第３の絶縁層４２上には、その厚みが１０μｍ程度
の第３のパターン配線４６が形成される。この第３のパ
ターン配線４６は、その一部にインダクタ１４がパター
ン形成されている。このインダクタ１４では、直列抵抗
値が問題となるが、上述したように第３のパターン配線
４６がメッキ法等によって充分な厚みで形成されること
から、低周波数でも十分に機能させることが可能であり
インダクタ特性の損失を抑制することができる。このよ
うにして、第２の単位配線層６上には、第３の絶縁層４
２と第３のパターン配線４６とによって構成される第３
の単位配線層７が形成される。
【００７２】次に、第３の単位配線層７には、図１５に
示すように、その主面全面を覆うレジスト層４７が形成
される。このレジスト層４７には、例えばソルダーレジ
ストや、絶縁性誘電材料等を用いる。次に、レジスト層
４７には、所定の形状にパターンニングされたマスクを
介してフォトリソグラフ処理を施すことによって所定の
位置に第３のパターン配線４６が臨む開口部４７ａが形
成される。次に、開口部４７ａから露出している第３の
パターン配線４６には、無電解ニッケル／銅めっき施さ
れ、素子用バンプ１０のベース部４８が形成される。
【００７３】次に、第３の単位配線層７の上方には、図
１６に示すように、例えば半導体チップやＬＳＩチップ
等機能性素子９が実装される。この機能性素子９は、フ
リップチップボンディング法により第３の単位配線層７
上に形成されたベース部４８に素子用バンプ部１０を介
して電気的に接続されている。なお、機能性素子９の実
装方法は、フリップチップボンディング法を用いること
に限定されず、例えばＴＡＢ（Tape Automated Bondin
g）法やリードビームボンディング法等のフェースダウ
ン実装法を用いても良い。
【００７４】次に、第３の単位配線層７上には、図１７
に示すように、実装された機能性素子９を被覆するよう
に樹脂層１１が形成される。樹脂層１１は、例えばトラ
ンスファーモールド法や印刷法等によって機能性素子９
と第３の単位配線層７との間にまで樹脂が充填されるよ
うに第３の単位配線層７の主面全面に亘って形成されて
いる。樹脂層１１には、例えばエポキシ系樹脂等のよう
に熱硬化による樹脂自体の収縮率が小さな樹脂が用い
る。これにより、第１の単位配線層５〜第３の単位配線
層７では、樹脂層１１が熱硬化する際の収縮によって反
り等の変形が生じることが防止される。
【００７５】次に、機能性素子９及び樹脂層１１には、
図１８に示すように、研磨処理が施される。この研磨処
理は、例えばグラインダを用いた機械研磨法、ウェット
エッチングによる化学研磨法或いはこれらの研磨法を併
用したＣＭＰ方等によって行われ、樹脂層１１と共に、
その機能に支障が生じない限界の厚みまで機能性素子９
を研磨する。この研磨処理では、ダミー基板３０を機能
性素子９及び樹脂層１１に対する支持基板とし、機能性
素子９の研磨面方向の周囲を樹脂層１１が埋め込まれて
機能性素子９と樹脂層１１との間に段差が生じないよう
にして研磨していくことから、機能性素子９のエッジ欠
けを防止することが可能である。以上のようにして、第
１の単位配線層５〜第３の単位配線層によって構成さ
れ、機能性素子９及び樹脂層１１を備えるブロック体２
が形成される。次に、ブロック体２の機能性素子９及び
樹脂層１１の研磨面（以下、一主面と記す。）２ａに
は、図１９に示すように、剥離層４８を介してダミー基
板４９が接合される。剥離層４８は、上述した剥離層３
１と同様の材料、構成、工程によって成膜され、金属膜
４８ａと樹脂膜４８ｂとにより構成されている。ダミー
基板４９には、上述したダミー基板３０と同様に、高い
耐熱性を有し、その主面が高度に平坦化されている例え
ばガラス基板や、石英基板や、Ｓｉ基板等を用いる。
【００７６】次に、ダミー基板３０は、図２０に示すよ
うに、ブロック体２から剥離層３１と共に除去される。
具体的には、ダミー基板３０及び剥離層３１をブロック
体２ごと例えば塩酸や硝酸等の酸性溶液中に浸漬させる
ことで酸性溶液が剥離層３１の金属膜３１ａを僅かに溶
解させつつ金属膜３１ａと樹脂膜３１ｂとの間に浸入し
ていき、金属膜３１ａと樹脂膜３１ｂとの間で剥離が進
行し、ブロック体２の第１の単位配線層５の面上（以
下、他主面と記す。）２ｂに樹脂膜３１ｂが残留した状
態でダミー基板３０が除去される。したがって、ブロッ
ク体２の他主面２ａには、予め保護層等を形成しておい
ても良い。また、ダミー基板３０は、例えばレーザアブ
レーション処理によってブロック体２から除去されるよ
うにしても良い。
【００７７】次に、ブロック体２に他主面２ｂ上に残留
した樹脂膜３１ｂは、例えば酸素プラズマによるドライ
エッチング法等によって除去される。これにより、ブロ
ック体２の他主面２ｂには、ビア８が露出することにな
る。ブロック体２は、相対していたダミー基板３０の主
面が高度に平坦化されていることから、その他主面２ｂ
も高度に平坦化されることになる。
【００７８】次に、ブロック体２には、図２１に示すよ
うに、その他主面２ｂに露出しているビア８上に例えば
半田等によるバンプ部４が形成される。バンプ部４は、
マザー基板３にブロック体２を実装する際の電気的接続
部として機能し、例えば電解めっきや無電解めっき等に
よりニッケル／銅めっき層として形成しても良い。ブロ
ック体２では、ダミー基板４９を支持基板としているこ
とから撓みのない状態にされており、その他主面２ｂに
バンプ部４が精度良く形成することが可能となる。
【００７９】次に、ダミー基板４９は、図２２に示すよ
うに、ブロック体２から剥離層４８と共に除去される。
ダミー基板４９及び剥離層４８は、ブロック体２の他主
面２ｂからダミー基板３０及び剥離層３１を除去したと
きと同じようにしてブロック体２の一主面２ａより除去
される。
【００８０】次に、ブロック体２は、図２３に示すよう
に、その他主面２ｂを実装面として上述したマザー基板
３上に、他の半導体チップ５０と一緒に実装される。マ
ザー基板３は、層内にグランド部１９等を備える配線層
１５を複数有し、ブロック体２等が実装される主面（以
下、実装面）３ａ上にレジスト等によって形成される保
護層５１から露出する入出力端子部１８が形成されてい
る。
【００８１】そして、ブロック体２は、マザー基板３の
実装面３ａで露出している入出力端子部１８にバンプ部
４を介して電気的に接続されることでマザー基板３に実
装されている。具体的には、バンプ部４と出入力端子部
１８とが相対している状態のブロック体２とマザー基板
３との間にアンダーフィル５２が充填され、例えば半田
リフロー槽等で加熱されることによって入出力端子部１
８とバンプ部４とが電気的に接続されて、ブロック体２
がマザー基板３の実装面３ａに実装される。このように
して、ブロック体２とマザー基板３とによって構成され
る高周波モジュール装置１が製造される。
【００８２】この高周波モジュール装置１では、ブロッ
ク体２がダミー基板３０上に第１の単位配線層５〜第３
の単位配線層７が順次積層されてダミー基板３０から剥
離されることで形成され、第１の単位配線層５の一主面
５ａ及び第２の単位配線層６の一主面６ａがＣＭＰ法に
より高精度に平坦化されている。
【００８３】これにより、この高周波モジュール装置１
では、第１の単位配線層５の一主面５ａ及び第２の単位
配線層６の一主面６ａに凹凸が生じることを防止し、パ
ターン配線や、ビアや、各受動素子部等を精度良く形成
することが可能なことから、配線の引き回しを高密度に
して小面積化すると共に高周波特性を向上させることが
できる。この高周波モジュール装置１では、ブロック体
２がベース基板を必要としない構造となっていることか
ら、厚み方向の小型化、低価格化を図ることができる。
【００８４】この高周波モジュール装置１では、ブロッ
ク体２に対して電力、コントロール信号、高周波信号等
をブロック体２へ伝達させる配線やグランド部１９とし
て機能する複数の配線層１５がマザー基板３の内部に設
けられており、例えばマザー基板３の実装面３ａにおけ
るブロック体２の周囲に電源を供給するためのランド等
が必要とせず、入出力端子部１８の直上にブロック体２
を実装可能なことから小面積化することができる。
【００８５】この高周波モジュール装置１では、マザー
基板３側に充分な面積を有する配線層１５やグランド部
１９が形成されていることから、レギュレーションの高
い電力供給をブロック体２に行うことが可能である。
【００８６】そして、この高周波モジュール装置１は、
図２４に示すように、上述したようにマザー基板３の実
装面３ａ上に入出力端子部１８を介して実装されたブロ
ック体２、半導体チップ５０を覆うように、電磁ノイズ
の影響を排除するためのシールドカバー５３が組み付け
られた構成となっている。
【００８７】このため、高周波モジュール装置１におい
ては、ブロック体２や半導体チップ５０がシールドカバ
ー５３によって覆われていることから、マザー基板３の
実装面３ａ上のブロック体２における機能性素子９や半
導体チップ５０から発生した熱がシールドカバー５３に
こもって高周波特性に悪影響を及ぼすことがある。した
がって、高周波モジュール装置１には、適宜の放熱構造
を設けることが好ましい。
【００８８】したがって、高周波モジュール装置１で
は、ブロック体２の一主面２ａとシールドカバー５３と
の間に熱伝導性樹脂材５４を充填して放熱構造を構成さ
せるようにしている。高周波モジュール装置１において
は、ブロック体２の機能性素子９からの発熱が熱伝導性
樹脂材５４を介してシールドカバー５３へと伝達され、
このシールドカバー５３が放熱部となること熱がシール
ドカバー５３内部にこもって高周波特性に悪影響を及ぼ
すことが防止される。なお、高周波モジュール装置１に
おいては、ブロック体２を熱伝導性樹脂材５４とシール
ドカバー５３とで保持することで、機械的な実装剛性の
向上も図られるようになる。
【００８９】図２５に示した高周波モジュール装置６０
は、ブロック体２や半導体チップ５０から発生する熱を
さらに効率的に放熱するように構成されており、上述し
た熱伝導性樹脂材５３に加えてブロック体２の搭載領域
に対応してマザー基板３の内部に連通する多数の冷却用
ビア６１が形成されている。これらの冷却用ビア６１
は、マザー基板部３のビアホール１７を形成する際と同
様の工程によって形成される。
【００９０】高周波モジュール装置６０においては、ブ
ロック体２の機能性素子９から発生した熱が、上述した
ように熱伝導性樹脂材５３を介してシールドカバー５４
から放熱されるとともに、冷却用ビア６１を介してマザ
ー基板３の底面に伝達されて外部へと放熱される。高周
波モジュール装置６０は、ブロック体２とマザー基板３
の両者から放熱が行われることで効率的な放熱が行われ
るようになる。なお、高周波モジュール装置６０は、冷
却用ビア６１のみによって放熱構造を構成するようにし
ても良い。また、高周波モジュール装置６０は、例えば
マザー基板３に形成される配線層６２が例えば５０ｎｍ
と厚みを大きくして形成したものを用いるようにし、こ
の配線層６２に対して冷却用ビア６１がそれぞれ接続さ
れるようにすることによって配線層６２からの放熱が行
われるようにしても良い。
【００９１】図２６に示した高周波モジュール装置７０
は、マザー基板３の内部に例えば銅やアロイ等の導電性
が良好なメタルコア７１を有する構成とされている。高
周波モジュール装置７０は、このメタルコア７１に対し
て上述した多数の冷却用ビア６１がそれぞれ接続される
ように構成されている。高周波モジュール装置７０にお
いては、冷却用ビア６１を介してメタルコア７１からの
放熱も行われ、上述した放熱用の熱伝導性樹脂材５３や
冷却用ビア６１の構成とによってさらに効率的な放熱が
行われるようになり信頼性の向上が図られる。
【００９２】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ダミー基板上に絶縁層と配線層とによって構成さ
れる単位配線層を複数積層し、各単位配線層の主面を全
面に亘ってそれぞれ平坦化させ、複数の単位配線層をダ
ミー基板から剥離させることで形成された高周波回路ブ
ロック体を母基板上に実装することで高周波モジュール
装置が製造される。
【００９３】したがって、本発明によれば、高周波回路
ブロック体の各単位配線層の主面に凹凸が生じることを
防止し、各単位配線層上に積層される受動素子や配線部
を精度良く形成できると共に、ダミー基板に積層形成さ
せて剥がすことで得られる高周波回路ブロック体がベー
ス基板を必要しない状態で母基板に実装されて小型化、
低価格化が図られた高周波モジュール装置を得ることが
できる。
【００９４】本発明によれば、高周波回路ブロック体に
対して電力、コントロール信号、高周波信号等を伝達さ
せる配線やグランド部が母基板の内部に設けられてお
り、複数の単位配線層からなる高周波回路ブロック体が
ベース基板を必要としないことから、母基板の接続部の
直上に高周波回路ブロック体が実装可能であり高周波モ
ジュール装置を小面積化することができる。
【図面の簡単な説明】
【図１】本発明を適用した高周波モジュール装置の一例
を示す断面図である。
【図２】同高周波モジュール装置の製造工程を説明する
ため図であり、ダミー基板の縦断面図である。
【図３】同高周波モジュール装置の製造工程を説明する
ため図であり、ダミー基板上に第１の絶縁層が形成され
た状態を示す縦断面図である。
【図４】同高周波モジュール装置の製造工程を説明する
ため図であり、第１の絶縁層に第１の配線溝が形成され
た状態を示す縦断面図である。
【図５】同高周波モジュール装置の製造工程を説明する
ため図であり、第１の絶縁層上に金属めっき層が形成さ
れた状態を示す縦断面図である。
【図６】同高周波モジュール装置の製造工程を説明する
ため図であり、第１の単位配線層が形成された状態と示
す縦断面図である。
【図７】同高周波モジュール装置の製造工程を説明する
ため図であり、第１の単位配線層上に受電極部が形成さ
れた状態を示す縦断面図である。
【図８】同高周波モジュール装置の製造工程を説明する
ため図であり、第１の単位配線層上に受動素子部が形成
された状態を示す縦断面図である。
【図９】同高周波モジュール装置の製造工程を説明する
ため図であり、第１の単位配線層上に第２の単位配線層
が形成された状態を示す縦断面図である。
【図１０】同高周波モジュール装置の製造工程を説明す
るため図であり、第２の単位対戦層上に受動素子部が形
成された状態を示す縦断面図である。
【図１１】同高周波モジュール装置の製造工程を説明す
るため図であり、第２の単位配線層上に第３の絶縁層が
形成された状態を示す縦断面図である。
【図１２】同高周波モジュール装置の製造工程を説明す
るため図であり、第３の絶縁層上にマスクが形成された
状態を示す縦断面図である。
【図１３】同高周波モジュール装置の製造工程を説明す
るため図であり、第３の絶縁層上に金属膜が形成された
状態を示す縦断面図である。
【図１４】同高周波モジュール装置の製造工程を説明す
るため図であり、第２の単位配線層上に第３の単位配線
層が形成された状態を示す縦断面図である。
【図１５】同高周波モジュール装置の製造工程を説明す
るため図であり、第３の単位配線層上にレジスト層が形
成された状態を示す縦断面図である。
【図１６】同高周波モジュール装置の製造工程を説明す
るため図であり、第３の単位配線層上に機能性素子が実
装された状態を示す縦断面図である。
【図１７】同高周波モジュール装置の製造工程を説明す
るため図であり、第３の単位配線層上に樹脂層が形成さ
れた状態を示す縦断面図である。
【図１８】同高周波モジュール装置の製造工程を説明す
るため図であり、機能性素子及び樹脂層に研磨処理が施
された状態を示す縦断面図である。
【図１９】同高周波モジュール装置の製造工程を説明す
るため図であり、高周波回路ブロック体の一主面にダミ
ー基板が接合された状態を示す縦断面図である。
【図２０】同高周波モジュール装置の製造工程を説明す
るため図であり、高周波回路ブロック体の他主面からダ
ミー基板が除去された状態を示す縦断面図である。
【図２１】同高周波モジュール装置の製造工程を説明す
るため図であり、高周波回路ブロック体の他主面上にバ
ンプ部が形成された状態を示す縦断面図である。
【図２２】同高周波モジュール装置の製造工程を説明す
るため図であり、高周波回路ブロック体の一主面からダ
ミー基板が除去された状態を示す縦断面図である。
【図２３】同高周波モジュール装置の製造工程を説明す
るため図であり、高周波回路ブロック体がマザー基板に
実装された状態を示す縦断面図である。
【図２４】同高周波モジュール基板にシールドカバー及
び熱伝導性樹脂材が組み付けられた状態を示す縦断面図
である。
【図２５】同高周波モジュール基板におけるマザー基板
の内部に冷却用ビアが形成された状態を示す縦断面図で
ある。
【図２６】同高周波モジュール装置におけるマザー基板
の内部にメタルコアを備えた状態を示す縦断面図であ
る。
【図２７】スーパーへテロダイン方式による高周波送受
信回路の構成図である。
【図２８】ダイレクトコンバージョン方式による高周波
送受信回路の構成図である。
【図２９】従来の高周波回路基板に備えられるインダク
タ部を示す図であり、同図（ａ）は要部斜視図、同図
（ｂ）は要部縦断面図である。
【図３０】同高周波回路基板のベース基板にシリコン基
板を用いた構成を示した縦断面図である。
【図３１】同高周波回路基板のベース基板にガラス基板
を用いた構成を示した縦断面図である。
【図３２】同高周波回路基板がマザー基板に実装された
高周波モジュール装置の縦断面図である。
【符号の説明】
１，６０，７０ 高周波モジュール装置、２ 高周波回
路ブロック体、３ マザー基板、４バンプ部、５ 第１
の単位配線層、６ 第２の単位配線層、７ 第３の単位
配線層、８ ビア、９ 機能性素子、１０ 素子用バン
プ部、１１ 樹脂層、１２ キャパシタ部、１３ 抵抗
体部、１４ インダクタ部、１５ 配線層、１６ 絶縁
層、１７ ビアホール、１８ 入出力端子部、１９ グ
ランド部、３０，４９ ダミー基板、３１，４８ 剥離
層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｐ 3/02 Ｈ０１Ｐ 3/02 Ｈ０５Ｋ 1/16 Ｈ０５Ｋ 1/16 Ｂ 1/18 1/18 Ｊ 3/26 3/26 Ｆ 3/28 3/28 Ｇ Ｆターム(参考） 4E351 AA02 AA04 BB01 BB03 BB05 BB09 BB32 BB33 BB49 CC03 CC06 DD04 DD10 DD11 DD20 DD21 DD41 GG01 GG06 GG20 5E314 AA24 BB01 BB05 CC01 FF01 FF21 FF23 GG17 5E336 AA04 BB03 CC32 CC42 CC51 CC55 EE03 GG14 5E343 AA02 AA12 BB02 BB24 BB28 BB35 BB49 BB52 BB62 BB63 BB71 DD23 DD25 DD32 DD76 EE43 EE52 ER49 GG08 5E346 AA06 AA12 AA13 AA15 AA22 AA32 AA33 AA43 AA51 BB11 BB16 BB20 CC02 CC08 CC32 CC34 DD02 DD16 DD17 DD22 DD33 EE06 EE31 EE33 FF04 FF07 FF45 GG15 GG17 GG22 GG28 HH11 HH26 HH31

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 一部に受動素子及び接続ランド部を有す
    る配線層が絶縁層の主面に埋め込まれるように形成され
    ている単位配線層を複数備え、 複数の上記単位配線層が、ダミー基板の主面上に形成さ
    れた剥離層上に積層され、複数の上記単位配線層の上記
    配線層が互いに電気的に接続されていると共に複数の上
    記単位配線層の主面が全面に亘ってそれぞれ平坦化され
    ており、上記剥離層から剥離されて上記ダミー基板及び
    上記剥離層が除去されることによって形成される高周波
    回路ブロック体。
  2. 【請求項２】 複数の上記単位配線層は、その主面が化
    学−機械研磨処理によりそれぞれ平坦化されている請求
    項１記載の高周波回路ブロック体。
  3. 【請求項３】 複数の上記単位配線層が、上記剥離層と
    隣り合う主面上及び／又は上記剥離層上に積層された最
    上層の主面上に、半導体チップと、上記半導体チップの
    一部が露出するように上記半導体チップを被覆する樹脂
    層とを備えている請求項１記載の高周波回路ブロック
    体。
  4. 【請求項４】 上記半導体チップ及び上記樹脂層に研磨
    処理が施されている請求項３記載の高周波回路ブロック
    体。
  5. 【請求項５】 ダミー基板上に剥離層を形成する剥離層
    形成工程と、 上記剥離層上に、一部に受動素子及び接続ランド部を有
    する配線層が絶縁層の主面に埋め込まれるように形成さ
    れた単位配線層を、互いの上記配線層が電気的に接続さ
    れるように複数積層する積層工程と、 複数の上記単位配線層の主面を、その全面に亘ってそれ
    ぞれ平坦化させる平坦化工程と、 複数の上記単位配線層を上記剥離層から剥離することに
    よって上記ダミー基板及び上記剥離層を除去する基板除
    去工程とを有する高周波回路ブロック体の製造方法。
  6. 【請求項６】 上記平坦化工程においては、複数の上記
    単位配線層の主面を化学−機械研磨処理によりそれぞれ
    平坦化させる請求項５記載の高周波回路ブロック体の製
    造方法。
  7. 【請求項７】 上記基板除去工程の後に、複数の上記単
    位配線層の上記剥離層と隣り合う主面上及び／又は上記
    剥離層上に積層された最上層の主面上に、半導体チップ
    を実装する半導体実装工程と、上記半導体チップの一部
    が露出するように被覆する樹脂層を形成する樹脂層形成
    工程と、上記半導体チップ及び上記樹脂層に研磨処理を
    施す研磨工程とを有する請求項５記載の高周波回路ブロ
    ック体の製造方法。
  8. 【請求項８】 一部に受動素子及び接続ランド部を有す
    る配線層が絶縁層の主面に埋め込まれるように形成され
    ている単位配線層が、ダミー基板の主面上に形成された
    剥離層上に複数積層され、複数の上記単位配線層の上記
    配線層が互いに電気的に接続されていると共に複数の上
    記単位配線層の主面が全面に亘ってそれぞれ平坦化され
    ており、上記剥離層から剥離されて上記ダミー基板及び
    上記剥離層が除去されることによって形成される高周波
    回路ブロック体と、 主面から露出する接続部を有する母基板とを備え、 上記高周波回路ブロック体が、上記接続ランド部と上記
    接続部とが電気的に接続されて上記母基板の主面上に実
    装されている高周波モジュール装置。
  9. 【請求項９】 上記高周波回路ブロック体における複数
    の上記単位配線層は、その主面が化学−機械研磨処理に
    よりそれぞれ平坦化されている請求項８記載の高周波モ
    ジュール装置。
  10. 【請求項１０】 上記高周波回路ブロック体が、上記剥
    離層と隣り合う一主面上及び／又はその主面と反対側の
    他主面上に、半導体チップと、上記半導体チップの一部
    が露出するように上記半導体チップを被覆する樹脂層と
    を備えている請求項８記載の高周波モジュール装置。
  11. 【請求項１１】 上記半導体チップ及び上記樹脂層に研
    磨処理が施されている請求項１０記載の高周波モジュー
    ル装置。
  12. 【請求項１２】 ダミー基板上に剥離層を形成する剥離
    層形成工程と、上記剥離層上に、一部に受動素子及び接
    続ランド部を有する配線層が絶縁層の主面に埋め込まれ
    るように形成された単位配線層を、互いの上記配線層が
    電気的に接続されるように複数積層する積層工程と、複
    数の上記単位配線層の主面を、その全面に亘ってそれぞ
    れ平坦化させる平坦化工程と、複数の上記単位配線層を
    上記剥離層から剥離することによって上記ダミー基板及
    び上記剥離層を除去する基板除去工程とを経て高周波回
    路ブロック体を形成するブロック体形成工程と、 上記高周波回路ブロック体を、主面から露出する接続部
    を有する母基板の主面上に、上記接続ランド部と上記接
    続部とを電気的に接続させながら実装させるブロック体
    実装工程とを有する高周波モジュール装置の製造方法。
  13. 【請求項１３】 上記ブロック体形成工程の上記平坦化
    工程においては、複数の上記単位配線層の主面を化学−
    機械研磨処理によりそれぞれ平坦化させる請求項１２記
    載の高周波モジュール装置の製造方法。
  14. 【請求項１４】 上記ブロック体形成工程においては、
    上記基板除去工程の後に、複数の上記単位配線層の上記
    剥離層と隣り合う主面上及び／又は上記剥離層上に積層
    された最上層の主面上に、半導体チップを実装する半導
    体実装工程と、上記半導体チップの一部が露出するよう
    に被覆する樹脂層を形成する樹脂層形成工程と、上記半
    導体チップ及び上記樹脂層に研磨処理を施す研磨工程と
    を経ることによって上記高周波回路ブロック体を形成す
    る請求項１２記載の高周波モジュール装置の製造方法。
JP2001359853A 2001-11-26 2001-11-26 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。 Pending JP2003163459A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2001359853A JP2003163459A (ja) 2001-11-26 2001-11-26 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
CNB028041593A CN1309285C (zh) 2001-11-26 2002-11-19 高频电路组合单元和高频模块装置及它们的制作方法
US10/466,731 US7057279B2 (en) 2001-11-26 2002-11-19 High-frequency circuit block, its manufacturing method, high-frequency module device, and its manufacturing method
PCT/JP2002/012081 WO2003047325A1 (fr) 2001-11-26 2002-11-19 Bloc-circuit haute frequence, procede permettant de le produire, dispositif modulaire haute frequence et procede permettant de le produire
KR10-2003-7009859A KR20040052473A (ko) 2001-11-26 2002-11-19 고주파 회로 블록체 및 그 제조 방법과 고주파 모듈 장치및 그 제조 방법
US10/963,858 US20050056931A1 (en) 2001-11-26 2004-10-13 High frequency circuit block unit, method for producing same, high frequency module device and method for producing same
US11/135,103 US20050208914A1 (en) 2001-11-26 2005-05-23 High frequency circuit block unit, method for producing same, high frequency module device and method for producing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001359853A JP2003163459A (ja) 2001-11-26 2001-11-26 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。

Publications (1)

Publication Number Publication Date
JP2003163459A true JP2003163459A (ja) 2003-06-06

Family

ID=19170776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001359853A Pending JP2003163459A (ja) 2001-11-26 2001-11-26 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。

Country Status (5)

Country Link
US (3) US7057279B2 (ja)
JP (1) JP2003163459A (ja)
KR (1) KR20040052473A (ja)
CN (1) CN1309285C (ja)
WO (1) WO2003047325A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100653A (ja) * 2004-09-30 2006-04-13 Dainippon Printing Co Ltd 配線基板およびその製造方法
JP2006216767A (ja) * 2005-02-03 2006-08-17 Sony Corp 半導体装置およびその製造方法
JP2006228919A (ja) * 2005-02-17 2006-08-31 Nec Corp 配線基板及び半導体装置並びにそれらの製造方法
JP2007311492A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2009117767A (ja) * 2007-11-09 2009-05-28 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びそれにより製造した半導体装置
WO2009133886A1 (ja) * 2008-04-28 2009-11-05 日本電気株式会社 多層配線基板、及びその製造方法
US7929316B2 (en) 2004-07-30 2011-04-19 Murata Manufacturing Co., Ltd. Composite electronic component
JP2012500482A (ja) * 2008-08-19 2012-01-05 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元集積回路の製造方法及び記録媒体（インターフェース・ウエハを永久的キャリアとして使用する３次元集積回路デバイスの製造方法）
JP2015076477A (ja) * 2013-10-08 2015-04-20 富士通株式会社 電子装置の製造方法及び回路基板
JP2017510075A (ja) * 2014-03-20 2017-04-06 クアルコム，インコーポレイテッド 半導体パッケージにおけるはんだボール接続でのフェースアップ基板集積化
JP2017108019A (ja) * 2015-12-10 2017-06-15 新光電気工業株式会社 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP2020064999A (ja) * 2018-10-18 2020-04-23 日本特殊陶業株式会社 配線基板
JP2020170790A (ja) * 2019-04-03 2020-10-15 株式会社デンソー データ記録装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP3925378B2 (ja) * 2002-09-30 2007-06-06 ソニー株式会社 高周波モジュール装置の製造方法。
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
JP4106438B2 (ja) * 2003-06-20 2008-06-25 独立行政法人産業技術総合研究所 多層微細配線インターポーザおよびその製造方法
JP4684730B2 (ja) * 2004-04-30 2011-05-18 シャープ株式会社 高周波半導体装置、送信装置および受信装置
JP2005353911A (ja) * 2004-06-11 2005-12-22 Toshiba Corp 半導体装置
JP4279766B2 (ja) * 2004-10-19 2009-06-17 株式会社ルネサステクノロジ レギュレータ内蔵送受信機を有する半導体装置およびモジュール
KR100660604B1 (ko) * 2005-04-21 2006-12-22 (주)웨이브닉스이에스피 금속 박편을 이용한 수동 소자 및 반도체 패키지의제조방법
KR100632587B1 (ko) * 2005-07-01 2006-10-09 삼성전기주식회사 주기판 및 보조기판으로 모듈부품이 분리 내장된패키지내장시스템
KR100723635B1 (ko) 2005-12-08 2007-06-04 한국전자통신연구원 고주파 신호를 전달하기 위한 변환 회로 및 이를 구비한송수신 모듈
TWI376088B (en) * 2006-11-14 2012-11-01 Pulse Eng Inc Wire-less inductive devices and methods
JP2008166736A (ja) * 2006-12-06 2008-07-17 Hitachi Via Mechanics Ltd プリント基板の製造方法およびプリント基板加工機
TWI332244B (en) * 2007-01-26 2010-10-21 Taiwan Solutions Systems Corp Fabrication method of leadframe and semiconductor package
JP2008258520A (ja) * 2007-04-09 2008-10-23 Shinko Electric Ind Co Ltd 配線基板の製造方法及び配線基板
US7982572B2 (en) * 2008-07-17 2011-07-19 Pulse Engineering, Inc. Substrate inductive devices and methods
US9324700B2 (en) * 2008-09-05 2016-04-26 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over integrated passive device using conductive channels
JP5409084B2 (ja) * 2009-04-06 2014-02-05 キヤノン株式会社 半導体装置の製造方法
CN102301435B (zh) * 2009-07-15 2014-12-24 脉冲电子(新加坡)私人有限公司 基底电感装置与方法
US9823274B2 (en) 2009-07-31 2017-11-21 Pulse Electronics, Inc. Current sensing inductive devices
US9664711B2 (en) 2009-07-31 2017-05-30 Pulse Electronics, Inc. Current sensing devices and methods
JP2011222948A (ja) * 2010-03-24 2011-11-04 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP5110178B2 (ja) * 2010-04-13 2012-12-26 株式会社デンソー 半導体装置およびその製造方法
US8591262B2 (en) 2010-09-03 2013-11-26 Pulse Electronics, Inc. Substrate inductive devices and methods
JP5087118B2 (ja) * 2010-09-28 2012-11-28 株式会社東芝 通信機器
DE102011003832A1 (de) * 2011-02-09 2012-08-09 Robert Bosch Gmbh Vergossenes Bauteil
JP5370389B2 (ja) * 2011-02-14 2013-12-18 株式会社村田製作所 高周波モジュール
US8564092B2 (en) * 2011-02-25 2013-10-22 National Semiconductor Corporation Power convertor device and construction methods
JP2013051397A (ja) * 2011-08-03 2013-03-14 Ngk Spark Plug Co Ltd 配線基板の製造方法
KR101382811B1 (ko) 2012-03-14 2014-04-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US9304149B2 (en) 2012-05-31 2016-04-05 Pulse Electronics, Inc. Current sensing devices and methods
TWI562295B (en) 2012-07-31 2016-12-11 Mediatek Inc Semiconductor package and method for fabricating base for semiconductor package
US10991669B2 (en) 2012-07-31 2021-04-27 Mediatek Inc. Semiconductor package using flip-chip technology
US20140125446A1 (en) 2012-11-07 2014-05-08 Pulse Electronics, Inc. Substrate inductive device methods and apparatus
JP6330149B2 (ja) * 2013-06-04 2018-05-30 パナソニックＩｐマネジメント株式会社 無線モジュール及び無線装置
CN107735861B (zh) * 2015-07-22 2020-01-14 阿尔卑斯阿尔派株式会社 高频模块
US10244631B2 (en) * 2015-08-21 2019-03-26 The Boeing Company Hybrid fabrication method for large area microwave circuits
EP3154084A3 (en) * 2015-09-16 2017-04-26 MediaTek Inc. Semiconductor package using flip-chip technology
KR102483377B1 (ko) * 2015-11-30 2023-01-02 삼성전자주식회사 전자 장치 및 전자 장치 제조방법
DE102016212129B4 (de) * 2016-07-04 2022-05-19 Schweizer Electronic Ag Hochfrequenz-Sende-/Empfangselement und Verfahren zur Herstellung eines Hochfrequenz-Sende-/Empfangselementes
US10660205B2 (en) 2016-12-01 2020-05-19 Avery Dennison Retail Information Services, Llc Functional substrates for printed electronic devices
CN116998233A (zh) * 2021-04-06 2023-11-03 三星电子株式会社 包括散热结构的电子装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3862017A (en) * 1970-02-04 1975-01-21 Hideo Tsunemitsu Method for producing a thin film passive circuit element
KR960015106B1 (ko) * 1986-11-25 1996-10-28 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체패키지 포장체
US5151388A (en) * 1991-05-07 1992-09-29 Hughes Aircraft Company Flip interconnect
US5231751A (en) 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US5674784A (en) * 1996-10-02 1997-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming polish stop layer for CMP process
JP3199664B2 (ja) * 1997-06-30 2001-08-20 京セラ株式会社 多層配線基板の製造方法
JP2000036238A (ja) 1998-04-06 2000-02-02 Shigeisa Imoto スイッチ回路
JP3339838B2 (ja) * 1999-06-07 2002-10-28 ローム株式会社 半導体装置およびその製造方法
JP3949849B2 (ja) * 1999-07-19 2007-07-25 日東電工株式会社 チップサイズパッケージ用インターポーザーの製造方法およびチップサイズパッケージ用インターポーザー
US6583364B1 (en) * 1999-08-26 2003-06-24 Sony Chemicals Corp. Ultrasonic manufacturing apparatuses, multilayer flexible wiring boards and processes for manufacturing multilayer flexible wiring boards
JP2001144218A (ja) 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
JP2001326238A (ja) * 2000-05-17 2001-11-22 Toshiba Corp 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
JP2001298274A (ja) 2001-03-13 2001-10-26 Matsushita Electric Ind Co Ltd 電子回路構成体

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7929316B2 (en) 2004-07-30 2011-04-19 Murata Manufacturing Co., Ltd. Composite electronic component
JP2006100653A (ja) * 2004-09-30 2006-04-13 Dainippon Printing Co Ltd 配線基板およびその製造方法
JP4504774B2 (ja) * 2004-09-30 2010-07-14 大日本印刷株式会社 配線基板の製造方法
JP2006216767A (ja) * 2005-02-03 2006-08-17 Sony Corp 半導体装置およびその製造方法
JP4591100B2 (ja) * 2005-02-03 2010-12-01 ソニー株式会社 半導体装置およびその製造方法
JP4603383B2 (ja) * 2005-02-17 2010-12-22 日本電気株式会社 配線基板及び半導体装置並びにそれらの製造方法
JP2006228919A (ja) * 2005-02-17 2006-08-31 Nec Corp 配線基板及び半導体装置並びにそれらの製造方法
JP2007311492A (ja) * 2006-05-17 2007-11-29 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2009117767A (ja) * 2007-11-09 2009-05-28 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びそれにより製造した半導体装置
WO2009133886A1 (ja) * 2008-04-28 2009-11-05 日本電気株式会社 多層配線基板、及びその製造方法
JP2012500482A (ja) * 2008-08-19 2012-01-05 インターナショナル・ビジネス・マシーンズ・コーポレーション ３次元集積回路の製造方法及び記録媒体（インターフェース・ウエハを永久的キャリアとして使用する３次元集積回路デバイスの製造方法）
KR101419582B1 (ko) 2008-08-19 2014-07-25 인터내셔널 비지네스 머신즈 코포레이션 영구적인 캐리어로서 인터페이스 웨이퍼를 사용하는 3ｄ 집적회로 디바이스 제조
JP2015076477A (ja) * 2013-10-08 2015-04-20 富士通株式会社 電子装置の製造方法及び回路基板
JP2017510075A (ja) * 2014-03-20 2017-04-06 クアルコム，インコーポレイテッド 半導体パッケージにおけるはんだボール接続でのフェースアップ基板集積化
JP2017108019A (ja) * 2015-12-10 2017-06-15 新光電気工業株式会社 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP2020064999A (ja) * 2018-10-18 2020-04-23 日本特殊陶業株式会社 配線基板
JP2020170790A (ja) * 2019-04-03 2020-10-15 株式会社デンソー データ記録装置
JP7226036B2 (ja) 2019-04-03 2023-02-21 株式会社デンソー データ記録装置

Also Published As

Publication number Publication date
US20040077124A1 (en) 2004-04-22
KR20040052473A (ko) 2004-06-23
US20050208914A1 (en) 2005-09-22
US7057279B2 (en) 2006-06-06
CN1489884A (zh) 2004-04-14
US20050056931A1 (en) 2005-03-17
WO2003047325A1 (fr) 2003-06-05
CN1309285C (zh) 2007-04-04

Similar Documents

Publication Publication Date Title
JP2003163459A (ja) 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
JP3925378B2 (ja) 高周波モジュール装置の製造方法。
JP4529262B2 (ja) 高周波モジュール装置及びその製造方法
US7599190B2 (en) High-frequency module, and method of producing same
JP3666411B2 (ja) 高周波モジュール装置
US7244656B2 (en) Thin film circuit board device and method for manufacturing the same
JP4318417B2 (ja) 高周波モジュール基板装置
JP3982268B2 (ja) アンテナ回路装置及びその製造方法
JP2003087007A (ja) 高周波モジュール基板装置
JP2002329833A (ja) 高周波モジュール装置及びその製造方法
JP4604398B2 (ja) 高周波モジュール用基板装置、高周波モジュール装置及びこれらの製造方法
JP4608794B2 (ja) 高周波モジュール装置及びその製造方法
JP2002334947A (ja) 高周波モジュール基板装置及びその製造方法
JP2002374069A (ja) 高周波モジュール装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050905

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051025

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051222

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051228

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071129